JP2005142375A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】 フリップチップ接合における半導体素子と配線基板との接合に着目し、半導体素子のバンプが配線基板の電極に精度良く搭載できる半導体装置および半導体装置の製造方法を提供することを目的とする。
【解決手段】 配線基板１上に認識マーク４を設け、その認識マーク４と対応する半導体装置５の位置にダミーバンプ１１を有するマーク７を設け、ダミーバンプ１１が配線基板１上の対応する認識マーク４の正しい位置に接続されるように、半導体素子５を配線基板１に搭載することにより、半導体素子５上の電極２に対してバンプ１０が位置ずれを起こしていても、精度良く配線基板１にフリップチップ接合が可能となり、半導体素子５のバンプ１０が配線基板１の電極２に精度良く接合できる。
【選択図】 図７

Description

本発明はフリップチップ方式で接合させる半導体装置および半導体装置の製造方法に関するものである。

携帯情報機器等の小型、軽量化に伴い、半導体装置パッケージの高密度化、小型化、薄型化が要求される。これらの要望に答えるために、半導体素子をフリップチップ方式で搭載した半導体装置が開発されているが、半導体素子の微細化に伴い、半導体素子の電極が狭ピッチ化し、フリップチップ接合の接合ピッチが狭ピッチになってきている。

半導体素子を配線基板に搭載する際、それぞれの電極を直接位置合わせすると、電極が狭ピッチであるため、隣接した電極と誤認識して正しく搭載できないため、位置あわせのためのマークを設けて搭載していた。

以下、従来の半導体装置について図面を参照しながら説明する。
図９は従来の半導体装置を示す平面図であり、チップサイズパッケージ（以下、ＣＳＰと称す）と呼ばれる半導体装置の平面図，図１０は従来の半導体装置における配線基板の平面図であり、図９に示す半導体装置の配線基板の平面図，図１１は従来の半導体装置の半導体素子を示す平面図であり、図９における半導体装置の半導体素子の平面図である。また、図１３は従来の半導体装置の要部拡大図であり、図９のＡ―Ａ１線に沿った断面の拡大図である。

図示するように、配線基板１上に半導体素子５がフリップチップ方式で接合されており、配線基板１と半導体素子５の間隙には封止樹脂１２が充填された構造となっている。配線基板１の上面には、半導体素子５との導通のための複数の電極２と、フリップチップ接合の際に配線基板の中心を求めるための認識マーク３ａ、３ｂ、３ｃ、３ｄが形成されている。また、半導体素子５の素子面の周囲には複数の電極パッド６と半導体素子５を搭載する際の位置合わせ用のマーク８ａ、８ｂが形成されており、内部には半導体素子５に電気的な機能を持たせるための回路パターン９が形成されている。

配線基板１の上面には、電極２が形成されており、半導体素子５上の電極６に形成されたバンプ１０との接合で導通がなされており、接合された半導体素子５と配線基板１の間隙を封止樹脂１２で充填被覆されている。また、配線基板１上の電極２は配線基板１の表面で引き回され、内層配線１３により積層基板である配線基板１の裏面の外部電極端子１４に導通されている。

そして、従来の半導体装置では、半導体素子５を配線基板１にフリップチップ方式で搭載する際は、配線基板１の上面にある認識マーク３ａ、３ｂ、３ｃ、３ｄの内、対角にある２ヶ所を認識することと、半導体素子５の上面にある位置合わせ用のマーク８ａ、８ｂ、または内部に位置する回路パターン９のなかで対角に位置する特異的なパターン２箇所を認識することで、位置合わせを行い、搭載してきた。

次に、従来の半導体装置の製造方法について図面を参照しながら説明する。
図１２は従来の半導体装置の製造方法を示す工程断面図であり、従来の半導体装置の製造方法を工程順に示した図９のＡ−Ａ１線に沿った断面図である。

まず、図１２（ａ）は電極２と内層配線１３と外部電極端子１４を備えた配線基板１と電極パッド６を備えた半導体素子５を準備する工程であり、（ｂ）は半導体素子５の電極パッド６上にワイヤーボンディング法を用いて、バンプ１０を形成する工程であり、（ｃ）は半導体素子５に形成したバンプ１０と配線基板１の上面に形成された電極６を接合して、フリップチップ接合する工程である。この半導体素子５と配線基板１との接合における位置決めは、図１０に示す配線基板１上に形成された認識マーク３ａ、３ｂ、３ｃ、３ｄの内対角に位置する２箇所のマークを認識し、搭載位置の中心を求め、さらに、図１１に示す半導体素子上に形成された半導体素子の製造上の認識用マーク８ａ、８ｂもしくは、半導体素子の電気的機能を担う回路パターン９で対角に位置する特異的なパターンを認識し、半導体素子の位置を求めることで、それぞれの位置情報から、縦横方向と回転方向の位置補正を行い、フリップチップ搭載を行うものである。（ｄ）は半導体素子５と配線基板１の間隙に封止樹脂を注入し、硬化する工程であり、これらの工程で半導体装置の製造が完了する（例えば、特許文献１参照）。
特開平９−１８１０９８号公報

しかしながら従来の半導体装置の半導体素子５と配線基板１との接合工程時の接合位置ずれは、認識の対象となる半導体素子５上の電極６にバンプ１０を形成する際に発生している電極６に対するバンプ１０の位置ずれと、配線基板１上に形成された電極２の位置バラツキによって影響を受けやすい。特に、半導体素子５上の電極６にバンプ１０を形成する際には、高温のステージ上でバンプ１０を形成するため、熱によって、膨張、収縮の影響でバンプ１０が電極６に対して、全体傾向でずれを発生しやすくなるため、接合工程時の接合位置ずれに大きな影響をおよぼす。そのために、図１４に示すように半導体素子５上の電極パッド６に形成されたバンプ１０に位置ずれを生じ、電極パッド６と配線基板１の電極２の位置は合っているにも係らず、バンプ１０と電極２は位置ずれを起こし、半導体素子のバンプが配線基板の電極が接続不良を起こすという問題点があった。

本発明は、このような問題点を解決するものであって、フリップチップ接合における半導体素子と配線基板との接合に着目し、半導体素子のバンプが配線基板の電極に精度良く接合できる半導体装置および半導体装置の製造方法を提供することを目的とする。

前記目的を達成するために、本発明の請求項１記載の半導体装置は、配線基板の電極と半導体素子の電極パッドを、あらかじめ前記電極パッドに形成したバンプを介してフリップチップ接合することにより構成する半導体装置であって、前記配線基板にフリップチップ接合の位置合わせに用いる複数の認識マークを設け、前記半導体素子は、フリップチップ接合の位置合わせに用いる前記認識マークと接合される位置にある複数のマークと、前記バンプの形成時に前記マーク上に形成されるダミーバンプとを有し、フリップチップ接合時に前記ダミーバンプを前記認識マークの正しい位置に接続することにより、前記半導体素子を配線基板に搭載する時の位置合わせとすることを特徴とする。

請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記マークを前記電極パッドの各辺を延長した線上の交点を中心とした位置に設けることを特徴とする。
請求項３記載の半導体装置は、請求項１または請求項２のいずれかに記載の半導体装置において、前記マークは半導体装置の中心に対して互いに対角位置にあることを特徴とする。

請求項４記載の半導体装置の製造方法は、配線基板の電極と半導体素子の電極パッドを、あらかじめ前記電極パッドに形成したバンプを介してフリップチップ接合することにより構成する半導体装置の製造方法であって、前記配線基板にフリップチップ接合の位置合わせに用いる複数の認識マークを設ける工程と、前記半導体素子にフリップチップ接合の位置合わせに用いる前記認識マークと接合される位置にある複数のマークを設ける工程と、前記電極パッドと前記マーク上にバンプを形成する工程と、前記マーク上に形成されたバンプが前記認識マークの正しい位置に接続されるように前記半導体素子を配線基板にフリップチップ接合する工程と、前記半導体素子と配線基板の間隙に封止樹脂を注入して樹脂封止する工程とを有することを特徴とする。

請求項５記載の半導体装置の製造方法は、請求項４記載の半導体装置の製造方法において、前記マークを前記電極パッドの各辺を延長した線上の交点を中心とした位置に設けることを特徴とする。

以上により、半導体素子上の電極に対してバンプが位置ずれを起こしていても、精度良く配線基板にフリップチップ接合が可能となり、半導体素子のバンプが配線基板の電極に精度良く接合できる半導体装置および半導体装置の製造方法を提供することができる。

以上のように本発明の半導体装置および半導体装置の製造方法によると、配線基板上に認識マークを設け、その認識マークと対応する半導体装置の位置にダミーバンプを有するマークを設け、ダミーバンプが配線基板上の対応する認識マークの正しい位置に接続されるように、半導体素子を配線基板に搭載することにより、半導体素子上の電極に対してバンプが位置ずれを起こしていても、精度良く配線基板にフリップチップ接合が可能となり、半導体素子のバンプが配線基板の電極に精度良く接合できる。

以下、本発明の半導体装置および半導体装置の製造方法について、図面を参照しながら説明する。
図１は本発明の半導体装置を示す平面図，図２は本発明の半導体装置における配線基板の平面図であり、図１に示すの半導体装置の配線基板の平面図，図３は本発明の半導体装置の半導体素子を示す平面図であり、図１における半導体装置の半導体素子の平面図である。また、図７は本発明の半導体装置の要部拡大図であり、図１のＡ―Ａ１線に沿った断面の拡大図である。

図示するように、配線基板１上に半導体素子５がフリップチップ方式で接合されており、配線基板１と半導体素子５の間隙には封止樹脂１２が充填された構造となっている。配線基板１の上面には、半導体素子５との導通のための複数の電極２と、フリップチップ接合の際に位置合わせに用いる認識マーク４ａ、４ｂが形成されている。また、半導体素子５の素子面の周囲には、配線基板１の電極２と導通される複数の電極パッド６と、配線基板１の電極２とは導通されない、配線基板１へ搭載時に認識マーク４ａ、４ｂとの位置合わせに用いる電極パッド等のマーク７ａ、７ｂが形成されており、内部には半導体素子５に電気的な機能を持たせるための回路パターン９が形成されている。

配線基板１の上面には、電極２が形成されており、半導体素子５上の電極６に形成されたバンプ１０との接合で導通がなされており、接合された半導体素子５と配線基板１の間隙を封止樹脂１２で充填被覆されている。また、配線基板１上の電極２は配線基板１の表面で引き回され、内層配線１３により積層基板である配線基板１の裏面の外部電極端子１４に導通されている。

半導体素子５の素子面にある配線基板１上の認識に使用するマーク７ａ、７ｂの位置は、図４に示すように電極パッド６の各辺を延長した線上の交点を中心とした位置にあり、電極パッド６と同じ大きさのパッドを配置している。そのマーク７ａ、７ｂは、電極パッド６に形成するバンプ１０と同様に、ダミーバンプ１１を備えている。この時、図６に示すように、バンプ１０が電極パッド６の中心からずれて形成される場合には、ダミーバンプ１１もマーク７ａ、７ｂの中心から同じようにずれて形成されることとなる。

フリップチップ接合する際に、そのダミーバンプ１１が配線基板１上の対応する認識マークａ、４ｂの中心にくるように、半導体素子５を配線基板１に搭載する。こうすることにより、たとえ、バンプ１０が電極パッド６の中心からずれて形成されていたとしても、バンプ１１がバンプ１０と同じようにずれて形成されているので、バンプ１１が認識マークａ、４ｂの中心にくるように半導体素子５を配線基板１に搭載することにより、バンプ１０も電極２の中心に接続されることになる。

例えば、バンプ１１が認識マークａ、４ｂの中心にくるように半導体素子５を配線基板１に搭載することにより、図５に示すような半導体素子５の素子面の電極６に対し正常な位置にあるバンプ１０を形成した半導体素子５であっても、図６に示すような半導体素子５の素子面に形成された電極６に対し、位置ズレが発生しているバンプ１０を形成した半導体素子５であっても、バンプ１０を配線基板１の電極２に対して同様の位置に搭載することができる。

次に、本発明の半導体装置の製造方法について図面を参照しながら説明する。
図８は本発明の半導体装置の製造方法を示す工程断面図であり、工程順に示した図１のＡ−Ａ１線に沿った断面図である。

まず、図８（ａ）は電極２と内層配線１３と外部電極端子１４を備えた配線基板１と、電極パッド６と配線基板１の電極２と導通しない電極であるマーク７を備えた半導体素子５を準備する工程であり、（ｂ）は半導体素子５の電極パッド６とマーク７にワイヤーボンディング法を用いて、バンプ１０とダミーバンプ１１をそれぞれ形成する工程であり、（ｃ）は半導体素子５に形成したバンプ１０と配線基板１の上面に形成された電極２を位置決めし、フリップチップ接合する工程である。この時、ダミーバンプ１１が配線基板１上の対応する認識マークａ、４ｂの中心にくるように、半導体素子５を配線基板１に搭載する。（ｄ）は半導体素子５と配線基板１の間隙に封止樹脂を注入し、硬化する工程であり、これらの工程で半導体装置の製造が完了する。

すなわち、半導体素子５の素子面にあるマーク７に形成したダミーバンプ１１と、配線基板１上の形成された、認識マーク４を認識し、ダミーダンプ１１が認識マークの正しい位置に接続されるように半導体素子５を配線基板１に搭載することにより、図７で示すようにバンプずれが発生した半導体素子５であっても、精度良く配線基板１にフリップチップ搭載することができる。

また、ダミーバンプ１１は、配線基板１上の認識マーク４に接合されるため、導通のあるバンプ１０と同様の接合状態となっている。
以上の説明では、マーク７ａ、７ｂの位置は、電極パッド６の各辺を延長した線上の交点を中心とした位置とし、電極パッド６と同じ大きさのパッドとしているが、電極パッド６とご認識しない位置にあればよく、半導体装置の中心に対して互いに対角となる位置等が考えられ、大きさも任意である。

また、マークは７ａ、７ｂの２つの場合について説明したが、２つ以上なら個数は任意である。

本発明にかかる半導体装置および半導体装置の製造方法は、半導体素子上の電極に対してバンプが位置ずれを起こしていても、精度良く配線基板にフリップチップ接合が可能となり、半導体素子のバンプが配線基板の電極に精度良く接合でき、フリップチップ方式で接合させる半導体装置および半導体装置の製造方法等に有用である。

本発明の半導体装置を示す平面図 本発明の半導体装置における配線基板の平面図 本発明の半導体装置の半導体素子を示す断面図 本発明の半導体装置における位置認識用電極パッドの要部拡大図 本発明の半導体装置における正常な位置のバンプ形成を示す平面図 本発明の半導体装置における位置ずれのバンプ形成を示す平面図 本発明の半導体装置の要部拡大図 本発明の半導体装置の製造方法を示す工程断面図 従来の半導体装置を示す平面図 従来の半導体装置における配線基板の平面図 従来の半導体装置の半導体素子を示す平面図 従来の半導体装置の製造方法を示す工程断面図 従来の半導体装置の要部拡大図 従来のバンプがずれた半導体装置の要部拡大図

符号の説明

１ 配線基板
２ 電極
３、３ａ、３ｂ、３ｃ、３ｄ 認識マーク
４、４ａ、４ｂ 認識マーク
５ 半導体素子
６ 電極パッド
７、７ａ、７ｂ マーク
８ａ、８ｂ マーク
９ 回路パターン
１０ バンプ
１１ ダミーバンプ
１２ 封止樹脂
１３ 内層配線
１４ 外部電極端子

Claims (5)

1. 配線基板の電極と半導体素子の電極パッドを、あらかじめ前記電極パッドに形成したバンプを介してフリップチップ接合することにより構成する半導体装置であって、
   前記配線基板にフリップチップ接合の位置合わせに用いる複数の認識マークを設け、
   前記半導体素子は、
   フリップチップ接合の位置合わせに用いる前記認識マークと接合される位置にある複数のマークと、
   前記バンプの形成時に前記マーク上に形成されるダミーバンプと
   を有し、フリップチップ接合時に前記ダミーバンプを前記認識マークの正しい位置に接続することにより、前記半導体素子を配線基板に搭載する時の位置合わせとすることを特徴とする半導体装置。
2. 前記マークを前記電極パッドの各辺を延長した線上の交点を中心とした位置に設けることを特徴とする請求項１記載の半導体装置。
3. 前記マークは半導体装置の中心に対して互いに対角位置にあることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
4. 配線基板の電極と半導体素子の電極パッドを、あらかじめ前記電極パッドに形成したバンプを介してフリップチップ接合することにより構成する半導体装置の製造方法であって、
   前記配線基板にフリップチップ接合の位置合わせに用いる複数の認識マークを設ける工程と、
   前記半導体素子にフリップチップ接合の位置合わせに用いる前記認識マークと接合される位置にある複数のマークを設ける工程と、
   前記電極パッドと前記マーク上にバンプを形成する工程と、
   前記マーク上に形成されたバンプが前記認識マークの正しい位置に接続されるように前記半導体素子を配線基板にフリップチップ接合する工程と、
   前記半導体素子と配線基板の間隙に封止樹脂を注入して樹脂封止する工程と
   を有することを特徴とする半導体装置の製造方法。
5. 前記マークを前記電極パッドの各辺を延長した線上の交点を中心とした位置に設けることを特徴とする請求項４記載の半導体装置の製造方法。

Images