JP2005141836A - 光ディスク記録再生装置 - Google Patents

Abstract

【課題】 サンプリング周波数を高めて演算処理効率を向上させ、これによりディスクサーボ制御の精度の向上を図れる光ディスク記録再生装置を提供する。
【解決手段】 デジタル信号で処理するＤＳＰで構成され、数値演算を行う演算回路１６３と、この演算回路１６３に接続された演算用ＲＡＭ１６４ａ，１６４ｂとを有するデジタルサーボ処理回路１６を備え、演算回路１６３へ入力されるデータおよび演算回路１６３から出力されるデータの生成は、全て演算用ＲＡＭ１６４ａ，１６４ｂに対するアクセスにより行うようにしたので、サンプリング周波数が高くなって演算処理効率が向上し、この結果、ディスクサーボ制御の精度が向上する。
【選択図】 図２

Description

本発明は、光ディスクに情報を記録したり、光ディスクに記録された情報を再生したりする光ディスク記録再生装置に関する。

ＤＶＤ（Digital Versatile Disc）やＣＤ（Compact Disc）などの光ディスクを記録媒体とした光ディスク記録再生装置において、光ディスクから情報を読み取るためのレーザビームを照射して、光ディスクに合焦させる光ピックアップを光ディスク上の所望の位置へ追随させるサーボ制御には、ＤＳＰ（デジタル・シグナル・プロセッサ；Digital Signal Processor）を使用してソフトウエア処理を行う、いわゆるソフトウエアサーボが取り入れられている。

図３は従来の光ディスク記録再生装置の構成を示すブロック図である。この光ディスク記録再生装置は、光ディスク１を回転させるスピンドルモータ３と、このスピンドルモータ３を駆動させるスピンドルモータドライバ１４と、光ディスク１の情報を光学的に読み取って電流信号に変換して出力する光ピックアップ２とを備えている。この光ピックアップ２は、レーザビームを間欠的に出射するレーザ発光素子２ｂと、このレーザ発光素子２ｂから出射されたレーザビームを光ディスク１の記録面に導くための光学系に含まれる対物レンズ２ａとを有している。

また、この光ディスク記録再生装置は、光ピックアップ２を光ディスク１の半径方向にステップ駆動させるスレッドモータ４と、このスレッドモータ４および光ピックアップ２を駆動させるＰＷＭ（Pulse Width Modulation）ドライバ１３と、光ピックアップ２のレーザ発光素子２ｂを駆動させるレーザドライバ１５と、光ディスク１の情報を再生する処理において光ピックアップ２から出力された電流信号を電圧信号に変換し、この電圧信号を論理情報（画像信号や音声信号等）とサーボ制御に必要な信号とに分離するＲＦ処理回路５と、ＲＦ処理回路５から出力されたサーボ制御に必要な信号をアナログ信号からデジタル信号に変換するＡ／Ｄコンバータ６とを備えている。

また、この光ディスク記録再生装置は、ＲＦ処理回路５からの論理情報（画像信号や音声信号等）を入力して復調・誤り訂正などの信号処理を行ったり、光ディスク１に記録すべき画像信号や音声信号を変調してレーザドライバ１５に出力したりする信号処理回路７と、各制御系を動作させるための信号を生成するデジタルサーボ処理回路８と、このデジタルサーボ処理回路８からの信号に基づいてＰＷＭ信号を生成してＰＷＭドライバ１３およびスピンドルモータドライバ１４に出力するＰＷＭ信号生成回路９と、信号処理回路７とデジタルサーボ処理回路８と光ピックアップ２とを制御する制御用マイクロコンピュータ（マイコン）１０とを有する制御回路１１を備えている。この制御回路１１には、信号処理回路７からの画像信号や音声信号等を外部機器に送出したり、記録すべき画像信号や音声信号等を外部機器から入力したりするためのインタフェース１２が接続されている。ここでは、デジタルサーボ処理回路８はＤＳＰで構成されている。

このような構成を有する光ディスク記録再生装置において、光ピックアップ２に含まれるレーザ発光素子２ｂから出力されたレーザビームは、光ディスク１の記録面で反射し、この反射光は光ピックアップ２の対物レンズ２ａを通して読み出されて電流信号に変換される。そして、その電流信号はＲＦ処理回路５に供給されて電圧信号に変換され、更に、その電圧信号は、論理情報（画像信号や音声信号等）とサーボ制御に必要な信号とに分離され、出力される。論理情報（画像信号や音声信号等）は信号処理回路７に供給され、サーボ制御に必要な信号はＡ／Ｄコンバータ６でアナログ信号からデジタル信号に変換されてデジタルサーボ制御回路８に供給される。

デジタルサーボ処理回路８では、予め定めた時間間隔（サンプリング周期）でデータを取り込み、複数の工程を経て各制御系を動作させるための信号を生成し、ＰＷＭ信号生成回路９へ出力する。このＰＷＭ信号生成回路９では、各制御系を動作させるための信号に基づいてＰＷＭ信号を生成し、ＰＷＭドライバ１３に供給する。そして、そのＰＷＭ信号に基づいてＰＷＭドライバ１３は、光ピックアップ２およびスレッドモータ４の各駆動信号を生成して、光ピックアップ２およびスレッドモータ４に供給する。したがって、光ピックアップ２およびスレッドモータ４は、光ディスク１から情報が継続して再生できるように駆動され、これにより、光ディスク１の情報を継続して得ることができる。

デジタルサーボ処理回路８において入力データを取り込むサンプリング周期は一定とする必要がある。即ち、常に一定間隔で処理が開始され、次の所定時刻になるまでにサーボ制御に必要な処理を終了する。これによって、ＤＳＰで処理する信号の伝達特性を一定にすることが可能となり、フォーカス制御を始めとするディスクサーボ制御を安定に行うことができる。処理時間がオーバーするとサンプリング周期が変化し、ＤＳＰで処理する信号の伝達特性が変わる。これはフィルタなどの周波数特性の変化となり、ディスクサーボ制御に影響を与える。

サンプリング周期が固定されると言うことは、ＤＳＰで実行するプログラムコード数にも制限があることを示す。したがって、よりコンパクトなプログラムの記述が求められることになる。サンプリング周期内で行う処理のプログラムサイズを小さくすれば、より高いサンプリング周波数でのサーボ制御が可能になる。これは高精度のサーボ制御が行えることを示す。

図４は図３中のＤＳＰであるデジタルサーボ処理回路８を構成するＤＳＰの内部構成を示すブロック図である。図５は図４に示すデジタルサーボ処理回路８を構成するＤＳＰにおいてパイプラインと呼ばれる時系列処理を示す命令イメージ図である。

図４および図５において、先ず、プログラムが格納されている命令メモリ８１から命令を取り出す（フェッチ３ａ）。次に、その取り出した命令をデコード回路８２で解読する（デコード３ｂ）。この後、その解読した命令内容に従って演算回路８３が演算を行い（実行３ｃ）、最後に、命令実行結果をレジスタ８４に保存する（保存３ｄ）。

データ用ＲＡＭ（Random Access Memory）８６は、演算回路８３で使用する値や演算結果の値を保存しておくための一時記憶手段である。また、デジタルサーボ処理回路８と外部の制御用マイコン１０と接続する手段としての制御用マイコン１０が備えられている。

このような構成のデジタルサーボ処理回路８で光ディスク１のサーボ制御を行う場合、ＲＦ処理回路５から出力されたサーボ制御に必要な信号（フォーカス制御であればフォーカスエラー信号、トラッキング制御であればトラッキングエラー信号）をサンプリング周期間隔で取り込み、オフセット除去、ノイズ除去、イコライジング、各種制御信号の生成などを行って、ＰＷＭ信号生成回路９へ出力する。これらの処理においては、フィルタ演算など多くの数値演算を伴う。
特開平４−１２７３６５号公報

ところで、ＤＳＰで構成されるデジタルサーボ処理回路８における数値演算は、演算回路８３に含まれるレジスタ８４の値を使用する。つまり、レジスタ８４の値を使用して演算を実施し、演算結果をレジスタ８４に格納する。一般に、レジスタ８４の個数は数個〜十数個とあまり多くない場合が多い。これは、レジスタの個数が増えることでレジスタを切り替える時間が長くなり、動作速度の低下を招くことに起因している。レジスタが不足する場合は、必要なときに必要なデータをデータ用ＲＡＭ８６からレジスタ８４へ取り出して演算処理を行い、処理内容の変更と共に更新データをデータ用ＲＡＭ８４へ戻すことで対応している。

ところが、より高いサンプリング周波数でのサーボ制御を行う場合、レジスタ８４とデータ用ＲＡＭ８６間のデータ移動処理の増加の影響が出てくる。つまり、処理量の増加が高いサンプリングでの処理を妨げる要因となる。これを解決する手段として、積和演算回路の追加がある。これは、データ用ＲＡＭ８６のデータを取り出しながら並行して積算と加算を行うものであり、特にシグマ演算に効果をもたらす。

しかしながら、ディスクサーボ制御においては、シグマ演算を必要とする処理は無く、サンプリング周期で取り組んだ１つのデータを順次処理して出力するため、シグマ演算の効果を受けることができない。

一方、単純にレジスタをＲＡＭに置き換えることで、動作速度の低下を防ぐという課題を解決する方法も考えられるが、ディスクサーボ制御に必要な演算は２つの入力データであるため、演算を行うために２回のＲＡＭアクセスが必要になる。また、パイプライン処理を行うＤＳＰで構成されたデジタルサーボ処理回路では、例えば、ＲＡＭからのデータ取り出しと、演算結果のＲＡＭ書き込みとが、同一アドレスに対して同じタイミングで発生すると、どちらかのタイミングをずらさなければ正常なデータ供給が行なうことができなくなり、即ちサンプリング周波数が低下することになり、これにより、演算処理効率が低下するという課題が生じる。

なお、特許文献１の従来技術では、ＤＳＰ回路において、データを格納する記憶部、この記憶部からのデータや演算部での演算結果を一時的に記憶するラッチ部、および入出力ポート部の機能をＲＡＭに持たせ、前記記憶部、前記ラッチ部、および前記入出力ポート部へのアクセスを、制御部で生成される前記ＲＡＭへの制御信号により行うようにしているが、この従来技術の場合も同様に、ＲＡＭからのデータ取り出しと、演算結果のＲＡＭ書き込みとが、同一アドレスに対して同じタイミングで発生すると、どちらかのタイミングをずらさなければ正常なデータ供給が行なうことができなくなり、即ちサンプリング周波数が低下することになり、これにより、演算処理効率が低下するという課題が生じる。

本発明は、上記のような課題を解決するためになされたもので、サンプリング周波数を高めて演算処理効率を向上させ、これによりディスクサーボ制御の精度の向上を図れる光ディスク記録再生装置を提供することを目的とする。

上記課題を解決するために、本発明は、光ディスクに対して光学的に情報を書き込んだり、光ディスクに記録された情報を光学的に読み出したりする光ピックアップと、この光ピックアップに対してトラッキングサーボおよびフォーカスサーボを行うサーボ処理回路とを備えた光ディスク記録再生装置において、前記サーボ処理回路は、デジタル信号で処理するデジタル・シグナル・プロセッサで構成され、数値演算を行う演算回路と、この演算回路が演算する際に必要なデータを格納する演算用ＲＡＭとを備えたことを特徴とする光ディスク記録再生装置を提供する。

この構成においては、前記演算回路へ入力されるデータおよび前記演算回路から出力されるデータの生成は、全て前記演算用ＲＡＭに対するアクセスにより行うので、サンプリング周波数が高くなって演算処理効率が向上し、この結果、ディスクサーボ制御の精度が向上する。

また、本発明は、光源からのレーザビームを光ディスクに合焦し、この合焦点が光ディスクに設けられたトラックを追従する対物レンズを有し、光ディスクに対して光学的に情報を書き込んだり、光ディスクに記録された情報を光学的に読み出したりする光ピックアップと、前記対物レンズを通して入力されるレーザビームによる光ディスクからの反射光に対応する電流信号を電圧信号に変換して所定の信号処理を行う信号処理回路と、この信号処理回路によって処理された信号を使用して前記光ピックアップに対してトラッキングサーボおよびフォーカスサーボを行うサーボ処理回路とを備えた光ディスク記録再生装置において、前記サーボ処理回路は、デジタル信号で処理するデジタル・シグナル・プロセッサで構成され、数値演算を行う演算回路と、この演算回路に接続された演算用ＲＡＭとを備え、前記演算回路へ入力されるデータおよび前記演算回路から出力されるデータの生成は、全て前記演算用ＲＡＭに対するアクセスにより行うことを特徴とする光ディスク記録再生装置を提供する。

この構成においては、前記演算回路へ入力されるデータおよび前記演算回路から出力されるデータの生成は、全て前記演算用ＲＡＭに対するアクセスにより行うので、サンプリング周波数が高くなって演算処理効率が向上し、この結果、ディスクサーボ制御の精度が向上する。

また、本発明においては、前記演算用ＲＡＭはデュアルポートを備えたので、サンプリング周波数を高めることができ、演算処理効率の向上に貢献できる。

また、本発明においては、前記演算回路の入力端子は２系統あり、前記演算回路に接続される前記演算用ＲＡＭは、前記演算回路の２系統の入力端子にそれぞれ対応して互いに独立した２個のＲＡＭで構成したので、２個の演算用ＲＡＭを用いて演算処理ができ、これにより、サンプリング周波数を高めることができ、演算処理効率の向上に貢献できる。

また、本発明においては、前記演算回路の出力端子は１系統であり、前記演算回路の出力端子は互いに独立した２個の演算用ＲＡＭの入力端子にそれぞれ接続されているので、前記演算回路の出力データを前記２個の演算用ＲＡＭに入力でき、これにより、サンプリング周波数を高めることができ、演算処理効率の向上に貢献できる。

また、本発明においては、前記サーボ処理回路を構成するデジタル・シグナル・プロセッサは、１つの命令を複数の処理に分割して実行するパイプライン方式を採用し、前記演算用ＲＡＭの同一アドレスに対して、同じタイミングでデータ読み出しおよび書き込みが発生した場合に、書き込み用に保持しているデータを前記演算回路へも供給を行うバイパス回路を有するので、ＲＡＭからのデータ取り出しと、演算結果のＲＡＭ書き込みとが、同一アドレスに対して同じタイミングで発生しても、より高いサンプリング周波数で処理を行うことができ、したがって演算処理効率の向上に貢献することができる。

また、本発明においては、前記光ピックアップに対してフォーカス制御を行う場合、互いに独立した一方の前記演算用ＲＡＭには、前記信号処理回路によって処理された入力信号と前記演算回路からの演算結果を格納し、他方の前記演算用ＲＡＭには、フォーカス制御信号の生成までの複数の演算用係数を格納するようにしたので、演算処理を効率良く行うことが可能になる。

また、本発明においては、前記演算回路に接続される演算用ＲＡＭとは別に、前記サーボ処理回路の外部からのアクセスを可能にしたデータ用ＲＡＭを設けたので、前記サーボ処理回路の外部からのアクセスが可能になる。

また、本発明においては、フォーカス制御信号の生成やその他の制御信号の生成の演算に必要とするデータ量が前記演算回路に接続される前記演算用ＲＡＭの容量を越える場合は、前記データ用メモリにその一部を格納し、必要に応じて前記演算用ＲＡＭへデータを移動して利用するようにしたので、演算量が多く、前記演算用ＲＡＭに容量不足が発生した場合に、前記データ用ＲＡＭを用いることができて、演算処理を効率良く行うことを可能にする。

以上のように本発明によれば、サーボ処理回路は、デジタル信号で処理するデジタル・シグナル・プロセッサで構成され、数値演算を行う演算回路と、この演算回路に接続された演算用ＲＡＭとを備え、前記演算回路へ入力されるデータおよび前記演算回路から出力されるデータの生成は、全て前記演算用ＲＡＭに対するアクセスにより行うので、サンプリング周波数が高くなって演算処理効率が向上し、この結果、ディスクサーボ制御の精度が向上する。

以下、本発明の実施形態について図面を参照して説明する。図１は本発明の一実施形態に係る光ディスク記録再生装置の構成を示すブロック図である。図１において、図３に示す構成要素に対応するものには同一の符号を付し、その説明を省略する。

この光ディスク記録再生装置は、光ディスク１のトラッキングを行う光ピックアップ２を有し、この光ピックアップ２は光ディスク１の半径方向に移動し、この光ピックアップ２によって光ディスク１に対する情報の記録・再生が行われる。光ピックアップ２には、対物レンズ２ａおよびレーザ発光素子２ｂが含まれており、レーザ発光素子２ｂから出射されたレーザ光は、対物レンズ２ａで集光され、光ディスク１の記録面上へ光ビームとして照射される。光ディスク１からの反射光は、同じ対物レンズ２ａを通して入力され、光ピックアップ２に含まれる図示しない光検出器において電流信号に変換されてＲＦ処理回路５に入力される。

また、光ピックアップ２は、スレッドモータ４の回転駆動を直線駆動に変換する図示しない中間伝達手段によって、光ディスク１の半径方向へ移動が行われる。そして、スレッドモータ４は、ＰＷＭドライバ１３からのスレッドモータ駆動信号によって駆動する。また、このスレッドモータ４内には、Ｎ極とＳ極とが交互に磁化されたリング状のマグネットと、図示しないホール素子とが設けられており、そのホール素子の出力信号がＤＳＰで構成されたデジタルサーボ処理回路１６に入力される。

デジタルサーボ処理回路１６では、前記ホール素子の出力信号（検出結果）と、後述するＲＦ処理回路５からの信号より処理された信号とに基づいて、各制御系を動作させるための信号が生成される。そして、この生成された信号に基づいてＰＷＭ信号がＰＷＭドライバ１３に入力され、ＰＷＭドライバ１３においてスレッドモータ駆動信号が生成され、このスレッドモータ駆動信号によりスレッドモータ４が駆動される。

光ピックアップ２で光検出されて電流信号として出力された信号が、ＲＦ処理回路５によって電圧信号に変換される。このＲＦ処理回路５に入力される信号のうち、データを有するＲＦ信号に対応する光検出信号は、位相が正反対の２つの信号からなる。よって、この光検出信号は、ＲＦ処理回路５に入力され、２つの信号が差動増幅された後、ＡＧＣ（Automatic Gain Control）処理が施されて、信号処理回路７に入力される。

そして、信号処理回路７において、ＮＲＺＩ（Non-Return-to-Zero Invert）変換、ビタビ復号、デインターリーブ、エラー訂正などによって復号化され、インタフェース１２に送出されて、外部へと出力される。このようにして、光ディスク１に記録されているデータの再生が行われる。

デジタルサーボ処理回路１６では、ＲＦ信号から得た同期信号が、基本周波数信号となるマスタークロックに基づいてＰＬＬ（Phase Locked Loop）処理される。このようにＰＬＬ処理された信号が、ＰＷＭ信号生成回路９でＰＷＭ処理され、スピンドルモータドライバ１４を介してスピンドルモータ３を回転制御する。このスピンドルモータ３は、光ディスク１をその周方向に動作（回転）させるためのモータであり、光ディスク１を記録・再生するための所謂トラッキング動作を行う際に、上記のようなＰＬＬ制御が施される。

なお、光ディスク１の回転起動時やトラックのロングサーチを行うときは、スピンドルモータ３自体の回転に関する信号と、本来あるべき回転速度とを比較することで、出力されるエラー信号に基づいて制御を行う、ＦＧ（Frequency Generator）サーボによって制御される。このように与えられたＦＧ信号より、スピンドルモータ３の回転速度を検出し、光ピックアップ２の位置するゾーンのあるべき回転速度に対応するレーザビーム照射が光ディスク１の記録面に対して行われる。

一方、光ピックアップ２で光検出されたトラッキングエラー信号やフォーカスエラー信号といったエラー信号は、ＲＦ処理回路５で処理された後、Ａ／Ｄコンバータ６でデジタル信号に変換され、このデジタル信号は、デジタルサーボ処理回路１６に入力され、処理される。そして、このデジタルサーボ処理回路１６で処理された信号がＰＷＭ信号生成回路９でＰＷＭ処理された後、ＰＷＭドライバ１３を介して、スレッドモータ４や光ピックアップ２内の図示しないアクチュエータを駆動して、フォーカス制御やトラッキング制御が行われる。

トラッキング制御を行うためのトラッキングサーボは、光ピックアップ２→ＲＦ処理回路５→Ａ／Ｄコンバータ６→デジタルサーボ処理回路１６→ＰＷＭ信号生成回路９→ＰＷＭドライバ１３→光ピックアップ２またはスレッドモータ３というメインループと、ホール素子（図示しない）→デジタルサーボ処理回路１６→ＰＷＭドライバ１３→光ピックアップ２またはスレッドモータ４というサブループとから構成される。

このような構成の光ディスク記録再生装置において、制御用マイコン１０、信号処理回路７、デジタルサーボ処理回路１６、およびＰＷＭ信号生成回路９によって、制御回路１１が構成される。

図２は、図１中のデジタルサーボ処理回路１６の内部構成を示すブロック図である。このデジタルサーボ処理回路１６はＤＳＰで構成されている。このデジタルサーボ処理回路１６において、演算回路１６３は、切り替え回路１６５ａ，１６５ｂおよびバイパス回路１６６を介して演算用ＲＡＭ１６４ａ，１６４ｂに接続されている。また、演算回路１６３はデコード回路１６２に接続されている。また、デコード回路１６２は、命令メモリ１６１、切り替え回路１６５ａ，１６５ｂ、およびマイコンインタフェース１６８に接続されている。データ用ＲＡＭ１６７は、マイコンインタフェース１６８およびバイパス回路１６６に接続されている。このような構成の光ディスク記録再生装置の電源がオン状態になると、図１中の制御用マイコン１０からの要求によりデジタルサーボ処理回路１６が動作を始める。

先ず、デコード回路１６２から命令メモリ１６１に保存されている命令コードを取り出す。デコード回路１６２は、その取り出した命令コードを識別し、内容に応じて演算回路１６３へ指示を出す。この指示を受けた演算回路１６３は、演算用ＲＡＭ１６４ａおよび演算用ＲＡＭ１６４ｂから演算用のデータを取り出して演算を行った後、この演算結果をバイパス回路１６６を経て再び演算用ＲＡＭ１６４ａまたは演算用ＲＡＭ１６４ｂに格納する。

これらの２つの演算用ＲＡＭ１６４ａ，１６４ｂはデュアルポート、即ち、アドレスポート、データポート、およびコントロールポートをそれぞれ２つ備えたＲＡＭであり、演算回路１６３が専用に使用する。また、演算回路１６３による演算は、演算用ＲＡＭ１６４ａのデータと演算用ＲＡＭ１６４ｂのデータとの間で行われる。

切り替え回路１６５ａおよび切り替え回路１６５ｂは、演算回路１６３に入力されるデータをバイパス回路１６６と演算用ＲＡＭ１６４ａ，１６４ｂとで切り替える手段であり、デコード回路１６２の指示に従って動作する。データ用ＲＡＭ１６７は、デジタルサーボ処理回路１６の外部とのデータ移動を可能とするメモリであり、マイコンインタフェース１６８を通して行う。

バイパス回路１６６は、演算回路１６３の演算結果を転送する先を制御する回路であり、デジタルサーボ処理回路１６のパイプライン処理において、演算用ＲＡＭ１６４ａまたは演算用ＲＡＭ１６４ｂへの演算結果格納と、演算回路１６３へのデータ入力とが同一アドレスで発生した場合に、演算用ＲＡＭ１６４ａまたは演算用ＲＡＭ１６４ｂに代わってデータを供給する動作も行う。

マイコンインタフェース１６８は、制御用マイコン１０とデジタルサーボ処理回路１６との間の情報伝達手段であると共に、制御用マイコン１０からデータ用ＲＡＭ１６７へのアクセス手段を提供する。光ディスクもしくは光ディスク記録再生装置に依存した調整値のデータや調整テーブルのデータが予めＤＳＰのプログラムで保存されたものと異なる場合には、制御用マイコン１０がデータ用ＲＡＭ１６７に、それらのデータを書き込んだ後、ＤＳＰへ通知することで更新処理を行う。

ＤＳＰで動作するプログラムは、電源オンの直後、ＤＳＰ自体の設定を行う命令から処理が開始される。その中には、サンプリング周波数の設定を行う命令や、割り込み信号に対応した開始アドレス設定、また、演算に必要な係数群を演算用ＲＡＭ１６４ｂに設定する等の命令が含まれる。サンプリング周波数の設定は、デコード回路１６２に含まれる動作制御回路（図示しない）に対して一定値を設定することで行う。この動作制御回路は、ＤＳＰのクロック毎にカウント動作を行い、設定値に一致した時点で割り込み信号を発生する。

デコード回路１６２は、その割り込み信号に同期して予めＤＳＰソフトウエアによって設定されているアドレス値を持って命令メモリ１６１にアクセスする。これにより、特定のインストラクション処理を開始することが可能となる。このように所定時間経過を知らせる信号（割り込み信号）を生成し、割り込みという形で知らせることで、一定時間間隔での処理を行っている。

ディスクサーボ動作中は、先ず、前記割り込み信号が発生すると同時に、ＲＦ処理回路５より出力されるフォーカスエラー信号およびトラッキングエラー信号と、信号処理回路７で生成されるディスク回転エラー信号とを、バイパス回路１６６経由でデータ用ＲＡＭ１６７に取り込む。これらのエラー信号は、光ディスク１や光ピックアップ２などの状態により時々刻々と変化する信号である。ＤＳＰのソフトウエアでは、これらのエラー信号を小さくするように各工程を順次処理する。

この処理は、取り込んだエラー信号に対してオフセット除去、ゲイン調整等の工程を経て正規化し、その後、フィルタリング、イコライジング、サーボゲイン調整等の工程を経て制御信号を生成し、ＰＷＭ信号生成回路９へ送る工程で完了する。これらの動作をサンプリング周期毎に行うことで、光ディスク１に対して安定した再生動作や記録動作などを実現している。

次に、ＤＳＰにおける演算処理について説明する。ＤＳＰの処理では、オフセット値、ゲイン値、フィルタ係数、イコライザ係数などを使用した各種演算処理が行われる。これらの値は、ＤＳＰのプログラムによる初期設定により、全て演算用ＲＡＭ１６４ｂに保存されている。演算を行う際には、先ず、入力データ（各種エラー信号）をデータ用ＲＡＭ１６７から演算用ＲＡＭ１６４ａに移動させる。その後、演算命令によって、これら演算用ＲＡＭ１６４ａと演算用ＲＡＭ１６４ｂとの数値をそれぞれ１つずつ同時に取り出して演算し、その演算結果を演算用ＲＡＭ１６４ａに保存する。

その後は、デコード回路１６２の指示に従って２つの演算用ＲＡＭ１６４ａ，１６４ｂと演算回路１６３間での演算処理を繰り返して出力制御信号を生成する。デジタルフィルタ処理など、１サンプリング以上前に処理されたデータを使用する場合は、そのデータを演算用ＲＡＭ１６４ａまたは演算用ＲＡＭ１６４ｂの空き領域に保存することで対応する。前記生成された出力制御信号は、バイパス回路１６６を経由して、図示しない外部出力制御回路からＰＷＭ信号生成回路９へと出力される。

例えば、演算用ＲＡＭ１６４ａへの読み出しおよび書き込みアクセスが、同じアドレスに対して同時に発生すると、演算用ＲＡＭ１６４ａから読み出されるデータは保証されないため、バイパス回路１６６が書き込み用に保持しているデータを、演算回路１６３へも供給することで、命令２が影響を受けることなく実行される。前記アクセスが同じアドレスに対して同時に発生するタイミングとは、例えば、図５における命令１の保存ステージ３ｄと、命令２の実行ステージ３ｅとに該当するタイミングのことを言う。

データ切り替え指示は、デコード回路１６２が切り替え回路１６５ａに対して行う。これによって、読み出しデータが保証されることとなり、演算処理効率を高めることができる。演算量が多く、演算用ＲＡＭ１６４ａおよび演算用ＲＡＭ１６４ｂで容量不足が発生する場合には、データ移動の命令を組み込むことによってデータ用ＲＡＭ１６７を一時退避の目的で使用することもできる。この場合、演算処理効率が低下するが、このような処理を行ってもサンプリング周期内に出力制御信号の生成が可能であれば、何ら問題ない。

以上のように本実施形態によれば、デジタルサーボ処理回路１６は、デジタル信号で処理するＤＳＰで構成され、数値演算を行う演算回路１６３と、この演算回路１６３に接続された演算用ＲＡＭ１６４ａ，１６４ｂとを備え、演算回路１６３へ入力されるデータおよび演算回路１６３から出力されるデータの生成は、全て演算用ＲＡＭ１６４ａ，１６４ｂに対するアクセスにより行うので、サンプリング周波数が高くなって演算処理効率が向上し、この結果、ディスクサーボ制御の精度が向上する。

本発明の一実施形態に係る光ディスク記録再生装置の構成を示すブロック図である。 図１中のデジタルサーボ処理回路を構成するＤＳＰの内部構成を示すブロック図である。 従来の光ディスク記録再生装置の構成を示すブロック図である。 図３中のデジタルサーボ処理回路を構成するＤＳＰの内部構成を示すブロック図である。 図４に示すデジタルサーボ処理回路を構成するＤＳＰにおいてパイプラインと呼ばれる時系列処理を示す命令イメージ図である。

符号の説明

１ 光ディスク
２ 光ピックアップ
２ａ 対物レンズ
７ 信号処理回路
１６ デジタルサーボ処理回路
１６３ 演算回路
１６４ａ，１６４ｂ 演算用ＲＡＭ
１６６ バイパス回路
１６７ データ用ＲＡＭ

Claims (9)

1. 光ディスクに対して光学的に情報を書き込んだり、光ディスクに記録された情報を光学的に読み出したりする光ピックアップと、この光ピックアップに対してトラッキングサーボおよびフォーカスサーボを行うサーボ処理回路とを備えた光ディスク記録再生装置において、前記サーボ処理回路は、デジタル信号で処理するデジタル・シグナル・プロセッサで構成され、数値演算を行う演算回路と、この演算回路が演算する際に必要なデータを格納する演算用ＲＡＭとを備えたことを特徴とする光ディスク記録再生装置。
2. 光源からのレーザビームを光ディスクに合焦し、この合焦点が光ディスクに設けられたトラックを追従する対物レンズを有し、光ディスクに対して光学的に情報を書き込んだり、光ディスクに記録された情報を光学的に読み出したりする光ピックアップと、前記対物レンズを通して入力されるレーザビームによる光ディスクからの反射光に対応する電流信号を電圧信号に変換して所定の信号処理を行う信号処理回路と、この信号処理回路によって処理された信号を使用して前記光ピックアップに対してトラッキングサーボおよびフォーカスサーボを行うサーボ処理回路とを備えた光ディスク記録再生装置において、前記サーボ処理回路は、デジタル信号で処理するデジタル・シグナル・プロセッサで構成され、数値演算を行う演算回路と、この演算回路に接続された演算用ＲＡＭとを備え、前記演算回路へ入力されるデータおよび前記演算回路から出力されるデータの生成は、全て前記演算用ＲＡＭに対するアクセスにより行うことを特徴とする光ディスク記録再生装置。
3. 前記演算用ＲＡＭはデュアルポートを備えたことを特徴とする請求項１または請求項２に記載の光ディスク記録再生装置。
4. 前記演算回路の入力端子は２系統あり、前記演算回路に接続される前記演算用ＲＡＭは前記演算回路の２系統の入力端子にそれぞれ対応して互いに独立した２個のＲＡＭで構成したことを特徴とする請求項１から請求項３の何れかに記載の光ディスク記録再生装置。
5. 前記演算回路の出力端子は１系統であり、前記演算回路の出力端子は互いに独立した２個の演算用ＲＡＭの入力端子にそれぞれ接続されていることを特徴とする請求項１から請求項４の何れかに記載の光ディスク記録再生装置。
6. 前記サーボ処理回路は、１つの命令を複数の処理に分割して実行するパイプライン方式を採用し、前記演算用ＲＡＭの同一アドレスに対して、同じタイミングでデータ読み出しおよび書き込みが発生した場合に、書き込み用に保持しているデータを前記演算回路へも供給を行うバイパス回路を有することを特徴とする請求項１または請求項２に記載の光ディスク記録再生装置。
7. 前記光ピックアップに対してフォーカス制御を行う場合、互いに独立した一方の前記演算用ＲＡＭには、前記信号処理回路によって処理された入力信号と前記演算回路からの演算結果を格納し、他方の前記演算用ＲＡＭには、フォーカス制御信号の生成までの複数の演算用係数を格納することを特徴とする請求項２から請求項６の何れかに記載の光ディスク記録再生装置。
8. 前記演算回路に接続される演算用ＲＡＭとは別に、前記サーボ処理回路の外部からのアクセスを可能にしたデータ用ＲＡＭを設けたことを特徴とする請求項１から請求項７の何れかに記載の光ディスク記録再生装置。
9. フォーカス制御信号の生成やその他の制御信号の生成の演算に必要とするデータ量が前記演算回路に接続される前記演算用ＲＡＭの容量を越える場合は、前記データ用メモリにその一部を格納し、必要に応じて前記演算用ＲＡＭへデータを移動して利用することを特徴とする請求項８に記載の光ディスク記録再生装置。

Images