JP2005135576A

JP2005135576A - 導電性プローブ及び強誘電性記憶媒体を含むデータ記憶デバイス

Info

Publication number: JP2005135576A
Application number: JP2004313279A
Authority: JP
Inventors: Krzysztof Nauka; クリツィズトフ・ナウカ; Chung C Yang; チュン・シー・ヤン
Original assignee: Hewlett Packard Development Co LP
Current assignee: Hewlett Packard Development Co LP
Priority date: 2003-10-31
Filing date: 2004-10-28
Publication date: 2005-05-26
Also published as: US20050094430A1; GB0423671D0; US7391706B2; GB2407694A; GB2407694B; US7869336B1

Abstract

【課題】非常に高い記憶密度を有するデータ記憶デバイスの提供。
【解決手段】データ記憶デバイス(110)は、先端部を有する導電性プローブ(112)と、基板(114)と、極性調整される強誘電性材料の層(118)とを含むデータ記憶媒体(116)を含む。強誘電体層(118)は、プローブ先端部と基板(114)との間に存在する。
【選択図】図１

Description

本発明は、導電性プローブ及び強誘電性記憶媒体を含むデータ記憶デバイスに関する。

数十年にわたって、研究者達は、磁気ハードドライブ、光学ドライブ、及び半導体ランダムアクセスメモリのようなデータ記憶デバイスの記憶密度を高め、記憶コストを削減することに取り組んできた。しかしながら、従来の技術は記憶密度に関して根本的な限界に近づきつつあるように思われるので、記憶密度を増加することが益々難しくなってきている。例えば、従来の磁気記録に基づくデータ記憶は、それを超えると室温において磁気ビットが安定しなくなる、超常磁性限界のような根本的な物理的限界に急速に近づきつつある。

これらの根本的な限界に直面していない記憶デバイスが研究されている。第１の例は、相変化記憶媒体に隣接した電子放出表面を有する複数の電子源を含む。書込み操作中に、それらの電子源は、相対的に高い電流密度の電子ビームで記憶媒体をボンバードする。読出し操作中に、それらの電子源は、相対的に低い電流密度の電子ビームで記憶媒体をボンバードする。

第２の例は、接触プローブ及び記憶媒体を含む。一実施形態では、その記憶媒体は基板、基板上にある導電層、及び導電層上にある誘電体層から形成される。そのプローブは、誘電体層内に穴を形成することにより、記憶媒体にデータを記録する。それらの穴は導電層の表面を露出させる。読出し操作中に、プローブが記憶媒体にわたって走査される。プローブの先端部が穴に遭遇するとき、その先端部は穴に入り、プローブ先端部と導電層との間に短絡が生じる。
米国特許第５，８３５，４７７号

これらのデバイスは、高い記憶密度を提供するとされている。しかしながら、第１の例は依然として、記録するための小さなビームサイズにおいて、均一で、十分な電流密度を与える電子放出器を製作するという課題を克服しなければならない。第２の例は、先端部が摩耗するという問題を抱えており、その記録速度が先端部アセンブリの機械的な応答時間によって制限される。

本発明の一態様によれば、データ記憶デバイスは、先端部を有する導電性プローブと、基板と、基板上にある極性調整される強誘電性材料を含む層とを含むデータ記憶媒体を含む。強誘電体層は、先端部と基板との間に存在する。

本発明の他の態様および利点は、本発明の原理を一例として示す添付図面に関連してなされる、以下の詳細な説明から明らかになるであろう。

本発明によれば、非常に高い記憶密度を有するデータ記憶デバイスが提供される。そのデータ記憶デバイスは、相対的にコストが低く、かつ広範な市販のポリマーを利用することができるデータ記憶媒体を使用する。プローブ先端部は、強誘電体層または犠牲層の上側部分に機械的に損傷を与える場合であっても、強誘電体層に沿って引きずられる（接触した状態で動かされる）ことができる。強誘電性材料はプローブ先端部よりもはるかに軟らかいので、先端部の摩耗がはるかに最小限に抑えられる。また、データ記憶デバイスがデータアクセス動作中に消費する電力は少ない。書込み操作は、記録媒体に電流を流すことなく、迅速に実行され得る。書込み電圧は、標準的なＩＣ製造工程の能力内にある範囲（例えば、２０Ｖ〜１００Ｖ）内に入ることができる。そのデバイスは、ブロック消去、又はバルク消去、或いは両方を実行することができる。

図１を参照すると、データ記憶デバイス１１０は、導電性プローブ１１２のアレイと、基板１１４と、強誘電性記憶媒体１１６とを含む。強誘電性記憶媒体１１６は、極性調整される（poled）強誘電性材料からなる層１１８を含む。極性調整される強誘電体層１１８は、基板１１４上にあり、かつ基板１１４とプローブ１１２の先端部との間にある。強誘電体層１１８は、強誘電性記憶媒体またはデータ記録層として機能する。

強誘電体層１１８は、その電気双極子を一定の方向に配列するために、かつ情報を記憶するために２値状態のうちの１つを定義するために極性調整される（図２ａ及び図２ｂは、極性調整前と極性調整後の強誘電体層１１８内の双極子２１０を示す）。例えば、極性調整（ポーリング：poling）は、強誘電体層１１８の堆積中または堆積後のいずれかにおいて、強誘電性材料に電界を印加することにより実行され得る。電界によって、強誘電体層１１８の電気双極子が、印加された電界の方向に沿って整列する。

強誘電性材料の保磁力は、電気双極子を整列させるために必要とされる電界に関連する特性である。強誘電性材料のキュリー温度は、双極子の整列状態が維持される最大温度である。強誘電体層がキュリー温度よりも高い温度にさらされる場合には、その層の二極分極はランダムになるであろう。しかしながら、キュリー温度よりも低い温度における双極子の自発的な反転は、双極子の複雑な特性に起因して恐らく起こらないであろう。従って、周囲温度がキュリー温度未満である限り、データ記憶は安定している（例えば、ビットが偶発的に反転されることはない）はずである。

ポリマーの強誘電性材料、又は上に薄くポリマーコーティングされた無機強誘電性材料、或いは無機材料または有機材料を薄くコーティングされたポリマー強誘電性材料を用いることが好ましい。ポリマー材料は、プローブ先端部材料よりも柔らかい傾向があり、それゆえ先端部の摩耗を最小限に抑え、強誘電体層１１８の電気的特性をより良好に維持する。網羅的ではないが、例示的なポリマー強誘電性材料のリストが、以下の表において提供される。

データ記憶デバイス１１０は更に、強誘電体層１１８上に保護層１２２を含む。保護層１２２は、プローブ先端部と強誘電体層１１８との間の相互作用を妨げることのない異なる材料、又は中性の材料から作成され得る。

基板１１４は任意の特定の材料に限定されない。基板の例示的な材料には、ガラス、金属、プラスチック、及び半導体が含まれる。しかしながら、以下に記載されるように、ある特定のタイプの読出し操作の場合には、半導体から作成された基板を有利に用いることができる。

例示的な導電性プローブ１１２は、限定はしないが、金属先端部、導電性半導体先端部（例えば、ドープドシリコン）、カーボンナノチューブ、及び２つ以上の材料（例えば、導電性のコアと先端部の所望の特性を高めるコーティング、又は導電性のコーティングがされている絶縁性のコア）を組み合わせる先端部を含む。導電性プローブ１１２の先端部の直径は、数ナノメートル〜約１００ナノメートルにすることができる。データ記憶デバイス１１０の図を簡単にするために、図１には１つの導電性プローブ１１２のみが示されているが、実際には、そのアレイは多数の導電性プローブ１１２を含むことができる。

データ記憶デバイス１１０は更に、読出し／書込み回路１２０を含む。プローブ１１２及び回路１２０を用いて、記憶媒体１１６上で種々のタイプのデータアクセス動作が実行される。例示的なデータアクセス動作には、書込み、消去、上書き、及び読出しの操作が含まれる。

プローブ先端部と強誘電体層１１８との間の接触の量および度合いは、これらのデータアクセス動作を実行するために、プローブ１１２が如何にして使用されるかによる。先端部は、強誘電体層１１８の表面上に浮いた状態で動くことができる。

代案において、先端部は、露出した強誘電体層１１８の表面上を引きずられることができる。しかしながら、プローブ１１２を強誘電体層１１８にわたって引きずることにより、プローブ先端部が摩耗するだけでなく、強誘電体層１１８が損傷を受ける可能性がある。損傷を受けた領域は、「電気的に」死んでおり、信号全体に寄与しなくなる可能性がある。強誘電体層１１８の最初の厚みを適切に調整することにより、強誘電体層１１８の表面を失う場合であっても、満足のいく信号強度を確実に維持することができる。

強誘電体層１１８が保護層１２２で覆われる場合には、プローブ先端部が、保護層１２２内に部分的に埋められ、強誘電体層１１８にわたって引きずられることができる。保護層１２２は、プローブ１１２が、強誘電体層１１８の代わりに保護層１２２に損傷を与えるという点で、犠牲層としての役割を果たす。

プローブ１１２は、記憶媒体１１６に対して静止していてもよい。従って、強誘電体層１１８とプローブ先端部との間の距離（もしあれば）は、データアクセス動作中に固定され得る。代案において、プローブ１１２及び強誘電体層１１８は、データアクセス動作中に、互いに対して移動することができる。プローブ１１２は、強誘電体層１１８に対して昇降され得る。プローブ１１２又は強誘電体層１１８のいずれか、或いは両方が、互いに対して平行な面内で動くことができる。従って、プローブ１１２がデータアクセス動作中に記憶媒体１１６にわたって走査されることができ、それにより単一の先端部が強誘電体層１１８上の複数のビットと相互作用することが可能になる。強誘電体層１１８又はプローブ１１２或いはその両方の垂直方向への先端部の動き及び水平方向への動きは、適切な微小機械ムーバを用いて実施され得る。記憶媒体１１６にわたってプローブアレイを走査するための例示的な機構は、特許文献１に開示される。

ここで図３を参照すると、図３には書込み操作が示される。プローブ１１２は、指定された場所において、その先端部が強誘電体層１１８の付近に、又は接触するように配置される（３１０）。先端部が指定された場所にあるとき、回路１２０がプローブ１１２に電圧を印加し、それにより局所的な電界が生成される（３１２）。局所的な電界は、所望の極性を有する、局所的な二極分極（ビット）を生成する。所望の場所における極性は、強誘電体層１１８の部分の周囲にある分極された双極子と同じ状態に維持されることができるか、又はその逆にされ得る。局所的な分極反転過程を促進するために、書込み操作中に、強誘電体層１１８が電気的に接地されたままにされることができるか、又は強誘電体層１１８に一定のバイアスを印加することができる。

ここで図４が参照される。ビットの書込みは、小さな体積（図４において破線で囲まれる）内で局所的に、強誘電体の双極子２１０が、周囲の媒体の極性に対して或る方向に切り換えられていることを意味する。強誘電体層１１８内の双極子２１０が第１の（基準）方向に設定され（例えば、双極子２１０は下を向いている）、体積４１０が同じ方向を指している双極子２１０を有する場合には、その体積４１０は第１の論理値を格納する。体積４１２が基準方向と反対を指している双極子２１０を有する場合には、体積４１２は第２の論理値を格納する。

同様の二極分極の向きを含む体積は、強誘電体層１１８内で間隔を置いて配置される。ビット４１３のサイズ及び形状は、プローブ先端部サイズ、及びプローブ先端部によって供給される電界プロファイルによって決定される。体積間の最小距離は、プローブサイズ、プローブ１１２によって生成される電界プロファイル、２つの隣接する体積を区別するための能力、隣接する体積間の相互作用などによって決定される。

ビット４１３は、そのビット４１３が予め書き込まれている場所にプローブ先端部を持ってきて、その後、回路１２０によってプローブ１１２に逆方向バイアスを印加することにより、局所的に消去されることができ、その結果、その局所的な分極が周囲の強誘電性媒体の分極の状態に持って行かれる。回路１２０がプローブ１１２に一定の電圧バイアスを印加して、それらのビットの初期の分極を復元しながら、強誘電体層１１８に沿って複数のビット４１３にわたってプローブ先端部を引きずることにより、ブロック消去を実行することができる。

バルク消去は、プローブ先端部を引きずることにより、又は強誘電体層１１８をそのキュリー温度より高い温度まで加熱し、強誘電性材料を、極性調整電界の存在する状態で室温まで冷却することにより、強誘電体層１１８全体にわたって実行され得る。その加熱は、ジュール加熱または放射加熱によって実行され得る。例えば、図５に示されるように、１つ又は複数の抵抗性ヒータ５１０を基板１１４の裏面に配置することができる。基板１１４の複数の区画に複数のヒータを割り当てることができる。それらのヒータ５１０は、ビット４１３のブロックを消去するために選択的にオンにされ得る。

読出し操作は、強誘電体層１１８内の複数のビット４１３にわたってプローブ１１２を走査し、極性の反転を検出することにより実行され得る。或るビットにおいて極性が反転していない場合には第１の論理状態が示され、或るビットにおいて極性が反転している場合には第２の論理状態が示される。極性の反転を検出するための種々の手法が存在する。ここで、７つの異なる例を説明する。これらの例のうちのいくつかは、基板１１４に使用される材料のタイプに依存する。

図６ａは第１の例を示す。基板１１４は半導体から作成される。境界面において、基板１１４及び強誘電体層１１８は電気的な接合部を形成する。プローブ１１２が強誘電体層１１８に沿って走査される際（６１０）、回路１２０がプローブ１１２を用いて、二極分極によって引き起こされる接合部の特性の局所的な変化を検知する（６１２）。例えば、回路１２０は、接合部のキャパシタンス又は接合部の漏れ電流の変化を検知することができる。これらの変化は、それらのビットにおいて極性の反転が生じているか否かを示す。

図６ｂは第２の例を示す。基板１１４は半導体から作成される。境界面において、半導体基板１１４及び強誘電体層１１８は電気的な接合部を形成する。プローブ１１２が強誘電体層１１８に沿って走査される際（６２０）、回路１２０がプローブ１１２を用いて、強誘電体層１１８上の局所的な領域にＡＣ信号を印加し（６２２）、接合部のキャパシタンスの位相のシフトを検知することにより、その誘電率の非線形成分の変化を検出する（６２４）。キャパシタンスのシフトは極性の反転を示す。ＡＣ信号は、走査されたビットの特性が反転しないようにするほど十分に小さい。

図６ｃは第３の例を示す。基板１１４は半導体から作成される。プローブ１１２が強誘電体層１１８に沿って走査され（６３０）、回路１２０が、基板１１４の導電性チャネルの特性の変化を検知する（６３２）。そのチャネルは、強誘電体層１１８及び半導体基板１１４によって形成される接合部の付近に形成される。このチャネルは２ビット以上にわたることができ、その幅は強誘電体層１１８内の局所的な双極子の向きによって影響を受ける。基板１１４内の別の回路によるチャネルの電気的特性（例えば、抵抗）の測定を、適切なスパーリングアルゴリズムと組み合わせて用いることにより、反転したビット４１３の数と場所を推定することができる（６３４）。例えば、ＡＣ信号がチャネルに印加され、チャネル長の抵抗が測定される。ビットの双極子が一方の向きに向けられ（例えば、消去動作による）、チャネル抵抗が再び測定される。抵抗が変化しない場合には第１の論理状態が示され、抵抗が変化する場合には第２の論理状態が示される。抵抗が変更された場合には、書込み操作を実行して、論理状態が復元される。

図７ａ〜図７ｃは、図６ｃの読出し操作中の導電性チャネル７１０を示す。図７ａは、双極子が反転される前の導電性チャネル７１０を示す。図７ｂ及び図７ｃは、双極子が反転される結果としてのチャネル幅における変化の影響を示す。チャネル幅は反転した双極子の分布に従う。

図６ｄは第４の例を示す。プローブ１１２が強誘電体層１１８に沿って走査され（６４０）、回路１２０がプローブ１１２の変形を検知する（６４２）。その変形は、強誘電体層１１８内の極性の反転を示す。そのようなプローブ１１２は、圧電材料から作成された部分を含むことができる。強誘電体層１１８とプローブ先端部との間の電磁相互作用（引力および斥力）によりプローブ１１２が変形する。圧電性結晶が、その変形に比例した信号を生成する。代案として、強誘電体層１１８と相互作用している間にプローブ１１２が変形する際に、光をプローブ１１２から反射させて、光ビームの反射角の変化を検知することにより、プローブの変形を検知することができる。反射角の変化がそれぞれ極性の反転を示す。

図６ｅは第５の例を示す。プローブ１１２と基板１１４との間にバイアスを印加しながら、プローブ１１２が強誘電体層１１８に沿って走査される（６５０）。回路１２０が、強誘電体層１１８を流れる漏れ電流を検出する（６５２）。その漏れ電流の大きさが、走査されたビット４１３の極性によって変調され、かくして極性の反転を示すことができる。

図６ｆは第６の例を示す。プローブ１１２が強誘電体層１１８に沿って走査され（６６０）、回路１２０によって、プローブ１１２が強誘電体層にＡＣ信号を印加し（６６２）、先端部と強誘電体層との間のキャパシタンスの変化を検知する（６６４）。キャパシタンスの変化が強誘電体層１１８の極性の反転を示す。ＡＣ信号は、走査されるビットの極性が反転しないようにするほど十分に小さい。

図６ｇは第７の例を示す。ビットの分極によって、強誘電体層１１８の表面に局所的な電荷が格納される。この電荷は、プローブ１１２が強誘電体層１１８と接触状態にある際に、プローブ１１２を介して回路１２０に転送されることができる（６７０）。回路１２０は転送された電荷を検出し、それにより、ビットが走査される際に、極性が反転されたか否かが示される（６７２）。

ビット４１３は、長時間にわたるビット保持が心配な場合には、リフレッシュされ得る。周期的に、ビット４１３が読み出され、外部メモリ又は強誘電体層１１８の他の場所のいずれかに一時的に格納され、その後、それらの元の記憶領域に再書込みされることができる。この過程は、ビットの寿命中に時々実行され得る。

図８を参照すると、図８にはデータ記憶媒体１１６を形成する例示的な方法が示される。基板１１４上に溶解された強誘電性ポリマーを回転塗布し、ポリマー内の溶媒を除去するために加熱することにより、基板１１４上に層１１８が形成される。強誘電性材料は、固体源からスパッタリングされることもできるか、又はラングミュア−ブロジェット過程（その過程は、薄膜が所望の厚みを有するまで繰返し適用される）によって形成されることができるか、或いはスパッタリング及びラングミュア−ブロジェット過程の両方を用いて、強誘電体層１１８を形成することができる（８１０）。層１１８の所望の厚みは、１μｍ未満にすることができる。

層１１８は分極されることができる（８１２）。この過程は、層１１８を、数十〜数百メガボルト／メートルの範囲の極性調整電界を印加しながらプラズマ（一般に弱いコロナ放電）に曝露することによって達成され得る。通常、この過程において、基板１１４の一部の場合もある電子デバイスに損傷を与える可能性を取り除くために、基板１１４は約１００℃の温度およびグランド電位に保持される。

同時加熱により極性調整を促進することができる。熱は加熱ランプ又はマイクロ波源によって供給されることができるか、又は基板１１４の下にある加熱プレートによって供給され得る。

保護層１２２が追加されてもよい（８１４）。例えば、ポリマー強誘電体層１２２を追加するために使用される方法と類似した方法を用いることにより、保護ポリマー層を追加することができる。

保磁力（双極子を整列させるために必要とされる電界）及びキュリー温度（双極子の整列状態が維持される最大温度）は、ポリマーのタイプ、ポリマーの配合、ポリマー内に存在する相、及び結晶化度に依存する。保磁力およびキュリー温度は、適切な強誘電性材料を選択し、適切な強誘電性ブレンド及び混合物を使用し、ポリマー結晶化およびポリマー相を制御することにより、技術的な要件に従って調整され得る。

製造中に強誘電体層１１８を分極する代わりに、ビット４１３が書き込まれ得る各場所に同じバイアスを印加することにより、製造後に強誘電体層１１８がフォーマットされることもできる。これは、強誘電体層１１８をプレフォーマットすることにより（例えば、プローブ１１２に一定の極性調整電圧を印加しながら、強誘電体層１１８の表面に沿ってプローブ先端部を引きずることにより）実行され得る。強誘電体層１１８を、適切にバイアスされたプラズマの付近に、又はその中に、或いは一対の極性調整電極間に配置することにより、製造後の極性調整を達成することもできる。

こうして、非常に高い記憶密度を有するデータ記憶デバイス１１０が開示された。そのデバイスは、相対的にコストが低く、かつ広範な市販のポリマーを利用することができるデータ記憶媒体を使用する。プローブ先端部は、強誘電体層１１８又は犠牲層１２２の上側部分に機械的に損傷を与える場合であっても、強誘電体層１１８に沿って引きずられる（接触した状態で動かされる）ことができる。強誘電性材料はプローブ先端部よりもはるかに軟らかいので、先端部の摩耗がはるかに最小限に抑えられる。

データ記憶デバイス１１０がデータアクセス動作中に消費する電力は少ない。書込み操作は、記録媒体に電流を流すことなく、迅速に実行され得る。書込み電圧は、標準的なＩＣ製造工程の能力内にある範囲（例えば、２０Ｖ〜１００Ｖ）内に入ることができる。そのデバイスは、ブロック消去、又はバルク消去、或いは両方を実行することができる。

本発明の具体的な実施形態が説明および図示されてきたが、本発明は、そのように説明され、かつ図示された具体的な形態または部品の構成に限定されない。代わりに、本発明は添付の特許請求の範囲に従って解釈される。

本発明の一実施形態によるデータ記憶デバイスの図である。極性調整前の強誘電体層の図である。極性調整後の強誘電体層の図である。本発明の一実施形態による書込み操作の図である。強誘電体層の選択された領域内で電気双極子をある方向に向けることにより強誘電体層に格納される情報の図である。本発明の一実施形態による選択的な消去を実行するための抵抗素子の図である。本発明の種々の実施形態による読出し操作の図である。本発明の種々の実施形態による読出し操作の図である。本発明の種々の実施形態による読出し操作の図である。本発明の種々の実施形態による読出し操作の図である。本発明の種々の実施形態による読出し操作の図である。本発明の種々の実施形態による読出し操作の図である。本発明の種々の実施形態による読出し操作の図である。本発明の一実施形態による読出し操作中の導電性チャネルの図である。本発明の一実施形態による読出し操作中の導電性チャネルの図である。本発明の一実施形態による読出し操作中の導電性チャネルの図である。本発明の一実施形態によるデータ記憶デバイスを製造する例示的な方法の図である。

符号の説明

110 データ記憶デバイス
112 導電性プローブ
114 基板
116 強誘電性記憶媒体
118 極性調整される強誘電体層
120 読出し／書込み回路
122 保護層
210 双極子

Claims

データ記憶デバイス（１１０）であって、
先端部を有する導電性プローブ（１２１）と、
基板（１１４）と、及び
極性調整される強誘電性材料からなる層（１１８）を含むデータ記憶媒体（１１６）であって、前記強誘電体の層が前記基板上にあり、かつ前記先端部と前記基板との間にある、データ記憶媒体とを含む、データ記憶デバイス。
前記プローブの先端部は、直径が約１００ナノメートルより大きくない、請求項１に記載のデータ記憶デバイス。
前記強誘電体層内の電気双極子（２１０）が基準方向に向けられ、前記デバイスは、前記プローブが前記強誘電体層上の一定間隔の体積（４１０、４１２）に書込みを行うようにするための回路（１２０）を更に含み、前記一定間隔の体積内の双極子（２１０）が、第１の論理値（４１０）を格納するために前記基準方向に向けられ、第２の論理値（４１２）を格納するために異なる方向に向けられる、請求項１に記載のデータ記憶デバイス。
前記強誘電体層を覆う保護層（１２２）を更に含み、前記保護層が前記プローブの先端部と前記強誘電体層との間の相互作用を妨げない、請求項１に記載のデータ記憶デバイス。
前記基板が半導体部分を含み、前記半導体部分および前記強誘電体層が、電気的な接合部を形成し、前記デバイスが、前記プローブを用いて前記接合部のキャパシタンス又は漏れ電流の変化を検知する（６１２）ための読出し回路（１２０）を更に含む、請求項１に記載のデータ記憶デバイス。
前記基板が半導体部分を含み、前記半導体部分および前記強誘電体層が、電気的な接合部を形成し、前記デバイスが、前記プローブを用いて、前記強誘電性材料上の局所的な領域にＡＣ信号を印加し（６２２）、誘電率の非線形成分の変化を検出する（６２４）ための読出し回路（１２０）を更に含む、請求項１に記載のデータ記憶デバイス。
前記基板が半導体部分を含み、前記半導体部分および前記強誘電体層が、接合部を形成し、前記接合部の付近に導電性チャネルが存在し、前記導電性チャネルの幅が複数のビットにわたり、前記デバイスが、前記ビットを読み出すための回路を更に含み、その回路が前記チャネルの少なくとも１つの特性を検知する（６３２）、請求項１に記載のデータ記憶デバイス。
前記プローブが前記強誘電体層にわたって走査されている間に、前記プローブの変形を検出する（６４２）ための手段を更に含み、前記変形が前記誘電体層内の分極の変化を示す、請求項１に記載のデータ記憶デバイス。
前記プローブが前記誘電体層上のビットに低電圧のバイアスを印加するようにし（６５０）、かつ前記強誘電体層から前記先端部に流れる漏れ電流を検出する（６５２）ための読出し回路を更に含み、前記漏れ電流が前記強誘電体層内の極性の反転を示す、請求項１に記載のデータ記憶デバイス。
前記プローブがＡＣ信号を印加するようにし（６６２）、かつ前記先端部と前記強誘電体層との間のキャパシタンスを検出する（６６４）ための読出し回路（１２０）を更に含み、前記キャパシタンスの変化が極性の反転を示す、請求項１に記載のデータ記憶デバイス。
読出し操作を実行するための回路を更に含み、その回路が、
前記強誘電体層の表面から電荷を転送し（６７０）、及び
前記転送された電荷を検知して、走査されたビットにおける極性の反転を示す（６７２）、請求項１に記載のデータ記憶デバイス。