JP2005126756A - 化合物半導体薄膜の製造方法および製造装置 - Google Patents

Abstract

【課題】 Ｉ−III−VI族化合物半導体薄膜を形成する際に、結晶の微細化や膜欠陥の発生を防止することができ、かつ、Ｓｅの利用効率を向上できる化合物半導体薄膜の製造方法および製造装置を提供する。
【解決手段】 真空容器１内で帯状の基板12を連続的に走行させながら、基板12の一主面上にＣｕ蒸着源５，Ｉｎ蒸着源６，Ｓｅ蒸着源７などの蒸着源より、Ｃｕ，Ｉｎ，ＳｅなどのＩ族元素、III族元素、VI族元素を供給してＩ−III−VI族化合物半導体薄膜を形成する際に、送り出しロール８と巻き取りロール10との間の基板12を接触支持する第１，第２，第３の中間ローラ16，17，18の基板接触面の温度を、基板12の温度低下を緩和するように制御する。これにより、基板12の急激な温度低下を防止して、Ｉ−III−VI族化合物の結晶の微細化を抑制できる。
【選択図】 図１

Description

本発明は、真空中で長尺の帯状基材上に連続的に化合物半導体薄膜を形成する方法および装置に関するものである。

近年、電子デバイスの薄膜化が進み、金属箔や樹脂フィルムなどの長尺の帯状基材上に連続的に薄膜電子デバイスを形成するロール・トゥ・ロールプロセスの重要性が高まっている。

図２に、従来より用いられている化合物半導体薄膜の製造装置の一例として、ＣｕＩｎＳｅ_２薄膜などのＩ−III−VI族化合物半導体薄膜を帯状基材上に形成するロール蒸着装置を示す。ＣｕＩｎＳｅ_２（以下、ＣＩＳと略す）は、ＣＩＳ薄膜太陽電池の光吸収層として用いられている。

図２において、１は真空容器、２は真空容器１内にスリット２ａ，２ｂを持った別途容器として設けられた製膜室、３は真空容器１内を排気する排気装置としてのターボ分子ポンプ、４は製膜室２内の上部に設けられたヒータ、５，６，７はそれぞれ製膜室２内の下部に設けられたＣｕ蒸着源，Ｉｎ蒸着源，Ｓｅ蒸着源である。８，９，１０，１１は製膜室２の両外側にそれぞれ一対ずつ配置され、長尺の帯状ステンレス基材１２（以下、基板１２という）を製膜室２内に供給する送り出しロール，送り出し側中間ローラ、および、巻き取りロール，巻き取り側中間ローラである。

基板１２は送り出しロール８に巻回されていて、図示したように、製膜室２内を経て巻き取りロール１０に一端部が取り付けられており、送り出しロール８および巻き取りロール１０の動力によってテンションがかけられるとともに、スリット２ａ，２ｂの近傍の送り出し側中間ローラ９，巻き取り側中間ローラ１１により支持されることで、製膜室２内で撓むことなく水平に展張される。

このようなロール蒸着装置で基板１２の表面にＣＩＳ化合物薄膜を形成する際にはまず、真空容器１内をターボ分子ポンプ３により所定の真空度まで排気する。その後に、基板１２を上方のヒーター４により５５０℃に加熱するとともに、基板１２の下方のＣｕ蒸着源５，Ｉｎ蒸着源６，Ｓｅ蒸着源７を加熱してそれぞれ１２００℃、９００℃、２２０℃の温度に保持することにより、各蒸着源５，６，７からＣｕ、Ｉｎ，Ｓｅの蒸気を基板１２に供給する。

この状態において、基板１２を送り出しロール８から所定速度で送り出し、巻き取りロール１０に巻き取ることにより、基板１２の表面に連続的にＣＩＳ化合物薄膜を形成する。このときのＳｅの供給量は、ＣｕＩｎＳｅ_２の化学量論比に対して３倍以上過剰である（たとえば非特許文献１参照）。

しかしこのようなロール蒸着装置では従来、巻き取り側中間ローラ１１は温度制御されておらず、室温〜２００℃の範囲の温度となっていたため、５５０℃に加熱された状態でＣＩＳ化合物薄膜が形成された基板１２は、巻き取り側中間ローラ１１に接触することで、室温〜２００℃の範囲の温度まで１００℃／分以上の速さで急激に冷却されていた。

そのため、ＣＩＳ化合物薄膜においてＣＩＳ化合物の結晶の微細化が起こり（ＳＥＭ観察による結晶粒の大きさ０．５μｍ以下）、太陽電池特性が低下するという問題があった。また、５５０℃から、室温〜２００℃の範囲の温度まで冷却されるＣＩＳ化合物薄膜は、３００℃以上でありながらVI族元素Ｓｅが供給されない状態を経るため、ＣＩＳ化合物薄膜からＳｅが再蒸発してしまい、膜欠陥が生じ、太陽電池特性が低下する問題があった。たとえば、形成したＣＩＳ化合物薄膜上にＣＢＤ法でＣｄＳを堆積し、スパッタ法でＺｎＯ膜とＩＴＯ膜を積層し、最後に電子ビーム蒸着で電極を形成してＣＩＳ太陽電池セルを作製した場合、その特性は変換効率６．０％、開放電圧＝０．３５Ｖ、短絡電流密度＝３３ｍＡ／ｃｍ２、曲線因子＝５２％という低いものとなることがあった。

またロール蒸着装置内の壁面の温度は制御されておらず、室温付近の温度となっていたため、ＣＩＳ化合物薄膜に取り込まれなかったＳｅは装置内の壁面に付着してしまい、Ｓｅの利用効率が低かった。実際にＳｅの利用効率を「ＣＩＳ薄膜へＳｅが取り込まれる量／Ｓｅ蒸着源の中のＳｅ原料の減少量×１００」として求めると、約５％と算出された。材料費に大きく影響する結果である。
平成１３年度 新エネルギー・産業技術総合開発機構委託業務成果報告書「ＣＩＳ系薄膜太陽電池モジュール製造技術開発（高品質薄膜製造高速化技術）」

本発明は上記問題に鑑みて、Ｉ−III−VI族化合物半導体薄膜を形成する際に、結晶の微細化や膜欠陥の発生を防止することができ、かつ、Ｓｅの利用効率を向上できる化合物半導体薄膜の製造方法および製造装置を提供することを目的とする。

上記課題を解決するために、本発明の化合物半導体薄膜の製造方法は、帯状の基材を送り出しロールと巻き取りロールとによりチャンバー内で走行させながら、前記基材の一主面上にＩ族元素、III族元素、VI族元素を供給してＩ−III−VI族化合物半導体薄膜を形成する際に、前記送り出しロールと巻き取りロールとの間に配されて前記Ｉ族元素、III族元素、VI族元素が供給された基材を接触支持する支持部材の基材接触面の温度を、前記基材の温度低下を緩和するように制御することを特徴とするもので、これにより、基材の急激な温度低下を防止して、Ｉ−III−VI族化合物の結晶の微細化を抑制できる。

また本発明の化合物半導体薄膜の製造方法は、帯状の基材を送り出しロールと巻き取りロールとによりチャンバー内で走行させながら、前記基材の一主面上にＩ族元素、III族元素、VI族元素を供給してＩ−III−VI族化合物半導体薄膜を形成する際に、前記VI族元素は、前記基材の温度がVI族元素が再蒸発しない温度に低下するまで供給することを特徴とするもので、これにより、VI族元素の再蒸発に起因する膜欠陥の発生を防止できる。

好ましくは、VI族元素は、基材の温度が３００（℃）以下に低下するまで供給する。基材が３００℃以下であれば、Ｉ−III−VI族化合物からのVI族元素の再蒸発はほとんど起こらない。３００℃よりも高い温度であればVI族元素の再蒸発が起こり易い。

また好ましくは、VI族元素の供給領域に存在する構造体の基材対向面の温度を前記VI族元素の融点以上に制御する。これにより、構造体の基材対向面へのVI族元素の付着を防止することができ、VI族元素の利用効率を向上できる。

また好ましくは、送り出しロールと巻き取りロールとの間に配されてＩ族元素、III族元素、VI族元素が供給された基材を接触支持する支持部材の基材接触面の温度を、前記基材の温度低下を緩和するように制御する。これにより、基材の急激な温度低下を防止して、Ｉ−III−VI族化合物の結晶の微細化を抑制できる。

好ましくは、少なくとも２個の支持部材の基材接触面の温度を３００（℃）以上に制御する。このことにより、基材接触面に接触する基材の温度を３００（℃）迄徐々に下げることが可能となり、半導体特性に大きな影響を及ぼす結晶の微細化を抑えることができる。基材温度が３００（℃）以下になれば、基材を急冷しても結晶の微細化は起こらない。

好ましくは、Ｉ族元素、III族元素、VI族元素の必要量が供給された基材が接触するｎ番目，ｎ＋１番目の支持部材は、それぞれの基材接触面の温度をＴ（ｎ），Ｔ（ｎ＋１）（℃）、互いの距離をＬ（ｎ）（ｍ）とした時に、次の式
Ｔ（ｎ）＞Ｔ（ｎ＋１）≧３００
Ｌ（ｎ）＝（Ｔ（ｎ）−Ｔ（ｎ＋１））／ｄｔ×ｖ
０＜ｄｔ＜３０
（ただし、基材の走行速度ｖ（ｍ／分）、基材の降温速度ｄｔ（℃／分）である）
を満たすように配置し、温度制御する。基材の降温速度ｄｔを３０℃／ｍｉｎ．より遅くすることで、半導体特性に大きな影響を及ぼす結晶の微細化を抑えることができる。３０℃／ｍｉｎ．より速いと結晶の微細化が顕著になる。

また好ましくは、Ｉ族元素、III族元素、VI族元素の必要量が供給された基材が接触する第１番目の支持部材は、基材接触面の温度をＴ（１）（℃）、Ｉ族元素およびIII族元素の少なくとも一方が供給される範囲からの最短距離をｘ（ｍ）とした時に、次の式
Ｔ（１）＜Ｔｓ
ｘ＝（Ｔｓ−Ｔ（１））／ｄｔ×ｖ
０＜ｄｔ＜３０
（ただし、Ｉ族元素およびIII族元素の少なくとも一方が供給される範囲の基材の温度Ｔｓ（℃）、基材の走行速度ｖ（ｍ／分）、基材の降温速度ｄｔ（℃／分）である）
を満たすように配置し、温度制御する。

Ｉ族元素がＣｕとＡｇの内の少なくとも１種であり、III族元素がＡｌ、Ｉｎ、Ｇａの内の少なくとも１種であり、VI族元素がＯ、Ｓ、Ｓｅの内の少なくとも１種である時に有効である。

また、基材がステンレス、ガラス、ポリイミド、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＴｉＯ_２、Ｍｏの内の少なくとも１種から構成された時に有効である。
本発明の化合物半導体薄膜の製造装置は、チャンバーと、前記チャンバー内で帯状の基材を走行させる送り出しロールおよび巻き取りロールを含んだ機構と、前記基材の一主面上にＩ族元素、III族元素、VI族元素を供給する機構とを備え、Ｉ−III−VI族化合物半導体薄膜を形成する製造装置において、前記送り出しロールと巻き取りロールとの間に配されて前記Ｉ族元素、III族元素、VI族元素が供給された基材を接触支持する複数の支持部材を、前記基材の温度低下を緩和するように基材接触面を温度制御可能に構成したことを特徴とする。

また本発明の化合物半導体薄膜の製造装置は、チャンバーと、前記チャンバー内で帯状の基材を走行させる送り出しロールおよび巻き取りロールを含んだ機構と、前記基材の一主面上にＩ族元素、III族元素、VI族元素を供給する機構とを備え、Ｉ−III−VI族化合物半導体薄膜を形成する製造装置において、VI族元素を供給する供給部を１または複数個設け、その内の少なくとも１個を、前記基材の温度がVI族元素が再蒸発しない温度に低下するまで供給可能に配置した構成としたことを特徴とする。

好ましくは、VI族元素の供給領域に存在する構造体を、基材対向面の温度を前記VI族元素の融点以上に制御可能に構成する。

本発明によれば、Ｉ−III−VI族化合物半導体薄膜が形成される帯状基材を接触支持する支持部材を、基材の温度低下を緩和するように温度制御するので、Ｉ−III−VI族化合物の結晶の微細化が起こりにくい。

また、基材の温度がVI族元素が再蒸発しない温度に低下するまでVI族元素を供給するので、基材上に形成されたＩ−III−VI族化合物半導体薄膜からのVI族元素の再蒸発に起因する膜欠陥を防止できる。

以下、本発明の実施の形態について、図面を参照しながら説明する。
図１は、本発明の一実施形態における化合物半導体薄膜の製造装置の概略構成を示す断面図である。この実施形態の装置において、先に図２を用いて説明した従来の装置と同様の作用を有する部材には同じ符号を付して説明する。

１は真空容器、２は真空容器１内に別途容器として設けられた製膜室、３は真空容器１内を排気する排気装置としてのターボ分子ポンプである。
製膜室２には、製膜領域１３が下部に形成されるとともに、この製膜領域１３の一側部から上部にわたる断面Ｌ型の冷却領域１４が形成されている。基板（帯状基材）１２を製膜室２内に供給するためのスリット２ａ，２ｂはそれぞれ製膜領域１３，冷却領域１４に開口しており、スリット２ａ，２ｂの外側にそれぞれ一対ずつ、送り出しロール８，送り出し側中間ローラ９、および、巻き取りロール１０，巻き取り側中間ローラ１１が配置されている。

製膜領域１３は冷却領域１４に対して、スリット２ａに対応する位置まで下垂した仕切板により上部のみ仕切られており、仕切られた上部領域にヒータ４が設けられ、下部領域にＣｕ蒸着源５，Ｉｎ蒸着源６，Ｓｅ蒸着源７が設けられている。冷却領域１４内にもＳｅ蒸着源１５が設けられている。

基板１２は送り出しロール８に巻回されていて、図示したように、製膜室２（製膜領域１３，冷却領域１４）内を経て巻き取りロール１０に取り付けられており、送り出しロール８および巻き取りロール１０の動力によってテンションがかけられるとともに、スリット２ａ，２ｂの近傍の送り出し側中間ローラ９，巻き取り側中間ローラ１１，および製膜室２内の冷却領域１４に配置された第１，第２，第３の製膜室内中間ローラ１６，１７，１８（以下、単に第１，第２，第３の中間ローラ１６，１７，１８という）により接触支持されることで、製膜室２内で撓むことなく展張されている。前記Ｓｅ蒸着源１５は第１の中間ローラ１６の近傍に配置されている。

製膜室２の内外の第１，第２，第３の中間ローラ１６，１７，１８，巻き取り側中間ローラ１１はそれぞれ、基板１２への接触面を温度制御可能に構成されていて、熱伝導によって、基板１２の接触部分の温度を制御することが可能である。製膜室２の内壁面も所望温度に加熱可能である。

第１の中間ローラ１６は、基板１２に対するＣｕ蒸着源５，Ｉｎ蒸着源６からの蒸気供給範囲からの距離ｘ（ｍ）が０．５ｍとなるように設置されている。第２の中間ローラ１７は第１の中間ローラ１６からの距離Ｌ（１）（ｍ）が１ｍとなるように、第３の中間ローラ１８は第２の中間ローラ１７からの距離Ｌ（２）（ｍ）が１ｍとなるように設置されている。

上記構成における化合物半導体薄膜の製造方法を具体的に説明する。
基板２は、ＳＵＳ３０４よりなる、幅１５０ｍｍ、厚さ５０μｍのものをセットする。真空容器１内をターボ分子ポンプ３により１×１０^−３Ｐａ以下の圧力まで排気する。

その後に、冷却領域１４内の第１中間ローラ１６，第２中間ローラ１７，第３中間ローラ１８の基板接触面をそれぞれ５００℃、４００℃、３００℃に制御するとともに、製膜室２の内壁面をＳｅの融点である２１７℃以上、ここでは２３０℃に温度制御する。

また、基板１２をヒーター４により５５０℃に加熱するとともに、基板１２の下方のＣｕ蒸着源５、Ｉｎ蒸着源６、Ｓｅ蒸着源７、および、Ｓｅ蒸着源１５を加熱して、１２００℃、９００℃、２００℃、２００℃に保持することにより、Ｃｕ、Ｉｎ，Ｓｅの蒸気を放出させる。

この状態において、基板１２を送り出しロール８から０．１ｍ／分の速度で供給し、巻き取りロール１０に巻き取ることにより、基板１２の表面に連続的にＣＩＳ（ＣｕＩｎＳｅ_２）の化合物薄膜を形成する。

以上のようにして形成したＣＩＳ化合物薄膜について、ＣＩＳ化合物の結晶粒の大きさを調べたところ、０．８μｍ程度まで大きく成長していた。またこのＣＩＳ化合物薄膜の上に、ＣＢＤ法でＣｄＳ層を堆積し、スパッタ法でＺｎＯ膜、ＩＴＯ膜を形成し、最後に電子ビーム蒸着で電極を形成して、ＣＩＳ太陽電池セルを作製したところ、その特性は、変換効率８．８％、開放電圧＝０．４５Ｖ、短絡電流密度＝３５ｍＡ／ｃｍ^２、曲線因子＝０．５６にまで劇的に向上した。Ｓｅの利用効率も１５％にまで向上した。

これは、冷却領域１４内の第１中間ローラ１６，第２中間ローラ１７，第３中間ローラ１８の位置および温度を上記のように設定したことにより、ＣｕおよびＩｎが蒸着された後の基板１２を５５０℃から３００℃まで約１０℃／分の降温速度で徐々に下げることができ、ＣＩＳ化合物の結晶の微細化を防止できたためである。

なかでも変換効率の劇的な向上は、ＣＩＳ化合物の結晶の微細化を防止できたことのほか、Ｃｕ蒸着源５、Ｉｎ蒸着源６、Ｓｅ蒸着源７により蒸着されたＣＩＳ薄膜にさらに、第１中間ローラ１６の近傍のＳｅ蒸着源１５によって、基板１２の温度が３００℃になるまでＳｅを照射し続けたため、ＣＩＳ薄膜からのＳｅの再蒸発を防止することができ、再蒸発Ｓｅに起因する膜欠陥の発生を防止できたことによる。

Ｓｅの利用効率の飛躍的な向上は、Ｓｅ蒸着源７，１５の温度設定を２００℃という従来より低い温度まで下げたことで、Ｓｅの蒸発量を従来の３分の１程度まで低減できたこと、および、製膜室２の内壁面をＳｅの融点以上の温度２３０℃に温度制御したことで、Ｓｅが製膜室２の内壁面へ付着するのを防止できたためである。

なお、Ｌ（１）（ｍ）に相当する部分へのＳｅ蒸気の供給は、Ｓｅ蒸着源１５から直接に行なわれるが、Ｌ（２）（ｍ）に相当する部分へは、製膜室２の内壁面から再蒸発したＳｅ蒸気が供給される。Ｌ（２）（ｍ）に相当する部分により十分量のＳｅ蒸気を確保するために、仮想線で示したようにＳｅ蒸着源１５´を対向配置してもよい。

製膜室２を真空容器１の内部に２重構造状に設けたことは、製膜室２の内壁面の温度制御を容易化できるだけでなく、製膜室２内で発生した金属蒸気が真空容器１の内部全体を汚染するのを防ぐ利点もある。

以上述べた実施形態は、真空容器１や製膜室２の形状、蒸着源５，６，７，１５の配置や制御温度等に関して、様々なバリエーションの一部を例示したに過ぎず、本発明はこれらに限定されるものではない。

基板１２の巻き取り速度０．１ｍ／分や、第１，第２，第３の中間ローラ１６，１７，１８の配置や制御温度も、基板１２を平均１０℃／分の降温速度で変化させるための例示に過ぎない。

第１中間ローラ１６の位置および温度は次の関係式から決定することができる。つまり、Ｃｕ蒸着源５，Ｉｎ蒸着源６，Ｓｅ蒸着源７によりＣｕ，Ｉｎ，Ｓｅとも必要量（ＳｅはＣｕおよびＩｎに対して化学量論比）を供給し終えた位置と第１中間ローラ１６との間の距離ｘ（ｍ）、第１中間ローラ１６の基板１２との接触面の制御温度Ｔ（１）（℃）、基板１２の降温速度ｄｔ（℃／分）、ＣｕまたはＩｎＳｅの供給時の基板１２の温度Ｔｓ（℃）、基板１２の走行速度ｖ（ｍ／分）とした時に、
Ｔ（１）＜Ｔｓ、
０＜ｄｔ＜３０
ｘ＝（Ｔｓ−Ｔ（１））／ｄｔ×ｖ
が成り立つように各値を設定する。

ここで、０＜ｄｔ＜３０が満たされるのがＣＩＳ化合物の結晶の微細化を防ぐのに効果的であるが、５＜ｄｔ＜２０が満たされるのが特に効果的である。
例えば、Ｔｓ＝６００℃、Ｔ（１）＝５１０℃、ｄｔ＝１５℃／分、ｖ＝０．２ｍ／分とした場合には、ｘ＝（６００−５１０）／１５×０．２＝１．２ｍと決定することができる。

基板１２が、ＣｕおよびＩｎが供給された後、巻き取りロール１０に巻き取られるまでに、ｎ番目，（ｎ＋１）番目に接触する中間ローラ（上記実施形態における第１中間ローラ１６，第２中間ローラ１７，第３中間ローラ１８）の位置や温度は次の関係式から決定することができる。つまり、基板１２の走行速度をｖ（ｍ／分）、互いの距離をＬ（ｍ）、基板１２との接触面の制御温度をＴ（℃）、基板１２の降温速度をｄｔ（℃／分）とした時に、
Ｔ（ｎ）＞Ｔ（ｎ＋１）≧３００
Ｌ（ｎ）＝（Ｔ（ｎ）−Ｔ（ｎ＋１））／ｄｔ×ｖ
０＜ｄｔ＜３０
が成り立つように各値を設定する。

ここでも、０＜ｄｔ＜３０が満たされるのがＣＩＳ化合物の結晶の微細化を防ぐのに効果的であるが、５＜ｄｔ＜２０が満たされるのが特に効果的である。
上記実施形態では、基板１２にＣｕおよびＩｎが供給された後、基板１２が巻き取りロール１０に巻き取られるまでに、基板１２との接触面が３００℃以上に制御された３個の巻き取り側中間ローラ（第１中間ローラ１６，第２中間ローラ１７，第３中間ローラ１８）に接触する構成を例示したが、３個に限定されず、少なくとも２個に接触するようにすればよい。ただし、３００℃以上の巻き取り側中間ローラが２個の場合には、基板１２の温度が巻き取り側中間ローラの近くで急激に変化し、基板１２の降温速度の制御性が低くなる恐れがあるため、３個以上、できるだけ多くの設置が効果的である。

上記した巻き取り側中間ローラ（第１中間ローラ１６，第２中間ローラ１７，第３中間ローラ１８，巻き取り側中間ローラ１１）の他に、例えば、送り出しロール８、送り出し側中間ローラ１２、巻き取りロール１０の温度を制御するのも好ましい。特に、巻き取りロール１０を室温に制御することで、巻き取りロール１０に巻き取られた基板１２上のＣＩＳ化合物薄膜に余計な熱履歴を加えることを防ぐことができ、高品質のＣＩＳ化合物薄膜を得るために有効である。

蒸着の際の基板１２の温度は上記した５５０℃に限定されず、例えば５００〜６５０℃の範囲でもよい。
製膜室２の内壁面の温度制御は上記した２３０℃に限定されない。金属Ｓｅの融点は２１７℃であることから、２１７℃以上に温度制御するようにしてもよい。Ｓｅの同素体には融点が１７０℃のものが存在するため、１７０℃以上に温度制御するようにしてもよい。

製膜室２の内壁面は、VI族元素が照射される基板１２が対面する構造物の一例であるが、他に、防着板などを設けてその温度を制御するようにしても同様の効果が得られる。
Ｉ−III−VI族化合物半導体薄膜の一例として、ＣｕＩｎＳｅ_２（ＣＩＳ）薄膜の形成を例示したが、これに限定されず、Ｉ族元素としてＣｕとＡｇの内の少なくとも１種を含み、III族元素としてＡｌ、Ｉｎ、Ｇａの内の少なくとも１種を含み、VI族元素としてＯ、Ｓ、Ｓｅの内の少なくとも１種を含んだ、Ｉ−III−VI族化合物半導体薄膜の製膜に特に効果的である。

基材としての基板１２は、上記したステンレスの他、ガラス、ポリイミド、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＴｉＯ_２、Ｍｏなどのいずれか１種であってもよい。

本発明の化合物半導体薄膜の製造方法および製造装置は、太陽電池の光吸収層として用いられるＣＩＳ薄膜など、長尺の帯状基材上に化合物半導体薄膜を連続的に形成するのに有用である。

本発明の一実施形態における化合物半導体薄膜の製造装置の概略構成を示す断面図 従来の化合物半導体薄膜の製造装置の概略構成を示す断面図

符号の説明

１ 真空容器
２ 製膜室
2a,2b スリット
３ ターボ分子ポンプ
４ ヒーター
５ Ｃｕ蒸着源
６ Ｉｎ蒸着源
７ Ｓｅ蒸着源
８ 送り出しロール
９ 送り出し側中間ローラ
10 巻き取りロール
11 巻き取り側中間ローラ
12 基板
13 製膜領域
14 冷却領域
15 Ｓｅ蒸着源
16 第１の製膜室内中間ローラ
17 第２の製膜室内中間ローラ
18 第３の製膜室内中間ローラ

Claims (13)

1. 帯状の基材を送り出しロールと巻き取りロールとによりチャンバー内で走行させながら、前記基材の一主面上にＩ族元素、III族元素、VI族元素を供給してＩ−III−VI族化合物半導体薄膜を形成する際に、
   前記送り出しロールと巻き取りロールとの間に配されて前記Ｉ族元素、III族元素、VI族元素が供給された基材を接触支持する支持部材の基材接触面の温度を、前記基材の温度低下を緩和するように制御する化合物半導体薄膜の製造方法。
2. 帯状の基材を送り出しロールと巻き取りロールとによりチャンバー内で走行させながら、前記基材の一主面上にＩ族元素、III族元素、VI族元素を供給してＩ−III−VI族化合物半導体薄膜を形成する際に、
   前記VI族元素は、前記基材の温度がVI族元素が再蒸発しない温度に低下するまで供給する化合物半導体薄膜の製造方法。
3. VI族元素は、基材の温度が３００（℃）以下に低下するまで供給する請求項２記載の化合物半導体薄膜の製造方法。
4. VI族元素の供給領域に存在する構造体の基材対向面の温度を前記VI族元素の融点以上に制御する請求項２または請求項３のいずれかに記載の化合物半導体薄膜の製造方法。
5. 送り出しロールと巻き取りロールとの間に配されてＩ族元素、III族元素、VI族元素が供給された基材を接触支持する支持部材の基材接触面の温度を、前記基材の温度低下を緩和するように制御する請求項２から請求項４のいずれかに記載の化合物半導体薄膜の製造方法。
6. 少なくとも２個の支持部材の基材接触面の温度を３００（℃）以上に制御する請求項１または請求項５のいずれかに記載の化合物半導体薄膜の製造方法。
7. Ｉ族元素、III族元素、VI族元素の必要量が供給された基材が接触するｎ番目，ｎ＋１番目の支持部材は、それぞれの基材接触面の温度をＴ（ｎ），Ｔ（ｎ＋１）（℃）、互いの距離をＬ（ｎ）（ｍ）とした時に、次の式
   Ｔ（ｎ）＞Ｔ（ｎ＋１）≧３００
   Ｌ（ｎ）＝（Ｔ（ｎ）−Ｔ（ｎ＋１））／ｄｔ×ｖ
   ０＜ｄｔ＜３０
   （ただし、基材の走行速度ｖ（ｍ／分）、基材の降温速度ｄｔ（℃／分）である）
   を満たすように配置し、温度制御する請求項１、請求項５、請求項６のいずれかに記載の化合物半導体薄膜の製造方法。
8. Ｉ族元素、III族元素、VI族元素の必要量が供給された基材が接触する第１番目の支持部材は、基材接触面の温度をＴ（１）（℃）、Ｉ族元素およびIII族元素の少なくとも一方が供給される範囲からの最短距離をｘ（ｍ）とした時に、次の式
   Ｔ（１）＜Ｔｓ
   ｘ＝（Ｔｓ−Ｔ（１））／ｄｔ×ｖ
   ０＜ｄｔ＜３０
   （ただし、Ｉ族元素およびIII族元素の少なくとも一方が供給される範囲の基材の温度Ｔｓ（℃）、基材の走行速度ｖ（ｍ／分）、基材の降温速度ｄｔ（℃／分）である）
   を満たすように配置し、温度制御する請求項１、請求項５、請求項６、請求項７のいずれかに記載の化合物半導体薄膜の製造方法。
9. Ｉ族元素がＣｕとＡｇの内の少なくとも１種であり、III族元素がＡｌ、Ｉｎ、Ｇａの内の少なくとも１種であり、VI族元素がＯ、Ｓ、Ｓｅの内の少なくとも１種である請求項１〜請求項８のいずれかに記載の化合物半導体薄膜の製造方法。
10. 基材がステンレス、ガラス、ポリイミド、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＴｉＯ_２、Ｍｏの内の少なくとも１種から構成された請求項１〜請求項９のいずれかに記載の化合物半導体薄膜の製造方法。
11. チャンバーと、前記チャンバー内で帯状の基材を走行させる送り出しロールおよび巻き取りロールを含んだ機構と、前記基材の一主面上にＩ族元素、III族元素、VI族元素を供給する機構とを備え、Ｉ−III−VI族化合物半導体薄膜を形成する製造装置において、
    前記送り出しロールと巻き取りロールとの間に配されて前記Ｉ族元素、III族元素、VI族元素が供給された基材を接触支持する複数の支持部材を、前記基材の温度低下を緩和するように基材接触面を温度制御可能に構成した化合物半導体薄膜の製造装置。
12. チャンバーと、前記チャンバー内で帯状の基材を走行させる送り出しロールおよび巻き取りロールを含んだ機構と、前記基材の一主面上にＩ族元素、III族元素、VI族元素を供給する機構とを備え、Ｉ−III−VI族化合物半導体薄膜を形成する製造装置において、
    VI族元素を供給する供給部を１または複数個設け、その内の少なくとも１個を、前記基材の温度がVI族元素が再蒸発しない温度に低下するまで供給可能に配置した化合物半導体薄膜の製造装置。
13. VI族元素の供給領域に存在する構造体を、基材対向面の温度を前記VI族元素の融点以上に制御可能に構成した請求項１２記載の化合物半導体薄膜の製造装置。

Images