JP3542510B2 - 非単結晶半導体膜および光起電力素子の形成方法、並びに非単結晶半導体膜の形成装置 - Google Patents
非単結晶半導体膜および光起電力素子の形成方法、並びに非単結晶半導体膜の形成装置 Download PDFInfo
- Publication number
- JP3542510B2 JP3542510B2 JP34794998A JP34794998A JP3542510B2 JP 3542510 B2 JP3542510 B2 JP 3542510B2 JP 34794998 A JP34794998 A JP 34794998A JP 34794998 A JP34794998 A JP 34794998A JP 3542510 B2 JP3542510 B2 JP 3542510B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- hydrogen plasma
- semiconductor film
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/545—Microcrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Description
【発明の属する技術分野】
本発明は、非単結晶半導体膜の形成方法および形成装置に関し、さらに、主たる発電層が非単結晶シリコン半導体からなる光起電力素子の形成方法に関する。
【0002】
【従来の技術】
近年、水素化アモルファスシリコンなどの非単結晶シリコン半導体を用いた半導体装置の開発が盛んである。非単結晶シリコン半導体とは、単結晶でない、すなわちアモルファス、微結晶あるいは多結晶のシリコン膜のことである。ここでいう非単結晶シリコン半導体には、シリコンに炭素やゲルマニウムを含有させた非単結晶シリコン合金からなる膜も含まれる。また、この非単結晶シリコン半導体中には一般に水素が含まれており、いわゆる水素化非単結晶シリコン半導体となっている。例えば、アモルファスシリコンの場合、単結晶シリコンとは異なり、低温基板やガラス基板の上に成膜が可能で、大面積化が容易で、光吸収が結晶シリコンよりも大きいために、結晶シリコンとは異なる利用分野が開拓されている。非単結晶シリコン半導体を利用した主な半導体素子としては、太陽電池などの光起電力素子、固体撮像素子、液晶ディスプレイの駆動用の薄膜トランジスター、電子写真感光体などがある。
【0003】
【発明が解決しようとする課題】
しかしながら、上述の非単結晶シリコン半導体を光電変換素子に利用した場合、これらの素子の特性低下に大きく影響する光劣化現象(いわゆるStabler−Wronski効果)があることが知られている。その原因として、非単結晶シリコン半導体中に存在するダングリングボンドやSi原子同士の弱い結合が光照射によって切れることにより、光電変換効率が低下することが考えられている。これは半導体の緻密度が悪いほど光劣化が大きくなるという傾向が知られていおり、また、半導体中の過剰な水素が光劣化の原因となるとも言われている。
【0004】
そのため、最近、この光劣化を防ぐ方法として、特開平5−166733号公報や特開平6−120152号公報に開示されているように成長表面の水素プラズマ処理を繰り返しながら非単結晶シリコン半導体を形成する方法が提案されている。これは、水素プラズマ処理により、原子状の水素が堆積膜中の過剰な水素を引抜き、それと同時に膜の構造緩和が行われ、この結果、緻密な膜構造となって、過剰な水素に起因する光劣化が抑制されるとされている。
また、非単結晶シリコン半導体による太陽電池の量産性を上げる方法としてロール・ツー・ロール方式がある。特開平6−232432号公報では、従来のロール・ツー・ロール方式の装置に水素プラズマ処理室を設け、i型層形成後、不純物層を形成する前に水素プラズマ処理を行なうことが、高品質の光起電力素子の形成に効果的であることが開示されている。
しかしながら、非単結晶半導体の光劣化をより有効に防止していくためには、上記した従来のような単に水素プラズマ処理を実施するだけでは充分ではなく、さらに効果的な水素プラズマ処理のプロセスの工夫が要求されている。また、高い光電変換効率が得られる光起電力素子を高速かつ連続的に形成しうる方法、ならびに装置が要求されている。
【0005】
そこで、本発明は、上記した課題を解決するため、従来の水素プラズマ処理を改善して、非単結晶半導体膜の構造を緩和しながらも良好な界面を形成することが可能な非単結晶半導体膜の形成方法および装置、特に、良好な光電変換効率をもち、光劣化を抑制することのできる光起電力素子の形成方法を提供することを目的とするものである。
【0006】
【課題を解決するための手段】
本発明は、上記課題を達成するため、非単結晶半導体膜および光起電力素子の形成方法、並びに非単結晶半導体膜の形成装置を、つぎのように構成したことを特徴とするものである。
すなわち、本発明の非単結晶半導体膜の形成方法は、基板上に非晶質シリコン系半導体膜を堆積した後に、該非晶質シリコン系半導体膜を原子状水素に晒して水素プラズマ処理を実施する工程を有する非単結晶半導体膜の形成方法において、
前記水素プラズマ処理を実施する工程が、第1の水素プラズマ処理を実施する工程と、該第1の水素プラズマ処理を実施した後に第2の水素プラズマ処理を実施する工程とからなり、
前記第1の水素プラズマ処理を実施する工程が、水素プラズマ処理を前記非晶質シリコン系半導体膜形成時の基板温度以上で行なう工程であり、
該第2の水素プラズマ処理を実施する工程が、水素プラズマ処理を前記第1の水素プラズマ処理より低い温度で行なう工程であることを特徴としている。
また、本発明の非単結晶半導体膜の形成方法は、前記第1の水素プラズマ処理において、基板の温度を前記非晶質シリコン系半導体膜形成時の基板の温度よりも20℃〜60℃高くすることを特徴としている。
また、本発明の非単結晶半導体膜の形成方法は、前記第2の水素プラズマ処理において、基板の温度を前記非晶質シリコン系半導体膜形成時の基板の温度よりも低くすることを特徴としている。
また、本発明の非単結晶半導体膜の形成方法は、前記第2の水素プラズマ処理において、基板の温度を前記非晶質シリコン系半導体膜形成時の基板の温度よりも40℃〜70℃低くすることを特徴としている。
また、本発明の光起電力素子の形成方法は、基板上に、非単結晶半導体の第1導電型半導体層、実質的に真性な半導体層であるi型半導体層、第2導電型半導体層が順次積層されたpin型の半導体接合を有する光起電力素子の形成方法において、
前記i型半導体層を、上記本発明のいずれかの非単結晶半導体膜の形成方法によって形成することを特徴としている。
また、本発明の非単結晶半導体膜の形成装置は、帯状基板を連続的に移動させて反応容器内を通過させ、該反応容器の放電空間内へ導入された水素ガスに電力を印加し、そのプラズマ放電により水素ガスを分解することによって、前記帯状基板の上に形成された非晶質シリコン系半導体膜を水素プラズマに曝す水素プラズマ処理室を有する非単結晶半導体膜の形成装置において、
前記水素プラズマ処理室は、前記放電空間内のガス導入側の基板温度を前記非晶質シリコン系半導体膜形成時の基板の温度以上とし、前記放電空間内のガス排気側の基板温度を前記非晶質シリコン系半導体膜形成時の基板の温度より低い温度に設定する手段を備えていることを特徴としている。
【0007】
【発明の実施の形態】
本発明は、上記したように非晶質シリコン系半導体膜を堆積後に、前記非晶質シリコン系半導体膜形成時の基板温度以上の温度で水素プラズマ処理を実施し、その後に前記非晶質シリコン系半導体膜形成時の基板温度より低い温度で水素プラズマ処理を実施することで、前述した本発明の課題を達成するものであるが、それは次のような知見によるものである。
まず、水素プラズマ処理することによる非晶質シリコン系半導体膜中の過剰な水素の引抜きと膜構造緩和の機構について、特開平5−166733号公報では以下の2つのモデルが開示されている。第1のモデルでは、非晶質シリコン系半導体膜の堆積表面にやってきた活性な原子状水素は、堆積表面と半導体膜中を拡散し、膜表面と膜中に過剰にあるSi−H結合を攻撃し、この結合から水素を引き抜く。このとき発生するダングリングボンド同士は再結合し、膜全体としては、過剰にある水素が引き抜かれつつ構造緩和も起こる。第2のモデルでは、膜表面にやって来た活性な原子状水素は、膜の表面のみを拡散、移動し、表面にあるSi−H結合の水素と反応し、この水素を引き抜く。これによって表面に生じたダングリングボンドは、表面から膜中を拡散する。この拡散は、膜中の水素原子のサイト間移動に伴って進行するので、膜中の水素は表面に向かって移動することになり、常に膜中の水素が表面に供給される。この拡散してきた水素が引き続いて表面反応で引き抜かれ、膜全体としては、過剰にある水素が引き抜かれつつ構造緩和も起こる。
これら、2つのモデルのいずれにおいても原子状水素の膜中の拡散、あるいはダングリングボンドの膜中の拡散が、過剰な水素や過剰なSi−H結合の引抜きを行なう重要な役割をもつ。これらの拡散を促進するためには熱エネルギーが不可欠である。
【0008】
このようなことから、本発明では、非晶質シリコン系半導体膜を堆積後、該半導体膜の形成時の温度以上で、第1の水素プラズマ処理を実施することで、非晶質シリコン系半導体膜中の原子状水素やダングリングボンドの拡散を促進し、その結果、膜中の構造緩和が促進され、光劣化の抑制、膜質向上を図るようにしたものである。
また、本発明においては、第1の水素プラズマ処理の後、前記非晶質シリコン系半導体膜を形成時の温度よりも低い温度で第2の水素プラズマ処理を実施することで、第1の水素プラズマ処理時とは逆に、原子状水素の膜中への拡散を抑制し、堆積表面の近傍に限られた膜構造の緩和や過剰な水素やSi−H結合の引抜き、ダングリングボンドの終端が起こり、堆積表面が構造欠陥が少ない良好な表面状態としたものである。これらにより、本発明を実施された半導体膜の上にさらに半導体層を形成し、光電変換素子を作製した場合、光キャリアの走行が妨げられないような良好な界面をもつ光電変換素子を得ることができる。
【0009】
水素プラズマ処理には、直流プラズマ、低周波プラズマ、高周波プラズマ、VHFプラズマ、マイクロ波プラズマなど公知の方法を所望に応じて用いる。
本発明のH2プラズマが実施される前の半導体層は、シリコン系非晶質材料であるが、微結晶を含んでもよい。
本発明によるH2プラズマ処理後の半導体層は、非晶質から微結晶までの非単結晶シリコン系材料で構成される。半導体層中には炭素やゲルマニウムを含んでもよい。半導体層の成膜法としては、蒸着法、スパッタ法、高周波プラズマCVD法、VHFプラズマCVD法、マイクロ波プラズマCVD法、ECRプラズマCVD法、熱CVD法、光CVD法など公知の方法を所望に応じて用いる。
工業的に採用されている方法としては、原料ガスをプラズマで分解し、基板上に堆積させる高周波プラズマCVD法が好んで用いられる。高周波プラズマCVD法の場合は、平行平板容量結合型やカソード電極とアノード電極の面積が異なるものを用いてもよいが、微結晶シリコンなどを形成するには、カソード電極に対するアノード電極の面積比は小さいほうがより好ましい。
【0010】
高周波プラズマCVD法の場合は、SiH4やSi2H6、水素やHeなどの混合ガスをプラズマで分解し、実質的に真性なシリコン系非単結晶半導体を形成することができる。n型半導体を得るための価電子制御剤としては周期律表第V族の元素を含む化合物が用いられる。第V族の元素としては、P、N、As、Sbが挙げられる。第V族の元素を含む化合物としてはPH3などが用いられる。
p型半導体を得るための価電子制御剤としては周期律表第III族の元素を含む化合物が用いられる。第III族の元素としては、B、Al、Ga、Inが挙げられる。
第III族の元素を含む化合物としてはBF3、B2H6などが用いられる。
基板101は、ガラス基板などの透光性絶縁体に導電性膜を形成したものでも、ステンレス基板などの非透光性導電体あるいは該非透光性導電体に反射層としてAgやAl、緩衝層としてZnOやSnO2などの透光性導電層を形成したものを用いてもよい。
【0011】
【実施例】
以下に、本発明の実施例について説明するが、本発明はこれらの実施例によって何ら限定されるものではない。
[実施例1]
実施例1においては、一般的な不図示の平行平板容量結合型方式の高周波プラズマCVD装置を用いて以下のように、光起電力素子を作製した。
ステンレスに、スパッタリング法により約1μmのZnO透明導電層を積層し、微小な凹凸表面を有する基板を形成した(サイズ:50mm×100mm)。
前記基板の上に、順に非晶質シリコン膜からなるn型層、i型非晶質シリコン膜からなるi型層、微結晶シリコン膜からなるp型層を順に堆積し、pin接合を表1に示すような条件で形成した。
【0012】
【表1】
なお、本実施例では、前記第i型層を成膜温度220℃で形成した後に、H2を300sccm、高周波電力100W、処理温度250℃で1分間、第1の水素プラズマ処理を施し、さらにH2を300sccm、高周波電力100W、処理温度170℃で1分間、第2の水素プラズマ処理を施した。
【0013】
半導体層を形成した基板を面積50cm2で切り取り、真空蒸着法によってITO(In2O3+SnO2)膜からなる87nm、面積0.25cm2の透明導電層を50個、上部電極として形成し、小面積セルを50個(以下、これを実1素子と記す。)を作製した。これらのセルにAM1.5(100mW/cm2)の疑似太陽光を照射し、光電変換特性の評価を行なった。また、光劣化の測定は、予め初期光電変換効率を測定しておいた太陽電池を、湿度55%、温度25℃の環境に設置し、AM1.5(100mW/cm2)光を500時間照射後のAM1.5(100mW/cm2)照射下での光電変換効率の低下率(光劣化試験後の光電変換効率/初期光電変換効率)により行った。
【0014】
比較のために、第1の水素プラズマ処理温度を170℃、第2の水素プラズマ処理温度を250℃で半導体層を形成し、実1素子と同様に50個の小面積セル(以下、これを比1−1素子と記す。)を作成し、実施例1と同様の測定を行なった。
また、比較のために、第1と第2の水素プラズマ処理温度を等しく170℃として水素プラズマ処理を実施して半導体層を形成し、実1素子と同様に50個の小面積セル(以下、これを比1−2素子と記す。)を作成し、実施例1と同様の測定を行なった。
また、比較のために、第1と第2の水素プラズマ処理温度を等しく250℃として水素プラズマ処理を実施して半導体層を形成し、実1素子と同様に50個の小面積セル(以下、これを比1−3素子と記す。)を作成し、実施例1と同様の測定を行なった。
さらに、比較のために、第1と第2の水素プラズマ処理温度を前記i型層の成膜温度と等しい220℃として水素プラズマ処理を実施して半導体層を形成し、実1素子と同様に50個の小面積セル(以下、これを比1−4素子と記す。)を作成し、実施例1と同様の測定を行なった。
【0015】
【表2】
表2に測定結果を示す。前記i型層の成膜温度と同じ温度で水素プラズマを行なった比1−4素子の値で規格化した実1素子の光電変換効率は1.014であり、実1素子は開放電圧が著しく増加した。また、光劣化による光電変換効率の低下率も抑制されている。よって、前記i型層成膜温度以上で水素プラズマ処理を施した後、前記i型層成膜温度より低い温度で水素プラズマ処理を施した実1素子は、高い光電変換効率が得られ、光劣化が抑制されることが確認できた。
【0016】
第1及び第2の水素プラズマ処理温度を一定にした比1−2素子及び比1−3素子は、いずれも比1−4素子の値で規格化した光電変換効率が1.003と0.997であり、水素プラズマ処理による光電変換特性の向上が確認できなかった。また、第1の水素プラズマ処理温度を前記i型層成膜温度よりも低く、第2の水素プラズマ処理温度を前記i型層成膜温度以上にした比1−1素子も、比1−4素子の値で規格化した光電変換効率が0.997であり、水素プラズマ処理による光電変換特性の向上が確認できなかった。
【0017】
[実施例2]
実施例2では、光起電力素子の層構成は実施例1と同じにし、光起電力素子の形成装置として、図1に示すような帯状基板の上に連続的に半導体膜を積層形成できるロール・ツー・ロール方式の装置を用いた点が実施例1と異なる。以下では、作製手順にしたがって説明する。
(1)SUS430BAからなる帯状のステンレス板(幅12cm×長さ200m×厚さ0.15mm)の表面上に、DCスパッタ法によって反射性導電層としてAgを400nm堆積し、さらに緩衝層としてZnOを1μm堆積し、微小な凹凸表面を有する帯状基板を形成した。
(2)上記(1)で作製した基板をボビン108に巻き付けた状態で、帯状基板の巻き出し室101にセットした。
(3)帯状基板は、各ガスゲート106を介して成膜室102、103、110、111、104を貫通させ、帯状基板の巻き取り室105まで渡し、弛まない程度に張力をかけた。帯状基板をセットした後、各室101〜111内を真空排気した。
(4)真空排気しながらHeガスを導入し、約200PaのHe雰囲気中で各成膜室内部を約350℃に加熱ベーキングした。
(5)加熱ベーキングの後、各ガスゲート106にゲートガスとして水素を500sccm、各成膜室102〜104にそれぞれの原料ガスを所定流量導入し、各室の内圧を所定圧力に設定した。
(6)帯状基板の巻き取り室105の巻き取りボビン109を回転させ、帯状基板107を成膜室102から104に向かう方向に60cm/分の一定速度で連続的に移動させた。また、各成膜室102〜111内に設けた不図示の温度制御装置により、移動する帯状基板が各成膜室の成膜空間内で所定の温度になるように温度制御を行った。
(7)帯状基板の温度が安定したところで、成膜室102、103および104では高周波プラズマCVD法により、成膜を開始する。成膜室102、103および104は図2に示すような構造で、連続的に移動する帯状基板表面にガス供給側プラズマ、ガス排気側プラズマの順序で半導体膜が形成されるように放電室を配置し、平行平板電極206から13.56MHzの高周波電力をそれぞれ不図示の電源からマッチング装置を介して投入した。放電電力の投入により各成膜室内の原料ガスをプラズマ化し、各成膜室内で連続的に移動する帯状基板201の表面上に半導体膜の形成を行なった。また水素プラズマ処理室110および111は、図2に示すような成膜室102、103および104と同様な構造とし、原料ガスの代わりに水素を導入した。
(8)各成膜室で、順に非晶質シリコン膜からなる高速成膜非晶質n型層、非晶質シリコン膜からなるi型層、微結晶シリコン膜からなるp型層を表3に示す成膜条件で形成し、i型層形成後に水素プラズマ処理室110および111で、水素プラズマ処理を行なった。なお、水素プラズマ処理室110および111の処理温度を表3に示すように変化した。
【0018】
【表3】
(9)帯状基板は、搬送を開始してから連続して180分間移動させた。その間、170分間連続して半導体積層膜の形成を行なった。
(10)約100mに亘って半導体積層膜を形成した後、放電電力の投入と、原料ガスの導入と、帯状基板および成膜室の加熱とを停止し、成膜室内のパージを行った。その後、帯状基板および装置内部を十分冷却してから装置を開け、ボビン109に巻かれた帯状基板を、帯状基板の巻き取り室105から装置の外へ取り出した。
【0019】
さらに、取り出した帯状基板を連続モジュール化装置によって連続的に加工し、本発明の装置で形成した半導体積層膜の上に、透明電極として全面に70nmのITO(In2O3+SnO2)薄膜を形成し、集電電極として一定間隔に細線状のAg電極を形成し、単位素子の直列化等のモジュール化を行うことにより、シングル型太陽電池によって構成された35cm×35cmの太陽電池モジュール(以下、これを実2素子と記す。)を連続的に作製した。作製した太陽電池モジュールについて、AM1.5(100mW/cm2)の疑似太陽光照射下にて特性評価を行った。
【0020】
比較のために、前記第i型層を形成した後に、水素プラズマ処理を施さずに、半導体層を形成した。それ以外は実2素子と同様に35cm×35cmの太陽電池モジュール(以下、これを比2素子と記す。)を作成し、実施例2と同様の測定を行なった。
実施結果を表4に示す。表4は水素プラズマ処理を実施なかった比2素子の値で規格化した実2素子の光電変換効率の変化量を記号で示した。すなわち〇は変化量が2%以上、△は変化量が1%以上2%未満、−は変化量が1%未満である。
【0021】
第1および第2の水素プラズマ処理温度がいずれも等しく、かつi型層の成膜温度と同じ場合、あるいはi型層の成膜温度以上の場合、あるいはi型層の成膜温度よりも低い場合のいずれにおいても1%以上の変化が確認されなかった。
また、第2の水素プラズマ処理が第1の水素プラズマ処理における処理温度よりも高い温度で行なった場合も1%以上の変化は確認されなかった。
第1の水素プラズマ処理がi型層の成膜温度以上の温度で実施され、第2の水素プラズマ処理がi型層の成膜温度よりも低い温度で行なった場合は変化量1%以上が確認された。さらに、処理温度が第1の水素プラズマ処理で240〜260℃、第2の水素プラズマ処理で150〜170℃の範囲において2%以上の変化量が確認された。また、光劣化による光電変換効率の低下率は変化量が多いほど抑えられていた。
以上のように、第1の水素プラズマ処理をi型層の成膜温度以上の温度で実施し、第2の水素プラズマ処理をi型層の成膜温度よりも低い温度で行って半導体層を形成することによって、光電変換効率の向上と光劣化の抑制が確認できた。
【0022】
【表4】
[実施例3]
実施例3では、光起電力素子の形成装置は図3に示すようなロール・ツー・ロール方式の装置を用い、水素プラズマ処理室が図4に示すような構造のものを用いた点が実施例2と異なる。図4は放電室405を搬送方向に2分割するような形で、ヒーターを分割したことが特徴である。すなわち、ガス導入側をヒーターブロックA418で構成し、ガス排気側をヒーターブロックB419で構成した。本例では、半導体層を表5に示すような成膜条件で形成した。
それ以外は実施例2と同様の作製手順で半導体層を形成し、実2素子と同様に35cm×35cmの太陽電池モジュール(以下、これを実3素子と記す。)を作成し、実施例2と同様の測定を行なった。
【0023】
【表5】
比較のために、水素プラズマ処理を施さずに、半導体層を形成した。それ以外は実3素子と同様に35cm×35cmの太陽電池モジュール(以下、これを比3素子と記す。)を作成し、実施例3と同様の測定を行なった。
実施結果を表6に示す。表6は水素プラズマ処理を実施しなかった比3素子の値で規格化した実3素子の光電変換効率の変化量を実施例2と同様に記号で示した。すなわち○は変化量が2%以上、△は変化量が1%以上2%未満、−は変化量が1%未満である。
水素プラズマ処理温度がガス導入側および排気側で等しい場合は、i型層の成膜温度と同じ場合、あるいはi型層の成膜温度以上の場合、i型層の成膜温度よりも低い場合のいずれにおいても、光電変換効率は1%以上変化しなかった。
【0024】
また、ガス排気側の水素プラズマ処理がガス導入側の水素プラズマ処理における処理温度よりも高い温度で行なった場合も1%以上の変化は確認されなかった。
ガス導入側の水素プラズマ処理がi型層の成膜温度以上の温度で実施され、ガス排気側の水素プラズマ処理がi型層の成膜温度よりも低い温度で行なった場合は1%以上の光電変換効率の変化が確認された。さらに、処理温度がガス導入側の水素プラズマ処理で260〜280℃、ガス排気側の水素プラズマ処理で170〜200℃の範囲において2%以上の変化量が確認された。なお、光劣化による光電変換効率の低下率は変化量が多いほど抑えられていた。
以上のように、ガス導入側の水素プラズマ処理をi型層の成膜温度以上の温度で実施し、ガス排気側の水素プラズマ処理をi型層の成膜温度よりも低い温度で行って半導体層を形成することによって、光電変換率の向上と光劣化の抑制が確認できた。
【0025】
【表6】
【0026】
【発明の効果】
以上、説明したように、本発明によると、非晶質シリコン系半導体膜を堆積後に、前記非晶質シリコン系半導体膜形成時の基板温度以上の温度で水素プラズマ処理を実施し、前記非晶質シリコン系半導体膜形成時の基板温度より低い温度で水素プラズマ処理を実施することで、前記非晶質シリコン系半導体膜の構造を緩和しながらも良好な界面を形成することが可能となり、良好な光電変換効率をもち、光劣化が抑制された光起電力素子を形成することができる。
【図面の簡単な説明】
【図1】本発明の実施例2で用いた量産型成膜装置の模式図である。
【図2】図1における高周波プラズマCVD法による半導体層成膜室および水素プラズマ処理室の模式図である。
【図3】本発明の実施例3で用いた量産型成膜装置の模式図である。
【図4】図3における高周波プラズマCVD法による水素プラズマ処理室の模式図である。
【符号の説明】
101、301:帯状基板の巻き出し室
102、302:n型半導体層の成膜室
103、303:i型半導体層の成膜室
104、304:p型半導体層の成膜室
105、305:帯状基板の巻き取り室
106、306:ガスゲート
107、307:帯状基板
108、308:帯状基板の巻き出しボビン
109、309:帯状基板の巻き取りボビン
110、111、310:水素プラズマ処理室
201、401:帯状基板
202、402:真空容器
203、403:ガスゲート
205、405:放電室
206、406:放電電極
207、407:原料ガス導入管
208、408:排気管
209、409:ブロックヒーター
210、410:放電室外部排気口
211、411:成膜領域開口調整板
212、412:蓋
213、413:ランプヒーター
214、414:熱電対
215、415:リフレクター
216、416:支持ローラー
217、417:ゲートガス導入管
418:ヒーターブロックA
419:ヒーターブロックB
Claims (6)
- 基板上に非晶質シリコン系半導体膜を堆積した後に、該非晶質シリコン系半導体膜を原子状水素に晒して水素プラズマ処理を実施する工程を有する非単結晶半導体膜の形成方法において、
前記水素プラズマ処理を実施する工程が、第1の水素プラズマ処理を実施する工程と、該第1の水素プラズマ処理を実施した後に第2の水素プラズマ処理を実施する工程とからなり、
前記第1の水素プラズマ処理を実施する工程が、水素プラズマ処理を前記非晶質シリコン系半導体膜形成時の基板温度以上で行なう工程であり、
該第2の水素プラズマ処理を実施する工程が、水素プラズマ処理を前記第1の水素プラズマ処理より低い温度で行なう工程であることを特徴とする非単結晶半導体膜の形成方法。 - 前記第1の水素プラズマ処理において、基板の温度を前記非晶質シリコン系半導体膜形成時の基板の温度よりも20℃〜60℃高くすることを特徴とする請求項1に記載の非単結晶半導体膜の形成方法。
- 前記第2の水素プラズマ処理において、基板の温度を前記非晶質シリコン系半導体膜形成時の基板の温度よりも低くすることを特徴とする請求項1または請求項2に記載の非単結晶半導体膜の形成方法。
- 前記第2の水素プラズマ処理において、基板の温度を前記非晶質シリコン系半導体膜形成時の基板の温度よりも40℃〜70℃低くすることを特徴とする請求項1〜請求項3のいずれか1項に記載の非単結晶半導体膜の形成方法。
- 基板上に、非単結晶半導体の第1導電型半導体層、実質的に真性な半導体層であるi型半導体層、第2導電型半導体層が順次積層されたpin型の半導体接合を有する光起電力素子の形成方法において、
前記i型半導体層を、請求項1から請求項4のいずれか1項に記載された形成方法によって形成することを特徴とする光起電力素子の形成方法。 - 帯状基板を連続的に移動させて反応容器内を通過させ、該反応容器の放電空間内へ導入された水素ガスに電力を印加し、そのプラズマ放電により水素ガスを分解することによって、前記帯状基板の上に形成された非晶質シリコン系半導体膜を水素プラズマに曝す水素プラズマ処理室を有する非単結晶半導体膜の形成装置において、
前記水素プラズマ処理室は、前記放電空間内のガス導入側の基板温度を前記非晶質シリコン系半導体膜形成時の基板の温度以上とし、前記放電空間内のガス排気側の基板温度を前記非晶質シリコン系半導体膜形成時の基板の温度より低い温度に設定する手段を備えていることを特徴とする非単結晶半導体膜の形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34794998A JP3542510B2 (ja) | 1998-11-20 | 1998-11-20 | 非単結晶半導体膜および光起電力素子の形成方法、並びに非単結晶半導体膜の形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34794998A JP3542510B2 (ja) | 1998-11-20 | 1998-11-20 | 非単結晶半導体膜および光起電力素子の形成方法、並びに非単結晶半導体膜の形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000164519A JP2000164519A (ja) | 2000-06-16 |
JP3542510B2 true JP3542510B2 (ja) | 2004-07-14 |
Family
ID=18393706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34794998A Expired - Fee Related JP3542510B2 (ja) | 1998-11-20 | 1998-11-20 | 非単結晶半導体膜および光起電力素子の形成方法、並びに非単結晶半導体膜の形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3542510B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100555381B1 (ko) | 2002-12-19 | 2006-02-24 | 멜코 인코포레이티드 | 암호키 설정시스템 및 암호키 설정방법 |
JP5184345B2 (ja) * | 2006-03-20 | 2013-04-17 | 古河電気工業株式会社 | 連続薄膜の形成方法及び薄膜付き線状ガラス基板 |
JP5091536B2 (ja) * | 2007-05-07 | 2012-12-05 | 株式会社アルバック | ポリシリコン層の改質方法、ポリシリコン太陽電池の製造方法及びポリシリコン型薄膜トランジスタの製造方法並びにポリシリコン層の改質装置 |
-
1998
- 1998-11-20 JP JP34794998A patent/JP3542510B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000164519A (ja) | 2000-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6383576B1 (en) | Method of producing a microcrystal semiconductor thin film | |
US20050181534A1 (en) | Method for fabricating tandem thin film photoelectric converter | |
JPH0355977B2 (ja) | ||
US6488995B1 (en) | Method of forming microcrystalline silicon film, method of fabricating photovoltaic cell using said method, and photovoltaic device fabricated thereby | |
US6653165B2 (en) | Methods of forming semiconductor element, and semiconductor elements | |
WO2010023991A1 (ja) | 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム | |
US20120015473A1 (en) | Photoelectric conversion device manufacturing method, photoelectric conversion device, photoelectric conversion device manufacturing system, and method for using photoelectric conversion device manufacturing system | |
JP3542510B2 (ja) | 非単結晶半導体膜および光起電力素子の形成方法、並びに非単結晶半導体膜の形成装置 | |
JP2002170973A (ja) | 半導体素子の形成方法及び半導体素子 | |
JP2001250968A (ja) | 結晶シリコン薄膜半導体装置、結晶シリコン薄膜光起電力素子、および結晶シリコン薄膜半導体装置の製造方法 | |
US11069828B2 (en) | Method for manufacturing photoelectric conversion device | |
JPH05166733A (ja) | 非単結晶シリコン膜の形成方法および形成装置 | |
JP3250583B2 (ja) | 光起電力素子及び発電システム | |
JP2000004036A (ja) | 微結晶半導体層の形成方法、および光起電力素子 | |
JP3078373B2 (ja) | 光電変換装置とその製造方法 | |
JP4731708B2 (ja) | 光起電力素子、TFT、及びi型半導体層の形成方法 | |
JP3201540B2 (ja) | 太陽電池及びその製造方法 | |
JP2001358350A (ja) | 光起電力素子 | |
JPH0612835B2 (ja) | 光電変換素子の製法 | |
JP2004111551A (ja) | シリコン光起電力素子及びその製造方法 | |
JP2004087933A (ja) | プラズマcvd装置並びに光起電力素子の製造方法及び光起電力素子 | |
JP2002009317A (ja) | 非単結晶半導体薄膜の形成方法、光起電力素子の形成方法および機能性堆積膜形成装置 | |
JP2002231985A (ja) | 光起電力素子 | |
TWI436493B (zh) | 簡化電極設計之太陽能電池及其製造方法 | |
TWI464784B (zh) | 一種製作微晶矽薄膜的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040319 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040331 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |