JP2005117658A - Ｏｆｄｍ信号シンボルの共通位相エラーを除去するｏｆｄｍデモジュレータ及びそのｃｐｅ除去方法 - Google Patents

Abstract

【課題】 ＯＦＤＭ信号シンボルのＣＰＥを除去するＯＦＤＭデモジュレータ及びそのＣＰＥ除去方法を提供する。
【解決手段】 ＯＦＤＭ信号をＦＦＴ計算後にリオーダされた出力値のうちリオーダされたＣＰ値の位置を保存するＣＰ位置メモリと、ＣＰ位置メモリの出力アドレスに応答してリオーダされたＣＰ位置ごとの出力シャッフルメモリ値をＣＰメモリに伝送するスイッチと、を含むＯＦＤＭデモジュレータ。スイッチを通じて伝えられる現在ＯＦＤＭ信号シンボルのリオーダされたＣＰ位置ごとの出力シャッフルメモリ値とＣＰメモリに保存された以前のＯＦＤＭ信号シンボルのリオーダされたＣＰ位置ごとの出力シャッフルメモリ値とを乗算してＯＦＤＭ信号シンボル全体の平均位相値を検出及び累積し、その累積された位相値だけＦＦＴ計算された出力を逆転させてＯＦＤＭ信号シンボルのＣＰＥを除去する。
【選択図】 図４

Description

本発明は、直交周波数分割多重(Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ:以下“ＯＦＤＭ”という)信号受信装置に係り、特に、受信されたＯＦＤＭ信号の共通位相エラー(ＣＰＥ)を除去するＯＦＤＭデモジュレータに関する。

一般に、デジタル高画質テレビ(Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ；ＨＤＴＶ)の放送システムは、大きく映像符号化部と変調部とに分けられる。映像符号化部は、高画質の映像ソースから得られる約１Ｇｂｐｓのデジタルデータを１５〜１８Ｍｂｐｓのデータに圧縮する。変調部は、数十Ｍｂｐｓのデジタルデータを６〜８ＭＨｚの制限された帯域チャンネルを通じて受信側に伝送する。

高画質テレビ放送システムに使われる変調方式は、数十Ｍｂｐｓのデジタルデータを６〜８ＭＨｚの制限された帯域チャンネルを通じて受信側に伝送するために、帯域効率が高くなければならない。そして、高画質テレビ放送は、既存のアナログテレビ放送用として割り当てられたＶＨＦ／ＵＨＦ帯のチャンネルを利用する地上同時放送方式を採択するので、アナログテレビ信号による同一チャンネル干渉に強い特性を有さねばならない。
帯域幅当り伝送効率の向上と干渉の防止のために、デジタル変調方式のうちＯＦＤＭ方式が次世代高画質テレビ地上放送方式として採択されている。ＯＦＤＭ方式は、直列形態で入力されるシンボル列を所定のブロック単位の並列データに変換した後、並列化されたシンボルをそれぞれ相違した副搬送波周波数に多重化する方式である。ＯＦＤＭ方式は、多重搬送波を利用するが、搬送波相互間に互いに直交性を有している。直交性とは、両搬送波の積が‘０’になる性質を意味し、これは多重搬送波を使用できる必要条件になる。

ＯＦＤＭ信号は、多重搬送波周波数により発生するため、チューナー位相ノイズに影響を受けやすい。チューナー位相ノイズによりＯＦＤＭ信号に２つの影響を及ぼす。その第一は、位相ノイズの低周波数成分により発生する搬送波の位相変化である。あらゆるサブキャリアが同じ位相に変わるので、これを共通位相エラー(Ｃｏｍｍｏｎ Ｐｈａｓｅ Ｅｒｒｏｒ:以下“ＣＰＥ”という)と称する。第二は、他のサブキャリアの位相ノイズ干渉により信号−対比−ノイズ比率が減少する相互キャリア干渉(ｉｎｔｅｒ−ｃａｒｒｉｅｒ ｉｎｔｅｒｆｅｒｅｎｃｅ：ＩＣＩ)である。これら影響は、主にサブキャリア間の位相ノイズと間隔に左右される。

システム性能の低下は、主にＣＰＥにより起きるが、幸いにもＣＰＥは受信されたＯＦＤＭ信号から推定して除去可能である。このようなＣＰＥ訂正方法は、非特許文献１及び２に開示されている。

図１は、従来の技術であるＯＦＤＭ信号受信装置を説明する図面である。一般に、ＯＦＤＭ信号は、一定周波数と固定された大きさと位相を有する複数のサブキャリアを含む。これらサブキャリアを別名ＣＰ(Ｃｏｎｔｉｎｕａｌ ｐｉｌｏｔ)と呼ぶ。例えば、ＤＶＢ−Ｔシステムは２Ｋモードである時に４５ＣＰを使用し、８Ｋモードである時は１７７ＣＰを使用する。図１を参照すれば、ＯＦＤＭ信号受信装置１００は、チューナー１０２、ローカルオシレータ１０４、Ａ／Ｄコンバータ１０６、ＩＱデモジュレータ１０８、高速フーリエ変換部(Ｆａｓｔ−Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍｉｎｇ ａｐｐａｒａｔｕｓ:以下“ＦＦＴ部”という)、１シンボル遅延部１１２、第１及び第２ＣＰ抽出部１１４、１１６、複素共役マルチプライヤ１１８、平均化回路１２０、位相抽出回路１２２、累算器１２４、位相回転部１２６、及び等化器１２８を含む。

入力信号ＩＮは、チューナー１０２とローカルオシレータ１０４により中間周波数を有する信号に周波数変換される。この信号は、Ａ／Ｄ変換部１０６によりデジタル信号に変換された後に、ＩＱデモジュレータ１０８により複素ベースバンド信号に変換される。ＩＱデモジュレータ１０８の出力は、ＦＦＴ部１１０に提供されて、時間領域の信号を周波数領域に有効シンボル間隔を変換させる高速フーリエ変換処理を行うために、ＯＦＤＭ信号の一つのシンボル間隔から有効シンボル間隔を除去する。

第１ＣＰ抽出部１１４は、ＦＦＴ部１１０の出力から第１ＣＰ信号ＣＰ１を抽出して、複素共役マルチプライヤ１１８に伝送する。ＦＦＴ部１１０出力は、１シンボル遅延部１１２を経て第２ＣＰ抽出部１１６に伝送される。第２ＣＰ抽出部１１６は、１シンボル遅延された以前の信号から第２ＣＰ信号ＣＰ２を抽出して、複素共役マルチプライヤ１１８に伝送する。複素共役マルチプライヤ１１８は、同じ周波数を有する第１ＣＰ信号ＣＰ１と第２ＣＰ信号ＣＰ２とを乗算して、第２ＣＰ信号ＣＰ２と第１ＣＰ信号ＣＰ１との位相変化を検出する。

複素共役マルチプライヤ１１８の出力は、平均化回路１２０に伝送される。平均化回路１２０は、ノイズ成分を除去するために一つのシンボル内のあらゆるＣＰ信号の位相検出結果を平均化する。平均化回路１２０は、複素信号を位相抽出部１２２に提供する。位相抽出部１２２は複素信号の位相を検出する。検出された位相は２つの連続的なＯＦＤＭシンボル間の平均的な共通位相差に該当する。位相抽出部１２２の出力は累算器１２４に累積される。累算器１２４の出力は、位相回転部１２６に提供されて１シンボル遅延された以前信号が逆転する。

このようなＯＦＤＭ信号受信装置１００のＣＰＥ訂正動作は、次のようになされる。
第一に、現在ＯＦＤＭシンボルのＣＰサブキャリアは、以前ＯＦＤＭシンボルのサブキャリアの複素共役と乗算されて次の数式１のように整理される。

ここで、Ｒｉ[ｋ]はＦＦＴ処理後に受信される信号であって、i番目ＯＦＤＭシンボルのｋ番目サブキャリアであることを示す。Ｈ[ｋ]はｋ番目サブキャリアに対するチャンネル周波数応答を示し、ｋｃＰはＣＰの位置を示し、１６/９はＤＶＢ−Ｔ標準で定義されたＣＰサブキャリアの大きさを示す。

第二に、一つのＯＦＤＭシンボルを平均化し、平均された信号の位相を抽出すれば差動位相エラーが次の数式２のように得られる。

最後に、差動位相エラーを累算して得られるＣＰＥは次の数式３のように推算される。

ここで、ＣＰＥは、いつも一定の位相オフセットφ₀を含むが、この位相オフセットφ₀は等化器１２８により容易に補償されるので、システム性能には影響を及ぼさない。したがって、図１のＯＦＤＭ信号受信装置１００はＣＰＥを除去する。

ところで、図１のＯＦＤＭ信号受信装置１００は、１シンボル遅延部１１２の使用によりそのハードウェア構成が複雑になる問題点がある。すなわち、図２はＯＦＤＭフレーム構造を説明するが、一つのＯＦＤＭシンボルは、ＤＶＢ−Ｔで規定されたＦＦＴ大きさによって２Ｋモードまたは８Ｋモードに分けられる。一つのＯＦＤＭシンボル内に存在するＣＰはいつも同じ位置を有するので、時間軸で観察すれば、図３に示されたように、一つのＯＦＤＭシンボルはデータ、パイロットＣＰ、伝送パラメータ信号ＴＰＳで構成される連続した信号よりなる。ＤＶＢ−Ｔ８Ｋモードの場合、一つのＯＦＤＭシンボルは６８１７個のサブキャリアを含む。Ｉ、Ｑデータが１０ビットで表示されると仮定すれば、１シンボル遅延部１１２は、６８１７×１０×２＝１３６３４０ビットを保存するためのメモリを必要とする。これによって、ＯＦＤＭ信号受信装置１００は、そのハードウェア構成が複雑になり、その面積が大きくなるという問題点を有する。
したがって、ハードウェア構成を単純化しかつＣＰＥを除去できるＯＦＤＭ信号受信装置の存在が要求される。

Ｊ. Ｈ. Ｓｃｏｔｔ の 唐sｈｅ ＤＶＢ−Ｔｅｒｒｅｓｔｒｉａｌ (ＤＶＢ−Ｔ) ｓｐｅｃｉｆｉｃａｔｉｏｎ ａｎｄ ｉｔｓ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｔｏ ａ ｐｒａｃｔｉｃａｌ ｍｏｄｅｍ (Ｉｎｔｅｒｎａｔｉｏｎａｌ ＢｒｏＡ／Ｄｃａｓｔｉｎｇ Ｃｏｎｖｅｎｔｉｏｎ, １９９６) Ｐ. Ｒｏｂｅｒｔｓｏｎ ａｎｄ Ｓ. Ｋａｉｓｅｒ の 唐`ｎａｌｙｓｉｓ ｏｆ ｔｈｅ ｅｆｆｅｃｔｓ ｏｆ ｔｈｅ ｐｈａｓｅ ｎｏｉｓｅ ｉｎ ｏｒｔｈｏｇｏｎａｌ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ (ＯＦＤＭ) ｓｙｓｔｅｍｓ (ＩＥＥＥ Ｉｎｔ. Ｃｏｎｆ. Ｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎ, ＩＣＣ'９５)

本発明の目的は、ＣＰＥを除去するＯＦＤＭデモジュレータ回路を提供することである。
本発明の他の目的は、ＯＦＤＭのＣＰＥ除去方法を提供することである。

前記目的を達成するために、本発明の一実施の形態によるＯＦＤＭ信号のＣＰＥを除去するデモジュレータは、ＯＦＤＭ信号を入力して高速フーリエ変換するＦＦＴ計算ブロックと、高速フーリエ変換されたＯＦＤＭ信号シンボルのＣＰＥを除去するＣＰＥ訂正ブロックと、を具備する。

ＦＦＴ計算ブロックは、入力されるＯＦＤＭ信号をＦＦＴ計算後リオーダされた出力値を保存する出力シャッフルメモリと、リオーダされた出力値のうちからリオーダされたＣＰ値の位置を保存するＣＰ位置メモリと、ＣＰ位置メモリの出力アドレスに応答してリオーダされたＣＰ位置ごとの出力シャッフルメモリ値をＣＰＥ訂正ブロックに伝送するスイッチと、を含む。

ＣＰＥ訂正ブロックは、ＣＰ位置メモリの出力アドレスに応答してスイッチを通じて伝えられるリオーダされたＣＰ位置ごとの出力シャッフルメモリ値を保存するＣＰメモリと、スイッチを通じて伝えられる現在ＯＦＤＭシンボルのリオーダされたＣＰ位置ごとの出力シャッフルメモリ値とＣＰメモリに保存された以前ＯＦＤＭシンボルのリオーダされたＣＰ位置ごとの出力シャッフルメモリ値とを乗算する複素共役マルチプライヤと、ＯＦＤＭシンボル全体の平均位相値を検出し、累積する位相検出及び累算器と、ＦＦＴ計算ブロックの出力を逆転させてＯＦＤＭ信号シンボルのＣＰＥを除去する位相回転部と、を含む。

望ましくは、ＯＦＤＭデモジュレータは、位相回転部と連結されてＯＦＤＭ信号の伝送チャンネル上の歪曲を補償する等化器をさらに含む。リオーダされたＣＰ位置メモリは、リオーダされたＣＰ値の位置を保存するＲＯＭで構成されうる。

ＦＦＴ計算ブロックは入力されるＯＦＤＭ信号の大きさがＮ＝Ｎ_１Ｎ_２である１次元入力を列優先順にＮ_１×Ｎ_２の２次元配列にマッピングする入力シャッフルメモリと、入力シャッフルメモリの各行に対して１次元ＤＦＴを行って、その結果で第１Ｎ_１×Ｎ_２の２次元配列を発生させるＮ_１−ポイントＤＦＴと、Ｎ_１−ポイントＤＦＴの第１Ｎ_１×Ｎ_２の２次元配列の各要素にトウィドルファクタを乗算するトウィドルファクタマルチプライヤと、トウィドルファクタマルチプライヤの結果を保存する内部シャッフルメモリと、内部シャッフルメモリの各列に対して１次元ＤＦＴを行って、その結果で第２Ｎ_１×Ｎ_２の２次元配列を発生させるＮ_２−ポイントＤＦＴと、Ｎ_２−ポイントＤＦＴの第２Ｎ_１×Ｎ_２の２次元配列を行優先順に出力してマッピングする出力シャッフルメモリと、を含む。

前記他の目的を達成するために、本発明に係るＯＦＤＭ信号のＣＰＥを除去する方法は、ＯＦＤＭ信号を受信してＦＦＴ計算する段階と、ＦＦＴ計算後にリオーダされた出力値を出力シャッフルメモリに保存する段階と、リオーダされた出力値のうちからリオーダされたＣＰ値の位置をＣＰ位置メモリに保存する段階と、ＣＰ位置メモリの出力アドレスに応答してリオーダされたＣＰ位置ごとの出力シャッフルメモリ値をＣＰメモリに伝送する段階と、現在ＯＦＤＭ信号シンボルのリオーダされたＣＰ位置ごとの出力シャッフルメモリ値とＣＰメモリに保存された以前のＯＦＤＭ信号シンボルのリオーダされたＣＰ位置ごとの出力シャッフルメモリ値とを乗算する段階と、ＯＦＤＭシンボル全体の平均位相値を検出して累積する段階と、ＦＦＴ計算された出力を累積された位相値だけ逆転させてＯＦＤＭ信号シンボルのＣＰＥを除去する段階と、を含む。

さらに望ましくは、ＯＦＤＭ信号のＣＰＥ除去方法は、等化器を通じてＯＦＤＭ信号の伝送チャンネル上の歪曲を補償する段階をさらに具備し、リオーダされたＣＰ値の位置がＲＯＭに保存される。

そして、ＦＦＴ計算する段階は、入力されるＯＦＤＭ信号の大きさがＮ＝Ｎ_１Ｎ_２である１次元入力を列優先順にＮ_１×Ｎ_２の２次元配列に入力シャッフルメモリにマッピングする段階と、入力シャッフルメモリの各行に対して１次元Ｎ_１−ポイントＤＦＴを行って、その結果で第１Ｎ_１×Ｎ_２の２次元配列を発生させる段階と、Ｎ_１−ポイントＤＦＴの第１Ｎ_１×Ｎ_２の２次元配列の各要素にトウィドルファクタを乗算して内部シャッフルメモリに保存する段階と、内部シャッフルメモリの各列に対して１次元Ｎ_２−ポイントＤＦＴを行って、その結果で第２Ｎ_１×Ｎ_２の２次元配列を発生させる段階と、Ｎ_２−ポイントＤＦＴの第２Ｎ_１×Ｎ_２の２次元配列を行優先順に出力して出力シャッフルメモリにマッピングする段階と、を含む。

本発明のＯＦＤＭデモジュレータは、ＣＰメモリに以前ＯＦＤＭシンボルのＣＰ値を保存した後に現在ＯＦＤＭシンボルのＣＰ値と比較してＣＰＥエラーを除去する。一つのシンボル内のＣＰ値を保存するために小容量のメモリを使用するので、ＯＦＤＭデモジュレータのハードウェア構成が非常に単純になり、その面積も縮小される。

本発明とその動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施の形態を例示する添付図面及び添付図面に記載された内容を参照せねばならない。

以下、添付した図面に基づき、本発明の望ましい実施の形態を説明することにより、本発明を詳細に説明する。各図面に示された同じ参照符号は同じ部材を示す。

図４は、本発明の一実施の形態によるＯＦＤＭデモジュレータ回路を説明する図面である。ＯＦＤＭデモジュレータ回路は、ＦＦＴブロックを必須的に含むことが一般的である。本発明のＯＦＤＭデモジュレータ４００は、ＦＦＴ計算ブロック４１０、ＣＰＥ訂正ブロック４２０、及び等化器４３０を含む。

ＦＦＴ計算ブロック４１０は、入力シャッフルメモリ４１１、Ｎ_１−ポイントＤＦＴ４１２、トウィドルファクタマルチプライヤ４１３、内部シャッフルメモリ４１４、Ｎ_２−ポイントＤＦＴ４１５、出力シャッフルメモリ４１６、リオーダされたＣＰ位置メモリ４１７、及びスイッチ４１８を含む。ＦＦＴ計算ブロック４１０は、クーリー・ターキーアルゴリズム(Ｃｏｏｌｅｙ−Ｔｕｒｋｅｙ Ａｌｇｏｒｉｔｈｍ)に基づいて、１次元ＤＦＴを２次元ＤＦＴに変換して、計算量を減らす。ＤＦＴは、次の数式４のように計算される。

ここで、ｘ[ｎ]は入力ベクトルを、Ｘ[ｋ]は出力ベクトルを、そして、

はトウィドルファクタを意味する。

入力シャッフルメモリ４１１は、クーリー・ターキーアルゴリズムのインデックス関数によって決定されるワン・ツー・ワン・マッピング(ｏｎｅ−ｔｏ−ｏｎｅ ｍａｐｐｉｎｇ)を具現し、Ｎ１個のポイント１次元ＤＦＴ４１２に入力を供給する。インデックス関数によるワン・ツー・ワン・マッピングは、次のように定義される。大きさがＮ＝Ｎ_１Ｎ_２である場合、ｎとｋは次のように表現される。

インデックス関数によって１次元入力ベクトルを２次元に配列した後、各行にＮ_１−ポイント１次元ＤＦＴを行う。数式４は次のように表現される。

ここで、Ｇ[ｎ_２,ｋ_１]を次のように定義する。

Ｇ[ｎ_２,ｋ_１]はＮ_１−ポイントＤＦＴである。したがって、数式８はＮ２個のＮ_１−ポイントＤＦＴが行われ、各結果にトウィドルファクタ

が乗算されて、内部シャッフルメモリに保存された後に、Ｎ１個のＮ_２−ポイントＤＦＴが行われることが分かる。

以下、数式４に戻って、ＦＦＴ計算ブロック４１０の動作を整理すれば、大きさがＮ＝Ｎ_１Ｎ_２である１次元入力ｘ[ｎ]が、Ｎ_１×Ｎ_２の２次元配列ｘ[ｎ_１,ｎ_２]に列優先順に、入力シャッフルメモリ４１１にマッピングされる。ｘ[ｎ_１,ｎ_２]の各行に対してＮ_１−ポイントＤＦＴ４１２で１次元ＤＦＴを行って、その結果で、Ｎ_１×Ｎ_２の２次元配列Ｇ^Ｔ[ｎ_２,ｋ_１] (Ｇ[ｎ_２,ｋ_１]のトランスポーズ)が発生する。Ｇ^Ｔ[ｎ_２,ｋ_１]の各要素に

を乗算して、Ｇ^~Ｔ[ｎ_２,ｋ_１] （Ｇ^~[ｎ_２,ｋ_１]のトランスポーズ）を得た後、内部シャッフルメモリ４１４に保存される。Ｇ^Ｔ[ｎ_２,ｋ_１]の各列に対して、Ｎ_２−ポイントＤＦＴ４１５で１次元ＤＦＴを行って、その結果で、大きさがＮ_１×Ｎ_２である２次元配列Ｘ[ｋ１,ｋ２]が発生する。出力シャッフルメモリ４１６は、Ｘ[ｋ１,ｋ２]を行優先順に出力してＸ[ｋ]にマッピングする。

出力シャッフルメモリ４１６は、ＣＰＥ訂正動作のための遅延ラインとして使われる。出力シャッフルメモリ４１６は、一般的な遅延ラインとは異なって、次のような機能を行う。第一に、出力シャッフルメモリを通過したデータは、数式６及び７に定義された順に再整列される。第二に、出力シャッフルメモリ４１６から出力値が読出されれば、同じ位置に新しい値が保存される“同一アドレスモードでの読出し後書込み(Ｒｅａｄ−ｔｈｅｎ−Ｗｒｉｔｅ)動作”に使われる。それ故に、与えられたＯＦＤＭサブキャリアは、固定されたメモリアドレスに存在していない。すなわち、ＯＦＤＭサブキャリアのアドレスはシンボルごとに変わるが、以前ＯＦＤＭシンボルのＣＰ以前値がリオーダリングされて他の値に置き換えられる。

リオーダされたＣＰ位置メモリ４１７は、数式６及び７によりリオーダされたＣＰの位置を保存する。リオーダされたＣＰ位置は予め分かるため、リオーダされたＣＰ位置メモリ４１７としてＲＯＭを使用できる。スイッチ４１８は、リオーダされたＣＰ位置メモリ４１７で提供されるアドレスに応答して、リオーダされたＣＰ位置ごとのＮ_２−ポイントＤＦＴ４１５出力を、ＣＰＥ訂正ブロック４２０に伝送する。
ＣＰＥ訂正ブロック４２０は、ＣＰメモリ４２１、複素共役マルチプライヤ４２２、平均化回路４２３、位相抽出部４２４、累算器４２５、及び位相回転部４２６を含む。

ＣＰメモリ４２１は、リオーダされたＣＰ位置メモリ４１７で提供されるアドレス信号を書込み信号として認識してＮ_２−ポイントＤＦＴ４１５出力データを保存する。すなわち、ＣＰメモリ４２１は一つのＯＦＤＭシンボル内のＣＰ値を保存する。例えば、ＤＶＢ−Ｔ８Ｋモードの場合、一つのＯＦＤＭシンボルは、６８１７個のサブキャリアと１７７個のＣＰとを含む。ＯＦＤＭシンボルのＩ、Ｑデータが１０ビットの解像度で表示されると仮定すれば、ＣＰメモリ４２１は、１７７×１０×２＝３５４０ビットのメモリを必要とする。これは、従来の図１に示された１シンボル遅延部１１２が、６８１７×１０×２＝１３６３４０ビットを保存するためのメモリを必要としたことに比べて、ＣＰメモリ４２１は、一つのシンボル内のＣＰ値を保存するために３５４０ビットのメモリを必要とするため、ＯＦＤＭデモジュレータのハードウェア構成が非常に単純になり、その面積も縮小される利点になることがわかる。

複素共役マルチプライヤ４２２は、現在ＯＦＤＭシンボルのリオーダされたＣＰ位置ごとのＮ_２−ポイントＤＦＴ４１５出力と、ＣＰメモリ４２１に保存された以前シンボルのリオーダされたＣＰ位置ごとのＮ_２−ポイントＤＦＴ４１５出力と、を乗算する。すなわち、複素共役マルチプライヤ４２２は、現在ＯＦＤＭシンボルのＣＰ値と以前ＯＦＤＭシンボルのＣＰ値との間の位相変化を検出して、その出力を平均化回路４２３に伝送する。

ＣＰＥ訂正ブロック４２０は、平均化回路４２３、位相抽出部４２４、累算器４２５、及び位相回転部４２６を含む位相検出及び累算器４２７をさらに含む。一般的に、位相検出及び累算器４２７は、例えば、複素共役マルチプライヤ４２２から受信されるＣＰ値間の検出された位相差によってＯＦＤＭ信号シンボルの平均位相信号を検出し、累積する。

平均化回路４２３は、ノイズ成分を除去するために一つのシンボル内のあらゆるＣＰ信号の位相検出結果を平均化する。平均化回路４２３は、複素信号を位相抽出部４２４に提供する。位相抽出部４２４は、複素信号の位相を検出する。検出された位相は、２つの連続的なＯＦＤＭシンボル間の平均的な共通位相差に該当する。位相抽出部４２４の出力は累算器４２５に累積される。累算器４２５の出力は、ＯＦＤＭ信号を出力するために位相回転部４２６に提供されて１シンボル遅延された以前信号が逆転される。

さらに、図４を参照すれば、ＯＦＤＭデモジュレータ４００は等化器４３０を含む。等化器４３０は、位相回転部４２６の出力信号に対して、伝送チャンネル上で発生した歪曲を補償する。この時、等化器４３０は、ＣＰ信号に基づいてＯＦＤＭ信号のシンボルに対するタイミング及び周波数誤差値を算出することによって、位相回転部４２６から出力されるＯＦＤＭ信号に現れる歪曲を補償する。

したがって、本発明の実施の形態によるＯＦＤＭデモジュレータ４００は、以前ＯＦＤＭシンボルのＣＰ値をＣＰメモリに保存し、これらＣＰ値を現在ＯＦＤＭシンボル値と比較することによってＣＰＥを訂正する。図４のＯＦＤＭデモジュレータ４００には減少した貯蔵能力を有するメモリを使用するので、ＯＦＤＭデモジュレータ４００は、従来のＯＦＤＭデモジュレータに比べてハードウェア構造が相対的に簡単であり、面積が縮小される。

以上では、ハードウェアの構造に対して説明したが、図４で説明されたＯＦＤＭデモジュレータ及びその方法は、コンピュータプログラムのようなソフトウェアにも具体化できる。例えば、本発明の望ましい実施の形態によるプログラムは、ＯＦＤＭ信号シンボル内のＣＰＥを訂正する方法をコンピュータで実行するコンピュータプログラムでありうる。コンピュータプログラム製品は、一つまたはそれ以上の望ましい方法によってＣＰＥを訂正する方法を行う装置のプロセッサーをイネーブルさせるために具体化されるコンピュータプログラムロジックまたはコード部分を含むコンピュータ可読媒体を含む。コンピュータ可読貯蔵媒体は、コンピュータメイン胴体またはコンピュータメイン胴体から分離可能に配置される除去可能な媒体内に設置されたビルトイン媒体でありうる。ビルトイン媒体の例としては、書換え可能な不揮発性メモリ、例えばＲＡＭ、ＲＯＭ、フラッシュメモリ、ハードディスクなどを含むが、これらに限定されるものではない。除去可能な媒体には、ＣＤ-ＲＯＭやＤＶＤのような光学貯蔵媒体、フロッピー(登録商標)ディスク、カーセットテープ、及び移動可能なハードディスクのような磁気−光学貯蔵媒体、及びメモリカードのような内蔵された書換え可能な不揮発性メモリや、ＲＯＭカーセットのような内蔵されたＲＯＭを有する媒体を含む。

コンピュータプログラムロジックは、ここに記述される一つまたはそれ以上の訂正方法を行うプロセッサーを動作させる。これによって、コンピュータがプログラムを行うことによって、ＯＦＤＭ信号シンボルのＣＰＥが望ましい方法で訂正される。

これらプログラムは、また外部的に提供される遅延信号及び/または伝送波に具体化されたコンピュータデータ信号の形態で提供されうる。望ましい方法の一つまたはそれ以上のインストラクションやファンクションを具体化するコンピュータデータ信号は、インストラクションやファンクションを実行する実体による伝送及び/または受信のための伝送波上に伝えられる。例えば、望ましい実施の形態のＯＦＤＭシンボル内のＣＰＥを訂正するファンクション及びインストラクションは、ＨＤＴＶ放送システムのような与えられたネットワーク特徴を制御するコンピュータ内の伝送波の一つまたはそれ以上のセグメントのプロセッシングにより行われる。

さらに、このようなプログラムがコンピュータ可読貯蔵媒体に記録される時、容易に読出され、分配される。コンピュータにより読出される時貯蔵媒体は、望ましい伝送方法によってパケット及び/またはブロックの伝送を可能にする。

本発明の望ましい実施の形態に記述された方法は、多様な方法に変形可能である。例えば、図４に示された望ましい装置及び方法の機能ブロックは、ハードウェア及び/またはソフトウェアに具現可能である。ハードウェア/ソフトウェア具現は、プロセスと製造物品の組合を含む。製造物品は、貯蔵マッチ及び実行可能なコンピュータプログラムをさらに含む。

実行可能なコンピュータプログラムは、記述された動作及び機能を行う命令語を含む。実行可能なコンピュータプログラムは、また、外部的に供給される遅延信号の部分に提供される。

本発明は図面に示された一実施の形態に基づいて説明されたが、これは例示的なものに過ぎず、当業者ならばこれにより多様な変形及び均等な他実施の形態が可能である。したがって、本発明の真の技術的保護範囲は特許請求の範囲の技術的思想により決まるべきである。

本発明のＯＦＤＭ信号シンボルのＣＰＥを訂正する装置及び方法は、ハードウェア及び/またはソフトウェアに具現可能である。ハードウェア/ソフトウェア具現はプロセスと製造物品の組合わせを含み、製造物品は貯蔵マッチ及び実行可能なコンピュータプログラムをさらに含む。

従来の技術であるＯＦＤＭ信号受信装置を説明する図面である。 ＯＦＤＭフレーム構造を説明する図面である。 一つのＯＦＤＭシンボル構造を説明する図面である。 本発明の一実施の形態によるＯＦＤＭデモジュレータを説明する図面である。

符号の説明

４００ ＯＦＤＭデモジュレータ
４１０ ＦＦＴ計算ブロック
４１１ 入力シャッフルメモリ
４１２ Ｎ_１−ポイントＤＦＴ
４１３ トウィドルファクタマルチプライヤ
４１４ 内部シャッフルメモリ
４１５ Ｎ_２−ポイントＤＦＴ
４１６ 出力シャッフルメモリ
４１７ リオーダされたＣＰ位置メモリ
４１８ スイッチ
４２０ ＣＰＥ訂正ブロック
４２１ ＣＰメモリ
４２２ 複素共役マルチプライヤ
４２３ 平均化回路
４２４ 位相抽出部
４２５ 累算器
４２６ 位相回転部
４２７ 位相検出及び累算器
４３０ 等化器

Claims (22)

1. ＯＦＤＭ信号の共通位相エラー（ＣＰＥ）を除去するデモジュレータは、
   ＯＦＤＭ信号を入力して高速フーリエ変換（ＦＦＴ）するＦＦＴ計算ブロックと、
   前記高速フーリエ変換されたＯＦＤＭ信号シンボルのＣＰＥを除去するＣＰＥ訂正ブロックと、を具備し、
   前記ＦＦＴ計算ブロックは、
   前記入力されるＯＦＤＭ信号をＦＦＴ計算後に得られるリオーダされた出力値を保存する出力シャッフルメモリと、
   前記リオーダされた出力値のうちからリオーダされたＣＰ値の位置を保存するＣＰ位置メモリと、
   前記ＣＰ位置メモリの出力アドレスに応答して前記リオーダされたＣＰ位置ごとの前記出力シャッフルメモリ値を前記ＣＰＥ訂正ブロックに伝送するスイッチと、を具備し、
   前記ＣＰＥ訂正ブロックは、
   前記ＣＰ位置メモリの出力アドレスに応答して前記スイッチを通じて伝えられる前記リオーダされたＣＰ位置ごとの前記出力シャッフルメモリ値を保存するＣＰメモリと、
   前記スイッチを通じて伝えられる現在ＯＦＤＭ信号シンボルの前記リオーダされたＣＰ位置ごとの前記出力シャッフルメモリ値と前記ＣＰメモリに保存された以前のＯＦＤＭ信号シンボルの前記リオーダされたＣＰ位置ごとの前記出力シャッフルメモリ値とを乗算する複素共役マルチプライヤと、
   前記ＯＦＤＭシンボル全体の平均位相値を検出し、累積して所定の位相差によってその出力を提供する位相検出及び累算器と、
   前記位相検出及び累算器出力に応答して前記ＦＦＴ計算ブロックの出力を逆転させて前記ＯＦＤＭ信号シンボルのＣＰＥを除去する位相回転部と、を具備することを特徴とするＯＦＤＭデモジュレータ。
2. 前記ＯＦＤＭデモジュレータは、
   前記位相回転部と連結されて前記ＯＦＤＭ信号の伝送チャンネル上の歪曲を補償する等化器をさらに具備することを特徴とする請求項１に記載のＯＦＤＭデモジュレータ。
3. 前記リオーダされたＣＰ位置メモリは、
   前記リオーダされたＣＰ値の位置を保存するＲＯＭで構成されることを特徴とする請求項１に記載のＯＦＤＭデモジュレータ。
4. 前記ＦＦＴ計算ブロックは、
   前記入力されるＯＦＤＭ信号の大きさがＮ＝Ｎ_１Ｎ_２である１次元入力を列優先順にＮ_１×Ｎ_２の２次元配列にマッピングする入力シャッフルメモリと、
   前記入力シャッフルメモリの各行に対して１次元ＤＦＴを行って、その結果で第１Ｎ_１×Ｎ_２の２次元配列を発生させるＮ_１−ポイントＤＦＴと、
   前記Ｎ_１−ポイントＤＦＴの第１Ｎ_１×Ｎ_２の２次元配列の各要素にトウィドルファクタを乗算するトウィドルファクタマルチプライヤと、
   前記トウィドルファクタマルチプライヤの結果を保存する内部シャッフルメモリと、
   前記内部シャッフルメモリの各列に対して１次元ＤＦＴを行って、その結果で第２Ｎ_１×Ｎ_２の２次元配列を発生させるＮ_２−ポイントＤＦＴと、
   Ｎ_２−ポイントＤＦＴの前記第２Ｎ_１×Ｎ_２の２次元配列を行優先順に出力してマッピングする前記出力シャッフルメモリと、を具備することを特徴とする請求項１に記載のＯＦＤＭデモジュレータ。
5. ＯＦＤＭ信号のＣＰＥを訂正する方法において、
   前記ＯＦＤＭ信号を受信してＦＦＴ計算する段階と、
   前記ＦＦＴ計算後にリオーダされた出力値を出力シャッフルメモリに保存する段階と、
   前記リオーダされた出力値のうちからリオーダされたＣＰ値の位置をＣＰ位置メモリに保存する段階と、
   前記ＣＰ位置メモリの出力アドレスに応答して前記リオーダされたＣＰ位置ごとの前記出力シャッフルメモリ値をＣＰメモリに伝送する段階と、
   現在ＯＦＤＭシンボルの前記リオーダされたＣＰ位置ごとの前記出力シャッフルメモリ値と前記ＣＰメモリに保存された以前ＯＦＤＭシンボルの前記リオーダされたＣＰ位置ごとの前記出力シャッフルメモリ値とを乗算する段階と、
   前記ＯＦＤＭシンボル全体の平均位相値を検出し、累積して所定の位相差によってその出力を提供する段階と、
   前記累積された出力に応答してＦＦＴ計算された出力を前記累積された位相値だけ逆転させて前記ＯＦＤＭ信号シンボルのＣＰＥを除去する段階と、を含むことを特徴とするＯＦＤＭ信号のＣＰＥ訂正方法。
6. 前記ＯＦＤＭ信号のＣＰＥ訂正方法は、
   等化器を通じて前記ＯＦＤＭ信号の伝送チャンネル上に発生した歪曲を補償する段階をさらに具備することを特徴とする請求項５に記載のＯＦＤＭ信号のＣＰＥ訂正方法。
7. 前記ＦＦＴ計算段階は、
   前記入力されるＯＦＤＭ信号の大きさがＮ＝Ｎ_１Ｎ_２である１次元入力を列優先順にＮ_１×Ｎ_２の２次元配列に入力シャッフルメモリにマッピングする段階と、
   前記入力シャッフルメモリの各行に対して１次元Ｎ_１−ポイントＤＦＴを行って、その結果で第１Ｎ_１×Ｎ_２の２次元配列を発生させる段階と、
   前記Ｎ_１−ポイントＤＦＴの第１Ｎ_１×Ｎ_２の２次元配列の各要素にトウィドルファクタを乗算して内部シャッフルメモリに保存する段階と、
   前記内部シャッフルメモリの各列に対して１次元Ｎ_２−ポイントＤＦＴを行って、その結果で第２Ｎ_１×Ｎ_２の２次元配列を発生させる段階と、
   前記Ｎ_２−ポイントＤＦＴの第２Ｎ_１×Ｎ_２の２次元配列を行優先順に前記出力シャッフルメモリにマッピングする段階と、を含むことを特徴とする請求項５に記載のＯＦＤＭ信号のＣＰＥ訂正方法。
8. 時間ドメインで受信されたＯＦＤＭ信号を周波数ドメインのＯＦＤＭ信号に変換するＦＥＴプロセッシングを行う計算ブロックと、
   以前ＯＦＤＭシンボルのサブキャリア値をメモリに保存し、前記保存された以前ＯＦＤＭシンボルのサブキャリア値と現在ＯＦＤＭシンボルサブキャリア値とを比較して以前ＯＦＤＭシンボルと現在ＯＦＤＭシンボル間の位相差を検出し、前記検出された位相差を前記変換されたＯＦＤＭ信号のＣＰＥ訂正を決定するのに適用する訂正ブロックと、を具備することを特徴とする装置。
9. 前記サブキャリア値は、
   所定の大きさ、周波数、及び位相を有する与えられたＯＦＤＭシンボルのサブキャリアを示すことを特徴とする請求項８に記載の装置。
10. 受信されたＯＦＤＭ信号をＦＥＴ計算のために渡しながら得られるリオーダされた出力値を保存する第１メモリと、
    前記リオーダされた出力値に該当する位置を保存する第２メモリと、
    前記第２メモリから受信される出力アドレスによって与えられたＯＦＤＭ信号シンボルの各リオーダされた位置ごとに前記第１メモリから前記リオーダされた出力値を訂正ブロックに伝送するスイッチと、を具備することを特徴とするＯＦＤＭデモジュレータのＦＥＴ計算ブロック。
11. ＦＥＴプロセッサー内のＦＥＴ計算のためにＯＦＤＭ信号の現在シンボルのリオーダされた位置に該当する一つ以上の受信されたリオーダされた出力値を保存し、ＯＦＤＭ以前の信号シンボルのリオーダされた出力値を保存する第１メモリと、
    ＯＦＤＭ信号シンボルの現在及び以前にリオーダされた出力値の間の位相差を決定するために、前記現在シンボルの前記伝えられたリオーダされた出力値のそれぞれと以前のＯＦＤＭ信号シンボルのリオーダされた出力値のうち該当される一つの出力値とを乗算するマルチプライヤと、
    前記決定された位相差によって、一つ以上のＯＦＤＭ信号シンボルの平均位相値を検出し、累積して累積された出力を提供する位相検出及び累積器と、
    前記ＦＥＴ計算からの出力を前記累積された出力によって逆転させて前記ＯＦＤＭ信号の一つ以上のシンボルのＣＰＥを訂正する位相回転部と、を具備することを特徴とするＯＦＤＭデモジュレータの計算ブロック。
12. ＯＦＤＭ信号のシンボルのＣＰＥを訂正する方法において、
    時間ドメインで受信されたＯＦＤＭ信号を周波数ドメインのＯＦＤＭ信号に変換するためにＯＦＤＭ信号のＦＥＴプロセッシングを行う段階と、
    前記ＦＥＴプロセッシングから得られるリオーダされた出力値と前記リオーダされた出力値との位置を保存する段階と、
    ＯＦＤＭ信号の現在シンボルに対して前記保存された位置の一つ以上のアドレスによる前記保存されたリオーダされた出力値を伝送する段階と、
    前記現在シンボルの前記伝えられたリオーダされた出力値のそれぞれと以前のＯＦＤＭ信号シンボルのリオーダされた出力値のうち該当される一つの出力値とを乗算し、ＯＦＤＭ信号シンボルの現在及び以前リオーダされた出力間の位相差を決定する段階と、
    前記検出された位相差によって前記変換されたＯＦＤＭ信号のＣＰＥを訂正する段階と、を含むことを特徴とするＯＦＤＭ信号のシンボルのＣＰＥを訂正する方法。
13. ＯＦＤＭ信号シンボルのＣＰＥを訂正するプロセッサーをイネーブルさせるために保存されたコンピュータプログラムロジックを有するコンピュータ可読媒体を含むコンピュータプログラム製品において、
    前記コンピュータプログラムロジックにより行われる前記プロセッサーの機能は、
    ＯＦＤＭ信号を受信する機能と、
    前記受信されたＯＦＤＭ信号でＦＥＴ計算を行う機能と、
    前記ＦＥＴ計算から得られるリオーダされた出力値を保存する機能と、
    前記リオーダされた出力値の位置を保存する機能と、
    少なくとも一つ以上のリオーダされた位置に関連した出力アドレスの受信によって現在ＯＦＤＭ信号の前記リオーダされた出力値を伝送する機能と、
    ＯＦＤＭ信号シンボルの現在及び以前リオーダされた出力値間の位相差を決定するために、前記現在シンボルの前記伝えられたリオーダされた出力値のそれぞれと以前のＯＦＤＭ信号シンボルのリオーダされた出力値のうち該当される一つの出力値とを乗算する機能と、
    前記決定された位相差によって、一つ以上のＯＦＤＭ信号シンボルの平均位相値を検出して累積し、累積された出力を提供する機能と、
    前記ＦＥＴ計算からの出力を前記累積された出力によって逆転させて前記ＯＦＤＭ信号の一つ以上のシンボルのＣＰＥを訂正する機能と、を含むことを特徴とするＯＦＤＭ信号シンボルのＣＰＥを訂正するプロセッサー。
14. ＯＦＤＭ信号シンボルのＣＰＥを訂正するプロセッサーをイネーブルさせるために保存されたコンピュータプログラムロジックを有するコンピュータ可読媒体を含むコンピュータプログラム製品において、
    前記コンピュータプログラムロジックにより行われる前記プロセッサーの機能は、
    時間ドメインで受信されるＯＦＤＭ信号を周波数ドメインのＯＦＤＭ信号に変換するために前記受信されたＯＦＤＭ信号をＦＥＴプロセッシングを行う機能と、
    前記ＦＥＴプロセッシングから得られるリオーダされた出力値と前記リオーダされた出力値との位置を保存する機能と、
    一つ以上のリオーダされた位置に関連したアドレスによって現在ＯＦＤＭ信号の前記保存された一つ以上のリオーダされた出力値を伝送する機能と、
    ＯＦＤＭ信号シンボルの現在及び以前リオーダされた出力値間の位相差を決定するために、前記現在シンボルの前記伝えられたリオーダされた出力値のそれぞれと以前のＯＦＤＭ信号シンボルのリオーダされた出力値のうち該当される一つの出力値とを乗算する機能と、
    前記決定された位相差によって、前記変換されたＯＦＤＭ信号のＣＰＥを訂正する機能と、を含むことを特徴とするＯＦＤＭ信号シンボルのＣＰＥを訂正するプロセッサー。
15. 請求項５に記載のＯＦＤＭ信号のＣＰＥ訂正方法をコンピュータをして行わせるプログラム。
16. 請求項１２に記載のＯＦＤＭ信号シンボルのＣＰＥを訂正する方法をコンピュータをして行わせるプログラム。
17. 請求項５に記載のＯＦＤＭ信号のＣＰＥ訂正方法をコンピュータをして行わせるプログラムが記録されたコンピュータ可読の貯蔵媒体。
18. 請求項１２に記載のＯＦＤＭ信号シンボルのＣＰＥを訂正する方法をコンピュータをして行わせるプログラムが記録されたコンピュータ可読の貯蔵媒体。
19. 搬送波内の具体化されたコンピュータデータ信号において、
    受信されたＯＦＤＭ信号のＦＥＴプロセッシングを行う第１コードセグメントと、
    前記ＦＥＴプロセッシングの結果で得られたリオーダされた出力値を保存する第２コードセグメントと、
    前記リオーダされた出力値の位置を保存する第３コードセグメントと、
    少なくとも一つ以上のリオーダされた位置に関連した出力アドレスの受信によって現在ＯＦＤＭ信号の前記リオーダされた出力値を伝送する第４コードセグメントと、
    ＯＦＤＭ信号シンボルの現在及び以前リオーダされた出力値間の位相差を決定するために、前記現在シンボルの前記伝えられたリオーダされた出力値のそれぞれと以前のＯＦＤＭ信号シンボルのリオーダされた出力値のうち該当される一つの出力値とを乗算する第５コードセグメントと、
    前記決定された位相差によって、一つ以上のＯＦＤＭ信号シンボルの平均位相値を検出し、累積して累積された出力を提供する第６コードセグメントと、
    前記ＦＥＴ計算からの出力を前記累積された出力によって逆転させて前記ＯＦＤＭ信号の一つ以上のシンボルのＣＰＥを訂正する第７コードセグメントと、を具備することを特徴とするコンピュータデータ信号。
20. 搬送波内の具体化されたコンピュータデータ信号において、
    時間ドメインで受信されるＯＦＤＭ信号を周波数ドメインのＯＦＤＭ信号に変換するために前記受信されたＯＦＤＭ信号をＦＥＴプロセッシングを行う命令語と、
    前記ＦＥＴプロセッシングから得られるリオーダされた出力値と前記リオーダされた出力値との位置を保存する命令語と、
    一つ以上のリオーダされた位置に関連したアドレスによって現在ＯＦＤＭ信号の前記保存された一つ以上のリオーダされた出力値を伝送する命令語と、
    ＯＦＤＭ信号シンボルの現在及び以前リオーダされた出力値間の位相差を決定するために、前記現在シンボルの前記伝えられたリオーダされた出力値のそれぞれと以前のＯＦＤＭ信号シンボルのリオーダされた出力値のうち該当される一つの出力値とを乗算する命令語と、
    前記決定された位相差によって、前記変換されたＯＦＤＭ信号のＣＰＥを訂正する命令語と、を具備することを特徴とするＯＦＤＭ信号シンボルのＣＰＥを訂正するプロセッサー。
21. 請求項５に記載の方法によってＯＦＤＭ信号のＣＰＥを訂正する装置。
22. 請求項１２に記載の方法によってＯＦＤＭ信号シンボルのＣＰＥを訂正する装置。

Images