JP2005116788A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005116788A5 JP2005116788A5 JP2003349377A JP2003349377A JP2005116788A5 JP 2005116788 A5 JP2005116788 A5 JP 2005116788A5 JP 2003349377 A JP2003349377 A JP 2003349377A JP 2003349377 A JP2003349377 A JP 2003349377A JP 2005116788 A5 JP2005116788 A5 JP 2005116788A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- interlayer insulating
- insulating film
- bonding pad
- vias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (8)
- 半導体基板上に誘電率が3より小さい低誘電体膜からなる層間絶縁膜が積層され、上記層間絶縁膜の上部にボンディングパッドが形成された半導体装置において、
上記ボンディングパッドの下の領域と、その外側とで上記ボンディングパッドと上記層間絶縁膜との接合面を分断するように上記層間絶縁膜を貫通するビアを設け、上記ビアで上記ボンディングパッドを支持したことを特徴とする半導体装置。 - 上記ビアが、上記ボンディングパッドの下の領域内における上記接合面を複数に分割していることを特徴とする請求項1記載の半導体装置。
- 上記ビアが、格子状に形成されていることを特徴とする請求項1記載の半導体装置。
- 上記ビアが、上記層間絶縁膜の接合面に底面を有する升形状であることを特徴とする請求項1記載の半導体装置。
- 上記ビアが、上下に隣り合う層間絶縁膜に設けられ、上下に積み重ねられていることを特徴とする請求項1ないし4のいずれかに記載の半導体装置。
- 半導体基板上に誘電率が3より小さい低誘電体膜からなる層間絶縁膜が積層され、上部最上層の層間絶縁膜上にボンディングパッドが形成された半導体装置において、
上記ボンディングパッドの下の領域に、上記層間絶縁膜を貫通するビアを設け、上記ビアが、スリット状に形成されていることを特徴とする半導体装置。 - 上記スリット状のビアが、上下に隣り合う層間絶縁膜に設けられ、上下の上記ビアのスリット形状が互いに交差していることを特徴とする請求項6記載の半導体装置。
- 互いに交差している上記スリット状のビアが、さらに上下に積み重ねられていることを特徴とする請求項7記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003349377A JP2005116788A (ja) | 2003-10-08 | 2003-10-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003349377A JP2005116788A (ja) | 2003-10-08 | 2003-10-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005116788A JP2005116788A (ja) | 2005-04-28 |
JP2005116788A5 true JP2005116788A5 (ja) | 2006-11-24 |
Family
ID=34541260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003349377A Pending JP2005116788A (ja) | 2003-10-08 | 2003-10-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005116788A (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4759229B2 (ja) * | 2004-05-12 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2007019128A (ja) * | 2005-07-06 | 2007-01-25 | Sony Corp | 半導体装置 |
WO2007116463A1 (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Limited | 半導体装置 |
JP4785623B2 (ja) * | 2006-05-31 | 2011-10-05 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
DE112009004978B4 (de) | 2009-04-28 | 2020-06-04 | Mitsubishi Electric Corp. | Leistungshalbleitervorrichtung |
JP5383446B2 (ja) | 2009-11-18 | 2014-01-08 | パナソニック株式会社 | 半導体装置 |
KR101184375B1 (ko) | 2010-05-10 | 2012-09-20 | 매그나칩 반도체 유한회사 | 패드 영역의 크랙 발생을 방지하는 반도체 장치 및 그 제조 방법 |
JP2012134543A (ja) * | 2012-03-08 | 2012-07-12 | Fujitsu Ltd | 半導体装置 |
KR20210032080A (ko) | 2019-09-16 | 2021-03-24 | 삼성전자주식회사 | 반도체 장치 |
-
2003
- 2003-10-08 JP JP2003349377A patent/JP2005116788A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106920794B (zh) | 一种3d nand存储器件及其制造方法 | |
CN107068687B (zh) | 一种3d nand存储器件及其制造方法 | |
TWI607538B (zh) | 用於封裝上封裝元件之封裝與其形成方法與封裝上封裝元件 | |
TWI355061B (en) | Stacked-type chip package structure and fabricatio | |
JP2016165022A5 (ja) | マルチチップパッケージ | |
TWI327365B (en) | Zigzag-stacked chip package structure | |
JP2004063667A5 (ja) | ||
EP2388820A3 (en) | Integration of memory cells comprising capacitors with logic circuits comprising interconnects | |
KR20160017600A (ko) | 적층형 패키지 온 패키지 메모리 장치 | |
TW200537670A (en) | Overhang support for a stacked semiconductor device, and method of forming thereof | |
JP2005116788A5 (ja) | ||
JP2003031611A5 (ja) | ||
JP2007523481A5 (ja) | ||
JP2006024905A5 (ja) | ||
JP2013524486A5 (ja) | ||
JP2011119502A5 (ja) | ||
WO2004027865A3 (en) | Support structures for wirebond regions of contact pads over low modulus materials | |
JP2011142264A5 (ja) | ||
CN104716087B (zh) | 用于堆叠的cmos器件的连接技术 | |
JP2004165559A5 (ja) | ||
JP2007005536A5 (ja) | ||
JP2008527739A5 (ja) | ||
JP2016012707A5 (ja) | ||
JP2013069807A5 (ja) | ||
JP2008052721A5 (ja) |