JP2005093762A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005093762A
JP2005093762A JP2003325840A JP2003325840A JP2005093762A JP 2005093762 A JP2005093762 A JP 2005093762A JP 2003325840 A JP2003325840 A JP 2003325840A JP 2003325840 A JP2003325840 A JP 2003325840A JP 2005093762 A JP2005093762 A JP 2005093762A
Authority
JP
Japan
Prior art keywords
reference potential
control
driver
power transistor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003325840A
Other languages
English (en)
Inventor
Minoru Fukui
穣 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003325840A priority Critical patent/JP2005093762A/ja
Publication of JP2005093762A publication Critical patent/JP2005093762A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4811—Connecting to a bonding area of the semiconductor or solid-state body located at the far end of the body with respect to the bonding area outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

【課題】ドライバＩＣとパワートランジスタがモノリシックに形成された半導体装置において、入力信号におけるノイズの発生を防止し、安定した入力波形を供給できる半導体装置を提供することを目的とする。
【解決手段】本発明の半導体装置は、プリドライバ７と、プリドライバ７の基準電位より高いフローティング電位を基準電位としたプリドライバ６と、プリドライバ７の基準電位端子およびプリドライバ６の基準電位端子にそれぞれ接続されたパワートランジスタ４およびパワートランジスタ３と、プリドライバ７の基準電位を基準とした入力信号から、パワートランジスタ４およびパワートランジスタ３の制御端子に入力される制御信号を生成するドライバＩＣ２と、が同一パッケージに組み込まれ、ドライバＩＣ２とパワートランジスタ４の基準電位端子とは前記パッケージ内で接続されないことを特徴とする。
【選択図】図１

Description

本発明はプラズマディスプレイパネル(ＰＤＰ)、液晶ディスプレイなどに用いられる高耐圧のドライバＩＣとパワートランジスタを用いた半導体装置に関するものである。
図４はＰＤＰの装置の概略構成を示すブロック図で、表示パネル２１と、該表示パネルのデータ電極を駆動する電圧を印加するアドレスドライバ２２、表示パネルのＸ，Ｙ電極を駆動する電圧を印加する走査ドライバ２３、維持放電のための電圧を生成するサステインドライバ回路２４および制御回路等でＰＤＰが構成され、アドレスドライバおよび走査ドライバにより前記Ｘ電極とデータ電極間に電圧が印加されて選択放電が行われ、サステインドライバ回路により前記Ｘ，Ｙ電極間に電圧が印加されて維持放電が行われることによって表示パネル２１での発光表示が実行される。
前記サステインドライバ等の高耐圧ドライバＩＣ回路を図５に示す（例えば、特許文献１参照）。
サステインドライバ回路はデジタル信号処理制御回路から入力される小振幅のデジタル表示データ信号を高電圧パルスに変換し表示パネル２１に信号を出力するもので、ドライバＩＣが、外付け電子部品（図示せず）と、５０Ｖ以上の高電源電圧が印加される主電源端子ＶＳＵＳと出力端子ＯＵＴ＿Ｈとの間に並列に接続された一対のプルアップ用パワートランジスタＴｒ１０１と、出力端子ＯＵＴ＿Ｌと接地電位が印加される電源端子ＧＮＤとの間に並列に接続された一対のプルダウン用パワートランジスタＴｒ１０２、上記パワートランジスタＴｒ１０１、Ｔｒ１０２のゲート端子にそれぞれ接続された抵抗Ｒ１０１、Ｒ１０２により構成されている。
一方、サステインドライバ回路自体は、パワートランジスタＴｒ１０１、Ｔｒ１０２のゲート端子を駆動するドライバＩＣ１０１、ドライバＩＣ１０１の電源電圧端子ＶＤＤ−ＧＮＤ間に接続された電源安定化用の外付けコンデンサＣ１０１と、ドライバＩＣ１０１の出力段の電源電圧端子ＶＢ−ＶＳ間に接続された電源安定化用の外付けコンデンサＣ１０２および電源電圧端子ＶＣＣ-ＣＯＭ間に接続された電源安定化用の外付けコンデンサＣ１０５と、モジュール基板の電源電圧端子ＶＤＤとドライバＩＣ１０１の出力段の電源電圧端子ＶＢとの間に接続された外付けダイオードＤ１０１と、モジュール基板の接地端子ＧＮＤとドライバＩＣ１０１の出力段の電源電圧端子ＶＳとの間に接続された外付けダイオードＤ１０２などから構成されている。
そして、ドライバＩＣ１０１のハイサイド出力端子ＨＯに前記パワー出力部のパワートランジスタＴｒ１０１のゲート端子が接続され、ドライバＩＣ１０１のローサイド出力端子ＬＯに前記パワー出力部のパワートランジスタＴｒ１０２のゲート端子が接続されている。
特開２００１−３１８６４７号公報 （７頁、第２図）
ここでドライバＩＣとパワートランジスタがモノリシックに一つの半導体基板上に作成された場合、または上記回路がセラミック基板等の絶縁基板上に周辺電子部品とともにドライバＩＣ、パワートランジスタが配置され回路を構成しモールドされた半導体装置の場合を考える。
図６はセラミック基板上に形成された半導体装置の配置構成を示す図である。セラミック基板２０１上に、ドライバＩＣ２０２、ドライバＩＣ２０２内に形成されたパワーデバイスのプリドライバ２０７、パワートランジスタ２０３、２０４がそれぞれ配置されている。
ドライバＩＣ２０２とパワートランジスタ２０４の基準電位（ＧＮＤ）を共通にした場合、パワートランジスタは高電圧かつ１Ａ〜１００Ａの大電流で動作を行うために、パッケージのリードフレームとワイヤーの抵抗成分によりパワートランジスタ２０４の動作時にセラミック基板２０１上のパターンと半導体装置のＧＮＤ間に電位差ができ、基準電位のふらつきが起こる。この基準電位のふらつきによりドライバＩＣ２０２の基準電位もふらつきが起こるために、入力信号の振幅よりも大きいふらつきの場合、入力信号にノイズが発生し、安定した入力波形を供給することができなくなると共にドライバＩＣの動作の誤動作、またはドライバＩＣの破壊も起こす可能性がある。
そこで、本発明は上記課題に鑑み、基準電位のふらつきをなくし、入力信号へのノイズを低減させ、安定した入力信号波形を供給できる半導体装置を提供することにある。
上記課題を解決するため、本発明の半導体装置は、第一の制御電源と、前記第一の制御電源の基準電位より高いフローティング電位を基準電位とした第二の制御電源と、前記第一の制御電源の基準電位端子および前記第二の制御電源の基準電位端子にそれぞれ接続された第一のパワートランジスタおよび第二のパワートランジスタと、前記第一の制御電源の基準電位を基準とした入力信号から、前記第一のパワートランジスタおよび前記第二のパワートランジスタの制御端子に入力される制御信号を生成する制御回路と、が同一パッケージに組み込まれ、前記制御回路と前記第一のパワートランジスタの基準電位端子とは前記パッケージ内で接続されないことを特徴とする。
また、本発明の別の半導体装置は、第一の制御電源と、前記第一の制御電源の基準電位より高いフローティング電位を基準電位とした第二の制御電源と、前記第一の制御電源の基準電位端子および前記第二の制御電源の基準電位端子にそれぞれ接続された第一のパワートランジスタおよび第二のパワートランジスタと、前記第一の制御電源の基準電位を基準とした入力信号から、前記第一のパワートランジスタおよび前記第二のパワートランジスタの制御端子に入力される制御信号を生成する制御回路と、が同一基板上に配置され、前記制御回路と前記第一のパワートランジスタの基準電位端子とは前記基板上で接続されないことを特徴とする。
前記フローティング電位は、前記第一の制御電源の基準電位より５０Ｖ以上高いことが好ましい。
前記制御回路は温度検知機能を有する過熱保護回路を内蔵しており、前記過熱保護回路は、設定以上の温度を検知すると、前記第一のパワートランジスタおよび前記第二のパワートランジスタの動作を強制的に終了させる信号を出力することが好ましい。
前記過熱保護回路は、検知した温度が設定以下になると、前記第一のパワートランジスタおよび前記第二のパワートランジスタを動作させる信号を前記制御回路に出力することがさらに好ましい。
本発明の半導体装置は、ドライバＩＣとパワートランジスタの基準電位（ＧＮＤ）を共通に接続しないことにより、基準電位のふらつきをなくし、入力信号へのノイズを低減させ、安定した入力信号波形を供給することができる。
さらに上記構成にされた半導体装置のドライバＩＣに過熱保護回路を内蔵することで異常発熱に対してもドライバＩＣとパワートランジスタの保護も行うことができる。
本発明の半導体装置を用いることにより、半導体装置内のドライバＩＣに安定した基準電位を作り出すことで、ドライバＩＣを安定した信号で動作させることができ、且つドライバＩＣの破壊も防ぐことができる。
また過熱保護回路を内蔵することでパワートランジスタの異常過熱による破壊も防ぐことができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
図１に本発明の実施の形態に係る半導体装置の平面配置図を示す。図２は図１に示した半導体装置の回路図である。
１はセラミック基板、２はドライバＩＣ、３と４はスイッチング素子であるパワートランジスタとなる。ドライバＩＣ２とパワートランジスタ３、４は個別に作製された半導体基板を用いて、前記セラミック基板１、ドライバＩＣ２とパワートランジスタ３、４を同一にモールドした半導体装置である。ドライバＩＣ２はハイサイド、ローサイドと２つの回路があり、ＨＩＮとＬＩＮの２種類の入力端子と、ＨＯとＬＯの２種類の出力端子を持っており、入力信号を電源電圧ＶＣＣの基準電位（ＧＮＤ）を基準とし、パワートランジスタ４に接続されたプリドライバ７よりローサイド出力（ＬＯ）と、ハイサイド側はフローティング電位（ＶＳ）を基準電位とする回路へとレベルシフトすることのできるレベルシフト素子５を通り、パワートランジスタ３に接続されたプリドライバ６よりハイサイド出力（ＨＯ）の２種類の信号を伝達することができる。ドライバＩＣ２はリードフレームと各端子、ドライバＩＣ２の出力端子ＨＯ、ＬＯはパワートランジスタ３、４の制御端子とワイヤーで接続されている。ドライバＩＣ２のフローティング電位（ＶＳ）とパワートランジスタ３とはワイヤーにより接続され、ドライバＩＣ２とパワートランジスタ４の基準電位（ＧＮＤ）はワイヤーでは接続されない。
ドライバＩＣ２に入力信号が入り、プリドライバ６、７からの出力信号によりパワートランジスタ３、４が１Ａ〜１００Ａで動作を行った時、ワイヤーとリードフレームの抵抗成分によりメイン基板との間に電位差が現れるが、ドライバＩＣ２とパワートランジスタ３、４のＧＮＤパターンがメイン基板上で結線されているために、メイン基板のパターンのインダクタンス成分、抵抗成分によりパワートランジスタ３、４動作時のドライバＩＣ２の基準電位（ＧＮＤ）のふらつきが緩和される。ふらつき緩和によりドライバＩＣ２の入力端子ＨＩＮ、ＬＩＮの入力信号へのノイズが緩和され、ドライバＩＣ２に安定した信号が供給され、ノイズによる誤動作をなくすことができる。また入力信号のふらつきにより起こるノイズでのドライバＩＣ２の破壊も防ぐことができる。
図３は本発明の実施の形態に係る過熱保護回路動作時のドライバＩＣの入出力波形図である。
ドライバＩＣ２に過熱保護回路８を内蔵することで、図３に示すように大電流で動作を行うパワートランジスタ３、４が異常発熱を起こした場合、設定された温度を検出すると、ドライバＩＣ２内でハイサイド、ローサイドの出力信号ＨＯ、ＬＯを入力信号に関係なく強制的にオフさせ、パワートランジスタ３、４の動作を止め、パワートランジスタ３、４の熱破壊を防ぐことができる。
前記過熱保護回路８は大電流で動作を行うパワートランジスタ３、４、またはドライバＩＣ２内のプリドライバ６、７の近傍に配置すると、大きな電流（プリドライバ３、４は０．５Ａ〜３Ａで動作）での動作により起こる発熱の影響により設計値どおりの動作が行われないことから、動作による熱的影響を軽減するためにパワートランジスタ３、４とプリドライバ６、７から離れた位置（同一基板上にある過熱保護回路８とプリドライバ６、７では、図１のようにプリドライバの反対側）に配置することで安定した動作を行うことができ、過熱保護回路の温度検出精度を向上させることができる。パワートランジスタ３、４、ドライバＩＣ２の熱破壊が発生しなくても、温度上昇で起こるドライバＩＣ２のハイサイド、ローサイドのスイッチング時間にバラツキが現れるが、過熱保護回路によりバラツキ許容範囲以上の温度を検出時にドライバＩＣの出力信号をオフさせることもできる。
セラミック基板上にドライバＩＣとパワートランジスタが搭載されたものについて説明したが、周辺回路と共にドライバＩＣが、セラミック基板上にパワーデバイスがリードフレーム上に搭載された半導体装置やドライバＩＣとパワートランジスタが一つの半導体基板上にモノリシックに形成された半導体基板上でドライバＩＣとパワートランジスタの基準電位（ＧＮＤ）の配線を形成しない場合も同様のことが言える。
なお、上記実施の形態ではＰＤＰのサステイン回路について説明したが、ＰＤＰサステイン回路に限定せずに、ドライバＩＣとパワートランジスタが同一にモールドされた半導体装置、また同一半導体基板にドライバＩＣとパワートランジスタがモノリシックに形成された半導体装置についても利用できる。
本発明の半導体装置は高耐圧のパワー素子とドライバＩＣを搭載した装置、特にＰＤＰのサステイン回路に有用である。
本発明の実施の形態に係る半導体装置の平面配置図 本発明の実施の形態に係る半導体装置の回路図 本発明の実施の形態に係る過熱保護回路動作時のドライバＩＣの入出力波形図 ＰＤＰの装置の概略構成を示すブロック図 従来の技術におけるＰＤＰサステインドライバの回路図 従来の技術における半導体装置の平面配置図
符号の説明
１ セラミック基板
２ ドライバＩＣ
３、４ パワートランジスタ
５ レベルシフト素子
６、７ プリドライバ
８ 過熱保護回路
９、１０ 動作禁止回路
２１ 表示パネル
２２ アドレスドライバ
２３ 走査ドライバ
２４ ドライバ回路

Claims (5)

  1. 第一の制御電源と、前記第一の制御電源の基準電位より高いフローティング電位を基準電位とした第二の制御電源と、前記第一の制御電源の基準電位端子および前記第二の制御電源の基準電位端子にそれぞれ接続された第一のパワートランジスタおよび第二のパワートランジスタと、前記第一の制御電源の基準電位を基準とした入力信号から、前記第一のパワートランジスタおよび前記第二のパワートランジスタの制御端子に入力される制御信号を生成する制御回路と、が同一パッケージに組み込まれ、
    前記制御回路と前記第一のパワートランジスタの基準電位端子とは前記パッケージ内で接続されないことを特徴とした半導体装置。
  2. 第一の制御電源と、前記第一の制御電源の基準電位より高いフローティング電位を基準電位とした第二の制御電源と、前記第一の制御電源の基準電位端子および前記第二の制御電源の基準電位端子にそれぞれ接続された第一のパワートランジスタおよび第二のパワートランジスタと、前記第一の制御電源の基準電位を基準とした入力信号から、前記第一のパワートランジスタおよび前記第二のパワートランジスタの制御端子に入力される制御信号を生成する制御回路と、が同一基板上に配置され、
    前記制御回路と前記第一のパワートランジスタの基準電位端子とは前記基板上で接続されないことを特徴とした半導体装置。
  3. 前記フローティング電位は、前記第一の制御電源の基準電位より５０Ｖ以上高いことを特徴とする請求項１または２記載の半導体装置。
  4. 前記制御回路は温度検知機能を有する過熱保護回路を内蔵しており、
    前記過熱保護回路は、設定以上の温度を検知すると、前記第一のパワートランジスタおよび前記第二のパワートランジスタの動作を強制的に終了させる信号を出力することを特徴とする請求項１ないし３のいずれかに記載の半導体装置。
  5. 前記過熱保護回路は、検知した温度が設定以下になると、前記第一のパワートランジスタおよび前記第二のパワートランジスタを動作させる信号を前記制御回路に出力することを特徴とする請求項４記載の半導体装置。
JP2003325840A 2003-09-18 2003-09-18 半導体装置 Pending JP2005093762A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003325840A JP2005093762A (ja) 2003-09-18 2003-09-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003325840A JP2005093762A (ja) 2003-09-18 2003-09-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2005093762A true JP2005093762A (ja) 2005-04-07

Family

ID=34456180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003325840A Pending JP2005093762A (ja) 2003-09-18 2003-09-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2005093762A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041345A (ja) * 2005-08-04 2007-02-15 Pioneer Electronic Corp 駆動回路および表示装置
JP2007227416A (ja) * 2006-02-21 2007-09-06 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2007234983A (ja) * 2006-03-02 2007-09-13 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2007264632A (ja) * 2006-03-29 2007-10-11 Samsung Sdi Co Ltd プラズマ表示装置、プラズマ表示装置の駆動装置及びプラズマ表示装置の駆動方法
JP2010273541A (ja) * 2010-08-04 2010-12-02 Renesas Electronics Corp 半導体装置
JP2012216858A (ja) * 2012-06-15 2012-11-08 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US8638577B2 (en) 2006-02-23 2014-01-28 Renesas Electronics Corporation Semiconductor device for DC-DC converter including high side and low side semiconductor switches
JP2015088607A (ja) * 2013-10-30 2015-05-07 富士電機株式会社 半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041345A (ja) * 2005-08-04 2007-02-15 Pioneer Electronic Corp 駆動回路および表示装置
JP2007227416A (ja) * 2006-02-21 2007-09-06 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US7659144B2 (en) 2006-02-21 2010-02-09 Renesas Technology Corp. Semiconductor device and manufacturing the same
US8638577B2 (en) 2006-02-23 2014-01-28 Renesas Electronics Corporation Semiconductor device for DC-DC converter including high side and low side semiconductor switches
JP2007234983A (ja) * 2006-03-02 2007-09-13 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2007264632A (ja) * 2006-03-29 2007-10-11 Samsung Sdi Co Ltd プラズマ表示装置、プラズマ表示装置の駆動装置及びプラズマ表示装置の駆動方法
JP2010273541A (ja) * 2010-08-04 2010-12-02 Renesas Electronics Corp 半導体装置
JP2012216858A (ja) * 2012-06-15 2012-11-08 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2015088607A (ja) * 2013-10-30 2015-05-07 富士電機株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
KR100636060B1 (ko) 표시 장치의 구동 회로 및 플라즈마 디스플레이 장치
US7385278B2 (en) Strobe light control circuit and IGBT device
JP2005512444A (ja) コンデンサを用いた高電圧レベルシフタ
JP4672575B2 (ja) パワーデバイスの駆動回路
JP2005093762A (ja) 半導体装置
JP4479570B2 (ja) 保護機能付きスイッチング回路および保護回路
KR100363144B1 (ko) 구동회로
US6496036B2 (en) Input-output buffer circuit
JP2009159121A (ja) 電子回路装置、回路システム、集積回路装置および電子機器
US6154058A (en) Output buffer
KR100440540B1 (ko) 파워-오프 방전 회로를 갖는 액정 표시 장치
JP2007128380A (ja) 電源ｉｃ
US20030043652A1 (en) Programmed value determining circuit, semiconductor integrated circuit device including the same, and method for determining programmed value
JP4315228B2 (ja) 半導体集積回路装置
JP2009089349A (ja) 負荷駆動回路、遅延回路、および半導体装置
JP2007116388A (ja) 半導体装置
JP2002159136A (ja) 自動車用制御装置
JP3589273B2 (ja) パワーデバイスの駆動回路
JP2786152B2 (ja) 半導体集積回路装置
JP2005191896A (ja) 出力ドライブ回路を備える半導体集積回路
JP2006113251A (ja) パワーモジュールおよびそれを用いたｐｄｐ回路
JP4417769B2 (ja) インバータ装置
JP2002043914A (ja) ゲートドライバ
US20080278219A1 (en) Bias switching circuit
JP2005094944A (ja) ブラシレスモータ