JP2010273541A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010273541A JP2010273541A JP2010175293A JP2010175293A JP2010273541A JP 2010273541 A JP2010273541 A JP 2010273541A JP 2010175293 A JP2010175293 A JP 2010175293A JP 2010175293 A JP2010175293 A JP 2010175293A JP 2010273541 A JP2010273541 A JP 2010273541A
- Authority
- JP
- Japan
- Prior art keywords
- low
- driver
- terminal
- electrically connected
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
【解決手段】非絶縁型のDC/DCコンバータにおいて、ローサイドMOSFET3のゲートを駆動するローサイド用のプリドライバ5の基準電位は、ハイサイドMOSFET2とローサイドMOSFET3とを通る主回路以外から印加されていることで、主回路の寄生インダクタンスの合計は大きくすることなく、ローサイドMOSFET3のソースとプリドライバ5の基準電位の間の寄生インダクタンスが大きくなり、部品追加や駆動方式の変更をせずに、ローサイドMOSFET3のゲートの負電位駆動ができ、セルフターンオン現象を防止できる。
【選択図】図1
Description
図1は、本発明の実施の形態1のシステムインパッケージを用いたDC/DCコンバータの回路図を示す。本実施の形態のDC/DCコンバータにおいて、システムインパッケージ1は、ハイサイドMOSFET(ハイサイドスイッチ)2と、ローサイドMOSFET(ローサイドスイッチ)3と、ハイサイドMOSFET2のゲートを駆動するハイサイド用のプリドライバ4と、ローサイドMOSFET3のゲートを駆動するローサイド用のプリドライバ5からなり、プリドライバ4,5はドライバIC6に1チップ化されており、ハイサイドMOSFET2、ローサイドMOSFET3、ドライバIC6の3チップが1つのパッケージに搭載された構成になっている。
図6は、本発明の実施の形態2のディスクリートデバイスを用いたDC/DCコンバータの回路図を示す。本実施の形態2では、プリドライバ5の基準電位を、配線35により入力コンデンサ14のグラウンド側端子の直近でとることを特徴としている。本実施の形態2は、システムインパッケージではなく、従来のディスクリートデバイスを用いたDC/DCコンバータに好適な技術である。
図8は、本発明の実施の形態3の補助ショットキーバリアダイオードを内蔵したDC/DCコンバータの回路図を示す。本実施の形態3では、ローサイドMOSFET3のゲート−ソース間に補助ショットキーバリアダイオード(SBD)36が内蔵されていることが特徴である。本発明では、セルフターンオン時の一瞬だけではあるが、ゲート電圧が負電位になり、その際にプリドライバ5の出力電圧も負電位になるために、ドライバIC6内のpn接合が動作し、プリドライバ5が誤動作や破壊を生じる可能性がある。
Claims (14)
- ハイサイドの半導体スイッチを有する第1半導体チップと、
ローサイドの半導体スイッチを有する第2半導体チップと、
前記ハイサイドの半導体スイッチを駆動するハイサイド用プリドライバ、及び、前記ローサイドの半導体スイッチを駆動するローサイド用プリドライバを備えた第3半導体チップと、
入力端子と電気的に接続され、前記第1半導体チップが搭載された第1タブと、
出力端子と電気的に接続され、前記第2半導体チップが搭載された第2タブと、
ロジックグランド端子と電気的に接続され、前記第3半導体チップが搭載された第3タブと、
前記ロジックグランド端子とは異なるパワーグランド端子とを備え、
前記第1タブと前記第1半導体チップのドレイン端子は電気的に接続され、
前記第2タブと前記第1半導体チップのソース端子は電気的に接続され、
前記第2タブと前記第2半導体チップのドレイン端子は電気的に接続され、
前記パワーグランド端子と前記第2半導体チップのソース端子は電気的に接続され、
前記ハイサイド用プリドライバのゲート駆動端子と、前記ハイサイドの半導体スイッチのゲートは電気的に接続され、
前記ハイサイド用プリドライバの基準電位端子と、前記ハイサイドの半導体スイッチのソースは電気的に接続され、
前記ローサイド用プリドライバのゲート駆動端子と、前記ローサイドの半導体スイッチのゲートは電気的に接続され、
前記ローサイド用プリドライバの基準電位端子と、前記第3タブとは電気的に接続されていることを特徴とする半導体装置。 - 請求項1の半導体装置において、
前記ロジックグランド端子と前記パワーグランド端子とは、電気的に独立であることを特徴とする半導体装置。 - 請求項2の半導体装置において、
前記パワーグランド端子は出力電力のグランド端子と接続されていること、かつ、前記ロジックグランド端子は外部からPWM信号を供給するPWMコントロール回路のグランド端子と接続されていることを特徴とする半導体装置。 - 請求項1の半導体装置において、
ワイヤボンディングで前記第3タブと電気的に接続されている前記ローサイド用プリドライバの基準電位端子と、
ワイヤボンディングで前記ローサイドの半導体スイッチのゲートと接続された前記ローサイド用プリドライバのゲート駆動端子とを備え、
前記ローサイド用プリドライバの基準電位端子から伸びているワイヤと、
前記ローサイド用プリドライバのゲート駆動端子から伸びているワイヤは隣り合って配置され、
かつ、前記ローサイド用プリドライバの基準電位端子から伸びているワイヤと、
前記ローサイド用プリドライバのゲート駆動端子から伸びているワイヤは前記ローサイドの半導体スイッチに向かって配線されていることを特徴とする半導体装置。 - 請求項1の半導体装置において、
前記ハイサイド用プリドライバの基準電位端子は、前記ハイサイド用プリドライバのゲート駆動端子よりも、前記ローサイド用プリドライバのゲート駆動端子側に位置して、該ハイサイド用プリドライバの基準電位端子と、前記ハイサイドの半導体スイッチのソースは電気的に接続され、
前記ローサイド用プリドライバの基準電位端子は、前記ローサイド用プリドライバのゲート駆動端子よりも、前記ハイサイド用プリドライバの基準電位端子側に位置することを特徴とする半導体装置。 - 請求項1の半導体装置において、
ワイヤボンディングで前記ハイサイドの半導体スイッチのゲートと接続された前記ハイサイド用プリドライバのゲート駆動端子と、
ワイヤボンディングで前記ハイサイドの半導体スイッチのソースと接続された前記ハイサイド用プリドライバの基準電位端子と、
ワイヤボンディングで前記ローサイドの半導体スイッチのゲートと接続された前記ローサイド用プリドライバのゲート駆動端子と、
ワイヤボンディングで前記第3タブと電気的に接続されている前記ローサイド用プリドライバの基準電位端子とを備えたことを特徴とする半導体装置。 - 請求項6の半導体装置において、
前記ハイサイド用プリドライバのゲート駆動端子と、前記ハイサイドの半導体スイッチのゲートを接続するワイヤボンディングの長さよりも、
前記ローサイド用プリドライバのゲート駆動端子と、前記ローサイドの半導体スイッチのゲートを接続するワイヤボンディングの長さの方が長いことを特徴とする半導体装置。 - ハイサイドの半導体スイッチを有する第1半導体チップと、
ローサイドの半導体スイッチを有する第2半導体チップと、
前記ハイサイドの半導体スイッチを駆動するハイサイド用プリドライバ、及び、前記ローサイドの半導体スイッチを駆動するローサイド用プリドライバを備えた第3半導体チップと、
入力端子と電気的に接続され、前記第1半導体チップが搭載された第1タブと、
出力端子と電気的に接続され、前記第2半導体チップが搭載された第2タブと、
ロジックグランド端子と電気的に接続され、前記第3半導体チップが搭載された第3タブと、
前記ロジックグランド端子とは異なるパワーグランド端子とを備え、
前記第1タブと前記第1半導体チップのドレイン端子は電気的に接続され、
前記第2タブと前記第1半導体チップのソース端子は電気的に接続され、
前記第2タブと前記第2半導体チップのドレイン端子は電気的に接続され、
前記パワーグランド端子と前記第2半導体チップのソース端子は電気的に接続され、
前記ハイサイド用プリドライバの基準電位端子は、前記ハイサイド用プリドライバのゲート駆動端子よりも、前記ローサイド用プリドライバのゲート駆動端子側に位置して、該ハイサイド用プリドライバの基準電位端子と、前記ハイサイドの半導体スイッチのソースは電気的に接続され、
前記ローサイド用プリドライバの基準電位端子は、前記ローサイド用プリドライバのゲート駆動端子よりも、前記ハイサイド用プリドライバの基準電位端子側に位置することを特徴とする半導体装置。 - 請求項8の半導体装置において、
前記ロジックグランド端子と前記パワーグランド端子とは、電気的に独立であることを特徴とする半導体装置。 - 請求項9の半導体装置において、
前記パワーグランド端子は出力電力のグランド端子と接続されていること、かつ、前記ロジックグランド端子は外部からPWM信号を供給するPWMコントロール回路のグランド端子と接続されていることを特徴とする半導体装置。 - 請求項8の半導体装置において、
ワイヤボンディングで前記第3タブと電気的に接続されている前記ローサイド用プリドライバの基準電位端子と、
ワイヤボンディングで前記ローサイドの半導体スイッチのゲートと接続された前記ローサイド用プリドライバのゲート駆動端子とを備え、
前記ローサイド用プリドライバの基準電位端子から伸びているワイヤと、
前記ローサイド用プリドライバのゲート駆動端子から伸びているワイヤは隣り合って配置され、
かつ、前記ローサイド用プリドライバの基準電位端子から伸びているワイヤと、
前記ローサイド用プリドライバのゲート駆動端子から伸びているワイヤは前記ローサイドの半導体スイッチに向かって配線されていることを特徴とする半導体装置。 - 請求項8の半導体装置において、
前記ハイサイド用プリドライバのゲート駆動端子と、前記ハイサイドの半導体スイッチのゲートは電気的に接続され、
前記ハイサイド用プリドライバの基準電位端子と、前記ハイサイドの半導体スイッチのソースは電気的に接続され、
前記ローサイド用プリドライバのゲート駆動端子と、前記ローサイドの半導体スイッチのゲートは電気的に接続され、
前記ローサイド用プリドライバの基準電位端子と、前記第3タブとは電気的に接続されていることを特徴とする半導体装置。 - 請求項8の半導体装置において、
ワイヤボンディングで前記ハイサイドの半導体スイッチのゲートと接続された前記ハイサイド用プリドライバのゲート駆動端子と、
ワイヤボンディングで前記ハイサイドの半導体スイッチのソースと接続された前記ハイサイド用プリドライバの基準電位端子と、
ワイヤボンディングで前記ローサイドの半導体スイッチのゲートと接続された前記ローサイド用プリドライバのゲート駆動端子と、
ワイヤボンディングで前記第3タブと電気的に接続されている前記ローサイド用プリドライバの基準電位端子とを備えたことを特徴とする半導体装置。 - 請求項13の半導体装置において、
前記ハイサイド用プリドライバのゲート駆動端子と、前記ハイサイドの半導体スイッチのゲートを接続するワイヤボンディングの長さよりも、
前記ローサイド用プリドライバのゲート駆動端子と、前記ローサイドの半導体スイッチのゲートを接続するワイヤボンディングの長さの方が長いことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010175293A JP5214675B2 (ja) | 2010-08-04 | 2010-08-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010175293A JP5214675B2 (ja) | 2010-08-04 | 2010-08-04 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006046171A Division JP4739059B2 (ja) | 2006-02-23 | 2006-02-23 | Dc/dcコンバータ用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010273541A true JP2010273541A (ja) | 2010-12-02 |
JP5214675B2 JP5214675B2 (ja) | 2013-06-19 |
Family
ID=43421099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010175293A Active JP5214675B2 (ja) | 2010-08-04 | 2010-08-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5214675B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013219874A (ja) * | 2012-04-05 | 2013-10-24 | Hitachi Ltd | 半導体駆動回路および電力変換装置 |
WO2014167693A1 (ja) * | 2013-04-11 | 2014-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2015171182A (ja) * | 2014-03-05 | 2015-09-28 | 住友電気工業株式会社 | 半導体モジュール |
CN110649918A (zh) * | 2018-06-26 | 2020-01-03 | 株式会社电装 | 开关电路和制造开关电路的方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342735A (ja) * | 2003-05-14 | 2004-12-02 | Renesas Technology Corp | 半導体装置および電源システム |
JP2005093762A (ja) * | 2003-09-18 | 2005-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2005310907A (ja) * | 2004-04-19 | 2005-11-04 | Renesas Technology Corp | 半導体装置 |
JP2006025567A (ja) * | 2004-07-09 | 2006-01-26 | Renesas Technology Corp | 半導体装置、dc/dcコンバータおよび電源システム |
-
2010
- 2010-08-04 JP JP2010175293A patent/JP5214675B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342735A (ja) * | 2003-05-14 | 2004-12-02 | Renesas Technology Corp | 半導体装置および電源システム |
JP2005093762A (ja) * | 2003-09-18 | 2005-04-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2005310907A (ja) * | 2004-04-19 | 2005-11-04 | Renesas Technology Corp | 半導体装置 |
JP2006025567A (ja) * | 2004-07-09 | 2006-01-26 | Renesas Technology Corp | 半導体装置、dc/dcコンバータおよび電源システム |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013219874A (ja) * | 2012-04-05 | 2013-10-24 | Hitachi Ltd | 半導体駆動回路および電力変換装置 |
WO2014167693A1 (ja) * | 2013-04-11 | 2014-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JPWO2014167693A1 (ja) * | 2013-04-11 | 2017-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US9761501B2 (en) | 2013-04-11 | 2017-09-12 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device and inspecting an electrical characteristic thereof using socket terminals |
US9905482B2 (en) | 2013-04-11 | 2018-02-27 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device and inspecting an electrical characteristic thereof using test socket terminals |
JP2015171182A (ja) * | 2014-03-05 | 2015-09-28 | 住友電気工業株式会社 | 半導体モジュール |
CN110649918A (zh) * | 2018-06-26 | 2020-01-03 | 株式会社电装 | 开关电路和制造开关电路的方法 |
JP2020005365A (ja) * | 2018-06-26 | 2020-01-09 | 株式会社デンソー | スイッチング回路 |
JP7070149B2 (ja) | 2018-06-26 | 2022-05-18 | 株式会社デンソー | スイッチング回路 |
CN110649918B (zh) * | 2018-06-26 | 2024-03-26 | 株式会社电装 | 开关电路和制造开关电路的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5214675B2 (ja) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4739059B2 (ja) | Dc/dcコンバータ用半導体装置 | |
JP4477952B2 (ja) | 半導体装置、dc/dcコンバータおよび電源システム | |
US8203380B2 (en) | Semiconductor device | |
JP4658481B2 (ja) | 半導体装置 | |
JP5291864B2 (ja) | Dc/dcコンバータ用半導体装置の製造方法およびdc/dcコンバータ用半導体装置 | |
JP4115882B2 (ja) | 半導体装置 | |
US10256640B2 (en) | Semiconductor device | |
US20180190636A1 (en) | Power semiconductor module | |
JP2011152011A (ja) | 半導体装置及びそれを用いた電源装置 | |
JP4769784B2 (ja) | 半導体装置 | |
EP3832862B1 (en) | Power conversion device | |
US20180183432A1 (en) | Semiconductor apparatus and inverter system | |
CN109768787B (zh) | 半导体装置及其驱动方法 | |
JP5214675B2 (ja) | 半導体装置 | |
JP2005203766A (ja) | 半導体集積回路装置 | |
US8169088B2 (en) | Power converter integrated circuit floor plan and package | |
JP5905622B2 (ja) | 半導体装置 | |
JP5232848B2 (ja) | 半導体装置 | |
JP2013141035A (ja) | 半導体装置 | |
JP5292388B2 (ja) | 半導体装置 | |
JP5533923B2 (ja) | 半導体装置 | |
JP2008263675A (ja) | パワー半導体素子の駆動回路及びパワー半導体素子回路 | |
US20220149839A1 (en) | Semiconductor device | |
JP5412559B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5214675 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |