JP2015171182A - 半導体モジュール - Google Patents

Abstract

【課題】出力電圧を安定させるための構成を備えた半導体モジュールを提供する。【解決手段】半導体モジュール（１００）は、半導体スイッチ素子（１Ａ，１Ｂ）と、駆動回路（４）と、半導体スイッチ素子（１Ａ，１Ｂ）および駆動回路（４）を収容する収容部材（１０１）と、外部端子（３１，４１）とを備える。外部端子（３１，４１）は、収容部材（１０１）の内部に配置されて、駆動回路（４）から出力された駆動信号を半導体スイッチ素子（１Ａ，１Ｂ）の制御電極（１１Ａ，１１Ｂ）に伝達する信号配線部（３１Ａ，３１Ｂ，４１Ａ，４１Ｂ）と、収容部材（１０１）の内部において信号配線部（３１Ａ，３１Ｂ，４１Ａ，４１Ｂ）に電気的に接続されるとともに、収容部材（１０１）の内部から収容部材（１０１）の外部へと引出される端子部（３１Ｃ，４１Ｃ）とを備える。【選択図】図２

Description

本発明は、半導体モジュールに関する。特に、本発明は、半導体スイッチ素子と、その半導体スイッチ素子を駆動するための駆動回路とを備えた半導体モジュールに関する。

近年、パワー半導体素子と駆動回路とを備えた半導体モジュールが、たとえばインバータ装置に搭載される。パワー半導体素子と駆動回路とに加えて、その半導体スイッチ素子を保護するための回路を備えた半導体モジュールが提案されている。たとえば特開２０００−２２４８６１号公報（特許文献１）、特開２０１０−２３９７６０号公報（特許文献２）および特開２０１３−５５７３９号公報（特許文献３）は、パワー半導体素子と、駆動回路と、保護回路とを備えた半導体モジュールを開示する。

特開２０００−２２４８６１号公報 特開２０１０−２３９７６０号公報 特開２０１３−５５７３９号公報

半導体モジュールの動作時には、半導体モジュールは電流をスイッチングする。電流をスイッチングすることによって、半導体モジュールの出力電圧が振動する可能性がある。出力電圧の振動の原因は、たとえば半導体スイッチ素子の帰還容量、あるいは、外部回路のインダクタンス等である。

半導体モジュールの組立において、半導体スイッチ素子および駆動回路は、パッケージに実装される。たとえば封止樹脂によって、駆動回路および半導体スイッチ素子が覆われる。駆動回路と半導体スイッチ素子の制御電極とは配線によって接続される。しかし、この配線も封止樹脂に覆われる。したがって半導体モジュールの組立後には、半導体スイッチ素子の制御電極に入力される電圧を検出することができない。さらに、半導体モジュールの組立後には、制御電極に入力される電圧から雑音電圧を除去することができない。

しかしながら、特許文献１〜３は、半導体モジュールの出力電圧に振動が生じるという問題について説明していない。このため特許文献１〜３は、半導体モジュールの出力電圧の安定化を実現するための具体的な構成を開示していない。

本発明の目的は、出力電圧を安定させるための構成を備えた半導体モジュールを提供することである。

本発明のある局面に係る半導体モジュールは、制御電極を有する半導体スイッチ素子と、半導体スイッチ素子の制御電極に、半導体スイッチ素子を駆動するための駆動信号を与える駆動回路と、半導体スイッチ素子および駆動回路を収容する収容部材と、収容部材の内部から収容部材の外部に引出される外部端子とを備える。外部端子は、収容部材の内部に配置されて、駆動回路から出力された駆動信号を半導体スイッチ素子の制御電極に伝達する信号配線部と、収容部材の内部において信号配線部に電気的に接続されるとともに、収容部材の内部から収容部材の外部へと引出される端子部とを含む。

本発明によれば、出力電圧を安定させるための構成を備えた半導体モジュールを実現することができる。

本発明の一実施形態に係る半導体モジュール１００の外形を示した上面図である。 図１に示した半導体モジュール１００の内部透視図である。 図１および図２に示した半導体モジュール１００の等価回路図である。 半導体モジュール１００の出力電圧に振動が発生した状態を模式的に説明した電圧波形図である。 実施の形態２に係る半導体モジュールの構成を示した回路図である。 図５に示したフィルタ７０Ａ，７０Ｂの具体的な構成の一例を示した図である。 図５に示したフィルタ７０Ａ，７０Ｂの具体的な構成の他の例を示した図である。 半導体スイッチ素子１Ａの動作への帰還容量（ゲート−ドレイン間容量）の影響を説明するための図である。 図８に示した構成による効果を模式的に説明した電圧波形図である。

[本願発明の実施形態の説明]
最初に本発明の実施形態を列記して説明する。なお、本明細書において「電気的に接続」とは、２つの要素の直接の接続によって、それら２つの要素の間の電気的伝導が生じる場合に限定されず、２つの要素の間の電気的伝導が、それら２つの要素の間に配置される別の要素を介在して生じる場合を含む。

（１）本発明の一実施の形態に係る半導体モジュール（１００）は、制御電極（１１Ａ，１１Ｂ）を有する半導体スイッチ素子（１Ａ，１Ｂ）と、半導体スイッチ素子（１Ａ，１Ｂ）の制御電極（１１Ａ，１１Ｂ）に、半導体スイッチ素子（１Ａ，１Ｂ）を駆動するための駆動信号を与える駆動回路（４）と、半導体スイッチ素子（１Ａ，１Ｂ）および駆動回路（４）を収容する収容部材（１０１）と、収容部材（１０１）の内部から収容部材（１０１）の外部に引出される外部端子（３１，４１）とを備える。外部端子（３１，４１）は、収容部材（１０１）の内部に配置されて、駆動回路（４）から出力された駆動信号を半導体スイッチ素子（１Ａ，１Ｂ）の制御電極（１１Ａ，１１Ｂ）に伝達する信号配線部（３１Ａ，３１Ｂ，４１Ａ，４１Ｂ）と、収容部材（１０１）の内部において信号配線部（３１Ａ，３１Ｂ，４１Ａ，４１Ｂ）に電気的に接続されるとともに、収容部材（１０１）の内部から収容部材（１０１）の外部へと引出される端子部（３１Ｃ，４１Ｃ）とを含む。

上記構成によれば、出力電圧を安定させるための構成を備えた半導体モジュール（１００）を実現することができる。端子部（３１Ｃ，４１Ｃ）の電圧を検出することにより、半導体モジュール（１００）の内部（信号配線部（３１Ａ，３１Ｂ，４１Ａ，４１Ｂ））を伝達される駆動信号を、半導体モジュール（１００）の外部において検出することができる。したがって、半導体モジュール（１００）の組立後に、駆動信号が正常であるか否かを検出することができる。

たとえば端子部（３１Ｃ，４１Ｃ）に電子部品を接続することができる。駆動信号の電圧に雑音電圧が含まれる場合、たとえば、端子部（３１Ｃ，４１Ｃ）にフィルタを接続することができる。これにより、半導体モジュール（１００）の出力電圧を安定させることができる。

収容部材（１０１）は、半導体スイッチ素子（１Ａ，１Ｂ）および駆動回路（４）を収容する部材であれば特に限定されない。たとえば収容部材（１０１）は、ケースであってもよい。さらに、収容部材（１０１）の内部には空間が形成されていてもよい。あるいは半導体スイッチ素子（１Ａ，１Ｂ）および駆動回路（４）がリードフレームに実装されて、封止樹脂によって封止されていてもよい。この場合、封止工程の後の封止樹脂が収容部材（１０１）を実現する。

（２）好ましくは、半導体モジュール（１００）は、収容部材（１０１）の内部に配置されて、駆動回路（４）と、半導体スイッチ素子（１Ａ，１Ｂ）の制御電極（１１Ａ，１１Ｂ）との間に、信号配線部（３１Ａ，３１Ｂ，４１Ａ，４１Ｂ）に電気的に直列に接続される第１の抵抗素子（６Ａ，６Ｂ）をさらに備える。

上記構成によれば、半導体スイッチ素子（１Ａ，１Ｂ）の制御電極（１１Ａ，１１Ｂ）に加わる駆動信号の変化を緩やかにするとともに、信号配線部（３１Ｂ，４１Ｂ）のインピーダンスを高くして外部端子（３１，４１）に接続されたフィルタによるインピーダンスを調整することができる。これにより、半導体スイッチ素子（１Ａ，１Ｂ）の発振を防止することができる。したがって半導体モジュール（１０１）の出力電圧の振動を抑制することができる。この結果、半導体モジュール（１０１）の出力電圧を安定させることができる。

第１の抵抗素子（６Ａ，６Ｂ）と信号配線部（３１Ａ，３１Ｂ，４１Ａ，４１Ｂ）とは電気的に直列に接続されていればよい。したがって、第１の抵抗素子（６Ａ，６Ｂ）の一方端と信号配線部（３１Ａ，３１Ｂ，４１Ａ，４１Ｂ）との一方端とが電気的に接続されてもよい。あるいは、信号配線部（３１Ａ，３１Ｂ，４１Ａ，４１Ｂ）の途中に、第１の抵抗素子（６Ａ，６Ｂ）が挿入されてもよい。すなわち、信号配線部（３１Ａ，３１Ｂ，４１Ａ，４１Ｂ）は、第１の抵抗素子（６Ａ，６Ｂ）の一方端に電気的に接続される第１の部分（３１Ａ，４１Ａ)と、第１の抵抗素子の他方端に電気的に接続される第２の部分（３１Ｂ，４１Ｂ）とを有してもよい。

（３）好ましくは、半導体スイッチ素子（１Ａ，１Ｂ）は、ソース電極（１２Ａ，１２Ｂ）をさらに有する。半導体モジュール（１００）は、収容部材（１０１）の内部に配置されて、半導体スイッチ素子（１Ａ，１Ｂ）のソース電極（１２Ａ，１２Ｂ）に電気的に接続されるソース配線部（３３，４２）と、収容部材（１０１）の内部に配置されて、信号配線部（３１Ａ，３１Ｂ，４１Ａ，４１Ｂ）と、半導体スイッチ素子（１Ａ，１Ｂ）の制御電極（１１Ａ，１１Ｂ）とを電気的に接続するワイヤ（７Ａ，７Ｂ）とをさらに備える。信号配線部（３１Ａ，３１Ｂ，４１Ａ，４１Ｂ）は、ソース配線部（３３，４２）よりも半導体スイッチ素子（１Ａ，１Ｂ）の近くに配置される。

上記構成によれば、駆動回路（４）から半導体スイッチ素子（１Ａ，１Ｂ）の制御電極（１１Ａ，１１Ｂ）までの間のインダクタンス成分を小さくすることができる。ワイヤ（７Ａ，７Ｂ）が長いほど、駆動回路（４）から半導体スイッチ素子（１Ａ，１Ｂ）の制御電極（１１Ａ，１１Ｂ）との間のインダクタンス成分が大きくなりやすい。信号配線部（３１Ａ，３１Ｂ，４１Ａ，４１Ｂ）を、ソース配線部（３３，４２）よりも半導体スイッチ素子（１Ａ，１Ｂ）の近くに配置することにより、信号配線部（３１Ａ，３１Ｂ，４１Ａ，４１Ｂ）と半導体スイッチ素子（１Ａ，１Ｂ）の制御電極（１１Ａ，１１Ｂ）とを接続するワイヤ（７Ａ，７Ｂ）を短くすることができる。したがって、ワイヤ（７Ａ，７Ｂ）のインダクタンス成分を小さくすることができる。これにより、駆動信号に重畳する雑音電圧を小さくすることができる。この結果、半導体モジュール（１００）の出力電圧を安定させることができる。

「ソース電極」とは、キャリアを半導体スイッチ素子に注入するための電極を意味する。たとえば、半導体スイッチ素子がバイポーラトランジスタ、あるいはＩＧＢＴ（Insulated Gate Bipolar Transistor）であれば、「ソース電極」を「エミッタ電極」と読み替えることができる。したがって「ソース電極」との用語は、半導体スイッチ素子をＦＥＴ（Field Effect Transistor）に限定するものではない。また、半導体スイッチ素子がｎ型の半導体スイッチ素子である場合、「ソース電極」は、半導体スイッチ素子が有する２つの主電極のうち、低電位側に電気的に接続される電極に対応する。半導体スイッチ素子がｐ型の半導体スイッチ素子である場合、「ソース電極」は、半導体スイッチ素子が有する２つの主電極のうち、高い電位側に電気的に接続される電極に対応する。

（４）好ましくは、半導体モジュール（１００）は、端子部（３１Ｃ，４１Ｃ）に電気的に接続されるコンデンサ（７１Ａ，７１Ｂ）をさらに備える。

上記構成によれば、半導体スイッチ素子（１Ａ，１Ｂ）および駆動回路（４）が収容部材（１０１）に収容された後に、半導体スイッチ素子（１Ａ，１Ｂ）の制御電極（１１Ａ，１１Ｂ）にコンデンサ（７１Ａ，７１Ｂ）を電気的に接続することができる。コンデンサ（７１Ａ，７１Ｂ）が、半導体スイッチ素子（１Ａ，１Ｂ）の制御電極（１１Ａ，１１Ｂ）に入力される電圧から、雑音電圧を除去するためのフィルタとして機能することができる。したがって、半導体モジュール（１００）の出力電圧を安定させることができる。

（５）好ましくは、半導体モジュール（１００）は、端子部（３１Ｃ，４１Ｃ）に、コンデンサ（７１Ａ，７１Ｂ）と電気的に直列に接続される第２の抵抗素子（７２Ａ，７２Ｂ）をさらに備える。

上記構成によれば、少なくともコンデンサ（７１Ａ，７１Ｂ）に第２の抵抗素子（７２Ａ，７２Ｂ）を付加することによって、ラグリード（lag lead)フィルタを構成することができる。半導体スイッチ素子（１Ａ，１Ｂ）の制御電極（１１Ａ，１１Ｂ）にコンデンサ（７１Ａ，７１Ｂ)のみが接続された場合、半導体スイッチ素子（１Ａ，１Ｂ）の帰還容量（たとえばゲート−ドレイン間容量)を介した帰還信号の位相回転によって、帰還信号の位相が駆動信号の位相と同じになった場合、半導体スイッチ素子（１Ａ，１Ｂ）が発振する。ラグリードフィルタは、帰還信号の位相回転を抑えることができるので、半導体スイッチ素子（１Ａ，１Ｂ）の発振を抑制できる。さらに、ラグリードフィルタによって、半導体モジュール（１００）のスイッチング速度を大きく低下させることなく、電圧の振動を抑えることができる。したがって、半導体モジュール（１００）を高速でスイッチングすることができる。

（６）好ましくは、半導体スイッチ素子（１Ａ，１Ｂ）は、炭化珪素半導体素子である。

上記構成によれば、高電圧、高電流あるいは高速での半導体モジュールの動作が可能となり、高速スイッチ動作に伴う半導体モジュールの出力電圧の変化に対する効果が顕著に発揮される。

[本願発明の実施形態の詳細]
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。

＜実施の形態１＞
図１は、本発明の一実施形態に係る半導体モジュール１００の外形を示した上面図である。図２は、図１に示した半導体モジュール１００の内部透視図である。

図１および図２を参照して、半導体モジュール１００は、半導体スイッチ素子１Ａ，１Ｂと、ダイオード素子２Ａ，２Ｂと、ダイパッド３Ａ，３Ｂと、駆動ＩＣ（駆動回路）４と、チップ抵抗６Ａ，６Ｂ（各々は、第１の抵抗素子に対応する）と、ワイヤ７Ａ，７Ｂ，８Ａ，８Ｂ，９Ａ，９Ｂ，１０Ａ，１０Ｂ，１０Ｃとを備える。半導体モジュール１００は、さらに、端子（外部端子）３１〜３６，４１〜４６，５１〜５３と、収容部材１０１とを備える。

図１および図２は、半導体パッケージの１つの例を示すものである。一実施形態では、半導体モジュール１００のパッケージの種類は、ＤＩＰ（Dual Inline Package）である。しかしながら本発明の実施の形態に係る半導体モジュールに適用されるパッケージ形状は特に限定されるものではない。

収容部材１０１は、半導体スイッチ素子１Ａ，１Ｂ，ダイオード素子２Ａ，２Ｂ、ダイパッド３Ａ，３Ｂ、駆動ＩＣ４、および、チップ抵抗６Ａ，６Ｂを収容する。端子３１〜３６，４１〜４６，５１〜５３は、収容部材１０１の内部から収容部材１０１の外部へと引き出される。

収容部材１０１の種類は特に限定されない。たとえば収容部材１０１は、ケースであってもよい。ケースは、蓋を有していてもよい。

収容部材１０１の内部には空間が形成されていてもよい。たとえば、樹脂が、その空間に充填されていてもよい。あるいは半導体スイッチ素子１Ａ，１Ｂと、ダイオード素子２Ａ，２Ｂと、駆動ＩＣ４とがリードフレームに実装されて、封止樹脂によって封止されていてもよい。この場合、封止工程の後の封止樹脂が収容部材１０１を実現する。

半導体スイッチ素子１Ａ，１Ｂおよびダイオード素子２Ａ，２Ｂの各々は、チップ（ダイ）の形態を有する。半導体スイッチ素子１Ａおよびダイオード素子２Ａは、ダイパッド３Ａに実装される。同じく、半導体スイッチ素子１Ｂおよびダイオード素子２Ｂは、ダイパッド３Ｂに実装される。

この実施の形態では、半導体スイッチ素子１Ａ，１Ｂは、ｎチャネル縦型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。半導体スイッチ素子１Ａは、ゲートパッド１１Ａと、ソースパッド１２Ａと、図示しないドレイン電極とを有する。半導体スイッチ素子１Ｂは、ゲートパッド１１Ｂと、ソースパッド１２Ｂと、図示しないドレイン電極とを有する。

ゲートパッド１１Ａ，１１Ｂは、それぞれ、半導体スイッチ素子１Ａ，１Ｂの制御電極に相当する。ソースパッド１２Ａ，１２Ｂは、それぞれ、半導体スイッチ素子１Ａ，１Ｂのソース電極に相当する。

半導体スイッチ素子１Ａ，１Ｂの各々のドレイン電極は、チップの裏面に形成される。チップの裏面とは、ゲートパッドおよびソースパッドが配置された面と反対側の面である。

ダイパッド３Ａ，３Ｂは、金属からなる。たとえば、半田などといった導電性材料によって、半導体スイッチ素子１Ａおよび半導体スイッチ素子１Ｂのドレイン電極が、それぞれダイパッド３Ａおよびダイパッド３Ｂに電気的に接続される。さらに、半導体スイッチ素子１Ａおよび半導体スイッチ素子１Ｂが、それぞれダイパッド３Ａおよびダイパッド３Ｂに固定される。

ダイオード素子２Ａは、アノード電極２１Ａと、図示しないカソード電極とを有する。ダイオード素子２Ｂは、アノード電極２１Ｂと、図示しないカソード電極とを有する。ダイオード素子２Ａ，２Ｂの各々のカソード電極は、チップの裏面（アノード電極が配置された面と反対側の面）に形成される。半導体スイッチ素子１Ａ，１Ｂと同様に、たとえば、半田などといった導電性材料によって、ダイオード素子２Ａ，２Ｂのカソード電極は、それぞれダイパッド３Ａおよびダイパッド３Ｂに電気的に接続される。さらに、ダイオード素子２Ａ，２Ｂが、それぞれダイパッド３Ａおよびダイパッド３Ｂに固定される。

半導体スイッチ素子１Ａ，１Ｂの各々の材料（半導体）は限定されない。しかしながら、半導体スイッチ素子１Ａ，１Ｂの各々の材料は、ワイドバンドギャップ半導体であることが好ましい。１つの実施形態において、半導体スイッチ素子１Ａ，１Ｂの各々の材料は、炭化珪素（ＳｉＣ）である。すなわち、半導体スイッチ素子１Ａ，１Ｂは、炭化珪素半導体素子である。

炭化珪素を半導体スイッチ素子１Ａ，１Ｂの材料として採用することにより、半導体スイッチ素子１Ａ，１Ｂの各々が、高耐圧、低いオン抵抗、および高いスイッチング速度で動作可能となる。したがって、半導体モジュール１００を高電圧、高電流および高速で動作させることができる。

さらに、ダイオード素子２Ａ，２Ｂの各々も、炭化珪素半導体素子であることが好ましい。これにより、半導体モジュール１００を高電圧、高電流および高速で動作させることができる効果がより高められる。

半導体スイッチ素子１Ａのソースパッド１２Ａは、ダイオード素子２Ａのアノード電極２１Ａに、ワイヤ９Ａによって電気的に接続される。ダイオード素子２Ａのアノード電極２１Ａは、ワイヤ１０Ａによって、ダイパッド３Ｂに電気的に接続される。

半導体スイッチ素子１Ｂのソースパッド１２Ｂは、端子５３に、ワイヤ９Ｂによって電気的に接続される。ダイオード素子２Ｂのアノード電極２１Ｂは、ワイヤ１０Ｂによって、端子５３に電気的に接続される。ダイオード素子２Ｂのアノード電極２１Ｂが、ワイヤによって半導体スイッチ素子１Ｂのソースパッド１２Ｂに電気的に接続されてもよい。

ダイパッド３Ａは、端子５１に電気的に接続される。たとえばダイパッド３Ａと端子５１とが一体的に形成される。したがって、半導体スイッチ素子１Ａのドレイン電極およびダイオード素子２Ａのカソード電極が、端子５１に電気的に接続される。

ダイパッド３Ｂは、ワイヤ１０Ｃによって、端子５２に電気的に接続される。したがって、半導体スイッチ素子１Ｂのドレイン電極およびダイオード素子２Ｂのカソード電極が、端子５２に電気的に接続される。さらに、ワイヤ９Ａ，１０Ａ、１０Ｃおよびダイパッド３Ｂを通じて、半導体スイッチ素子１Ａのソースパッド１２Ａおよびダイオード素子２Ａのアノード電極２１Ａが端子５２に電気的に接続される。

ワイヤ７Ａ，７Ｂ，８Ａ，８Ｂ，９Ａ，９Ｂ，１０Ａ，１０Ｂ，１０Ｃの各々は、たとえばアルミニウム（Ａｌ）からなる。なお、ワイヤの本数は特に限定されない。

駆動ＩＣ４は、半導体スイッチ素子１Ａ，１Ｂのそれぞれのゲート電極（ゲートパッド１１Ａ，１１Ｂ）に、半導体スイッチ素子１Ａ，１Ｂのオンおよびオフを切換えるための駆動信号を与える回路である。この実施の形態では、駆動回路は、集積回路である。しかしながら駆動回路の少なくとも一部を個別素子によって構成してもよい。

１つの実施形態では、駆動ＩＣ４は、端子Ｔ１〜Ｔ１６を有する。端子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ８は、それぞれ、端子３４，３５，３６，４６，４５，４４に電気的に接続される。端子Ｔ９，Ｔ１０，Ｔ１１，Ｔ１４，Ｔ１５，Ｔ１６は、それぞれ、端子４２，４１，４３，３３，３１，３２に電気的に接続される。たとえば半田によって、半導体モジュール１００の各端子と、駆動ＩＣ４の対応する端子とが電気的に接続される。駆動ＩＣ４の端子Ｔ６，Ｔ７，Ｔ１２，Ｔ１３は、半導体モジュール１００の内部に設けられた回路部品あるいは配線等に接続されない。

駆動ＩＣ４は、半導体スイッチ素子１Ａを駆動するための駆動信号および半導体スイッチ素子１Ｂを駆動するための駆動信号を生成する。２つの駆動信号を生成するために、駆動ＩＣ４は、２つの入力信号を受ける。たとえば端子Ｔ１，Ｔ２は、２つの入力信号のうちの一方の信号および他方の信号をそれぞれ受ける。

端子Ｔ３，Ｔ８は、たとえば駆動ＩＣ４の動作に必要な電源電圧を受けるための端子である。端子Ｔ４は、たとえば接地端子である。端子Ｔ５は、たとえば、駆動ＩＣ４の動作および停止を制御するための制御信号を受ける端子である。

端子Ｔ１０は、半導体スイッチ素子１Ｂを駆動するための駆動信号を出力する端子である。端子Ｔ１５は、半導体スイッチ素子１Ａを駆動するための駆動信号を出力する端子である。

駆動ＩＣ４は、半導体スイッチ素子１Ｂを駆動するための駆動信号を生成する内部回路を有する。端子Ｔ９および端子Ｔ１１は、その内部回路に、基準電圧および電源電圧をそれぞれ供給するための端子である。半導体スイッチ素子１Ｂを駆動するための駆動信号が、端子Ｔ１０から出力される。

駆動ＩＣ４は、さらに、半導体スイッチ素子１Ａを駆動するための駆動信号を生成する内部回路を有する。端子Ｔ１４および端子Ｔ１６は、その内部回路に、基準電圧および電源電圧をそれぞれ供給するための端子である。半導体スイッチ素子１Ａを駆動するための駆動信号が、端子Ｔ１５から出力される。

なお、各端子の機能および配置が上記のように限定されるものではない。さらに、駆動ＩＣ４の有する端子の数も１６に限定されるものではない。駆動ＩＣ４の有する端子の数が１６よりも少なくてもよい。逆に、駆動ＩＣ４の有する端子の数が１６より多くてもよい。また、駆動ＩＣ４は、それ自身でパッケージ化されてもよく、ベアチップであってもよい。

端子３１は、信号配線部３１Ａ，３１Ｂと、端子部３１Ｃとを含む。信号配線部３１Ａ，３１Ｂは、収容部材１０１の内部に配置される。信号配線部３１Ａ，３１Ｂは、駆動ＩＣ４の端子Ｔ１５から出力された駆動信号を、半導体スイッチ素子１Ａのゲート電極（ゲートパッド１１Ａ）に与えるために設けられる。

信号配線部３１Ａの一方端は、駆動ＩＣ４の端子Ｔ１５に電気的に接続される。信号配線部３１Ａの他方端は、チップ抵抗６Ａの一方端に電気的に接続される。チップ抵抗６Ａの他方端は、信号配線部３１Ｂの一方端に接続される。したがって、信号配線部３１Ａ，３１Ｂは、チップ抵抗６Ａと電気的に直列に接続される。チップ抵抗６Ａは、半導体スイッチ素子１Ａのゲート電極（ゲートパッド１１Ａ）の入力インピーダンスを調整するために、信号配線部３１Ａ，３１Ｂに電気的に接続される。

端子部３１Ｃの一方端は、信号配線部３１Ｂの他方端に電気的に接続される。端子部３１Ｃは、収容部材１０１の内部から収容部材１０１の外部へと引出される。すなわち端子部３１Ｃの他方端が、収容部材１０１の外部に露出する。

ワイヤ７Ａは、信号配線部３１Ｂと半導体スイッチ素子１Ａのゲート電極（ゲートパッド１１Ａ）とを電気的に接続する。駆動ＩＣ４の端子Ｔ１５から駆動信号が出力される。その駆動信号は、信号配線部３１Ａ，３１Ｂおよびチップ抵抗６Ａを伝達される。さらに駆動信号は、ワイヤ７Ａを介して、半導体スイッチ素子１Ａのゲートパッド１１Ａに与えられるとともに、端子部３１Ｃを通じて外部に出力される。

端子３３は、駆動ＩＣ４の端子Ｔ１４に電気的に接続される。さらに、端子３３は、ワイヤ８Ａによって、半導体スイッチ素子１Ａのソースパッド１２Ａに電気的に接続される。

端子４１は、信号配線部４１Ａ，４１Ｂと、端子部４１Ｃとを含む。信号配線部４１Ａ，４１Ｂは、収容部材１０１の内部に配置される。信号配線部４１Ａ，４１Ｂは、駆動ＩＣ４の端子Ｔ１０から出力された駆動信号を、半導体スイッチ素子１Ｂのゲート電極（ゲートパッド１１Ｂ）に与えるために設けられる。

信号配線部４１Ａの一方端は、駆動ＩＣ４の端子Ｔ１０に電気的に接続される。信号配線部４１Ａの他方端は、チップ抵抗６Ｂの一方端に電気的に接続される。チップ抵抗６Ｂの他方端は、信号配線部４１Ｂの一方端に接続される。したがって、信号配線部４１Ａ，４１Ｂは、チップ抵抗６Ｂと電気的に直列に接続される。チップ抵抗６Ｂは、半導体スイッチ素子１Ｂのゲート電極（ゲートパッド１１Ｂ）の入力インピーダンスを調整するために、信号配線部４１Ａ，４１Ｂに電気的に接続される。

端子部４１Ｃの一方端は、信号配線部４１Ｂの他方端に電気的に接続される。端子部４１Ｃは、収容部材１０１の内部から収容部材１０１の外部へと引出される。すなわち端子部４１Ｃの他方端が、収容部材１０１の外部に露出する。

ワイヤ７Ｂは、信号配線部４１Ｂと半導体スイッチ素子１Ｂのゲート電極（ゲートパッド１１Ｂ）とを電気的に接続する。駆動ＩＣ４の端子Ｔ１０から駆動信号が出力される。その駆動信号は、信号配線部４１Ａ，４１Ｂおよびチップ抵抗６Ｂを伝達される。さらに駆動信号は、ワイヤ７Ｂを介して、半導体スイッチ素子１Ｂのゲートパッド１１Ｂに与えられるとともに、端子部４１Ｃを通じて外部に出力される。

端子４２は、駆動ＩＣ４の端子Ｔ９に電気的に接続される。さらに、端子４２は、ワイヤ８Ｂによって、半導体スイッチ素子１Ｂのソースパッド１２Ｂに電気的に接続される。

端子３３，４２は、対応する半導体スイッチ素子のソース電極（ソースパッド）に電気的に接続されるソース配線部である。端子３１の信号配線部３１Ｂは、ソース配線部（端子３３）よりも半導体スイッチ素子１Ａの近くに配置される。端子４１の信号配線部４１Ｂは、ソース配線部（端子４２）よりも半導体スイッチ素子１Ｂの近くに配置される。このような配置により、ワイヤ７Ａがワイヤ８Ａよりも短くなる。同じく、ワイヤ７Ｂがワイヤ８Ｂよりも短くなる。したがってワイヤ７Ａ，７Ｂのインダクタンス成分を小さくすることができる。

図３は、図１および図２に示した半導体モジュール１００の等価回路図である。図３を参照して、半導体スイッチ素子１Ａのドレイン電極が端子５１に電気的に接続される。半導体スイッチ素子１Ａのソース電極が端子５２に電気的に接続される。半導体スイッチ素子１Ｂのドレイン電極が端子５２に電気的に接続される。半導体スイッチ素子１Ｂのソース電極が端子５３に電気的に接続される。したがって、半導体スイッチ素子１Ａ，１Ｂは、端子５１と端子５３との間に電気的に直列に接続される。端子５１，５２，５３は、インバータの「Ｐ端子」、「Ｏ端子」および「Ｎ端子」に相当する。

端子５１は、高電圧（たとえばＤＣ６００Ｖ）を受ける。端子５３は、低電圧（たとえば接地電圧）を受ける。端子５２は、半導体モジュール１００の出力端子に相当し、図示しない交流負荷に接続される。半導体モジュール１００の動作時には、半導体スイッチ素子１Ａ，１Ｂが相補的にオンおよびオフする。これにより端子５２の電圧が変化する。

ダイオード素子２Ａ，２Ｂは、それぞれ、半導体スイッチ素子１Ａ，１Ｂに逆並列接続される。すなわち、ダイオード素子２Ａのアノード電極が、半導体スイッチ素子１Ａのソース電極に接続される。ダイオード素子２Ａのカソード電極が、半導体スイッチ素子１Ａのドレイン電極に接続される。ダイオード素子２Ｂについても同様であり、上記の説明において、半導体スイッチ素子１Ａが半導体スイッチ素子１Ｂに入れ替えられる。

端子３５は、入力信号Ｖｉａを受ける。端子３４は、入力信号Ｖｉｂを受ける。端子３６は、電源電圧ＶＤＤ（たとえばＤＣ５Ｖ）を受ける。端子４６は、接地電圧に接続される。入力信号Ｖｉａ，Ｖｉｂの各々の電圧は、接地電圧を基準として変化する。

駆動ＩＣ４は、入力信号Ｖｉａから、駆動信号Ｖｏａを生成する。駆動信号Ｖｏａの電圧は、端子３３（図２参照）の電圧を基準として変化する。端子３３の電圧は端子５２の電圧と等しいことが好ましい。駆動信号Ｖｏａは、半導体スイッチ素子１Ａのゲート電極（図２に示すゲートパッド１１Ａ）に与えられる。

さらに、駆動ＩＣ４は、入力信号Ｖｉｂから、駆動信号Ｖｏｂを生成する。駆動信号Ｖｏｂの電圧は、端子４２（図２参照）の電圧を基準として変化する。端子４２の電圧は、端子４６の電圧（接地電圧）と等しい。さらに、端子４２の電圧は、端子５３の電圧に等しい。駆動信号Ｖｏｂは、半導体スイッチ素子１Ｂのゲート電極（図２に示すゲートパッド１１Ｂ）に与えられる。

半導体スイッチ素子１Ａ，１Ｂは、それぞれ、寄生容量６１Ａ，６１Ｂを有する。寄生容量６１Ａ，６１Ｂの各々は、対応する半導体スイッチのゲート−ドレイン間容量（Ｃｇｄ）である。半導体スイッチ素子のスイッチング動作時に、寄生容量６１Ａ，６１Ｂの各々が充電および放電を行なう。これにより、駆動信号Ｖｏａ，Ｖｏｂの各々に雑音電圧が重畳する。したがって端子５２の出力電圧に振動が生じやすくなる。

あるいは半導体モジュール１００に接続される外部回路（配線、回路部品、負荷を含む）のインダクタンスに起因して、端子５２の出力電圧に振動が生じる可能性がある。なお、出力電圧の振動の発生状況は、帰還容量（半導体スイッチ素子のゲート−ドレイン間容量）あるいは外部インピーダンスに応じて異なる。

図４は、半導体モジュール１００の出力電圧に振動が発生した状態を模式的に説明した電圧波形図である。図３および図４を参照して、電圧Ｖｏｕｔは、端子５２の電圧（半導体モジュール１００の出力電圧）を表す。

たとえば電圧Ｖｏｕｔの立下り時において、アンダーシュートが発生する。電圧Ｖｏｕｔは、０Ｖ付近で振動し、その後、０Ｖになる。あるいは、電圧Ｖｏｕｔの立上がり時において、オーバーシュートが発生する。電圧Ｖｏｕｔは、端子５１に与えられる電圧（たとえば６００Ｖ付近）で振動し、その後、端子５１に与えられる電圧に等しくなるように収束する。

たとえば、図３に示された回路を、個別部品を組み合わせて構成することが考えられる。このような構成であれば、半導体スイッチ素子１Ａ，１Ｂの入力インピーダンスを、抵抗等により調整することができる。適切な抵抗値を有する抵抗素子をチップ抵抗６Ａ，６Ｂ（ゲート抵抗）として選択することにより、端子５２からの出力電圧の振動を抑えることができる。

しかしながら図１および図２に示されるように、この実施の形態では、駆動ＩＣ４、チップ抵抗６Ａ，６Ｂ、半導体スイッチ素子１Ａ，１Ｂおよびダイオード素子２Ａ，２Ｂが１つの収容部材１０１に収容されて、半導体モジュール１００を構成する。駆動ＩＣ４のゲート駆動能力は予め決まっている。さらに、半導体モジュールの組立後にチップ抵抗６Ａ，６Ｂ（ゲート抵抗）の抵抗値を調整することはできない。

電圧振動が、半導体モジュール１００の使用条件（たとえば動作電圧、スイッチング速度等）に依存する場合には、半導体モジュール１００の用途（使用条件）ごとに、半導体モジュール１００を調整することが考えられる。具体的には、半導体モジュール１００の用途に応じて、駆動ＩＣ４あるいはチップ抵抗６Ａ，６Ｂを選択することが考えられる。

しかしながら、半導体モジュール１００の用途ごとに駆動ＩＣおよびチップ抵抗６Ａ，６Ｂの選択が必要となる。したがって、半導体モジュール１００の品種が多くなる。半導体モジュール１００の品種が多いほど、半導体モジュールを製造する側にとっては、品種の管理、および半導体モジュールを構成する部品の管理が煩雑になる。このことは半導体モジュール１００のコスト増の原因となる。

図２を参照して、実施の形態１によれば、半導体モジュール１００は、端子部３１Ｃ，４１Ｃを有する。端子部３１Ｃは、収容部材１０１の内部において信号配線部３１Ａ，３１Ｂに電気的に接続される。さらに、端子部３１Ｃは、収容部材１０１の内部から収容部材１０１の外部へと引出される。同じく、端子部４１Ｃは、収容部材１０１の内部において信号配線部４１Ａ，４１Ｂに電気的に接続される。さらに、端子部４１Ｃは、収容部材１０１の内部から収容部材１０１の外部へと引出される。

端子３１，４１（端子部３１Ｃ，４１Ｃ）の電圧を検出することによって、駆動ＩＣ４から半導体スイッチ素子１Ａ，１Ｂに供給される駆動信号を検出することができる。これにより、たとえば半導体モジュール１００の組立後の動作試験において、半導体スイッチ素子１Ａのゲート、あるいは半導体スイッチ素子１Ｂのゲートに雑音電圧が入力されているかどうかを判定することができる。

一方、半導体モジュール１００の動作試験において、駆動信号が異常である（たとえば大きな雑音電圧が重畳している）場合には、たとえば、その半導体モジュール１００を不良品と判定することができる。したがって、駆動信号が正常である半導体モジュール１００を製品として出荷することができる。製品として出荷された半導体モジュール１００では、出力電圧の振動が抑制されている。したがって、出力電圧を安定させることが可能な半導体モジュールを市場に供給することができる。

さらに実施の形態１によれば、チップ抵抗６Ａ，６Ｂにより、対応する半導体スイッチ素子のゲート電極に加わる駆動信号の変化を緩やかにするとともに、信号配線部３１Ｂ，４１Ｂのインピーダンスを高くして外部端子３１，４１に接続されたフィルタによるインピーダンスを調整することができる。これにより、駆動信号に含まれる雑音電圧を鈍らせることができる。したがって、半導体スイッチ素子のゲート−ドレイン間の発振を防止することができる。この結果、半導体モジュール１００の出力電圧の振動を抑制することができる。

さらに、図２に示されるように、実施の形態１によれば、端子３１の信号配線部３１Ａ，３１Ｂは、端子３３（ソース配線部）よりも半導体スイッチ素子１Ａの近くに配置される。同じく、端子４１の信号配線部４１Ａ，４１Ｂは、端子４３（ソース配線部）よりも半導体スイッチ素子１Ｂの近くに配置される。

上記構成によれば、信号配線部と、対応する半導体スイッチ素子のゲート電極とを接続するワイヤを短くすることができる。具体的には、ワイヤ７Ａ，７Ｂを短くすることができる。ワイヤ７Ａ，７Ｂが短いことにより、信号配線部と、対応する半導体スイッチ素子のゲート電極との間のインダクタンス成分を小さくすることができる。これにより、駆動信号に重畳する雑音電圧を小さくすることができる。

実施の形態１によれば、半導体スイッチ素子１Ａ，１Ｂの各々は、炭化珪素半導体素子である。したがって半導体モジュールを高いスイッチング速度で動作させることができる。一方で、出力電圧の振動がより顕著となり得る。実施の形態１によれば、半導体モジュールを高いスイッチング速度で動作させても、出力電圧を安定させることができる。

＜実施の形態２＞
図５は、実施の形態２に係る半導体モジュールの構成を示した回路図である。図３および図５を参照して、実施の形態２に係る半導体モジュールは、フィルタ７０Ａ，７０Ｂが追加される点で、実施の形態１に係る半導体モジュールと異なる。

実施の形態２に係る半導体モジュール１００において、フィルタ７０Ａ，７０Ｂ以外の部分の構成は、図１および図２に示された構成と同じである。したがって、図２および図５を参照しながら、実施の形態２に係る半導体モジュール１００を説明する。

フィルタ７０Ａは、収容部材１０１の外部において、端子３１（端子部３１Ｃ）と端子５２との間に電気的に接続される。フィルタ７０Ｂは、収容部材１０１の外部において、端子４１（端子部４１Ｃ）と端子５３との間に電気的に接続される。なお、端子部３１Ｃ，４１Ｃは、それぞれ、端子３１，４１の一部であるので、以下においては、端子部３１Ｃ，４１Ｃを、それぞれ「端子３１」、「端子４１」と表わす。

フィルタ７０Ａは、半導体スイッチ素子１Ａのゲートに入力される駆動信号に重畳される雑音電圧を取り除く機能を有する。フィルタ７０Ｂは、半導体スイッチ素子１Ｂのゲートに入力される駆動信号に重畳される雑音電圧を取り除く機能を有する。したがって、実施の形態２によれば、半導体モジュール１００の出力電圧の振動を抑えることができる。

フィルタ７０Ａは、端子３１と、半導体スイッチ素子１Ａのソースパッド１２Ａとの間に電気的に接続されていればよい。同じく、フィルタ７０Ｂは、端子４１と、半導体スイッチ素子１Ｂのソースパッド１２Ｂとの間に電気的に接続されていればよい。端子５２と端子３３とが電気的に接続されている場合、フィルタ７０Ａは、端子５２に代えて端子３３に電気的に接続されてもよい。端子５３と端子４２とが電気的に接続されている場合、フィルタ７０Ｂは、端子５３に代えて端子４２に電気的に接続されてもよい。以後に説明される構成においても同様である。

図６は、図５に示したフィルタ７０Ａ，７０Ｂの具体的な構成の一例を示した図である。図６を参照して、フィルタ７０Ａ，７０Ｂは、それぞれ、コンデンサ７１Ａ，７１Ｂにより構成される。コンデンサ７１Ａは、端子３１と、端子５２との間に接続される。コンデンサ７１Ｂは、端子４１と、端子５３との間に接続される。半導体スイッチ素子１Ａ，１Ｂのスイッチング速度を、コンデンサ７１Ａ，７１Ｂによって調整することができる。したがって、出力電圧の振動を抑制することができる。

図７は、図５に示したフィルタ７０Ａ，７０Ｂの具体的な構成の他の例を示した図である。図７を参照して、フィルタ７０Ａは、コンデンサ７１Ａおよび抵抗素子７２Ａ（第２の抵抗素子）を含む。コンデンサ７１Ａおよび抵抗素子７２Ａは、端子３１と端子５２との間に電気的に直列に接続される。

同様に、フィルタ７０Ｂは、コンデンサ７１Ｂおよび抵抗素子７２Ｂ（第２の抵抗素子）を含む。コンデンサ７１Ｂおよび抵抗素子７２Ｂは、端子４１と端子５３との間に電気的に直列に接続される。

抵抗素子６Ａ、コンデンサ７１Ａ、および抵抗素子７２Ａは、ラグリードフィルタを構成する。同じく、抵抗素子６Ｂ、コンデンサ７１Ｂ、および抵抗素子７２Ｂは、ラグリードフィルタを構成する。

図８は、半導体スイッチ素子１Ａの動作への帰還容量（ゲート−ドレイン間容量）の影響を説明するための図である。図８を参照して、端子５１に接続された配線は、インダクタンス成分６２を有する。半導体スイッチ素子１Ａの動作時に、インダクタンス成分６２および寄生容量６１Ａを介してゲートに電流（帰還信号）が流入する。

帰還信号の位相は、駆動信号の位相に対して遅れている。しかし帰還信号の位相の遅れが大きくなると、帰還信号の位相が、駆動信号の位相とほぼ同じになる（駆動信号の位相に対する、帰還信号の位相のずれが、３６０°の整数倍に近づく）可能性がある。この場合、半導体スイッチ素子１Ａに正帰還が生じるので、半導体スイッチ素子１Ａが発振する。したがって、半導体モジュール１００の出力電圧に振動が生じる。特に、半導体スイッチ素子１Ａの制御電極にコンデンサのみを接続した場合、位相遅れが大きくなることがある。なお、半導体スイッチ素子１Ｂにも同様の現象が生じる可能性がある。

図９は、図８に示した構成による効果を模式的に説明した電圧波形図である。図９を参照して曲線ＣＶ１は、半導体モジュール１００の出力電圧の振動を表す。曲線ＣＶ２は、コンデンサ７１Ａ，７１Ｂのみをそれぞれ端子３１，４１に接続したときの半導体モジュール１００の出力電圧を示す。チップ抵抗６Ａ，６Ｂ（ゲート抵抗）およびコンデンサ７１Ａ，７１Ｂによって、電圧の振動の周期を長くすることができる。しかし、半導体スイッチ素子１Ａ，１Ｂの帰還信号の位相を遅らせることで半導体スイッチ素子１Ａ，１Ｂが発振状態になる場合がある。あるいは、電圧の振動を大幅に抑えることが難しい場合がある。

曲線ＣＶ３は、ラグリードフィルタを備えた半導体モジュール１００の出力電圧の波形を示す。ラグリードフィルタは、半導体スイッチ素子１Ａ，１Ｂの帰還信号の位相遅延を最小限に留めることにより発振を防止し、電圧の振動の周期を長くすることなく、電圧の振動を大幅に抑えることができる。したがって図７に示された構成によれば、半導体モジュール１００の高速でのスイッチングを実現することができる。

以上のように実施の形態２によれば、フィルタによって、半導体モジュールの出力電圧をより安定させることができる。

なお、上記の各実施の形態において、半導体モジュールに含まれる半導体スイッチ素子の数は２である。しかし、半導体モジュールに含まれる半導体スイッチ素子の数は２に限定されない。たとえば単相インバータの場合、２つのアーム（直列に接続された２つの半導体スイッチ）が必要である。したがって、半導体モジュールは、４つの半導体スイッチを含んでもよい。三相インバータの場合、３つのアームが必要である。したがって、半導体モジュールは、６つの半導体スイッチを含んでもよい。あるいは、半導体モジュールに含まれる半導体スイッチ素子の数は１であってもよい。

上記の各実施の形態において、端子３３，４１の端子部（３１Ｃ，４１Ｃ）は、対応の信号配線部（３１Ｂ，４１Ｂ）と一体的に形成されている。これにより、端子部と信号配線部とが電気的に接続される。しかしながら、このように限定されない。たとえば信号配線部と端子部とが分離されるとともに、ワイヤ等によって、信号配線部と端子部とが電気的に接続されてもよい。

さらに、チップ抵抗６Ａは、信号配線部の途中に設けられるよう限定されない。たとえば、チップ抵抗６Ａの一方端が駆動ＩＣ４の端子Ｔ１５に直接接続されて、チップ抵抗６Ａの他方端が信号配線部３１Ａの一方端に接続されてもよい。この場合、信号配線部３１Ａ，３１Ｂおよび端子部３１Ｃを一体化することができる。また、チップ抵抗６Ａは、単なる抵抗素子ではなく抵抗素子とダイオードとの並列回路であってもよい。抵抗素子に並列に接続されたダイオードの抵抗が順方向と逆方向とでは異なることを利用することにより、スイッチオン時とスイッチオフ時とで制御信号の変化を独立に設定する自由度を増すことができる。これにより高速スイッチ動作と、動作の安定とを両立させることが容易になる。チップ抵抗６Ｂについても同様である。

また、半導体スイッチ素子は、ＭＯＳＦＥＴに限定されない。たとえば半導体スイッチ素子がバイポーラトランジスタ、あるいはＩＧＢＴ（Insulated Gate Bipolar Transistor）でもよい。たとえば半導体スイッチ素子がｎｐｎバイポーラトランジスタの場合、上記の説明における「ドレイン」、「ゲート」、および「ソース」を「コレクタ」、「ベース」、および「エミッタ」にそれぞれ置き換えることができる。半導体スイッチ素子がｎ型ＩＧＢＴの場合、上記の説明における「ドレイン」および「ソース」を「コレクタ」および「エミッタ」にそれぞれ置き換えることができる。

さらに、上記の各実施の形態では、ｎ型の半導体スイッチ素子（ｎチャネルＭＯＳＦＥＴ）が適用される。しかし、ｎ型の半導体スイッチ素子に代えてｐ型の半導体スイッチ素子を適用してもよい。

今回開示された実施の形態は例示であって、上記内容のみに制限されるものではない。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１Ａ，１Ｂ 半導体スイッチ素子
２Ａ，２Ｂ ダイオード素子
３Ａ，３Ｂ ダイパッド
４ 駆動ＩＣ
６Ａ，６Ｂ チップ抵抗
７Ａ，７Ｂ，８Ａ，８Ｂ，９Ａ，９Ｂ，１０Ａ，１０Ｂ，１０Ｃ ワイヤ
１１Ａ，１１Ｂ ゲートパッド
１２Ａ，１２Ｂ ソースパッド
２１Ａ，２１Ｂ アノード電極
３１〜３６，４１〜４６，５１〜５３，Ｔ１〜Ｔ１６ 端子
３１Ａ，３１Ｂ，４１Ａ，４１Ｂ 信号配線部
３１Ｃ，４１Ｃ 端子部
６１Ａ，６１Ｂ 寄生容量
６２ インダクタンス成分
７０Ａ，７０Ｂ フィルタ
７１Ａ，７１Ｂ コンデンサ
７２Ａ，７２Ｂ 抵抗素子
１００ 半導体モジュール
１０１ 収容部材
ＣＶ１，ＣＶ２，ＣＶ３ 曲線。

Claims (6)

1. 制御電極を有する半導体スイッチ素子と、
   前記半導体スイッチ素子の前記制御電極に、前記半導体スイッチ素子を駆動するための駆動信号を与える駆動回路と、
   前記半導体スイッチ素子および前記駆動回路を収容する収容部材と、
   前記収容部材の内部から前記収容部材の外部に引出される外部端子とを備え、
   前記外部端子は、
   前記収容部材の内部に配置されて、前記駆動回路から出力された前記駆動信号を前記半導体スイッチ素子の前記制御電極に伝達する信号配線部と、
   前記収容部材の内部において前記信号配線部に電気的に接続されるとともに、前記収容部材の内部から前記収容部材の外部へと引出される端子部とを含む、半導体モジュール。
2. 前記半導体モジュールは、
   前記収容部材の内部に配置されて、前記駆動回路と、前記半導体スイッチ素子の前記制御電極との間に、前記信号配線部に電気的に直列に接続される第１の抵抗素子をさらに備える、請求項１に記載の半導体モジュール。
3. 前記半導体スイッチ素子は、ソース電極をさらに有し、
   前記半導体モジュールは、
   前記収容部材の内部に配置されて、前記半導体スイッチ素子の前記ソース電極に電気的に接続されるソース配線部と、
   前記収容部材の内部に配置されて、前記信号配線部と、前記半導体スイッチ素子の前記制御電極とを電気的に接続するワイヤとをさらに備え、
   前記信号配線部は、前記ソース配線部よりも前記半導体スイッチ素子の近くに配置される、請求項１または請求項２に記載の半導体モジュール。
4. 前記半導体モジュールは、
   前記端子部に電気的に接続されるコンデンサをさらに備える、請求項１〜請求項３のいずれか１項に記載の半導体モジュール。
5. 前記半導体モジュールは、
   前記端子部に、前記コンデンサと電気的に直列に接続される第２の抵抗素子をさらに備える、請求項４に記載の半導体モジュール。
6. 前記半導体スイッチ素子は、炭化珪素半導体素子である、請求項１〜請求項５のいずれか１項に記載の半導体モジュール。

Images