JP2005088574A - 液体噴射データのデータ転送装置、液体噴射装置 - Google Patents

Abstract

【課題】 圧縮データの高速な展開処理と、液体噴射ヘッドへの高速なデータ転送とを実現し、液体噴射装置の液体噴射実行速度を従来と比較して飛躍的に高速化する。
【解決手段】 デコード回路２８にて展開された記録データは、１クロック毎に１ワードずつラインバッファ２８１のＡ面に格納されていき、Ａ面には、８ワード（Ｄ０〜Ｄ７）まで格納された後、展開した記録データを格納する面がＡ面からＢ面へ切り換えられ、同時に展開後の記録データをローカルメモリ２９へＤＭＡ転送する面がＢ面からＡ面へ切り換えられる。デコード回路２８にて展開された記録データは、ラインバッファ２８１のＢ面に格納されていき、Ｂ面には、８ワード（Ｄ８〜Ｄ１５）まで格納されるのと平行して、Ａ面に格納されている展開後の記録データ（Ｄ０〜Ｄ７）がローカルメモリ２９へＤＭＡ転送される。
【選択図】 図９

Description

本願発明は、液体噴射ヘッドからインク等の液体を被噴射媒体へ噴射する液体噴射装置に入力された液体噴射データを液体噴射ヘッドへ転送するための液体噴射データのデータ転送装置、及び該液体噴射データのデータ転送装置を備えた液体噴射装置に関する。
ここで、液体噴射装置とは、記録ヘッドから記録紙等の被記録材へインクを噴射して被記録材への記録を実行するインクジェット式記録装置、複写機及びファクシミリ等の記録装置に限らず、インクに代えて特定の用途に対応する液体を前述した記録ヘッドに相当する液体噴射ヘッドから、被記録材に相当する被噴射材に噴射して、液体を被噴射材に付着させる装置を含む意味で用いる。また、液体噴射ヘッドとしては、前述した記録ヘッド以外に、液晶ディスプレイ等のカラーフィルタ製造に用いられる色材噴射ヘッド、有機ＥＬディスプレイや面発光ディスプレイ（ＦＥＤ）等の電極形成に用いられる電極材（導電ペースト）噴射ヘッド、バイオチップ製造に用いられる生体有機物噴射ヘッド、精密ピペットとしての試料を噴射する試料噴射ヘッド等が挙げられる。

液体噴射装置としてのいわゆるインクジェット式記録装置は、記録ヘッドから記録紙等にインクを噴射して画像データ等を記録する。ライン展開可能にデータ圧縮されている画像データ等をライン展開してビットマップイメージに展開し、展開したビットマップイメージを記録紙の記録面に形成する如く記録ヘッドのヘッド面に配設されている多数のノズルアレイから複数色のインク滴を噴射する。複数色のインク滴を記録面に噴射して多数のインクドットを形成することによって記録紙上に画像を形成する。尚、ライン展開可能な圧縮データとは、例えば一般的に広く知られているランレングス圧縮方式等による圧縮データであり、バイト単位で順次展開可能な圧縮方式による圧縮データのことである。

一般的にこのようなインクジェット式記録装置は、パーソナルコンピュータ等の外部装置からライン展開可能にデータ圧縮されている画像データを入力し、入力した圧縮データをライン展開（解凍）し、展開したビットマップイメージに必要なデータ処理を行った後にそのデータを記録ヘッドのレジスタへ転送するデータ転送装置を備えている。従来の一般的なデータ転送装置は、例えば、図１３に示すような構成を成している。

データ転送装置１０は、データ転送経路としてシステムバスＳＢを備えている。システムバスＳＢには、マイクロプロセッサ（ＭＰＵ）１１、ＲＡＭ１２、及びヘッド制御部１３がデータ転送可能に接続されており、ヘッド制御部１３に記録ヘッド６２が接続されている。図示していないパーソナルコンピュータやデジタルカメラ等の情報処理装置からデータ転送される圧縮された記録データは、システムバスＳＢを介してＲＡＭ１２へ格納される。

ＲＡＭ１２の圧縮データ格納エリアに格納されている圧縮された記録データは、システムバスＳＢ経由でマイクロプロセッサ１１へ１バイトずつ順次データ転送され（符号Ａで示した経路）、プログラムによる圧縮データの解凍手順によって１バイトずつ順次解凍された後、再びＲＡＭ１２へシステムバスＳＢ経由で１バイトずつデータ転送されて（符号Ｂで示した経路）、ＲＡＭ１２の所望のビットマップイメージエリアに格納される。ＲＡＭ１２のビットマップイメージエリア内に展開データが全て格納された時点で、ビットマップイメージエリア内の展開データがシステムバスＳＢ経由でヘッド制御部１３内部のレジスタ（図示せず）に１バイトずつデータ転送され（符号Ｃで示した経路）、そのビットマップイメージに基づいて記録ヘッド６２の各ノズルアレイから記録紙へインクが噴射される。

また、データ転送処理を高速化する従来技術の一例としては、システムバスとローカルバスとの２つの独立したバスを設け、システムバスとローカルバスとの間に２つのバスコントローラを配置したものが公知である。データ転送装置において、一方のバスコントローラがシステムバス側に接続されているメインメモリにアクセスしている間、他方のバスコントローラがローカルバス側に接続されているローカルメモリをアクセスする並列処理を行うことによって、データ転送処理を高速化するものである（例えば、特許文献１参照）。

特許第３２５１０５３号公報

図１３に示したような構成を成す従来の液体噴射装置のデータ転送装置１０において、液体噴射実行速度を向上させるためには、つまり、インクジェット式記録装置において、記録速度をより高速にするためには、以下のような課題が障壁となってしまう。

まず、圧縮された記録データをプログラムによって１バイトずつソフトウェア展開（解凍）していくので、大量の圧縮データを高速に処理することができない。仮に高速なクロックで動作可能な処理能力の高いマイクロプロセッサ１１を用いれば高速化することができるが、そのような高価なマイクロプロセッサ１１を実装するとデータ転送装置１０のコストが大幅に高くなってしまうという問題が生じる。

また、ＲＡＭ１２へのデータ転送及びＲＡＭ１２からのデータ転送が全てマイクロプロセッサ１１を介して行われるので、マイクロプロセッサ１１が他のデータ処理や演算等を実行している間、例えば、マイクロプロセッサ１１がＲＡＭ１２へプログラム等をフェッチしている間、データ転送が待たされてしまう場合があり、それによって、データ転送遅延が生じてしまうので、高速なデータ転送ができなかった。

さらに、システムバスＳＢを介してマイクロプロセッサ１１からＲＡＭ１２へのアクセス経路と、ＲＡＭ１２から記録ヘッド６２へのデータ転送経路とが共用になっているので、マイクロプロセッサ１１がＲＡＭ１２にアクセスしている間はシステムバスＳＢが占有されてしまい、その間ＲＡＭ１２から記録ヘッド６２へのデータ転送を行うことができなくなってしまう。そのため、それによって、記録ヘッド６２へのデータ転送遅延が生じてしまい、データ転送レートを高速化することができなかった。

また、前述した特許文献１に開示されている従来技術においては、やはり、圧縮された記録データをプログラムによって１バイトずつソフトウェア展開（解凍）していくことになるので、大量の圧縮データを高速に展開処理することができない。したがって、情報処理装置からデータ転送される圧縮された記録データを展開して記録ヘッドへデータ転送して記録を実行する記録装置等の液体噴射装置においては、データ転送処理を高速に行うことが可能な構成であっても圧縮データを展開する処理が依然として遅いために液体噴射実行速度を向上させることができないことになってしまう。

本願発明は、このような状況に鑑み成されたものであり、その課題は、圧縮データの高速な展開処理と、液体噴射ヘッドへの高速なデータ転送とを実現し、液体噴射装置の液体噴射実行速度を従来と比較して飛躍的に高速化することにある。

上記課題を達成するため、本願発明の第１の態様は、ライン展開可能に圧縮された液体噴射データをハードウェア展開可能なデコード回路と、前記デコード回路にて展開した液体噴射データがワード単位で格納されるラインバッファと、外部からライン展開可能に圧縮された液体噴射データを前記デコード回路へデータ転送する圧縮データ入力手段とを有するデコードユニットを備えた液体噴射データのデータ転送装置であって、前記デコードユニットは、前記ラインバッファが所定のワード数の展開データを格納可能なバッファ領域を２面有し、一面側に前記デコード回路にて展開した液体噴射データが順次格納され、所定のワード数の展開データが蓄積された時点で他面側に前記デコード回路にて展開した液体噴射データが引き続き順次格納される構成を成しており、一面側に前記デコード回路にて展開した液体噴射データが１ワードずつ格納されている間、同時に他面側に展開済みの液体噴射データが前記外部メモリへ１ワードずつデータ転送される構成を有している、ことを特徴とした液体噴射データのデータ転送装置である。

デコード回路にて展開（デコード）した液体噴射データをワード単位で格納するラインバッファは、所定のワード数のバッファ領域を２面有する構成となっている。ここで、一面側とは、２面のバッファ領域のいずれか一方の面を意味しており、他面側とは、２面のバッファ領域の前記一面側と異なる面を意味しており、以下同様である。バッファ領域の一面側に展開後の液体噴射データが順次格納され、一面側に所定ワード数の液体噴射データが格納された時点で、展開後の液体噴射データを格納するバッファ領域が一面側から他面側へ切り換わり、引き続き他面側に連続して展開後のデータが格納されていく。そして、他面側に所定ワード数の液体噴射データが格納された時点で、展開後の液体噴射データを格納するバッファ領域が他面側から再び一面側へ切り換わり、引き続き一面側に連続して展開後の液体噴射データが格納されていく。このように、２面のバッファ領域を有するラインバッファに対して、所定のワード数毎にデータを格納する面が交互に切り換えられてデコード回路で展開した液体噴射データが格納されていく。したがって、ライン展開可能に圧縮された液体噴射データをデコード回路にて展開する処理を無制限に連続して実行することが可能になる。

また、ラインバッファに格納された液体噴射データは、デコード回路で展開された液体噴射データが１ワードずつ一面側に格納されている間、同時進行で他面側に格納されている展開後の液体噴射データが外部メモリへ１ワードずつデータ転送される。つまり、一面側を展開後の液体噴射データのデータ格納面、他面側を液体噴射データのデータ転送面として、データ格納面への展開後の液体噴射データの格納と、データ転送面に格納されている液体噴射データのデータ転送とが１ワードずつ同時進行していくことになる。したがって、理想的には、デコード回路で展開された液体噴射データがデータ格納面に所定のワード数格納された時点で、データ転送面に所定のワード数格納されていた液体噴射データのデータ転送が全て終了することになる。そして、その時点で、空になった展開後の液体噴射データのデータ格納面だった面は、液体噴射データのデータ転送面となり、液体噴射データのデータ転送面だった面は、展開後の液体噴射データのデータ格納面となって、再びラインバッファへの展開後の液体噴射データの格納と、ラインバッファに格納された液体噴射データの外部メモリへのデータ転送とが１ワードずつ同時進行していく。

したがって、ライン展開可能に圧縮された液体噴射データを展開する処理と、展開した液体噴射データを外部メモリへデータ転送する処理とを同時進行で連続して並列処理することが可能になるので、ライン展開可能に圧縮された液体噴射データを展開し、外部メモリへデータ転送する処理を極めて効率よく実行することができる。そして、理想的には、２面のバッファ領域の切換時におけるロスを０とすることで、ライン展開可能に圧縮された液体噴射データを展開して外部メモリへデータ転送する処理を途切れることなく連続して実行し続けることが可能になる。

これにより、本願発明の第１の態様に示した液体噴射データのデータ転送装置によれば、ライン展開可能に圧縮された液体噴射データを展開し、外部メモリへデータ転送する処理を極めて効率よく実行することができるので、液体噴射装置において、圧縮データの高速な展開処理と、液体噴射ヘッドへの高速なデータ転送とを実現することができ、液体噴射装置の液体噴射実行速度を従来と比較して飛躍的に高速化することができるという作用効果が得られる。

本願発明の第２の態様は、前述した第１の態様において、前記デコードユニットは、前記ラインバッファに展開済みの液体噴射データを前記外部メモリへ１ワードずつＤＭＡ転送する手段を有し、１ワードの展開データを前記ラインバッファの一面側に順次格納する動作と、他面側に展開済みの液体噴射データを前記外部メモリへ１ワードずつＤＭＡ転送する動作とが動作クロックに同期して１クロック毎に同時に実行される構成を有している、ことを特徴とした液体噴射データのデータ転送装置である。

ラインバッファに格納された液体噴射データの外部メモリへのデータ転送をＤＭＡ転送によって実行することによって、デコードユニット内のラインバッファに格納されている展開後の液体噴射データを１クロックで高速にデータ転送することができるようになる。ＤＭＡ（Ｄｉｒｅｃｔ・Ｍｅｍｏｒｙ・Ａｃｃｅｓｓ）転送とは、転送元及び転送先アドレスや転送数を所定のレジスタに設定すると、後はマイクロプロセッサを介することなくハードウェアにて高速にデータ転送を行うことができる公知の転送方式である。それによって、展開後の液体噴射データを外部メモリへデータ転送する処理と同時進行で実行されるデコード回路によるデコード処理を高速に実行することが可能になるので、高速な圧縮データの展開処理が可能なデコード回路によるデータ展開処理性能を最大限に生かすことが可能になる。つまり、１ワードの展開後の液体噴射データを１クロックで外部メモリへデータ転送できるので、デコード回路で展開した展開後の液体噴射データをラインバッファへ１クロックで１ワードずつ格納していくことが可能になる。したがって、１ワードの展開データをラインバッファの一面側に順次格納する動作と、他面側に展開済みの液体噴射データを外部メモリへ１ワードずつＤＭＡ転送する動作とを１クロックで同時に実行することができ、１クロック毎に１ワードずつ圧縮された液体噴射データを展開して外部メモリにデータ転送する処理を実行することが可能になる。

本願発明の第３の態様は、前述した第２の態様において、前記デコードユニットは、前記ラインバッファの前記デコードユニット回路にて展開した液体噴射データを格納するバッファ領域面と、格納されている展開済みの液体噴射データを前記外部メモリへＤＭＡ転送するバッファ領域面とを１クロックで切り換えるバッファ領域面切換手段を有している、ことを特徴とした液体噴射データのデータ転送装置である。

前述したように、理想的には、デコード回路で展開された液体噴射データが一面側に所定のワード数格納された時点で、他面側に所定のワード数格納されていた液体噴射データのデータ転送が全て終了する。そして、展開後の液体噴射データのデータ格納面だった面は、液体噴射データのデータ転送面となり、液体噴射データのデータ転送面だった面は、展開後の液体噴射データのデータ格納面となる。つまり、デコード回路で展開された液体噴射データが一面側に所定のワード数格納され、他面側に所定のワード数格納されていた液体噴射データのデータ転送が全て終了した時点でラインバッファの２つのバッファ領域面を切り換える必要がある。その際、１クロックでバッファ領域面を切り換えることによって、バッファ領域面の切換によって生じるデータ転送遅延を最小限にすることができる。

本願発明の第４の態様は、前述した第２の態様又は第３の態様において、前記デコードユニットは、一面側に所定のワード数の液体噴射データを展開した時点で、他面側に展開済みの液体噴射データが所定のワード数分だけ前記外部メモリへＤＭＡ転送されたことを１クロックで確認するデータ転送確認手段を有している、ことを特徴とした液体噴射データのデータ転送装置である。

前述したように、理想的には、デコード回路で展開された液体噴射データが一面側に所定のワード数格納された時点で、他面側に所定のワード数格納されていた液体噴射データのデータ転送が全て終了する。しかし、外部メモリへのアクセス待ち等の様々な要因によって、デコード回路で展開された液体噴射データが一面側に所定のワード数格納された時点で、他面側に所定のワード数格納されていた液体噴射データのデータ転送が全て終了していない可能性もある。そこで、デコード回路で展開された液体噴射データが一面側に所定のワード数格納された時点で、他面側に格納されていた所定のワード数の液体噴射データが所定のワード数分だけＤＭＡ転送されたことを確認する。それによって、既にラインバッファに格納されている展開後の記録データが外部メモリへＤＭＡ転送される前に他の記録データによって上書きされてしまうことを確実に防止することができる。

本願発明の第５の態様は、前述した第１の態様〜第４の態様のいずれかに記載の液体噴射データのデータ転送装置を備えた液体噴射装置である。
本願発明の第５の態様に示した液体噴射装置によれば、液体噴射装置において、前述した第１の態様〜第４の態様のいずれかに記載の発明による作用効果を得ることができる。

以下、本願発明の一実施の形態を図面に基づいて説明する。
まず、本願発明に係る「液体噴射装置」としてのインクジェット式記録装置の概略構成について説明する。図１は、本願発明に係るインクジェット式記録装置の概略の平面図であり、図２はその側面図である。

インクジェット式記録装置５０には、記録紙Ｐに記録を実行する記録手段として、キャリッジガイド軸５１に軸支され、主走査方向Ｘに移動するキャリッジ６１が設けられている。キャリッジ６１には、記録紙Ｐにインクを噴射して記録を行う「液体噴射ヘッド」としての記録ヘッド６２が搭載されている。記録ヘッド６２と対向して、記録ヘッド６２のヘッド面と記録紙Ｐとのギャップを規定するプラテン５２が設けられている。そして、キャリッジ６１とプラテン５２の間に記録紙Ｐを副走査方向Ｙに所定の搬送量で搬送する動作と、記録ヘッド６２を主走査方向Ｘに一往復させる間に記録ヘッド６２から記録紙Ｐにインクを噴射する動作とを交互に繰り返すことによって記録紙Ｐに記録が行われる。

給紙トレイ５７は、例えば普通紙やフォト紙等の記録紙Ｐを給紙可能な構成となっており、記録紙Ｐを自動給紙する給紙手段としてのＡＳＦ（オート・シート・フィーダー）が設けられている。ＡＳＦは、給紙トレイ５７に設けられた２つの給紙ローラ５７ｂ及び図示してない分離パッドを有する自動給紙機構である。この２つの給紙ローラ５７ｂの１つは、給紙トレイ５７の一方側に配置され、もう１つの給紙ローラ５７ｂは、記録紙ガイド５７ａに取り付けられており、記録紙ガイド５７ａは、記録紙Ｐの幅に合わせて幅方向に摺動可能に給紙トレイ５７に設けられている。そして、給紙ローラ５７ｂの回転駆動力と、分離パッドの摩擦抵抗により、給紙トレイ５７に置かれた複数の記録紙Ｐを給紙する際に、複数の記録紙Ｐが一度に給紙されることなく１枚ずつ正確に自動給紙される。

記録紙Ｐを副走査方向Ｙに搬送する記録紙搬送手段として、搬送駆動ローラ５３と搬送従動ローラ５４が設けられている。搬送駆動ローラ５３は、ステッピング・モータ等の回転駆動力により回転制御され、搬送駆動ローラ５３の回転により、記録紙Ｐは副走査方向Ｙに搬送される。搬送従動ローラ５４は、複数設けられており、それぞれ個々に搬送駆動ローラ５３に付勢され、記録紙Ｐが搬送駆動ローラ５３の回転により搬送される際に、記録紙Ｐに接しながら記録紙Ｐの搬送に従動して回転する。搬送駆動ローラ５３の表面には、高摩擦抵抗を有する皮膜が施されている。搬送従動ローラ５４によって、搬送駆動ローラ５３の表面に押しつけられた記録紙Ｐは、その表面の摩擦抵抗によって搬送駆動ローラ５３の表面に密着し、搬送駆動ローラ５３の回転によって副走査方向に搬送される。

また、給紙ローラ５７ｂと搬送駆動ローラ５３との間には、従来技術において公知の技術による紙検出器６３が配設されている。紙検出器６３は、立位姿勢への自己復帰習性が付与され、かつ記録紙搬送方向にのみ回動し得るよう記録紙Ｐの搬送経路内に突出する状態で枢支されたレバーを有し、このレバーの先端が記録紙Ｐに押されることでレバーが回動し、それによって記録紙Ｐが検出される構成を成す検出器である。紙検出器６３は、給紙ローラ５７ｂより給紙された記録紙Ｐの始端位置、及び終端位置を検出し、その検出位置に合わせて記録領域が決定され、記録が実行される。

一方、記録された記録紙Ｐを排紙する手段として、排紙駆動ローラ５５と排紙従動ローラ５６が設けられている。排紙駆動ローラ５５は、ステッピング・モータ等の回転駆動力により回転制御され、排紙駆動ローラ５５の回転により、記録紙Ｐは副走査方向Ｙに排紙される。排紙従動ローラ５６は、周囲に複数の歯を有し、各歯の先端が記録紙Ｐの記録面に点接触するように鋭角的に尖っている歯付きローラになっている。複数の排紙従動ローラ５６は、それぞれ個々に排紙駆動ローラ５５に付勢され、記録紙Ｐが排紙駆動ローラ５５の回転により排紙される際に記録紙Ｐに接して記録紙Ｐの排紙に従動して回転する。

そして、給紙ローラ５７ｂや搬送駆動ローラ５３、及び排紙駆動ローラ５５を回転駆動する図示していない回転駆動用モータ、並びにキャリッジ６１を主走査方向に駆動する図示していないキャリッジ駆動用モータは、記録制御部１００により駆動制御される。また、記録ヘッド６２も同様に、記録制御部１００により制御されて記録紙Ｐの表面にインクを噴射する。

図３は、本願発明に係るインクジェット記録装置５０の概略のブロック図である。
インクジェット式記録装置５０は、各種記録処理の制御を実行する記録制御部１００を備えている。記録制御部１００は、システムバスＳＢとローカルバスＬＢとの２系統の独立したバスを備えている。システムバスＳＢには、ＭＰＵ（マイクロプロセッサ）２４、ＲＯＭ２１、ＲＡＭ２２、不揮発性記憶媒体２３、Ｉ／Ｏ２５、及びデコード回路２８がデータ転送可能に接続されている。ＭＰＵ２４では各種処理の演算処理が行われる。ＲＯＭ２１には、ＭＰＵ２４の演算処理に必要なソフトウェア・プログラム及びデータがあらかじめ記憶されている。ＲＡＭ２２は、ソフトウェア・プログラムの一時的な記憶領域、ＭＰＵ２４の作業領域等として使用される。また、フラッシュメモリ等の不揮発性記憶媒体２３には、ＭＰＵ２４における演算処理結果の所定のデータが格納され、インクジェット記録装置５０の電源断の間においても該データを保持する構成となっている。

さらに、記録制御部１００は、外部装置とのインターフェース機能を有するインターフェース部２７を介して、パーソナルコンピュータ等の情報処理装置２００と接続され、その情報処理装置２００との間において、各種情報やデータの入出力が可能な構成となっている。そして、Ｉ／Ｏ２５は、ＭＰＵ２４における演算処理結果に基づいて、入出力部２６を介して各種モータ制御部３１に対して出力制御を行い、かつ各種センサー３２からの入力情報等を入力する。各種モータ制御部３１は、インクジェット式記録装置５０の各種モータを駆動制御する駆動制御回路であり、記録制御部１００によって制御される。また、各種センサー３２は、インクジェット記録装置５０の各種状態情報を検出し、入出力部２６を介してＩ／Ｏ２５に出力する。

記録実行時には、情報処理装置２００がホスト側となり、情報処理装置２００からライン展開可能に圧縮された記録データ（以下、圧縮記録データとする）を含む記録制御データ（液体噴射制御データ）が出力され、インクジェット式記録装置５０は、インターフェース部２７から記録制御データを入力する。デコード回路２８は、圧縮記録データをハードウェア展開した後、展開後の記録データをラインバッファ２８１へ格納する。ラインバッファ２８１に格納された展開後の記録データは、所定バイト数のデータ毎にローカルバスＬＢを介してローカルメモリ２９へ格納された後、ローカルバスＬＢを介してヘッド制御部３３内部のレジスタから記録ヘッド６２へ転送される。ヘッド制御部３３は、記録ヘッド６２に対して制御を行い、記録ヘッド６２のヘッド面に多数配設されたノズルアレイから各色のインクを記録紙Ｐの記録面に噴射する。

図４は、本願発明に係る「液体噴射データのデータ転送装置」としてのデータ転送装置の構成を示したブロック図である。図５は、データ転送装置における記録データの流れを模式的に示したタイミングチャートである。

データ転送装置１０は、ＡＳＩＣ（特定用途向け集積回路）４を備えており、ＡＳＩＣ４は、前述したインターフェース部２７、前述したヘッド制御部３３、受信バッファ部４２、及び「デコードユニット」としてのＤＥＣＵ４１を内蔵している。ＤＥＣＵ４１は、前述したデコード回路２８、ラインバッファ２８１、及び「ＤＭＡ転送手段」を内蔵している（詳細は後述する）。また、システムバスＳＢ、及びローカルバスＬＢは、１６ビットバスであり、所定のデータ転送周期毎に１ワード（２バイト）のデータを転送することができる。以下、図５に示したタイミングチャートを参照しながらデータ転送装置１０における記録データの流れを説明する。

インターフェース部２７は、情報処理装置２００との間で所定のデータ転送手順にて情報処理装置２００をホスト装置としてデータの送受信を行う手段を有しており、情報処理装置２００から記録制御部１００にて記録制御を実行するための記録制御データを受信する。記録制御データには、ＭＰＵ２４にてコマンド解析を実行するコマンド及びリモートコマンドと、ＤＥＣＵ４１にてハードウェア展開する圧縮記録データとが含まれており、データブロック毎に６バイトのヘッダが先頭に付加されて情報処理装置２００から送信される。インターフェース部２７は、受信した記録制御データを所定のデータ転送周期で第１の専用バスＩＢ１を介して受信バッファ部４２へＤＭＡ転送する（符号Ｔ１）。前述したように、ＤＭＡ転送とは、転送元及び転送先アドレスや転送数を所定のレジスタに設定すると、後はＭＰＵ２４を介することなくハードウェアにて高速にデータ転送を行うことができる転送方式である。受信バッファ部４２は、インターフェース部２７からＤＭＡ転送された記録制御データのヘッダを解析し、記録制御データからコマンド及びリモートコマンドを分離して圧縮記録データを取り出して、次のデータ転送周期に圧縮記録データを第２の専用バスＩＢ２を介してＤＥＣＵ４１へＤＭＡ転送する（符号Ｔ２）。

コマンドは、システムバスＳＢを介してＭＰＵ２４が受信バッファ部４２へアクセスしてコマンド解析を実行する（符号ＣＯＭ）。次のデータ転送周期にＤＥＣＵ４１は、受信バッファ部４２からＤＭＡ転送された圧縮記録データを展開し（符号Ｔ３）、展開した記録データが一定のデータ量になった時点で、システムバスＳＢ側のデータ転送とは非同期にローカルバスＬＢを経由してローカルメモリ２９のビットマップエリアへＤＭＡ転送する（符号Ｔ４）。ローカルメモリ２９のビットマップエリアへ格納されたビットマップデータとしての記録データは、再びローカルバスＬＢを経由してＤＥＣＵ４１へＤＭＡ転送される（符号Ｔ５）。ＤＥＣＵ４１は、その記録データを第３の専用バスＩＢ３を経由してヘッド制御部３３へＤＭＡ転送し（符号Ｔ６）、ヘッド制御部３３内部のレジスタに格納する。ヘッド制御部３３のレジスタに格納された記録データは、再び第３の専用バスＩＢ３を経由して転送準備がなされ（符号Ｔ７）、最終的には記録ヘッド６２へＤＭＡ転送される。

図６は、ＤＥＣＵ４１と受信バッファ部４２の内部構成を示したブロック図である。図７は、受信バッファ部４２のヘッダ解析ブロックの構成を示したブロック図である。つづいて、ＡＳＩＣ４内に構成されているＤＥＣＵ４１と受信バッファ部４２について、さらに詳細に説明する。

受信バッファ部４２は、圧縮記録データが格納される「メインメモリ」としてのＦＩＦＯ（Ｆｉｒｓｔ・Ｉｎ・Ｆｉｒｓｔ・Ｏｕｔ）メモリ４２５と、圧縮記録データをＦＩＦＯメモリ４２５へ格納する「データ転送制御手段」としてのデータ転送制御ブロック４２４と、コマンドが格納されるコマンド格納レジスタ４２６と、記録制御データのヘッダを解析する「ヘッダ解析手段」としてのヘッダ解析ブロック４２３と、ヘッダ解析ブロック４２３の解析結果に基づいて記録制御データからコマンドを分離して、コマンドをコマンド格納レジスタ４２６へ格納し、コマンド分離後の記録制御データをデータ転送制御ブロック４２４へ転送してＦＩＦＯメモリ４２５へ格納する「コマンド分離手段」としての切換制御ブロック４２２と、ＦＩＦＯメモリ４２５に格納されている記録制御データをリモートコマンドと圧縮記録データとに分離する「データ分離手段」としてのデータ分離ブロック４２７とを有している。また、受信バッファ部４２は、インターフェース部２７との間で第１の専用バスＩＢ１を介して行うＤＭＡ転送をコントロールするＩ−ＤＭＡコントローラ４２１を有している。

情報処理装置２００とインクジェット式記録装置５０との間の記録制御データのデータ転送が開始されると、インターフェース部２７が受信した記録制御データは、第１の専用バスＩＢ１を介して受信バッファ部４２へＤＭＡ転送される。受信バッファ部４２へＤＭＡ転送された記録制御データは、受信バッファ部４２内部の記録制御データのデータ転送経路を切り換える切換制御ブロック４２２へデータ転送される。切換制御ブロック４２２は、インターフェース部２７からＤＭＡ転送された記録制御データをヘッダ解析ブロック４２３、データ転送制御ブロック４２４、又はコマンド格納レジスタ４２６のいずれかにデータ転送するブロックであり、そのデータ転送経路は、ヘッダ解析ブロック４２３が制御する。データ転送開始時には、切換制御ブロック４２２のデータ転送経路は、ヘッダ解析ブロック４２３になっており、まず、ヘッダ解析ブロック４２３でヘッダの解析が行われる。

当該実施例におけるデータ通信フォーマットは、記録制御データに６バイトのヘッダが付加されており、ヘッダは、ヘッダ解析ブロック４２３の６バイトレジスタ４３１に格納されて解析される。ヘッダの構成は、先頭の２バイトがチャネル、次の２バイトがレングス、その次の２バイトは、データ通信のネゴシエーションに使用されるデータであり、インターフェース部２７が情報処理装置２００との間で、ハードウェア的な通信条件や通信プロトコルを確認して決定するためのデータである。チャネルは、ヘッダ以下に続くデータがコマンドか圧縮記録データかを示しており、００Ｈ又は０２Ｈならばコマンド、４０Ｈならばリモートコマンド及び圧縮記録データとなる。上位バイトは受信、下位バイトは送信を示している。レングスは、ヘッダを含めたデータの数量（バイト数）である。コマンドは、インクジェット式記録装置５０において記録制御を実行するための制御コマンドであり、例えば、記録紙Ｐの給紙制御、搬送制御、排出制御、キャリッジ６１の駆動制御等の制御コマンドである。

ヘッダ解析ブロック４２３は、ヘッダの先頭２バイトをチャネル解析ブロック４３２が解析し、ヘッダ以降のデータがコマンドである場合には、切換制御ブロック４２２のデータ転送経路をコマンド格納レジスタ４２６へ切り換えて、レングス解析ブロック４３３で解析したバイト数のデータをコマンド格納レジスタ４２６へ格納する。また、ヘッダの先頭２バイトをチャネル解析ブロック４３２が解析し、ヘッダ以降のデータがリモートコマンド及び圧縮記録データである場合には、切換制御ブロック４２２のデータ転送経路をデータ転送制御ブロック４２４へ切り換えて、レングス解析ブロック４３３で解析したバイト数をデータ転送制御ブロック４２４へ通知して、そのバイト数のデータをデータ転送制御ブロック４２４へデータ転送する。例えば、ヘッダに図７に示したようなデータが格納されている場合には、チャネルが４０Ｈ、レングスがＦＦＨなので、リモートコマンド及び圧縮記録データがヘッダを含めて２５５バイト、つまり、ヘッダ以降にリモートコマンド及び圧縮記録データが２４９バイトあることになるので、ヘッダ以降の２４９バイトのデータがデータ転送制御ブロック４２４へデータ転送される。

コマンド格納レジスタ４２６へ格納されたコマンドは、システムバスＳＢを介してＭＰＵ２４がアクセスしてコマンド解析を実行する。データ転送制御ブロック４２４へデータ転送されたリモートコマンド及び圧縮記録データは、ＦＩＦＯメモリ４２５へ格納される。ＦＩＦＯメモリ４２５へ格納されたリモートコマンド及び圧縮記録データは、ＤＥＣＵ４１からのデータ転送要求に応じてＤＥＣＵ４１へ第２の専用バスＩＢ２を介してＤＭＡ転送される。その際、データ分離ブロック４２７において、ＭＰＵ２４がデータを監視し、リモートコマンドである場合には、ＭＰＵ２４にてリモートコマンドをコマンド解析してＤＥＣＵ４１にはデータ転送せず、圧縮記録データである場合のみＤＥＣＵ４１へＤＭＡ転送する。尚、情報処理装置２００とインターフェース部２７との間のデータ通信フォーマットがヘッダの無いデータ通信フォーマットである場合には、ヘッダ解析ブロック４２３におけるヘッダの解析は行われず、インターフェース部２７が受信したデータがそのままＦＩＦＯメモリ４２５に格納された後、リモートコマンドが分離され、ＭＰＵ２４にてリモートコマンドの解析が行われる。

ＤＥＣＵ４１は、「ＤＭＡ転送手段」としての第１のＩ−ＤＭＡコントローラ４１１、第２のＩ−ＤＭＡコントローラ４１５、及びＬ−ＤＭＡコントローラ４１３を有している。第２の専用バスＩＢ２側のＤＭＡ転送をコントロールする第１のＩ−ＤＭＡコントローラ４１１によって、受信バッファ部４２のＦＩＦＯメモリ４２５に格納されている圧縮記録データが１ワードずつ展開処理コントローラ４１２へＤＭＡ転送される。展開処理コントローラ４１２は、デコード回路２８とラインバッフ２８１を内蔵している。受信バッファ部４２のＦＩＦＯメモリ４２５から１ワードずつＤＭＡ転送された圧縮記録データは、デコード回路２８にて１ワードずつハードウェア展開され、展開された記録データがラインバッファ２８１へ格納されて蓄積される。

Ｌ−ＤＭＡコントローラ４１３は、ローカルバスＬＢ側のＤＭＡ転送をコントロールする。また、ローカルメモリコントローラ４１４は、ローカルバスＬＢに接続されているローカルメモリ２９の読み出し、及び書き込みを制御する。そして、ラインバッファ２８１に所定バイト数の展開後の記録データが蓄積された時点で、ラインバッファ２８１に蓄積された展開後の記録データは、Ｌ−ＤＭＡコントローラ４１３によってローカルメモリコントローラ４１４を介してローカルバスＬＢ経由でローカルメモリ２９へシステムバスＳＢ側のＤＭＡ転送とは非同期にＤＭＡ転送される。ローカルメモリ２９へＤＭＡ転送された展開後の記録データは、ローカルメモリ２９の所定のビットマップエリアへ格納される。第２のＩ−ＤＭＡコントローラ４１５は、第３の専用バスＩＢ３側のＤＭＡ転送をコントロールする。ローカルメモリ２９のビットマップエリアに格納された展開後の記録データは、第２のＩ−ＤＭＡコントローラ４１５によってローカルメモリコントローラ４１４を介してローカルバスＬＢ及び第３の専用バスＩＢ３を経由してヘッド制御部３３へＤＭＡ転送され、ヘッド制御部３３内部のレジスタに格納された後、記録ヘッド６２へＤＭＡ転送される。

また、ラインバッファ２８１からローカルメモリ２９へのＤＭＡ転送は、Ｌ−ＤＭＡコントローラ４１３によってバースト転送され、ローカルメモリ２９から記録ヘッド６２へのＤＭＡ転送は、第２のＩ−ＤＭＡコントローラ４１５によってバースト転送される。前述したように、バースト転送とは、連続したデータを転送する際にアドレスの指定などの手順を一部省略することによって、所定のデータブロックのデータを全て転送し終えるまでの間バスを占有して転送するデータ転送方式である。Ｌ−ＤＭＡコントローラ４１３は、ラインバッファ２８１に所定バイト数の展開後の記録データが蓄積された時点で、所定バイト数の展開後の記録データを１ワードずつ、所定バイト数ローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する。第２のＩ−ＤＭＡコントローラ４１５は、ローカルメモリ２９のビットマップエリアに格納されている展開後の記録データを所定バイト数のデータブロック毎に１ワードずつ、１つのデータブロックを全て記録ヘッド６２へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する。

そして、ラインバッファ２８１からローカルメモリ２９へのバースト転送と、ローカルメモリ２９から記録ヘッド６２へのバースト転送とが競合した場合には、ローカルメモリ２９から記録ヘッド６２へのバースト転送が優先され、ローカルメモリ２９から記録ヘッド６２へのバースト転送中は、ラインバッファ２８１からローカルメモリ２９へのバースト転送は一時停止し、ローカルメモリ２９から記録ヘッド６２への記録データに基づく記録ヘッド６２のノズルアレイからのインク噴射動作が途切れないようになっている。記録ヘッド６２に対して所定のデータブロックのデータを全て転送し終えるまでの間ローカルバスＬＢを占有して転送することにより、システムバスＳＢ側のＭＰＵ２４の要求によってデータ転送等を実行できなくなるなどの弊害が生じないので、記録ヘッド６２への記録データのデータ転送を高速に行うことができる。

図８は、展開処理コントローラ４１２の内部構成を示したブロック図である。
ラインバッファ２８１は、８ワード（１６バイト）の格納エリアに予備格納エリア１ワード（２バイト）を加えた９ワードのデータ格納エリアを２面有しており、それぞれＡ面、Ｂ面とする。デコード回路２８にて１ワードずつ展開された記録データは、１ワードずつ順番にラインバッファ２８１のＡ面に順次格納されていき、Ａ面に８ワードの展開データが蓄積された時点で、展開された記録データを格納する面がバッファ領域面切換手段２８２によってＡ面からＢ面へ切り換えられる。デコード回路２８にて１ワードずつ展開された記録データは、引き続き１ワードずつ順番にラインバッファ２８１のＢ面に順次格納されていき、Ｂ面に８ワードの展開データが蓄積された時点で、展開された記録データを格納する面がバッファ領域面切換手段２８２によってＢ面から再びＡ面へ切り換えられる。

Ａ面側にデコード回路２８にて展開した記録データが１ワードずつ格納されている間は、同時にＢ面側に格納されている展開後の記録データがＬ−ＤＭＡコントローラ４１３を介して「外部メモリ」としてのローカルメモリ２９へ１ワードずつＤＭＡ転送され、ローカルメモリ２９の所定のビットマップエリアに格納される。同様に、Ｂ面側にデコード回路２８にて展開した記録データが１ワードずつ格納されている間は、同時にＡ面側に格納されている展開後の記録データがＬ−ＤＭＡコントローラ４１３を介してローカルメモリ２９へ１ワードずつＤＭＡ転送され、ローカルメモリ２９の所定のビットマップエリアに格納される。展開後の記録データがローカルメモリ２９へＤＭＡ転送される面は、常にデコード回路２８にて展開された記録データが格納される面と反対側の面となるようにバッファ領域面切換手段２８２によって切り換えられる。また、展開処理コントローラ４１２は、８ワードの展開データが蓄積された面の展開データをＤＭＡ転送し終えた時点で、ＤＭＡ転送が必要なデータ数分だけ実行されたことを確認するデータ転送確認手段を有している。

このように、Ａ面とＢ面と２面のバッファ領域を有するラインバッファ２８１に対して、デコード回路２８にて展開した記録データ８ワード毎にデータを格納する面が交互に切り換えられて展開した記録データが格納されていくので、ライン展開可能に圧縮された記録データをデコード回路２８にて展開する処理を無制限に連続して実行することが可能になる。また、デコード回路２８にて展開した記録データをラインバッファ２８１へ格納する処理と平行して、デコード回路２８にて展開した記録データを格納している面と反対側の面に既に格納されている展開後の記録データがローカルメモリ２９へＤＭＡ転送される。したがって、ライン展開可能に圧縮された記録データを展開する処理と、展開した記録データをローカルメモリ２９へＤＭＡ転送する処理とを同時進行で連続して並列処理することが可能になるので、ライン展開可能に圧縮された記録データを展開し、ローカルメモリ２９へＤＭＡ転送する処理を極めて効率よく実行することができる。

図９は、ラインバッファ２８１からローカルメモリ２９への記録データのデータ転送タイミングを示したタイミングチャートである。
ＣＬＫは、ＡＳＩＣ４の動作クロックである。デコード回路２８にて展開された記録データ（符号Ｄ０〜）は、１クロック毎に１ワードずつラインバッファ２８１のＡ面に順次格納されていき、Ａ面には、８ワードまで格納される（符号Ｄ０〜Ｄ７）。ラインバッファ２８１のＡ面に８ワードの展開後の記録データ（符号Ｄ０〜Ｄ７）が格納されると、次のクロック（符号Ｃ１）でＡ面に展開後の記録データ（符号Ｄ０〜Ｄ７）が格納されている間に、ラインバッファ２８１のＢ面側に既に格納されていた記録データが８ワード分Ｌ−ＤＭＡコントローラ４１３にてＤＭＡ転送されたかがデータ転送確認手段２８３によって確認される。最初は、ラインバッファ２８１のＢ面には、展開後の記録データが格納されていないので、引き続き次のクロック（符号Ｃ２）でバッファ領域面切換手段２８２によって、デコード回路２８にて展開した記録データを格納する面は、Ａ面からＢ面へ切り換えられ、同時に展開後の記録データをローカルメモリ２９へＤＭＡ転送する面は、Ｂ面からＡ面へ切り換えられる。

デコード回路２８にて展開された記録データは、引き続き１クロック毎に１ワードずつラインバッファ２８１のＢ面に順次格納されていき、Ｂ面には、８ワードまで格納される（符号Ｄ８〜Ｄ１５）。同時に、１クロック毎に１ワードずつラインバッファ２８１のＢ面に展開された記録データが順次格納されていくのと平行して、Ａ面に格納されている展開後の記録データ（符号Ｄ０〜Ｄ７）がＬ−ＤＭＡコントローラ４１３を介してローカルメモリ２９へＤＭＡ転送される。尚、当該実施例においては、ラインバッファ２８１がＡＳＩＣ内部のＳＲＡＭ（Ｓｔａｔｉｃ・ＲＡＭ）で常に１クロックでデータ読み書きが可能であるのに対して、ローカルメモリ２９は、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ・Ｄｙｎａｍｉｃ・ＲＡＭ）であり、データ読み書きの最初のアクセスだけは、３クロック必要となる。そのため、記録データ（符号Ｄ０〜Ｄ７）のローカルメモリ２９へのＤＭＡ転送は、最初の１ワードの記録データ（符号Ｄ０）だけ３クロック要することになり、以下同様である。

ラインバッファ２８１のＢ面に８ワードの展開後の記録データ（符号Ｄ８〜Ｄ１５）が格納されると、次のクロック（符号Ｃ１１）でＢ面に展開後の記録データ（符号Ｄ８〜Ｄ１５）が格納されている間に、ラインバッファ２８１のＡ面側に既に格納されていた記録データ（符号Ｄ０〜Ｄ７）が８ワード分Ｌ−ＤＭＡコントローラ４１３にてＤＭＡ転送されたかがデータ転送確認手段２８３によって確認される。クロックＣ１１の時点では、まだＡ面側に格納されていた展開後の記録データ（符号Ｄ０〜Ｄ７）が８ワード全てローカルメモリ２９へＤＭＡ転送されていないので、この時点では、ラインバッファ２８１のＡ面とＢ面の切り換えは行われない。引き続き次のクロック（符号Ｃ１２）の時点でも同様であり、さらに次のクロック（符号Ｃ１３）の時点で、Ａ面側に格納されていた展開後の記録データ（符号Ｄ０〜Ｄ７）が８ワード全てローカルメモリ２９へＤＭＡ転送された状態となる。そして、次のクロック（符号Ｃ１４）でバッファ領域面切換手段２８２によって、デコード回路２８にて展開した記録データを格納する面は、Ｂ面からＡ面へ切り換えられ、同時に展開後の記録データをローカルメモリ２９へＤＭＡ転送する面は、Ａ面からＢ面へ切り換えられる。

デコード回路２８にて展開された記録データは、引き続き１クロック毎に１ワードずつラインバッファ２８１のＡ面に順次格納されていき、Ａ面には、８ワードまで格納される（符号Ｄ１６〜Ｄ２３）。同時に、１クロック毎に１ワードずつラインバッファ２８１のＡ面に展開された記録データが順次格納されていくのと平行して、Ｂ面に格納されている展開後の記録データ（符号Ｄ８〜Ｄ１５）がＬ−ＤＭＡコントローラ４１３を介してローカルメモリ２９へＤＭＡ転送される。ラインバッファ２８１のＡ面に８ワードの展開後の記録データ（符号Ｄ１６〜Ｄ２３）が格納されると、次のクロック（符号Ｃ２１）でＡ面に展開後の記録データ（符号Ｄ１６〜Ｄ２３）が格納されている間に、ラインバッファ２８１のＢ面側に既に格納されていた記録データ（符号Ｄ８〜Ｄ１５）が８ワード分Ｌ−ＤＭＡコントローラ４１３にてＤＭＡ転送されたかがデータ転送確認手段２８３によって確認される。クロックＣ２１の時点では、まだＢ面側に格納されていた展開後の記録データ（符号Ｄ８〜Ｄ１５）が８ワード全てローカルメモリ２９へＤＭＡ転送されていないので、この時点では、ラインバッファ２８１のＡ面とＢ面の切り換えは行われない。引き続き次のクロック（符号Ｃ２２）の時点でも同様であり、さらに次のクロック（符号Ｃ２３）の時点で、Ｂ面側に格納されていた展開後の記録データ（符号Ｄ８〜Ｄ１５）が８ワード全てローカルメモリ２９へＤＭＡ転送された状態となる。そして、次のクロック（符号Ｃ２４）でバッファ領域面切換手段２８２によって、デコード回路２８にて展開した記録データを格納する面は、Ａ面からＢ面へ切り換えられ、同時に展開後の記録データをローカルメモリ２９へＤＭＡ転送する面は、Ｂ面からＡ面へ切り換えられる。

デコード回路２８にて展開された記録データは、引き続き１クロック毎に１ワードずつラインバッファ２８１のＢ面に順次格納されていき、Ｂ面には、８ワードまで格納される（符号Ｄ２４〜Ｄ３１）。同時に、１クロック毎に１ワードずつラインバッファ２８１のＢ面に展開された記録データが順次格納されていくのと平行して、Ａ面に格納されている展開後の記録データ（符号Ｄ１６〜Ｄ２３）がＬ−ＤＭＡコントローラ４１３を介してローカルメモリ２９へＤＭＡ転送される。以下、同じ動作の繰り返しによって、デコード回路２８で展開された記録データがラインバッファ２８１に格納される動作と、ラインバッファ２８１に格納されている展開後の記録データがローカルメモリ２９へＤＭＡ転送される動作とが平行して行われていく。

このように、１ワードの展開後の記録データをラインバッファ２８１の一面側に順次格納する動作と、他面側に展開後の記録データをローカルメモリ２９へ１ワードずつＤＭＡ転送する動作とを１クロックで同時に実行することができ、１クロック毎に１ワードずつ圧縮された記録データを展開してローカルメモリ２９にデータ転送する処理を実行することが可能になる。また、１クロックでラインバッファ２８１のバッファ領域面（Ａ面とＢ面）を切り換えることによって、バッファ領域面の切換によって生じるデータ転送遅延を最小限にすることができる。さらに、デコード回路で展開された記録データがラインバッファ２８１の一面側に８ワード格納された時点で、ラインバッファ２８１の他面側に格納されていた８ワードの記録データが８ワード分だけＤＭＡ転送されたことを確認する。それによって、既にラインバッファ２８１に格納されている展開後の記録データがローカルメモリ２９へＤＭＡ転送される前に他の記録データによって上書きされてしまうことを確実に防止することができる。

図１０及び図１１は、ＤＥＣＵ４１内部において、圧縮記録データがデコード回路２８でハードウェア展開され、ラインバッファ２８１へ格納されるまでを模式的に示したものである。また、図１２は、展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送されて格納されるまでを模式的に示したものである。

当該実施例においては、圧縮記録データは、ランレングス圧縮方式によって圧縮されている。ランレングス圧縮方式は、公知のデータ圧縮方式であり、以下簡単に説明する。ランレングス圧縮データは、バイト境界の圧縮データであり、カウント（１バイト）とデータ（１バイト又は複数バイト）とがセットになっている。つまり、ランレングス圧縮データは、まずカウントがあり、その後には必ずデータがあるという構成になっている。カウントの値が１２８以上（負の定数）、つまり、８０Ｈ以上の場合には、次の１バイトのデータを繰り返して展開することを意味しており、２５７からカウントの値を減算した数だけ、そのカウントの次の１バイトのデータを繰り返して展開する。一方、カウントの値が１２７以下、つまり、７ＦＨ以下の場合には、そのカウント以降に繰り返さないでそのまま展開するデータがつづくことを意味しており、そのカウントの値に１を加算したバイト数だけ、そのカウント以降のデータをそのまま繰り返さずに展開する。

つづいて、ランレングス圧縮データの一例を挙げ、その圧縮データがデコード回路２８にて展開され、ラインバッファ２８１に格納され、ラインバッファ２８１からローカルメモリ２９へ格納される記録データの流れを説明する。

受信バッファ部４２のＦＩＦＯメモリ４２５（メインメモリ）には、図示の如くＦＥＨから始まる２４ワード（４８バイト）のランレングス圧縮された圧縮記録データが格納されているとする。ランレングス圧縮された圧縮記録データは、１ワードずつ、つまり、２バイトずつデコード回路２８へ第２の専用バスＩＢ２を経由してＤＭＡ転送され、ハードウェア展開され、ラインバッファ２８１へ格納される。当該実施例においては、ランレングス圧縮データのデータ開始アドレスは、偶数アドレスであり、ローカルメモリ２９側のビットマップデータ（イメージデータ）のデータ開始アドレスは、偶数アドレスとなる。また、ラインバッファ２８１からローカルメモリ２９へＤＭＡ転送されるデータブロックのバイト数（１ラインバイト数）は、１６バイトである。尚、図１０に示したメインメモリ、ＤＥＣＵ４１内部のラインバッファ２８１、及び図１２に示したローカルメモリ２９は、向かって左上端が偶数アドレスであり、左から右へ向かって順番に上位アドレスとなっていく。

以下、１ワードずつ順を追って説明していく。まず、受信バッファ部４２のＦＩＦＯメモリ４２５から最初の１ワードの圧縮記録データ（ＦＥＨ、０１Ｈ）がＤＥＣＵ４１内部のデコード回路２８へＤＭＡ転送される（転送Ｓ１）。ＦＥＨはカウントであり、０１Ｈはデータである。カウントの値ＦＥＨ＝２５４であり、１２８以上なので、２５７−２５４＝３回、データ０１Ｈが繰り返して展開され、ラインバッファ２８１のＡ面側に１バイトずつ順次格納される。次に、デコード回路２８にＤＭＡ転送されるランレングス圧縮データは、０３Ｈ、０２Ｈである（転送Ｓ２）。０３Ｈはカウントであり、０２Ｈはデータである。カウントの値０３Ｈ＝３であり、１２７以下なので、このカウントの次のデータから３＋１＝４バイト、繰り返さないで展開するデータがあることになる。つまり、カウント０３Ｈ以降のデータ０２Ｈ、７８Ｈ、５５Ｈ、４４Ｈが繰り返さずにそのまま展開され、ラインバッファ２８１のＡ面に順次格納される（転送Ｓ２〜Ｓ４）。転送Ｓ４にてＤＭＡ転送されたワードデータの上位側（奇数アドレス側）のＦＢＨはカウントであり、次の１バイトのデータが６回（２５７−２５１＝６）繰り返して展開されることになる。

つづいて、ＦＩＦＯメモリ４２５からデコード回路２８にＤＭＡ転送される圧縮記録データは、ＦＦＨ、ＦＥＨである（転送Ｓ５）。下位アドレス側（偶数アドレス側）のＦＦＨはデータであり、その前のカウントＦＢＨのデータである。したがって、ＦＦＨが６回繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）のＦＥＨはカウントであり、次の１バイトのデータが３回（２５７−２５４＝３）繰り返して展開されることになる。つづいて、ＦＩＦＯメモリ４２５からデコード回路２８にＤＭＡ転送される圧縮記録データは、１１Ｈ、０６Ｈである（転送Ｓ６）。下位アドレス側（偶数アドレス側）の１１Ｈはデータであり、その前のカウントＦＥＨのデータである。したがって、１１Ｈが３回繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０６Ｈはカウントであり、以降７バイト（６＋１＝７）のデータ（６６Ｈ、１２Ｈ、７７Ｈ、４５Ｈ、８９Ｈ、１０Ｈ、５５Ｈ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＢ面側に順次格納される（転送Ｓ７〜Ｓ１０）。

一方、展開処理コントローラ４１２は、ラインバッファ２８１のＡ面側に１ラインバイト数、つまり１６バイトの展開後の記録データが蓄積された時点で（転送Ｓ６の時点）、１６バイトを１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送する。その際、Ｌ−ＤＭＡコントローラ４１３は、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｗ１）。ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ順次格納されていく（図１２（ａ））。

つづいて、ＦＩＦＯメモリ４２５からデコード回路２８にＤＭＡ転送される圧縮記録データは、１０Ｈ、ＦＡＨである（転送Ｓ１１）。下位アドレス側（偶数アドレス側）の１０Ｈはデータであり、その前のカウントＦＢＨのデータである。したがって、１０Ｈが６回繰り返して展開され、ラインバッファ２８１のＢ面側に順次格納される。また、上位アドレス側（奇数アドレス側）のＦＡＨはカウントであり、次の１バイトのデータが７回（２５７−２５０＝７）繰り返して展開されることになる。つづいて、ＦＩＦＯメモリ４２５からデコード回路２８にＤＭＡ転送される圧縮記録データは、２０Ｈ、０８Ｈである（転送Ｓ１２）。下位アドレス側（偶数アドレス側）の２０Ｈはデータであり、その前のカウントＦＡＨのデータである。したがって、２０Ｈが７回繰り返して展開され、ラインバッファ２８１のＢ面側に順次格納され、Ｂ面側の蓄積データが１６バイトに達した時点で残りのデータがＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０８Ｈはカウントであり、以降９バイト（８＋１＝９）のデータ（１２Ｈ、１３Ｈ、１４Ｈ、１５Ｈ、１６Ｈ、１７Ｈ、１８Ｈ、１９Ｈ、２０Ｈ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＡ面側に順次格納される（図１１の転送Ｓ１３〜Ｓ１７）。

一方、展開処理コントローラ４１２は、ラインバッファ２８１のＢ面側に１ラインバイト数、つまり１６バイトの展開後の記録データが蓄積された時点で（転送Ｓ１２の時点）、１６バイトを１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送する。その際、Ｌ−ＤＭＡコントローラ４１３は、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｗ２）。ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ順次格納されていく（図１２（ｂ））。

つづいて、ＦＩＦＯメモリ４２５からデコード回路２８にＤＭＡ転送される圧縮記録データは、１１Ｈ、０２Ｈである（転送Ｓ１８）。下位アドレス側（偶数アドレス側）の１１Ｈはデータであり、その前のカウントＦＤＨ（転送Ｓ１７の上位アドレス側）のデータである。したがって、１１Ｈが３回（２５７−２５４＝３）繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納され、Ａ面側の蓄積データが１６バイトに達した時点で残りのデータがＢ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０２Ｈはカウントであり、以降３バイト（２＋１＝３）のデータ（９８Ｈ、Ｂ０Ｈ、Ｆ２Ｈ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＢ面側に順次格納される（転送Ｓ１９〜Ｓ２０）。

一方、展開処理コントローラ４１２は、ラインバッファ２８１のＡ面側に１ラインバイト数、つまり１６バイトの展開後の記録データが蓄積された時点で（転送Ｓ１８の時点）、１６バイトを１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送する。その際、Ｌ−ＤＭＡコントローラ４１３は、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｗ３）。ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ順次格納されていく（図１２（ｃ））。

つづいて、ＦＩＦＯメモリ４２５からデコード回路２８にＤＭＡ転送される圧縮記録データは、ＡＢＨ、０３Ｈである（転送Ｓ２１）。下位アドレス側（偶数アドレス側）のＡＢＨはデータであり、その前のカウントＦＣＨ（転送Ｓ２０の上位アドレス側）のデータである。したがって、ＡＢＨが５回（２５７−２５２＝５）繰り返して展開され、ラインバッファ２８１のＢ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０３Ｈはカウントであり、以降４バイト（３＋１＝４）のデータ（ＦＦＨ、ＦＥＨ、ＦＣＨ、ＦＤＨ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＢ面側に順次格納される（転送Ｓ２２〜Ｓ２３）。

つづいて、ＦＩＦＯメモリ４２５からデコード回路２８にＤＭＡ転送される圧縮記録データは、ＦＥＨ、ＦＦＨである（転送Ｓ２４）。下位アドレス側（偶数アドレス側）のＦＥＨはカウントであり、上位アドレス側（奇数アドレス側）のＦＦＨは、カウントＦＥＨのデータである。したがって、ＦＦＨが３回（２５７−２５４＝３）繰り返して展開され、ラインバッファ２８１のＢ面側に順次格納される。展開処理コントローラ４１２は、ラインバッファ２８１のＢ面側に１ラインバイト数、つまり１６バイトの展開後の記録データが蓄積された時点で（転送Ｓ２４の時点）、１６バイトを１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送する。その際、Ｌ−ＤＭＡコントローラ４１３は、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｗ４）。

ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ順次格納されていく（図１２（ｄ））。そして、１回の主走査パスでインクを噴射するビットマップデータ分の記録データがローカルメモリ２９に格納された時点で、ローカルメモリ２９から記録ヘッド６２へＤＭＡ転送される。その際、第２のＩ−ＤＭＡコントローラ４１５は、１回の主走査パスでインクを噴射するビットマップデータ分の記録データを全てヘッド制御部３３へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する。

このように、従来プログラムによって圧縮記録データをソフトウェア展開していた処理を、デコード回路２８によってハードウェア展開することによって、圧縮記録データの展開処理を高速に実行することができる。また、従来プログラムによって１バイトずつ展開していた圧縮記録データをワード単位（２バイト）で展開していくので、圧縮記録データの展開処理をより高速に実行することができる。そして、システムバスＳＢとローカルバスＬＢとの２つの独立したバスと、ローカルバスＬＢに接続されたローカルメモリ２９とを備えた構成によって、システムバスＳＢ側と非同期にローカルバスＬＢ側でローカルメモリ２９から記録ヘッド６２へのデータ転送を実行することができる。それによって、ＭＰＵ２４からＲＯＭ２１やＲＡＭ２２へのアクセス等により、記録ヘッド６２への記録データのデータ転送が中断され、記録データの転送遅延が生じて記録実行速度が低下してしまうことがない。さらに、ＤＭＡ転送によってさらに高速なデータ転送が可能になる。

また、従来プログラムによってソフトウェア処理されていた記録制御データのヘッダ解析処理、及びヘッダ解析結果に基づいて記録制御データからコマンドを分離して、コマンドをコマンド格納レジスタ４２６へ格納し、圧縮記録データをＦＩＦＯメモリ４２５へ格納する処理を受信バッファ部４２で処理する。そして、第１の専用バスＩＢ１を介してインターフェース部２７が受信した記録制御データを受信バッファ部４２へデータ転送し、第２の専用バスＩＢ２を介して受信バッファ部４２のＦＩＦＯメモリ４２５に格納されている記録制御データをリモートコマンドと圧縮記録データとに分離する。そして、圧縮記録データのみをＤＥＣＵ４１へデータ転送し、デコード回路２８にて展開後の記録データを第３の専用バスＩＢ３を介してヘッド制御部３３へデータ転送する。コマンド及びリモートコマンドのみＭＰＵ２４でコマンド解析する。それによって、システムバスＳＢのデータ転送負荷と、ＭＰＵ２４の処理負荷とを大幅に低減させることができるので、ＭＰＵ２４への依存度が極めて低いデータ転送が可能になり、インターフェース部２７と受信バッファ部４２との間、受信バッファ部４２とＤＥＣＵ４１との間、及びＤＥＣＵ４１と記録ヘッド６２との間のデータ転送処理をより高速化することができる。

さらに、ＤＥＣＵ４１は、Ａ面とＢ面と２面のバッファ領域を有するラインバッファ２８１に対して、デコード回路２８にて展開した記録データ８ワード毎にデータを格納する面が交互に切り換えられて展開した記録データが格納されていくので、ライン展開可能に圧縮された記録データをデコード回路２８にて展開する処理を無制限に連続して実行することが可能になる。また、デコード回路２８にて展開した記録データをラインバッファ２８１へ格納する処理と平行して、デコード回路２８にて展開した記録データを格納している面と反対側の面に既に格納されている展開後の記録データがローカルメモリ２９へＤＭＡ転送される。したがって、ライン展開可能に圧縮された記録データを展開する処理と、展開した記録データをローカルメモリ２９へＤＭＡ転送する処理とを同時進行で連続して並列処理することが可能になるので、ライン展開可能に圧縮された記録データを展開し、ローカルメモリ２９へＤＭＡ転送する処理を極めて効率よく実行することができる。

このようにして、圧縮記録データの高速な展開処理と、記録ヘッド６２への高速なデータ転送とを実現することができるので、インクジェット式記録装置５０の記録実行速度を従来と比較して飛躍的に高速化することができる。尚、記録ヘッド６２のデータ処理能力が低いと、いくら高速なデータ転送を行っても記録ヘッド６２のデータ処理能力の記録実行速度しか得られないので、十分処理の高い記録ヘッド６２を配設する必要があるのは言うまでもないことである。

尚、本願発明は上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本願発明の範囲内に含まれるものであることは言うまでもない。

本願発明に係るインクジェット式記録装置の概略の平面図。 本願発明に係るインクジェット式記録装置の概略の側面図。 本願発明に係るインクジェット記録装置のブロック図である。 データ転送装置の構成を示したブロック図である。 記録データの流れを模式的に示したタイミングチャートである。 ＤＥＣＵと受信バッファ部の構成を示したブロック図である。 ヘッダ解析ブロックの構成を示したブロック図である。 展開処理コントローラの内部構成を示したブロック図である。 ラインバッファのデータ転送を示したタイミングチャート。 圧縮記録データが展開されるまでを模式的に示した図。 圧縮記録データが展開されるまでを模式的に示した図。 展開後の記録データを模式的に示したものである。 従来のデータ転送装置の概略構成を示したブロック図である。

符号の説明

４ ＡＳＩＣ、１０ データ転送装置、２１ ＲＯＭ、２２ ＲＡＭ、２４ ＭＰＵ、２７ インターフェース部、２８ デコード回路、２９ ローカルメモリ、３３ ヘッド制御部、４１ ＤＥＣＵ（デコードユニット）、４２ 受信バッファ部、５０ インクジェット式記録装置、５１ キャリッジガイド軸、５２ プラテン、５３ 搬送駆動ローラ、５４ 搬送従動ローラ、５５ 排紙駆動ローラ、５６ 排紙従動ローラ、５７ 給紙トレイ、５７ｂ 給紙ローラ、６１ キャリッジ、６２ 記録ヘッド、６３ 紙検出器、１００ 記録制御部、２００ 情報処理装置、２８１ ラインバッファ、２８２ バッファ領域面切換手段、２８３ データ転送確認手段、４１１ 第１のＩ−ＤＭＡコントローラ、４１５ 第２のＩ−ＤＭＡコントローラ、４２１ Ｉ−ＤＭＡコントローラ、４１２ 展開処理コントローラ、４１３ Ｌ−ＤＭＡコントローラ、４１４ ローカルメモリコントローラ、４２２ 切換制御ブロック、４２３ ヘッダ解析ブロック、４２４ データ転送制御ブロック、４２５ ＦＩＦＯメモリ、４２６ コマンド格納レジスタ、４２７ データ分離ブロック、Ｘ 主走査方向、Ｙ 副走査方向、ＳＢ システムバス、ＬＢ ローカルバス、ＩＢ１ 第１の専用バス、ＩＢ２ 第２の専用バス、ＩＢ３ 第３の専用バス

Claims (5)

1. ライン展開可能に圧縮された液体噴射データをハードウェア展開可能なデコード回路と、
   前記デコード回路にて展開した液体噴射データがワード単位で格納されるラインバッファと、
   外部からライン展開可能に圧縮された液体噴射データを前記デコード回路へデータ転送する圧縮データ入力手段とを有するデコードユニットを備えた液体噴射データのデータ転送装置であって、
   前記デコードユニットは、前記ラインバッファが所定のワード数の展開データを格納可能なバッファ領域を２面有し、一面側に前記デコード回路にて展開した液体噴射データが順次格納され、所定のワード数の展開データが蓄積された時点で他面側に前記デコード回路にて展開した液体噴射データが引き続き順次格納される構成を成しており、
   一面側に前記デコード回路にて展開した液体噴射データが１ワードずつ格納されている間、同時に他面側に展開済みの液体噴射データが前記外部メモリへ１ワードずつデータ転送される構成を有している、ことを特徴とした液体噴射データのデータ転送装置。
2. 請求項１において、前記デコードユニットは、前記ラインバッファに展開済みの液体噴射データを前記外部メモリへ１ワードずつＤＭＡ転送する手段を有し、１ワードの展開データを前記ラインバッファの一面側に順次格納する動作と、他面側に展開済みの液体噴射データを前記外部メモリへ１ワードずつＤＭＡ転送する動作とが動作クロックに同期して１クロック毎に同時に実行される構成を有している、ことを特徴とした液体噴射データのデータ転送装置。
3. 請求項２において、前記デコードユニットは、前記ラインバッファの前記デコードユニット回路にて展開した液体噴射データを格納するバッファ領域面と、格納されている展開済みの液体噴射データを前記外部メモリへＤＭＡ転送するバッファ領域面とを１クロックで切り換えるバッファ領域面切換手段を有している、ことを特徴とした液体噴射データのデータ転送装置。
4. 請求項２又は３において、前記デコードユニットは、一面側に所定のワード数の液体噴射データを展開した時点で、他面側に展開済みの液体噴射データが所定のワード数分だけ前記外部メモリへＤＭＡ転送されたことを１クロックで確認するデータ転送確認手段を有している、ことを特徴とした液体噴射データのデータ転送装置。
5. 請求項１〜４のいずれか１項に記載の液体噴射データのデータ転送装置を備えた液体噴射装置。

Images