JP4182343B2 - 液体噴射データのデータ転送装置、液体噴射装置 - Google Patents
液体噴射データのデータ転送装置、液体噴射装置 Download PDFInfo
- Publication number
- JP4182343B2 JP4182343B2 JP2003175095A JP2003175095A JP4182343B2 JP 4182343 B2 JP4182343 B2 JP 4182343B2 JP 2003175095 A JP2003175095 A JP 2003175095A JP 2003175095 A JP2003175095 A JP 2003175095A JP 4182343 B2 JP4182343 B2 JP 4182343B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- recording
- stored
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/10—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by matrix printers
- G06K15/102—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by matrix printers using ink jet print heads
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
Description
【０００１】
【発明の属する技術分野】
本願発明は、液体噴射ヘッドからインク等の液体を被噴射媒体へ噴射する液体噴射装置に入力された液体噴射データを液体噴射ヘッドへ転送するための液体噴射データのデータ転送装置、及び該液体噴射データのデータ転送装置を備えた液体噴射装置に関する。
【０００２】
【従来の技術】
液体噴射装置としてのいわゆるインクジェット式記録装置は、記録ヘッドから記録紙等にインクを噴射して画像データ等を記録する。ライン展開可能にデータ圧縮されている画像データ等をライン展開してビットマップイメージに展開し、展開したビットマップイメージを記録紙の記録面に形成する如く記録ヘッドのヘッド面に配設されている多数のノズルアレイから複数色のインク滴を噴射する。複数色のインク滴を記録面に噴射して多数のインクドットを形成することによって記録紙上に画像を形成する。尚、ライン展開可能な圧縮データとは、例えば一般的に広く知られているランレングス圧縮方式等による圧縮データであり、バイト単位で順次展開可能な圧縮方式による圧縮データのことである。
【０００３】
一般的にこのようなインクジェット式記録装置は、パーソナルコンピュータ等の外部装置からライン展開可能にデータ圧縮されている画像データを入力し、入力した圧縮データをライン展開（解凍）し、展開したビットマップイメージに必要なデータ処理を行った後にそのデータを記録ヘッドのレジスタへ転送するデータ転送装置を備えている。従来の一般的なデータ転送装置は、例えば、図３６に示すような構成を成している。
【０００４】
データ転送装置１０は、データ転送経路としてシステムバスＳＢを備えている。システムバスＳＢには、マイクロプロセッサ（ＭＰＵ）１１、ＲＡＭ１２、及びヘッド制御部１３がデータ転送可能に接続されており、ヘッド制御部１３に記録ヘッド６２が接続されている。図示していないパーソナルコンピュータやデジタルカメラ等の情報処理装置からデータ転送される圧縮された記録データは、システムバスＳＢを介してＲＡＭ１２へ格納される。
【０００５】
ＲＡＭ１２の圧縮データ格納エリアに格納されている圧縮された記録データは、システムバスＳＢ経由でマイクロプロセッサ１１へ１バイトずつ順次データ転送され（符号Ａで示した経路）、プログラムによる圧縮データの解凍手順によって１バイトずつ順次解凍された後、再びＲＡＭ１２へシステムバスＳＢ経由で１バイトずつデータ転送されて（符号Ｂで示した経路）、ＲＡＭ１２の所望のビットマップイメージエリアに格納される。ＲＡＭ１２のビットマップイメージエリア内に展開データが全て格納された時点で、ビットマップイメージエリア内の展開データがシステムバスＳＢ経由でヘッド制御部１３内部のレジスタ（図示せず）に１バイトずつデータ転送され（符号Ｃで示した経路）、そのビットマップイメージに基づいて記録ヘッド６２の各ノズルアレイから記録紙へインクが噴射される。
【０００６】
また、データ転送処理を高速化する従来技術の一例としては、システムバスとローカルバスとの２つの独立したバスを設け、システムバスとローカルバスとの間に２つのバスコントローラを配置したものが公知である。データ転送装置において、一方のバスコントローラがシステムバス側に接続されているメインメモリにアクセスしている間、他方のバスコントローラがローカルバス側に接続されているローカルメモリをアクセスする並列処理を行うことによって、データ転送処理を高速化するものである（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特許第３２５１０５３号公報
【０００８】
【発明が解決しようとする課題】
図１１に示したような構成を成す従来の液体噴射装置のデータ転送装置１０において、液体噴射実行速度を向上させるためには、つまり、インクジェット式記録装置において、記録速度をより高速にするためには、以下のような課題が障壁となってしまう。
【０００９】
まず、圧縮された記録データをプログラムによって１バイトずつソフトウェア展開（解凍）していくので、大量の圧縮データを高速に処理することができない。仮に高速なクロックで動作可能な処理能力の高いマイクロプロセッサ１１を用いれば高速化することができるが、そのような高価なマイクロプロセッサ１１を実装するとデータ転送装置１０のコストが大幅に高くなってしまうという問題が生じる。
【００１０】
また、ＲＡＭ１２へのデータ転送及びＲＡＭ１２からのデータ転送が全てマイクロプロセッサ１１を介して行われるので、マイクロプロセッサ１１が他のデータ処理や演算等を実行している間、例えば、マイクロプロセッサ１１がＲＡＭ１２へプログラム等をフェッチしている間、データ転送が待たされてしまう場合があり、それによって、データ転送遅延が生じてしまうので、高速なデータ転送ができなかった。
【００１１】
さらに、システムバスＳＢを介してマイクロプロセッサ１１からＲＡＭ１２へのアクセス経路と、ＲＡＭ１２から記録ヘッド６２へのデータ転送経路とが共用になっているので、マイクロプロセッサ１１がＲＡＭ１２にアクセスしている間はシステムバスＳＢが占有されてしまい、その間ＲＡＭ１２から記録ヘッド６２へのデータ転送を行うことができなくなってしまう。そのため、それによって、記録ヘッド６２へのデータ転送遅延が生じてしまい、データ転送レートを高速化することができなかった。
【００１２】
また、前述した特許文献１に開示されている従来技術においては、やはり、圧縮された記録データをプログラムによって１バイトずつソフトウェア展開（解凍）していくことになるので、大量の圧縮データを高速に展開処理することができない。したがって、情報処理装置からデータ転送される圧縮された記録データを展開して記録ヘッドへデータ転送して記録を実行する記録装置等の液体噴射装置においては、データ転送処理を高速に行うことが可能な構成であっても圧縮データを展開する処理が依然として遅いために液体噴射実行速度を向上させることができないことになってしまう。
【００１３】
本願発明は、このような状況に鑑み成されたものであり、その課題は、圧縮データの高速な展開処理と、液体噴射ヘッドへの高速なデータ転送とを実現し、液体噴射装置の液体噴射実行速度を従来と比較して飛躍的に高速化することにある。
【００１４】
【課題を解決するための手段】
上記課題を達成するため、本願発明の第１の態様は、システムバスとローカルバスとの２系統の独立したバスと、前記システムバスにデータ転送可能に接続されたメインメモリと、前記ローカルバスにデータ転送可能に接続されたローカルメモリと、前記システムバスと前記ローカルバスとの間に相互にデータ転送可能に接続され、ライン展開可能に圧縮された液体噴射データをハードウェア展開可能なデコード回路を有するデコードユニットとを備えた液体噴射データのデータ転送装置である。
【００１５】
まず、従来プログラムによって圧縮された液体噴射データをソフトウェア展開していた処理を、デコード回路によってハードウェア展開する。つまり、圧縮データの展開処理以外にも多数の様々なデータ処理手順を順次実行するシングルスレッドのプログラムによって圧縮データを展開するより、圧縮データの展開専用のデコード回路によって圧縮データの展開のみを独立して実行することによって、圧縮された液体噴射データの展開処理を高速に実行することができる。
【００１６】
また、システムバスとローカルバスとの２つの独立したバスと、ローカルバスに接続されたローカルメモリとを備えた構成によって、マイクロプロセッサからメモリへのアクセス経路から分離して独立したメモリから液体噴射ヘッドへの液体噴射データのデータ転送経路を確保することができる。したがって、システムバス側と非同期にローカルバス側でローカルメモリから液体噴射ヘッドのレジスタへのデータ転送を実行することができる。それによって、マイクロプロセッサからメモリへのアクセス等によってメモリから液体噴射ヘッドへの液体噴射データのデータ転送が中断され、液体噴射データのデータ転送遅延が生じて液体噴射実行速度が低下してしまうことがない。
【００１７】
これにより、本願発明の第１の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、システムバスとローカルバスとの独立した２系統のバスと、圧縮データをハードウェア展開するデコード回路を内蔵したデコードユニットとによって、圧縮データの高速な展開処理と、液体噴射ヘッドへの高速なデータ転送とを実現することができるので、液体噴射装置の液体噴射実行速度を従来と比較して飛躍的に高速化することができるという作用効果が得られる。
【００１８】
本願発明の第２の態様は、システムバスとローカルバスとの２系統の独立したバスと、前記システムバスにデータ転送可能に接続されたメインメモリと、前記ローカルバスにデータ転送可能に接続されたローカルメモリと、前記システムバスと前記ローカルバスとの間に相互にデータ転送可能に接続され、ライン展開可能に圧縮された液体噴射データをハードウェア展開可能なデコード回路、該デコード回路にて展開した液体噴射データがワード単位で格納されるラインバッファ、及び前記メインメモリからライン展開可能に圧縮された液体噴射データを前記デコード回路へＤＭＡ転送し、該ラインバッファに展開された液体噴射データをワード単位で前記ローカルメモリへＤＭＡ転送し、前記ローカルメモリに格納された展開後の液体噴射データを液体噴射ヘッドのレジスタへ順次ＤＭＡ転送するＤＭＡ転送手段を有するデコードユニットとを備えた液体噴射データのデータ転送装置である。
【００１９】
まず、従来プログラムによって圧縮された液体噴射データをソフトウェア展開していた処理を、デコード回路によってハードウェア展開する。つまり、圧縮データの展開処理以外にも多数の様々なデータ処理手順を順次実行するシングルスレッドのプログラムによって圧縮データを展開するより、圧縮データの展開専用のデコード回路によって圧縮データの展開のみを独立して実行することによって、圧縮された液体噴射データの展開処理を高速に実行することができる。
【００２０】
また、ワード単位で展開後のデータを格納するラインバッファを設け、従来プログラムによって１バイトずつ展開していた圧縮データをワード単位（２バイト）で展開してラインバッファに格納してワード単位でデータ転送する。つまり、一度に展開してデータ転送する圧縮データの量が従来の２倍の量になるので、圧縮データの展開処理をより高速に実行することができる。
【００２１】
さらに、システムバスとローカルバスとの２つの独立したバスと、ローカルバスに接続されたローカルメモリとを備えた構成によって、マイクロプロセッサからメモリへのアクセス経路から分離して独立したメモリから液体噴射ヘッドへの液体噴射データのデータ転送経路を確保することができる。したがって、システムバス側と非同期にローカルバス側でローカルメモリから液体噴射ヘッドのレジスタへのデータ転送を実行することができる。それによって、マイクロプロセッサからメモリへのアクセス等によってメモリから液体噴射ヘッドへの液体噴射データのデータ転送が中断され、液体噴射データのデータ転送遅延が生じて液体噴射実行速度が低下してしまうことがない。
【００２２】
さらに、ＤＭＡ（Ｄｉｒｅｃｔ・Ｍｅｍｏｒｙ・Ａｃｃｅｓｓ）転送によって高速なデータ転送が可能になる。ＤＭＡ転送とは、転送元及び転送先アドレスや転送数を所定のレジスタに設定すると、後はマイクロプロセッサを介することなくハードウェアにて高速にデータ転送を行うことができる公知の転送方式である。
【００２３】
これにより、本願発明の第２の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、システムバスとローカルバスとの独立した２系統のバスと、デコード回路を内蔵したデコードユニット、及びマイクロプロセッサを介することなく高速なデータ転送が可能なＤＭＡ転送手段とによって、圧縮データの高速な展開処理と、液体噴射ヘッドへの高速なデータ転送とを実現することができるので、液体噴射装置の液体噴射実行速度を従来と比較して飛躍的に高速化することができるという作用効果が得られる。
【００２４】
本願発明の第３の態様は、前述した第２の態様において、前記メインメモリ、前記デコードユニット、及び前記液体噴射ヘッドのレジスタは、それぞれ回路ブロックとして１つのＡＳＩＣに内蔵されており、前記デコードユニットと前記液体噴射ヘッドのレジスタとは、前記ＡＳＩＣ内部の専用バスによって接続されている、ことを特徴とした液体噴射データのデータ転送装置である。
【００２５】
このように、圧縮データを格納するメインメモリがデコードユニットと同じＡＳＩＣ内に回路ブロックとして構成されていることによって、特に１クロックでデータを転送するような高速なＤＭＡ転送が可能になる。したがって、圧縮された液体噴射データをデコードユニットへより高速にデータ転送を行うことができるようになる。また、液体噴射ヘッドのレジスタも同じＡＳＩＣに内蔵された回路ブロックで構成され、デコードユニットとＡＳＩＣ内部の専用バスで接続されていることによって、ローカルメモリから液体噴射ヘッドへの展開後の液体噴射データのデータ転送をより高速に行うことができるようになる。
【００２６】
これにより、本願発明の第３の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、前述した第２の態様に記載の発明による作用効果に加えて、圧縮された液体噴射データをデコードユニットへより高速にデータ転送することができ、かつ、ローカルメモリから液体噴射ヘッドへの展開後の液体噴射データのデータ転送をより高速に行うことができるので、液体噴射装置の液体噴射実行速度をより高速化することができるという作用効果が得られる。
【００２７】
本願発明の第４の態様は、前述した第２の態様又は第３の態様において、前記ラインバッファは、所定のワード数の展開データを格納可能なバッファ領域を２面有し、一面側に前記デコード回路にて展開した液体噴射データが順次格納され、所定のワード数の展開データが蓄積された時点で他面側に前記デコード回路にて展開した液体噴射データが順次格納されるとともに、所定のワード数の展開データが蓄積された時点で所定のワード数毎に展開データを前記ローカルメモリへＤＭＡ転送する、ことを特徴とした液体噴射データのデータ転送装置である。
【００２８】
このように、ラインバッファは、所定のワード数の展開データを格納可能なバッファ領域を２面有しており、デコード回路にて展開したデータを一面側に格納していき、所定のワード数分蓄積された時点で、一面側の展開データをＤＭＡ転送手段によってワード単位で転送している間、デコード回路にて展開したデータを他面側に格納していくとができるので、圧縮データの展開処理とデータ転送処理とを平行して行うことができる。
【００２９】
これにより、本願発明の第４の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、前述した第２の態様又は第３の態様に記載の発明による作用効果に加えて、圧縮データの展開処理とデータ転送処理とを平行して行うことができるので、液体噴射装置の液体噴射実行速度をより高速化することができるという作用効果が得られる。
【００３０】
本願発明の第５の態様は、前述した第２の態様〜第４の態様のいずれかにおいて、前記ローカルバスにおける前記デコードユニットから前記ローカルメモリ、及び前記ローカルメモリから前記液体噴射ヘッドのレジスタへのデータ転送は、バースト転送によって行われる、ことを特徴とした液体噴射データのデータ転送装置である。
【００３１】
バースト転送とは、データ転送を高速化する公知の手法の１つであり、連続したデータを転送する際に、アドレスの指定などの手順を一部省略することによって、所定のデータブロックのデータを全て転送し終えるまでの間バスを占有して転送することでデータ転送速度を上げるデータ転送方式である。メモリの読み書きの高速化など、様々な局面で利用されるデータ転送を高速化するための一般的な手法である。そして、従来システムバスを経由して行われていた液体噴射ヘッドへのデータ転送をシステムバスから独立したローカルバス経由で行うので、ローカルバス経由のデコードユニットからローカルメモリ、及びローカルメモリから液体噴射ヘッドのレジスタへのデータ転送をバースト転送によって行うことができる。
【００３２】
つまり、システムバスを経由してメモリから液体噴射ヘッドへのデータ転送を行う従来のデータ転送装置においては、液体噴射ヘッドに対して所定のデータブロックのデータを全て転送し終えるまでの間バスを占有して転送すると、マイクロプロセッサの要求によるデータ転送等を実行できなくなるなどの弊害が生じてしまうが、システムバスから独立したローカルバスにおいては、そのような弊害が生じないので、ローカルバスを経由する液体噴射ヘッドへのデータ転送をバースト転送で行うことができる。
【００３３】
これにより、本願発明の第５の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、前述した第２の態様〜第４の態様のいずれかに記載の発明による作用効果に加えて、ローカルバスを経由する液体噴射ヘッドへのデータ転送をバースト転送で行うことによって、液体噴射装置の液体噴射実行速度をより高速化することができるという作用効果が得られる。
【００３４】
また、システムバスとローカルバスが独立しており、デコードユニットのデコード回路とラインバッファとによって、システムバス側のデータ転送と非同期に液体噴射ヘッドへのデータ転送を行うことができるので、バースト転送による転送速度の高速化の効果を最大限に発揮することができるという作用効果が得られる。
【００３５】
本願発明の第６の態様は、前述した第１の態様〜第５の態様のいずれかにおいて、前記圧縮された液体噴射データは、ランレングス圧縮データであり、前記デコード回路は、ランレングス圧縮データをハードウェア展開可能なデコード回路である、ことを特徴とした液体噴射データのデータ転送装置である。
【００３６】
本願発明の第６の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、ライン展開可能なランレングス圧縮データをハードウェア展開可能なデコード回路によって、前述した第１の態様〜第５の態様のいずれかに記載の発明による作用効果を得ることができる。
【００３７】
本願発明の第７の態様は、前述した第２の態様〜第６の態様のいずれかにおいて、前記デコードユニットは、前記メインメモリからＤＭＡ転送された非圧縮の液体噴射データを前記デコード回路にてハードウェア展開せずに、前記ラインバッファへ格納する手段を備えている、ことを特徴とした液体噴射データのデータ転送装置である。
【００３８】
本願発明の第７の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、前述した第２の態様〜第６の態様のいずれかに記載の発明による作用効果に加えて、メインメモリに格納されている液体噴射データが非圧縮の液体噴射データである場合には、デコード回路にてハードウェア展開せずに、そのままラインバッファへ格納する手段を備えているので、非圧縮の液体噴射データにおける液体噴射実行速度もより高速化することができるという作用効果が得られる。
【００３９】
本願発明の第８の態様に記載の発明は、前述した第１の態様〜第７の態様のいずれかに記載の液体噴射データのデータ転送装置を備えた液体噴射装置である。
本願発明の第８の態様に記載の発明に係る液体噴射装置によれば、液体噴射装置において、前述した第１の態様〜第７の態様のいずれかに記載の発明による作用効果を得ることができる。
【００４０】
【発明の実施の形態】
以下、本願発明の実施の形態を図面に基づいて説明する。
まず、本願発明に係る「液体噴射装置」としてのインクジェット式記録装置の第１実施例について説明する。図１は、本願発明に係るインクジェット式記録装置の概略の平面図であり、図２はその側面図である。
【００４１】
インクジェット式記録装置５０には、記録紙Ｐに記録を実行する記録手段として、キャリッジガイド軸５１に軸支され、主走査方向Ｘに移動するキャリッジ６１が設けられている。キャリッジ６１には、記録紙Ｐにインクを噴射して記録を行う「液体噴射ヘッド」としての記録ヘッド６２が搭載されている。記録ヘッド６２と対向して、記録ヘッド６２のヘッド面と記録紙Ｐとのギャップを規定するプラテン５２が設けられている。そして、キャリッジ６１とプラテン５２の間に記録紙Ｐを副走査方向Ｙに所定の搬送量で搬送する動作と、記録ヘッド６２を主走査方向Ｘに一往復させる間に記録ヘッド６２から記録紙Ｐにインクを噴射する動作とを交互に繰り返すことによって記録紙Ｐに記録が行われる。
【００４２】
給紙トレイ５７は、例えば普通紙やフォト紙等の記録紙Ｐを給紙可能な構成となっており、記録紙Ｐを自動給紙する給紙手段としてのＡＳＦ（オート・シート・フィーダー）が設けられている。ＡＳＦは、給紙トレイ５７に設けられた２つの給紙ローラ５７ｂ及び図示してない分離パッドを有する自動給紙機構である。この２つの給紙ローラ５７ｂの１つは、給紙トレイ５７の一方側に配置され、もう１つの給紙ローラ５７ｂは、記録紙ガイド５７ａに取り付けられており、記録紙ガイド５７ａは、記録紙Ｐの幅に合わせて幅方向に摺動可能に給紙トレイ５７に設けられている。そして、給紙ローラ５７ｂの回転駆動力と、分離パッドの摩擦抵抗により、給紙トレイ５７に置かれた複数の記録紙Ｐを給紙する際に、複数の記録紙Ｐが一度に給紙されることなく１枚ずつ正確に自動給紙される。
【００４３】
記録紙Ｐを副走査方向Ｙに搬送する記録紙搬送手段として、搬送駆動ローラ５３と搬送従動ローラ５４が設けられている。搬送駆動ローラ５３は、ステッピング・モータ等の回転駆動力により回転制御され、搬送駆動ローラ５３の回転により、記録紙Ｐは副走査方向Ｙに搬送される。搬送従動ローラ５４は、複数設けられており、それぞれ個々に搬送駆動ローラ５３に付勢され、記録紙Ｐが搬送駆動ローラ５３の回転により搬送される際に、記録紙Ｐに接しながら記録紙Ｐの搬送に従動して回転する。搬送駆動ローラ５３の表面には、高摩擦抵抗を有する皮膜が施されている。搬送従動ローラ５４によって、搬送駆動ローラ５３の表面に押しつけられた記録紙Ｐは、その表面の摩擦抵抗によって搬送駆動ローラ５３の表面に密着し、搬送駆動ローラ５３の回転によって副走査方向に搬送される。
【００４４】
また、給紙ローラ５７ｂと搬送駆動ローラ５３との間には、従来技術において公知の技術による紙検出器６３が配設されている。紙検出器６３は、立位姿勢への自己復帰習性が付与され、かつ記録紙搬送方向にのみ回動し得るよう記録紙Ｐの搬送経路内に突出する状態で枢支されたレバーを有し、このレバーの先端が記録紙Ｐに押されることでレバーが回動し、それによって記録紙Ｐが検出される構成を成す検出器である。紙検出器６３は、給紙ローラ５７ｂより給紙された記録紙Ｐの始端位置、及び終端位置を検出し、その検出位置に合わせて記録領域が決定され、記録が実行される。
【００４５】
一方、記録された記録紙Ｐを排紙する手段として、排紙駆動ローラ５５と排紙従動ローラ５６が設けられている。排紙駆動ローラ５５は、ステッピング・モータ等の回転駆動力により回転制御され、排紙駆動ローラ５５の回転により、記録紙Ｐは副走査方向Ｙに排紙される。排紙従動ローラ５６は、周囲に複数の歯を有し、各歯の先端が記録紙Ｐの記録面に点接触するように鋭角的に尖っている歯付きローラになっている。複数の排紙従動ローラ５６は、それぞれ個々に排紙駆動ローラ５５に付勢され、記録紙Ｐが排紙駆動ローラ５５の回転により排紙される際に記録紙Ｐに接して記録紙Ｐの排紙に従動して回転する。
【００４６】
そして、給紙ローラ５７ｂや搬送駆動ローラ５３、及び排紙駆動ローラ５５を回転駆動する図示していない回転駆動用モータ、並びにキャリッジ６１を主走査方向に駆動する図示していないキャリッジ駆動用モータは、記録制御部１００により駆動制御される。また、記録ヘッド６２も同様に、記録制御部１００により制御されて記録紙Ｐの表面にインクを噴射する。
【００４７】
図３は、本願発明に係るインクジェット記録装置５０の概略のブロック図である。
インクジェット式記録装置５０は、各種記録処理の制御を実行する記録制御部１００を備えている。記録制御部１００は、システムバスＳＢとローカルバスＬＢとの２系統の独立したバスを備えている。システムバスＳＢには、ＭＰＵ（マイクロプロセッサ）２４、ＲＯＭ２１、ＲＡＭ２２、不揮発性記憶媒体２３、Ｉ／Ｏ２５、及びデコード回路２８がデータ転送可能に接続されている。ＭＰＵ２４では各種処理の演算処理が行われる。ＲＯＭ２１には、ＭＰＵ２４の演算処理に必要なソフトウェア・プログラム及びデータがあらかじめ記憶されている。ＲＡＭ２２は、ソフトウェア・プログラムの一時的な記憶領域、ＭＰＵ２４の作業領域等として使用される。また、フラッシュメモリ等の不揮発性記憶媒体２３には、ＭＰＵ２４における演算処理結果の所定のデータが格納され、インクジェット記録装置５０の電源断の間においても該データを保持する構成となっている。
【００４８】
さらに、記録制御部１００は、外部装置とのインターフェース機能を有するインターフェース部２７を介して、パーソナルコンピュータ等の情報処理装置２００と接続され、その情報処理装置２００との間において、システムバスＳＢを介して各種情報やデータの入出力が可能な構成となっている。そして、Ｉ／Ｏ２５は、ＭＰＵ２４における演算処理結果に基づいて、入出力部２６を介して各種モータドライバ３１に対して出力制御を行い、かつ各種センサー３２からの入力情報等を入力する。各種モータドライバ３１は、インクジェット式記録装置５０の各種モータを駆動制御する駆動制御回路であり、記録制御部１００によって制御される。また、各種センサー３２は、インクジェット記録装置５０の各種状態情報を検出し、入出力部２６を介してＩ／Ｏ２５に出力する。
【００４９】
記録実行時には、情報処理装置２００がホスト側となり、情報処理装置２００から圧縮された記録データ（液体噴射データ）が出力され、インクジェット式記録装置５０は、インターフェース部２７からシステムバスＳＢを介して圧縮された記録データを入力する。デコード回路２８は、圧縮された記録データをハードウェア展開した後、展開後の記録データをローカルバスＬＢ経由でローカルメモリ２９へ格納する。ローカルメモリ２９に格納された展開後の記録データは、再びローカルバスＬＢを介してヘッド制御部３３内部のレジスタから記録ヘッド６２へ転送される。ヘッド制御部３３は、記録ヘッド６２に対して制御を行い、記録ヘッド６２のヘッド面に多数配設されたノズルアレイから各色のインクを記録紙Ｐの記録面に噴射する。
【００５０】
このように、システムバスＳＢとローカルバスＬＢとの独立した２系統のバスと、圧縮データをハードウェア展開するデコード回路２８とによって、圧縮データの高速な展開処理と、記録ヘッド６２への高速なデータ転送とを実現することができるので、インクジェット式記録装置５０の記録実行速度を従来と比較して飛躍的に高速化することができる。つまり、従来のように、ＭＰＵ２４において、圧縮データの展開処理以外にも多数の様々なデータ処理手順を順次実行するシングルスレッドのプログラムによって圧縮データを展開するのではなく、圧縮データの展開専用のデコード回路２８によって圧縮データの展開のみを独立して実行することによって、圧縮された記録データの展開処理を高速に実行することができるものである。
【００５１】
また、システムバスＳＢとローカルバスＬＢとの２つの独立したバスと、ローカルバスＬＢに接続されたローカルメモリ２９とを備えた構成によって、ＭＰＵ２４が接続されているシステムバスＳＢから分離されて独立した記録ヘッド６２への記録データのデータ転送経路（ローカルバスＬＢ）を確保することができる。したがって、システムバスＳＢ側と非同期にローカルバスＬＢ側でローカルメモリ２９から記録ヘッドのレジスタへのデータ転送を実行することができる。それによって、ＭＰＵ２４からＲＡＭ２２へのアクセス等によって記録ヘッド６２への記録データのデータ転送が中断され、記録データのデータ転送遅延が生じて記録実行速度が低下してしまうことがない。
【００５２】
さらに、当該実施例においては、デコード回路２８とローカルバスＬＢとの間にワード単位で展開後のデータを格納するラインバッファ２８１が設けられている。デコード回路２８にて展開された記録データは、いったんラインバッファ２８１に一時的に格納される。ラインバッファ２８１に格納された展開後の記録データは、２ワード毎にローカルバスＬＢを介してローカルメモリ２９へデータ転送される。このように、デコード回路２８とローカルバスＬＢとの間にワード単位で展開後のデータを格納するラインバッファ２８１を設けても良い。ワード単位で展開後のデータを格納するラインバッファ２８１を設けて、従来プログラムによって１バイトずつ展開していた圧縮データをワード単位（２バイト）で展開してラインバッファ２８１に格納してワード単位でローカルメモリ２９へデータ転送することによって、一度に展開してデータ転送する圧縮データの量が従来の２倍の量になるので、圧縮データの展開処理をより高速に実行することができるようになり、より好ましいと言える。
【００５３】
図４は、本願発明に係る「液体噴射データのデータ転送装置」としてのデータ転送装置１０の構成を示したブロック図である。図５は、データ転送装置１０における記録データの流れを模式的に示したタイミングチャートである。
【００５４】
記録制御部１００は、ＡＳＩＣ（特定用途向け集積回路）４を備えており、ＡＳＩＣ４は、前述したインターフェース部２７、前述したヘッド制御部３３、受信バッファ部４２、及び本願発明に係る「デコードユニット」としてのＤＥＣＵ４１を内蔵している。ＤＥＣＵ４１は、前述したデコード回路２８、ラインバッファ２８１、及び「ＤＭＡ転送手段」を内蔵している（詳細は後述する）。また、システムバスＳＢ、及びローカルバスＬＢは、１６ビットバスであり、所定のデータ転送周期毎に１ワード（２バイト）のデータを転送することができる。以下、図５に示したタイミングチャートを参照しながらデータ転送装置１０における記録データの流れを説明する。
【００５５】
圧縮された記録データは、情報処理装置２００からインターフェース部２７を介して「メインメモリ」としての受信バッファ部４２へシステムバスＳＢを経由して１ワードずつＤＭＡ転送される（符号Ｔ１）。前述したように、ＤＭＡ転送とは、転送元及び転送先アドレスや転送数を所定のレジスタに設定すると、後はＭＰＵ２４を介することなくハードウェアにて高速にデータ転送を行うことができる転送方式である。次に、受信バッファ部４２からシステムバスＳＢを介してＤＥＣＵ４１へＤＭＡ転送される（符号Ｔ２）。つづいて、ＤＥＣＵ４１の内部でデコード回路２８によって、圧縮された１ワードのデータがハードウェア展開され、展開された記録データがラインバッファ２８１へ格納される（符号Ｔ３）。
【００５６】
展開されてラインバッファ２８１に格納された記録データは、ラインバッファ２８１に格納された記録データが所定バイト数に達した時点で、システムバスＳＢ側のデータ転送とは非同期にローカルバスＬＢを経由してローカルメモリ２９のビットマップエリアへＤＭＡ転送される（符号Ｔ４）。つづいて、ローカルメモリ２９のビットマップエリアへ格納されたビットマップデータとしての記録データは、再びローカルバスＬＢを経由してＤＥＣＵ４１へＤＭＡ転送され（符号Ｔ５）、ＤＥＣＵ４１から内部バスＩＢを経由してヘッド制御部３３へＤＭＡ転送され（符号Ｔ６）、ヘッド制御部３３内部のレジスタに格納された後、記録ヘッド６２へＤＭＡ転送される（符号Ｔ７）。
【００５７】
このように、受信バッファ部４２（メインメモリ）からデコード回路２８へのデータ転送、デコード回路２８からローカルメモリ２９へのデータ転送、及びローカルメモリ２９から記録ヘッド６２へのデータ転送をＤＭＡ転送としても良く、それによって、より高速なデータ転送が可能になり、より好ましい。また、圧縮データを格納する「メインメモリ」が受信バッファ部４２としてＤＥＣＵ４１と同じＡＳＩＣ４内に回路ブロックとして構成されていることによって、特に１クロックでデータを転送するような高速なＤＭＡ転送が可能になる。尚、ＡＳＩＣ４に受信バッファ部４２を設けず、ＲＡＭ２２の一部を「メインメモリ」として使用しても良い。
【００５８】
図６は、本願発明に係る「デコードユニット」としてのＤＥＣＵ４１の構成を示したブロック図である。
前述した「ＤＭＡ転送手段」としてのＳ−ＤＭＡコントローラ４１１は、システムバスＳＢ側のＤＭＡ転送をコントロールする。Ｓ−ＤＭＡコントローラ４１１によって、受信バッファ部４２に格納されている圧縮された記録データが１ワードずつ展開処理コントローラ４１２へＤＭＡ転送される。展開処理コントローラ４１２は、前述したデコード回路２８とラインバッファ２８１を内蔵している。受信バッファ部４２からＳ−ＤＭＡコントローラ４１１によって１ワードずつＤＭＡ転送された圧縮された記録データは、デコード回路２８にて１ワードずつハードウェア展開され、展開された記録データがラインバッファ２８１へ格納されて蓄積される。
【００５９】
同じく「ＤＭＡ転送手段」としてのＬ−ＤＭＡコントローラ４１３は、ローカルバスＬＢ側のＤＭＡ転送をコントロールする。また、ローカルメモリコントローラ４１４は、ローカルバスＬＢに接続されているローカルメモリ２９の読み出し、及び書き込みを制御する。そして、ラインバッファ２８１に所定バイト数の展開後の記録データが蓄積された時点で、ラインバッファ２８１に蓄積された展開後の記録データは、Ｌ−ＤＭＡコントローラ４１３によってローカルメモリコントローラ４１４を介してローカルバスＬＢ経由でローカルメモリ２９へシステムバスＳＢ側のＤＭＡ転送とは非同期にＤＭＡ転送される。ローカルメモリ２９へＤＭＡ転送された展開後の記録データは、ローカルメモリ２９の所定のビットマップエリアへ格納される。
【００６０】
同じく「ＤＭＡ転送手段」としてのＩ−ＤＭＡコントローラ４１５は、ＡＳＩＣ４内のＤＥＣＵ４１とヘッド制御部３３との間の専用バスである内部バスＩＢのＤＭＡ転送をコントロールする。ローカルメモリ２９のビットマップエリアに格納された展開後の記録データは、Ｉ−ＤＭＡコントローラ４１５によってローカルメモリコントローラ４１４を介してローカルバスＬＢ及び内部バスＩＢを経由してヘッド制御部３３へＤＭＡ転送され、ヘッド制御部３３内部のレジスタに格納された後、記録ヘッド６２へＤＭＡ転送される。
【００６１】
また、ラインバッファ２８１からローカルメモリ２９へのＤＭＡ転送は、Ｌ−ＤＭＡコントローラ４１３によってバースト転送され、ローカルメモリ２９から記録ヘッド６２へのＤＭＡ転送は、Ｉ−ＤＭＡコントローラ４１５によってバースト転送される。前述したように、バースト転送とは、連続したデータを転送する際にアドレスの指定などの手順を一部省略することによって、所定のデータブロックのデータを全て転送し終えるまでの間バスを占有して転送するデータ転送方式である。Ｌ−ＤＭＡコントローラ４１３は、ラインバッファ２８１に所定バイト数の展開後の記録データが蓄積された時点で、所定バイト数の展開後の記録データを１ワードずつ、所定バイト数ローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する。Ｉ−ＤＭＡコントローラ４１５は、ローカルメモリ２９のビットマップエリアに格納されている展開後の記録データを所定バイト数のデータブロック毎に１ワードずつ、１つのデータブロックを全て記録ヘッド６２へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する。
【００６２】
そして、ラインバッファ２８１からローカルメモリ２９へのバースト転送と、ローカルメモリ２９から記録ヘッド６２へのバースト転送とが競合した場合には、ローカルメモリ２９から記録ヘッド６２へのバースト転送が優先され、ローカルメモリ２９から記録ヘッド６２へのバースト転送中は、ラインバッファ２８１からローカルメモリ２９へのバースト転送は一時停止し、ローカルメモリ２９から記録ヘッド６２への記録データに基づく記録ヘッド６２のノズルアレイからのインク噴射動作が途切れないようになっている。
【００６３】
このように、記録ヘッド６２に対して所定のデータブロックのデータを全て転送し終えるまでの間ローカルバスＬＢを占有して転送することにより、システムバスＳＢ側のＭＰＵ２４の要求によってデータ転送等を実行できなくなるなどの弊害が生じないので、記録ヘッド６２への記録データのデータ転送を高速に行うことができる。
【００６４】
図７及び図８は、ＤＥＣＵ４１内部において、圧縮された記録データがデコード回路２８でハードウェア展開され、ラインバッファ２８１へ格納されるまでを模式的に示したものである。また、図９は、展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送されて格納されるまでを模式的に示したものである。
【００６５】
当該実施例においては、圧縮された記録データは、ランレングス圧縮方式によって圧縮されている。ランレングス圧縮方式は、公知のデータ圧縮方式であり、以下簡単に説明する。ランレングス圧縮データは、バイト境界の圧縮データであり、カウント（１バイト）とデータ（１バイト又は複数バイト）とがセットになっている。つまり、ランレングス圧縮データは、まずカウントがあり、その後には必ずデータがあるという構成になっている。カウントの値が１２８以上（負の定数）、つまり、８０Ｈ以上の場合には、次の１バイトのデータを繰り返して展開することを意味しており、２５７からカウントの値を減算した数だけ、そのカウントの次の１バイトのデータを繰り返して展開する。一方、カウントの値が１２７以下、つまり、７ＦＨ以下の場合には、そのカウント以降に繰り返さないでそのまま展開するデータがつづくことを意味しており、そのカウントの値に１を加算したバイト数だけ、そのカウント以降のデータをそのまま繰り返さずに展開する。
【００６６】
つづいて、ラインバッファ２８１の構成について説明する。ラインバッファ２８１は、８ワード（１６バイト）の格納エリアに予備格納エリア１ワード（２バイト）を加えた９ワードのデータ格納エリアを２面有しており、それぞれＡ面、Ｂ面とする。デコード回路２８にて１ワードずつ展開された記録データは、１ワードずつ順番にラインバッファ２８１のＡ面かＢ面のどちらか一面側に順次格納されていき、所定バイト数、当該実施例においては１６バイトの展開データが蓄積された時点で、他面側に順次格納されていく。また、蓄積された１６バイトの展開データは、前述したように、ローカルバスＬＢを経由してローカルメモリ２９にＤＭＡ転送され、ローカルメモリ２９の所定のビットマップエリアに格納される。
【００６７】
このように、ラインバッファ２８１は、１６バイトの展開後の記録データを格納可能なバッファ領域を２面有しており、デコード回路２８にて展開した記録データを一面側に格納していく。そして、１６バイト分蓄積された時点で、一面側の展開後の記録データをＤＭＡ転送手段によってワード単位で転送している間、デコード回路２８にて展開した記録データを他面側に格納していくことができるので、圧縮された記録データの展開処理とデータ転送処理とを平行して行うことができる。
【００６８】
つづいて、ランレングス圧縮データの一例を挙げ、その圧縮データがデコード回路２８にて展開され、ラインバッファ２８１に格納され、ラインバッファ２８１からローカルメモリ２９へ格納される記録データの流れを説明する。
【００６９】
受信バッファ部（メインメモリ）４２には、図示の如くＦＥＨから始まる２４ワード（４８バイト）のランレングス圧縮された記録データが格納されているとする。ランレングス圧縮された記録データは、１ワードずつ、つまり、２バイトずつデコード回路２８へシステムバスＳＢを経由してＤＭＡ転送され、ハードウェア展開され、ラインバッファ２８１へ格納される。当該実施例においては、ランレングス圧縮データのデータ開始アドレスは、偶数アドレスであり、ローカルメモリ２９側のビットマップデータ（イメージデータ）のデータ開始アドレスは、偶数アドレスとなる。また、ラインバッファ２８１からローカルメモリ２９へＤＭＡ転送されるデータブロックのバイト数（１ラインバイト数）は、１６バイトである。
【００７０】
尚、図７に示したメインメモリ、ＤＥＣＵ４１内部のラインバッファ２８１、及び図９に示したローカルメモリ２９は、向かって左上端が偶数アドレスであり、左から右へ向かって順番に上位アドレスとなっていき、以下の図面においても全て同様とする。
【００７１】
以下、１ワードずつ順を追って説明していく。まず、受信バッファ部４２から最初の１ワードの圧縮された記録データ（ＦＥＨ、０１Ｈ）がＤＥＣＵ４１内部のデコード回路２８へＤＭＡ転送される（転送Ｓ１）。ＦＥＨはカウントであり、０１Ｈはデータである。カウントの値ＦＥＨ＝２５４であり、１２８以上なので、２５７−２５４＝３回、データ０１Ｈが繰り返して展開され、ラインバッファ２８１のＡ面側に１バイトずつ順次格納される。次に、デコード回路２８にＤＭＡ転送されるランレングス圧縮データは、０３Ｈ、０２Ｈである（転送Ｓ２）。０３Ｈはカウントであり、０２Ｈはデータである。カウントの値０３Ｈ＝３であり、１２７以下なので、このカウントの次のデータから３＋１＝４バイト、繰り返さないで展開するデータがあることになる。つまり、カウント０３Ｈ以降のデータ０２Ｈ、７８Ｈ、５５Ｈ、４４Ｈが繰り返さずにそのまま展開され、ラインバッファ２８１のＡ面に順次格納される（転送Ｓ２〜Ｓ４）。転送Ｓ４にてＤＭＡ転送されたワードデータの上位側（奇数アドレス側）のＦＢＨはカウントであり、次の１バイトのデータが６回（２５７−２５１＝６）繰り返して展開されることになる。
【００７２】
つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、ＦＦＨ、ＦＥＨである（転送Ｓ５）。下位アドレス側（偶数アドレス側）のＦＦＨはデータであり、その前のカウントＦＢＨのデータである。したがって、ＦＦＨが６回繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）のＦＥＨはカウントであり、次の１バイトのデータが３回（２５７−２５４＝３）繰り返して展開されることになる。つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、１１Ｈ、０６Ｈである（転送Ｓ６）。下位アドレス側（偶数アドレス側）の１１Ｈはデータであり、その前のカウントＦＥＨのデータである。したがって、１１Ｈが３回繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０６Ｈはカウントであり、以降７バイト（６＋１＝７）のデータ（６６Ｈ、１２Ｈ、７７Ｈ、４５Ｈ、８９Ｈ、１０Ｈ、５５Ｈ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＢ面側に順次格納される（転送Ｓ７〜Ｓ１０）。
【００７３】
一方、ラインバッファ２８１のＡ面側に１ラインバイト数、つまり１６バイトの展開後の記録データが蓄積された時点で（転送Ｓ６の時点）、１６バイトを１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送する。その際、Ｌ−ＤＭＡコントローラ４１３は（図６）、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｄ１）。ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ順次格納されていく（図９（ａ））。
【００７４】
つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、１０Ｈ、ＦＡＨである（転送Ｓ１１）。下位アドレス側（偶数アドレス側）の１０Ｈはデータであり、その前のカウントＦＢＨのデータである。したがって、１０Ｈが６回繰り返して展開され、ラインバッファ２８１のＢ面側に順次格納される。また、上位アドレス側（奇数アドレス側）のＦＡＨはカウントであり、次の１バイトのデータが７回（２５７−２５０＝７）繰り返して展開されることになる。つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、２０Ｈ、０８Ｈである（転送Ｓ１２）。下位アドレス側（偶数アドレス側）の２０Ｈはデータであり、その前のカウントＦＡＨのデータである。したがって、２０Ｈが７回繰り返して展開され、ラインバッファ２８１のＢ面側に順次格納され、Ｂ面側の蓄積データが１６バイトに達した時点で残りのデータがＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０８Ｈはカウントであり、以降９バイト（８＋１＝９）のデータ（１２Ｈ、１３Ｈ、１４Ｈ、１５Ｈ、１６Ｈ、１７Ｈ、１８Ｈ、１９Ｈ、２０Ｈ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＡ面側に順次格納される（図８の転送Ｓ１３〜Ｓ１７）。
【００７５】
一方、ラインバッファ２８１のＢ面側に１ラインバイト数、つまり１６バイトの展開後の記録データが蓄積された時点で（転送Ｓ１２の時点）、１６バイトを１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送する。その際、Ｌ−ＤＭＡコントローラ４１３は（図６）、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｄ２）。ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ順次格納されていく（図９（ｂ））。
【００７６】
つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、１１Ｈ、０２Ｈである（転送Ｓ１８）。下位アドレス側（偶数アドレス側）の１１Ｈはデータであり、その前のカウントＦＤＨ（転送Ｓ１７の上位アドレス側）のデータである。したがって、１１Ｈが３回（２５７−２５４＝３）繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納され、Ａ面側の蓄積データが１６バイトに達した時点で残りのデータがＢ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０２Ｈはカウントであり、以降３バイト（２＋１＝３）のデータ（９８Ｈ、Ｂ０Ｈ、Ｆ２Ｈ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＢ面側に順次格納される（転送Ｓ１９〜Ｓ２０）。
【００７７】
一方、ラインバッファ２８１のＡ面側に１ラインバイト数、つまり１６バイトの展開後の記録データが蓄積された時点で（転送Ｓ１８の時点）、１６バイトを１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送する。その際、Ｌ−ＤＭＡコントローラ４１３は（図６）、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｄ３）。ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ順次格納されていく（図９（ｃ））。
【００７８】
つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、ＡＢＨ、０３Ｈである（転送Ｓ２１）。下位アドレス側（偶数アドレス側）のＡＢＨはデータであり、その前のカウントＦＣＨ（転送Ｓ２０の上位アドレス側）のデータである。したがって、ＡＢＨが５回（２５７−２５２＝５）繰り返して展開され、ラインバッファ２８１のＢ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０３Ｈはカウントであり、以降４バイト（３＋１＝４）のデータ（ＦＦＨ、ＦＥＨ、ＦＣＨ、ＦＤＨ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＢ面側に順次格納される（転送Ｓ２２〜Ｓ２３）。
【００７９】
つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、ＦＥＨ、ＦＦＨである（転送Ｓ２４）。下位アドレス側（偶数アドレス側）のＦＥＨはカウントであり、上位アドレス側（奇数アドレス側）のＦＦＨは、カウントＦＥＨのデータである。したがって、ＦＦＨが３回（２５７−２５４＝３）繰り返して展開され、ラインバッファ２８１のＢ面側に順次格納される。ラインバッファ２８１のＢ面側に１ラインバイト数、つまり１６バイトの展開後の記録データが蓄積された時点で（転送Ｓ２４の時点）、１６バイトを１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送する。その際、Ｌ−ＤＭＡコントローラ４１３は（図６）、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｄ４）。
【００８０】
ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ順次格納されていく（図９（ｄ））。そして、１回の主走査パスでインクを噴射するビットマップデータ分の記録データがローカルメモリ２９に格納された時点で、ローカルメモリ２９から記録ヘッド６２へＤＭＡ転送される。その際、Ｉ−ＤＭＡコントローラ４１５は（図６）、１回の主走査パスでインクを噴射するビットマップデータ分の記録データを全てヘッド制御部３３へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する。
【００８１】
このようにして、従来プログラムによって圧縮された記録データをソフトウェア展開していた処理を、デコード回路２８によってハードウェア展開することによって、圧縮された記録データの展開処理を高速に実行することができる。また、従来プログラムによって１バイトずつ展開していた圧縮された記録データをワード単位（２バイト）で展開していくので、圧縮された記録データの展開処理をより高速に実行することができる。そして、システムバスＳＢとローカルバスＬＢとの２つの独立したバスと、ローカルバスＬＢに接続されたローカルメモリ２９とを備えた構成によって、システムバスＳＢ側と非同期にローカルバスＬＢ側でローカルメモリ２９から記録ヘッド６２へのデータ転送を実行することができる。それによって、ＭＰＵ２４からＲＯＭ２１やＲＡＭ２２へのアクセス等により、記録ヘッド６２への記録データのデータ転送が中断され、記録データの転送遅延が生じて記録実行速度が低下してしまうことがない。さらに、ＤＭＡ転送によってさらに高速なデータ転送が可能になる。
【００８２】
したがって、圧縮された記録データの高速な展開処理と、記録ヘッド６２への高速なデータ転送とを実現することができるので、インクジェット式記録装置５０の記録実行速度を従来と比較して飛躍的に高速化することができる。ちなみに、従来技術においては１Ｍバイト／秒前後だった記録ヘッド６２へのデータ転送速度は、本願発明に係るデータ転送装置１０によって、８〜１０Ｍバイト／秒にまで高速化することが可能になる。尚、記録ヘッド６２のデータ処理能力が低いと、いくら高速なデータ転送を行っても記録ヘッド６２のデータ処理能力の記録実行速度しか得られないので、十分処理の高い記録ヘッド６２を配設する必要があるのは言うまでもないことである。
【００８３】
また、本願発明に係るインクジェット式記録装置５０の第２実施例としては、上述した第１実施例に加えて、ＤＥＣＵ４１からローカルメモリ２９へ展開後の記録データをＤＭＡ転送して所定のビットマップエリアへ格納する際に、ビットマップエリアの下位アドレスから順番に格納する（横方向へ格納する）のではなく、記録ヘッド６２にとって都合の良いデータ配列となるように１ラインのデータを縦方向に変換して格納していくものが挙げられる。
【００８４】
図１０は、展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送されて格納されるまでを模式的に示したものであり、１ラインのデータが縦方向に変換されて格納される状態を示したものである。
【００８５】
ＤＭＡ転送先であるローカルメモリ２９のビットマップエリアにおいて、１ラインのデータが縦方向に配置されて格納されるように、ＤＥＣＵ４１内部の展開処理コントローラ４１２（図６）にて、ラインバッファ２８１に格納されている展開後の記録データに１ワード毎に、転送先アドレスを個別に設定する。そして、ＤＥＣＵ４１内部のＬ−ＤＭＡコントローラ４１３（図６）は、その個別の転送先アドレスをＤＭＡ転送の転送先アドレスに設定して、ラインバッファ２８１に格納されている展開後の記録データを１ワードずつローカルメモリ２９へＤＭＡ転送する（データ並び替え手段）。
【００８６】
このように、ラインバッファ２８１から１ライン（１６バイト）の記録データをローカルメモリ２９へＤＭＡ転送する際に、ＤＥＣＵ４１の内部で展開後の記録データの並び替えを行うことによって、従来のようにプログラムで１バイトずつ順番にメモリ内のデータの並び替えを行うのと比較して、必要な記録データの並び替えを瞬時に行うことができるので、記録データの並び替えを高速に行うことができる。
【００８７】
さらに、本願発明に係るインクジェット式記録装置５０の第３実施例としては、上述した第１実施例、又は第２実施例に加えて、受信バッファ部４２に格納されているランレングス圧縮された記録データのデータ開始アドレスが奇数アドレスである場合には、受信バッファ部４２からデコード回路２８へＤＭＡ転送されるランレングス圧縮データの先頭データを含むワードデータの先頭１バイトのデータを無効にする無効データマスク処理手段を備えたものが挙げられる。
【００８８】
図１１及び図１２は、圧縮された記録データがデコード回路２８でハードウェア展開され、ラインバッファ２８１へ格納されるまでを模式的に示したものであり、圧縮された記録データのデータ開始アドレスが奇数アドレスとなっている場合を示したものである。
【００８９】
受信バッファ部４２（メインメモリ）に格納されているランレングス圧縮された記録データの先頭のバイトデータ（ＦＥＨ）は、先頭のワードデータの上位アドレス（奇数アドレス）に格納されている。つまり、この先頭のバイトデータを含むワードデータの下位アドレス（偶数アドレス）には、記録データとは無関係なデータ（ＡＡＨ）が格納されている。しかし、受信バッファ部４２からデコード回路２８へ１ワードずつＤＭＡ転送すると、偶数アドレスを先頭にして転送することしかできない。したがって、ランレングス圧縮された記録データの先頭のワードデータをそのままデコード回路２８にてハードウェア展開して処理してしまうと、記録データとは無関係なデータが含まれた状態で展開されてしまうことになり、圧縮された記録データを正しく展開することができなくなってしまう。
【００９０】
そこで、展開処理コントローラ４１２（図６）において、先頭のバイトデータを含むワードデータの下位アドレス（偶数アドレス）の無関係なバイトデータをマスクして無効にしてからデコード回路２８にて展開する。つまり、そのままデコード回路２８にて先頭の１ワードを展開すると、ＡＡＨがカウントでＦＥＨがデータになってしまうが、無関係なデータであるＡＡＨを無効にすることによって、ＦＥＨをカウントとして正しく展開していくことができる。
【００９１】
次にデコード回路２８にＤＭＡ転送される圧縮された記録データは、０１Ｈ、０３Ｈである（転送Ｓ３１）。下位アドレス側（偶数アドレス側）の０１Ｈはデータであり、その前のカウントＦＥＨのデータである。したがって、０１Ｈが３回（２５７−２５４＝３）繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０３Ｈはカウントであり、以降４バイト（３＋１＝４）のデータ（０２Ｈ、７８Ｈ、５５Ｈ、４４Ｈ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＡ面側に順次格納される（転送Ｓ３２〜Ｓ３３）。以下、第１実施例と同様の手順でランレングス圧縮された記録データが１ワードずつ展開されてラインバッファ２８１に順次格納され（転送Ｓ３２〜Ｓ５４）、１ラインバイト数（１６バイト）の展開後の記録データが蓄積された時点でローカルメモリ２９へＤＭＡ転送される（転送Ｄ１〜Ｄ４）。尚、受信バッファ部４２に格納されているランレングス圧縮された記録データのデータ開始アドレスが、奇数アドレスか否かは、例えばＭＰＵ２４にて実行されるファームウェアプログラム等で判定すれば良い。
【００９２】
このようにして、受信バッファ部４２に格納されているランレングス圧縮された記録データのデータ開始アドレスが奇数アドレスであっても、ランレングス圧縮された記録データの先頭から正確にデコード回路２８にてハードウェア展開することができる。
【００９３】
さらに、本願発明に係るインクジェット式記録装置５０の第４実施例としては、上述した第１実施例〜第３実施例に加えて、１ラインバイト数を奇数バイトとしたものが挙げられる。
【００９４】
図１３及び図１４は、圧縮された記録データがデコード回路２８でハードウェア展開され、ラインバッファ２８１へ格納されるまでを模式的に示したものであり、前述した第１実施例又は第２実施例において、１ラインバイト数を１５バイトとした場合を示したものである。また、図１５は、第４実施例において、展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送されてライン縦並び変換されて格納されるまでを模式的に示したものであり、図１６は、ライン縦並び変換されずに格納されるまでを模式的に示したものである。
【００９５】
前述したように、展開後の記録データは、ラインバッファ２８１からローカルメモリ２９へ１ワードずつＤＭＡ転送されるので、ローカルメモリ２９のビットマップエリアへ展開後の記録データの格納も１ワードずつ行われ、ＤＥＣＵ４１からローカルメモリ２９へ奇数バイトの記録データをＤＭＡ転送することができない。そこで、展開処理コントローラ４１２（図６）において、ラインバッファ２８１の１ラインバイト数を奇数バイト、当該実施例においては１５バイトに設定し、ラインバッファ２８１のＡ面側、又はＢ面側に１５バイトの展開後の記録データが蓄積された時点で、ローカルメモリ２９へＤＭＡ転送する。したがって、１５バイト目の記録データが含まれるワードデータの上位アドレス側（奇数アドレス側）は００Ｈの状態でＤＭＡ転送されることになる（データ格納終了位置シフト手段）。
【００９６】
転送Ｓ６１〜Ｓ６４までは、第１実施例（図７）の転送Ｓ１〜Ｓ４と同じなので説明は省略する。つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、ＦＦＨ、ＦＦＨである（転送Ｓ６５）。下位アドレス側（偶数アドレス側）のＦＦＨはデータであり、その前のカウントＦＢＨのデータである。したがって、ＦＦＨが６回（２５７−２５１＝６）繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）のＦＦＨはカウントであり、次のデータが２回（２５７−２５５＝２）繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納されることになる。
【００９７】
つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、１１Ｈ、０６Ｈである（転送Ｓ６６）。下位アドレス側（偶数アドレス側）の１１Ｈはデータであり、その前のカウントＦＦＨのデータである。したがって、ＦＦＨが２回繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０６Ｈは、カウントであり、以降７バイト（６＋１＝７）のデータ（６６Ｈ、１２Ｈ、７７Ｈ、４５Ｈ、８９Ｈ、１０Ｈ、５５Ｈ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＢ面側に順次格納される（転送Ｓ６７〜Ｓ７０）。
【００９８】
一方、ラインバッファ２８１のＡ面側に１ラインバイト数、つまり１５バイトの展開後の記録データが蓄積された時点で（転送Ｓ６６の時点）、１５バイトを１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送する。その際、Ｌ−ＤＭＡコントローラ４１３は（図６）、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｄ１）。ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ、前述したデータ並び替え手段によってライン縦並び変換されて格納されていく（図１５（ａ））。また、ライン縦並び変換しなければ、そのまま順次格納されていく（図１６（ａ））。以下、同様にしてランレングス圧縮された記録データをデコード回路２８にてハードウェア展開していき（転送Ｓ７１〜Ｓ８４）、ラインバッファ２８１に１ライン分１５バイトの展開後の記録データが蓄積された時点でローカルメモリ２９へＤＭＡ転送する（転送Ｄ２〜Ｄ４）。
【００９９】
図１７及び図１８は、圧縮された記録データがデコード回路２８でハードウェア展開され、ラインバッファ２８１へ格納されるまでを模式的に示したものであり、前述した第３実施例において、１ラインバイト数を１５バイトとした場合を示したものである。
【０１００】
転送Ｓ９１〜Ｓ９４までは、第２実施例（図１１）の転送Ｓ３１〜Ｓ３４と同じなので説明は省略する。つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、ＦＦＨ、１１Ｈである（転送Ｓ９５）。下位アドレス側（偶数アドレス側）のＦＦＨはカウントであり、上位アドレス側（奇数アドレス側）の１１Ｈはデータである。したがって、１１Ｈが２回（２５７−２５５＝２）繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納される。
【０１０１】
そして、ラインバッファ２８１のＡ面側に１ラインバイト数、つまり１５バイトの展開後の記録データが蓄積された時点で（転送Ｓ９５の時点）、１５バイトを１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送される。その際、Ｌ−ＤＭＡコントローラ４１３は（図６）、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｄ１）。ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ、前述したデータ並び替え手段によってライン縦並び変換されて格納されていく（図１５（ａ））。また、ライン縦並び変換しなければ、そのまま順次格納されていく（図１６（ａ））。以下、同様にしてランレングス圧縮された記録データは、デコード回路２８にてハードウェア展開され（転送Ｓ７１〜Ｓ８４）、ラインバッファ２８１に１ライン分１５バイトの展開後の記録データが蓄積された時点でローカルメモリ２９へＤＭＡ転送される（転送Ｄ２〜Ｄ４）。
【０１０２】
このようにして、ラインバッファ２８１に奇数バイトの展開後の記録データが蓄積された時点でローカルメモリ２９へＤＭＡ転送することによって、最後のワードデータの上位アドレス側が００Ｈの状態で転送されるので、ローカルメモリ２９のビットマップエリアに格納された展開後の記録データは、図１５（ｄ）及び図１６（ｄ）に示したように、１ラインの最後の１バイトが００Ｈとなり、１ラインの記録データをデータ開始アドレスが偶数アドレスで奇数バイトとなるように、記録データをローカルメモリ２９のビットマップエリアに格納していくことができる。
【０１０３】
さらに、本願発明に係るインクジェット式記録装置５０の第５実施例としては、上述した第２実施例〜第４実施例のいずれかに加えて、１ラインの記録データをデータ開始アドレスが奇数アドレスとなるように、記録データをローカルメモリ２９のビットマップエリアに格納するものが挙げられる。
【０１０４】
記録ヘッド６２のヘッド面に複数並んで配設されているノズル列は、ノズル列毎に噴射するインクの色が決まっている。一方、ローカルメモリ２９のビットマップエリアに格納されている記録データは、ライン毎に各ノズル列に対応したインク色毎のデータとなっている。そして、そのノズル列の間隔によるインク噴射タイミングのずれを補正する手段において、先頭アドレスを奇数アドレスにして１ラインの記録データをローカルメモリ２９のビットマップエリアに格納する必要がある場合がある。
【０１０５】
しかし、前述したように、受信バッファ部４２からデコード回路２８へ１ワードずつＤＭＡ転送することによって、ローカルメモリ２９のビットマップエリアへ展開後の記録データは常に偶数アドレスを先頭にして格納されるので、そのままでは奇数アドレスを先頭にして記録データを格納することができない。そこで、展開処理コントローラ４１２（図６）において、デコード回路２８にて展開した記録データをラインバッファ２８１に格納する際に、ラインバッファ２８１の０バイト目を空けた状態で、１バイト目から格納していく（データ格納開始位置シフト手段）。つまり、デコードユニット２８において、圧縮された記録データの展開処理した後、展開後の記録データをラインバッファ２８１に格納する際に、ラインバッファ２８１の０バイト目を空けた状態で１バイト目から格納し、ラインバッファ２８１に格納された展開後の記録データをラインバッファ２８１の０バイト目からローカルメモリ２９のビットマップエリアへＤＭＡ転送する。
【０１０６】
図１９及び図２０は、圧縮された記録データがデコード回路２８でハードウェア展開され、ラインバッファ２８１へ格納されるまでを模式的に示したものであり、前述した第２実施例において、ラインバッファ２８１の０バイト目を空の状態のまま１バイト目から展開後の記録データを展開するようにした場合を示したものである。また、図２１は、１ライン１６バイトの展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送され、ライン縦並び変換されて奇数アドレスを先頭にして格納されるまでを模式的に示したものである。
【０１０７】
前述したように、ラインバッファ２８１は、Ａ面及びＢ面とも８ワード（１６バイト）分の格納エリアに加えて、１ワード（２バイト）の予備格納エリアを備えている。デコード回路２８にて１ワードずつ展開された記録データは、ラインバッファ２８１のＡ面側の０バイト目が空のままの状態で、１バイト目から格納されていく。そして、０バイト目を空にしたことによって格納エリアからはみ出してしまう１６バイト目の記録データが予備格納エリアへ格納される。
【０１０８】
ラインバッファ２８１のＡ面側に１６バイトの展開後の記録データが蓄積された時点で１６バイト分の格納エリアと予備格納エリアとの計１８バイト（９ワード）分の記録データが１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送される。その際、Ｌ−ＤＭＡコントローラ４１３は（図６）、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｄ１）。ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ、前述したデータ並び替え手段によってライン縦並び変換されて格納されていく（図２１（ａ））。したがって、先頭に１バイトの空データが付加された状態でローカルメモリ２９へＤＭＡ転送されてビットマップエリアの偶数アドレスに格納されるので、１ラインの記録データは、先頭のデータが奇数アドレスから格納された状態となる。
【０１０９】
以下、同様にしてランレングス圧縮された記録データをデコード回路２８にてハードウェア展開していき、ラインバッファ２８１に１ライン分１６バイトの展開後の記録データが蓄積された時点でローカルメモリ２９へＤＭＡ転送する（転送Ｄ２〜Ｄ４）。尚、転送Ｓ１２１〜Ｓ１４４の説明は、図７に示した転送Ｓ１〜Ｓ２４の説明と同様なので省略する。
【０１１０】
このようにして、デコード回路２８にて１ワードずつ展開された記録データは、ラインバッファ２８１のＡ面側の０バイト目が空のままの状態で、１バイト目から格納されていき、１６バイトの展開後の記録データが格納された時点でローカルメモリ２９へＤＭＡ転送することによって、最初のワードデータの下位アドレス側が００Ｈの状態で転送されるので、ローカルメモリ２９のビットマップエリアに格納された展開後の記録データは、図２１（ｄ）に示したように、１ラインの最初の１バイトが００Ｈとなり、１ラインの記録データをデータ開始アドレスが奇数アドレスとなるように、記録データをローカルメモリ２９のビットマップエリアに格納していくことができる。
【０１１１】
また、図２２及び図２３は、圧縮された記録データがデコード回路２８でハードウェア展開され、ラインバッファ２８１へ格納されるまでを模式的に示したものであり、前述した第４実施例において、ラインバッファ２８１の０バイト目を空の状態のまま１バイト目から展開後の記録データを展開するようにした場合を示したものである。また、図２４は、１ライン１５バイトの展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送され、ライン縦並び変換されて奇数アドレスを先頭にして格納されるまでを模式的に示したものである。
【０１１２】
このように、１ラインバイト数を１５バイト、つまり奇数バイトとすることもできる。したがって、図２４（ｄ）に示したように、１ラインの最初の１バイトが００Ｈとなり、１ライン１５バイトの記録データをデータ開始アドレスが奇数アドレスとなるようにローカルメモリ２９のビットマップエリアに格納していくことができる。
【０１１３】
また、図２５及び図２６は、圧縮された記録データがデコード回路２８でハードウェア展開され、ラインバッファ２８１へ格納されるまでを模式的に示したものであり、前述した第３実施例において、ラインバッファ２８１の０バイト目を空の状態のまま１バイト目から展開後の記録データを展開し、１ラインの記録データを１６バイトとした場合を示したものである。同様に、図２７及び図２８は、前述した第３実施例において、ラインバッファ２８１の０バイト目を空の状態のまま１バイト目から展開後の記録データを展開し、１ラインの記録データを１５バイトとした場合を示したものである。
【０１１４】
このように、受信バッファ部４２に奇数アドレスを先頭にして格納されている圧縮された記録データを、デコード回路２８にて展開した後、１ライン１６バイト、又は１５バイトの記録データをローカルメモリ２９のビットマップエリアに奇数アドレスを先頭にして格納することもできる。
【０１１５】
さらに、本願発明に係るインクジェット式記録装置５０の第６実施例としては、上述した第１実施例〜第５実施例のいずれかに加えて、展開後の記録データをローカルメモリ２９の異なる２つのビットマップエリアへ格納するものが挙げられる。図２９は、１ライン１６バイトの展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送され、ライン縦並び変換されて偶数アドレスを先頭にして異なる２つのビットマップエリアへ格納されるまでを模式的に示したものである。
【０１１６】
展開後のビットマップデータにおける副走査方向Ｙのドット間隔が、副走査方向Ｙの隣接するノズルアレイの間隔より小さい場合には、副走査方向Ｙに隣接するインクドットを１回の主走査で同時に形成することができないので、異なる主走査動作時に形成することになる。しかし、デコード回路２８にて展開したビットマップデータは、副走査方向Ｙに隣接して形成されるインクドットデータが連続して並んでいるデータ構成となっているので、展開後のビットマップデータをそのまま記録ヘッド６２に転送して記録することができない。そのため、副走査方向Ｙに隣接するインクドットデータを異なるビットマップエリアに格納して異なる主走査時に記録ヘッド６２に転送できるように展開後のビットマップデータを分割する必要がある。
【０１１７】
そこで、あらかじめローカルメモリ２９内に２つの異なるビットマップエリアを設ける。ここでは、それぞれイメージ１、イメージ２とする。ＤＭＡ転送先であるローカルメモリ２９のビットマップエリアにおいて、１ラインのデータがイメージ１とイメージ２とに交互に格納されるように、展開処理コントローラ４１２（図６）にてラインバッファ２８１に格納されている展開後の記録データに１ワード毎に、転送先アドレスを個別に設定する。そして、ＤＥＣＵ４１内部のＬ−ＤＭＡコントローラ４１３（図６）は、その個別の転送先アドレスをＤＭＡ転送の転送先アドレスに設定して、ラインバッファ２８１に格納されている展開後の記録データを１ワードずつローカルメモリ２９へＤＭＡ転送する（データ分割手段）。
【０１１８】
まず、ラインバッファ２８１のＡ面側に１ライン分１６バイトの展開後の記録データが蓄積された時点で１ライン分の記録データがローカルメモリ２９へＤＭＡ転送され（転送Ｄ１）、イメージ１へ格納される（図２９（ａ））。つづいて、ラインバッファ２８１のＢ面側に１ライン分１６バイトの展開後の記録データが蓄積された時点で１ライン分の記録データがローカルメモリ２９へＤＭＡ転送され（転送Ｄ２）、イメージ２へ格納される（図２９（ｂ））。つづいて、ラインバッファ２８１のＡ面側に１ライン分１６バイトの展開後の記録データが蓄積された時点で１ライン分の記録データがローカルメモリ２９へＤＭＡ転送され（転送Ｄ３）、イメージ１へ格納される（図２９（ｃ））。そして、ラインバッファ２８１のＢ面側に１ライン分１６バイトの展開後の記録データが蓄積された時点で１ライン分の記録データがローカルメモリ２９へＤＭＡ転送され（転送Ｄ４）、イメージ２へ格納される（図２９（ｄ））。
【０１１９】
このようにして、圧縮された記録データを展開処理した後、ラインバッファ２８１に格納されている展開後の記録データを、副走査方向Ｙに隣接するインクドットが、それぞれ異なる主走査時に形成されるように、展開された記録データを１ライン分ずつローカルメモリ２９の異なるビットマップエリアへＤＭＡ転送する。それによって、圧縮された記録データの展開処理（デコード回路２８）と展開後の記録データの分割（展開処理コントローラ４１２）とをハードウェア処理によって高速に行うことができる。また、図３０は、１ライン１６バイトの展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送され、ライン縦並び変換されずにそのまま偶数アドレスを先頭にして異なる２つのビットマップエリアへ格納されるまでを模式的に示したものである。
【０１２０】
また、図３１は、１ライン１５バイトの展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送され、ライン縦並び変換されて偶数アドレスを先頭にして異なる２つのビットマップエリアへ格納されるまでを模式的に示したものである。図３２は、１ライン１５バイトの展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送され、ライン縦並び変換されずにそのまま偶数アドレスを先頭にして異なる２つのビットマップエリアへ格納されるまでを模式的に示したものである。
【０１２１】
このように、１ラインバイト数を奇数バイトとして、ラインバッファ２８１に奇数バイトの展開後の記録データが格納された時点でローカルメモリ２９へＤＭＡ転送することによって、１ライン分の記録データは、最後のワードデータの上位アドレス側が００Ｈの状態で転送される。したがって、ローカルメモリ２９のビットマップエリアに格納された展開後の記録データは、１ラインの最後の１バイトが００Ｈとなり、１ラインの記録データは、データ開始アドレスが偶数アドレスで奇数バイトとなるように、イメージ１とイメージ２との２つの異なるビットマップエリアへライン毎にそれぞれ格納される。
【０１２２】
また、図３３は、１ライン１６バイトの展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送され、ライン縦並び変換されて奇数アドレスを先頭にして異なる２つのビットマップエリアへ格納されるまでを模式的に示したものである。図３４は、１ライン１５バイトの展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送され、ライン縦並び変換されて奇数アドレスを先頭にして異なる２つのビットマップエリアへ格納されるまでを模式的に示したものである。
【０１２３】
このように、デコード回路２８にて１ワードずつ展開された記録データは、ラインバッファ２８１のＡ面側の０バイト目が空のままの状態で、１バイト目から格納されていき、１６バイトの展開後の記録データが格納された時点でローカルメモリ２９へＤＭＡ転送することによって、最初のワードデータの下位アドレス側が００Ｈの状態で転送されるので、ローカルメモリ２９のビットマップエリアに格納された展開後の記録データは、１ラインの最初の１バイトが００Ｈとなり、１ラインの記録データをデータ開始アドレスが奇数アドレスとなるように、イメージ１とイメージ２との２つの異なるビットマップエリアへライン毎にそれぞれ格納される。
【０１２４】
さらに、本願発明に係るインクジェット式記録装置５０の第７実施例としては、前述した第１実施例〜第６実施例のいずれかにおいて、受信バッファ部４２に格納されている記録データが非圧縮データである場合には、展開処理をせずにビットマップエリアへ格納するものが挙げられる。図３５は、非圧縮の記録データがそのままラインバッファ２８１に格納され、ローカルメモリ２９へＤＭＡ転送される状態を模式的に示したものである。
【０１２５】
このように、情報処理装置２００等から受信バッファ部４２へ転送された記録データが非圧縮のデータである場合には、デコード回路２８にて展開処理せずに、そのままラインバッファ２８１に１ワードずつ格納される。そして、その後は、圧縮された記録データをデコード回路２８にて展開した場合と同様に、展開処理コントローラ（図６）において、前述した第２実施例〜第６実施例に示したように、１ラインバイト数を１６バイト又は１５バイトに設定し、記録データの並び替えたり、あるいは、先頭アドレスを奇数アドレスにしてローカルメモリ２９へ格納したり、２つの異なるビットマップエリアに格納したりすることができる。
【０１２６】
尚、本願発明は上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本願発明の範囲内に含まれるものであることは言うまでもない。
【図面の簡単な説明】
【図１】 本願発明に係るインクジェット式記録装置の平面図である。
【図２】 本願発明に係るインクジェット式記録装置の側面図である。
【図３】 本願発明に係るインクジェット式記録装置のブロック図である。
【図４】 データ転送装置の構成を示したブロック図である。
【図５】 記録データの流れを示したタイミングチャートである。
【図６】 ＤＥＣＵの構成を示したブロック図である。
【図７】 圧縮データが展開される流れを模式的に示したものである。
【図８】 圧縮データが展開される流れを模式的に示したものである。
【図９】 展開後の記録データを模式的に示したものである。
【図１０】 展開後の記録データを模式的に示したものである。
【図１１】 圧縮データが展開される流れを模式的に示したものである。
【図１２】 圧縮データが展開される流れを模式的に示したものである。
【図１３】 圧縮データが展開される流れを模式的に示したものである。
【図１４】 圧縮データが展開される流れを模式的に示したものである。
【図１５】 展開後の記録データを模式的に示したものである。
【図１６】 展開後の記録データを模式的に示したものである。
【図１７】 圧縮データが展開される流れを模式的に示したものである。
【図１８】 圧縮データが展開される流れを模式的に示したものである。
【図１９】 圧縮データが展開される流れを模式的に示したものである。
【図２０】 圧縮データが展開される流れを模式的に示したものである。
【図２１】 展開後の記録データを模式的に示したものである。
【図２２】 圧縮データが展開される流れを模式的に示したものである。
【図２３】 圧縮データが展開される流れを模式的に示したものである。
【図２４】 展開後の記録データを模式的に示したものである。
【図２５】 圧縮データが展開される流れを模式的に示したものである。
【図２６】 圧縮データが展開される流れを模式的に示したものである。
【図２７】 圧縮データが展開される流れを模式的に示したものである。
【図２８】 圧縮データが展開される流れを模式的に示したものである。
【図２９】 展開後の記録データを模式的に示したものである。
【図３０】 展開後の記録データを模式的に示したものである。
【図３１】 展開後の記録データを模式的に示したものである。
【図３２】 展開後の記録データを模式的に示したものである。
【図３３】 展開後の記録データを模式的に示したものである。
【図３４】 展開後の記録データを模式的に示したものである。
【図３５】 非圧縮の記録データが転送される状態を示したものである。
【図３６】 従来技術におけるデータ転送装置を示したブロック図である。
【符号の説明】
４ ＡＳＩＣ、１０ データ転送装置、２１ ＲＯＭ、２２ ＲＡＭ、２４ ＭＰＵ、２７ インターフェース部、２８ デコード回路、２９ ローカルメモリ、３３ ヘッド制御部、４１ ＤＥＣＵ（デコードユニット）、４２ 受信バッファ部、５０ インクジェット式記録装置、５１ キャリッジガイド軸、５２ プラテン、５３ 搬送駆動ローラ、５４ 搬送従動ローラ、５５ 排紙駆動ローラ、５６ 排紙従動ローラ、５７ 給紙トレイ、５７ｂ 給紙ローラ、６１ キャリッジ、６２ 記録ヘッド、６３ 紙検出器、１００ 記録制御部、２００ 情報処理装置、２８１ ラインバッファ、４１１ Ｓ−ＤＭＡコントローラ、４１２ 展開処理コントローラ、４１３ Ｌ−ＤＭＡコントローラ、４１４ ローカルメモリコントローラ、４１５ Ｉ−ＤＭＡコントローラ、Ｘ 主走査方向、Ｙ 副走査方向、ＳＢ システムバス、ＬＢ ローカルバス、ＩＢ 内部バス
【発明の属する技術分野】
本願発明は、液体噴射ヘッドからインク等の液体を被噴射媒体へ噴射する液体噴射装置に入力された液体噴射データを液体噴射ヘッドへ転送するための液体噴射データのデータ転送装置、及び該液体噴射データのデータ転送装置を備えた液体噴射装置に関する。
【０００２】
【従来の技術】
液体噴射装置としてのいわゆるインクジェット式記録装置は、記録ヘッドから記録紙等にインクを噴射して画像データ等を記録する。ライン展開可能にデータ圧縮されている画像データ等をライン展開してビットマップイメージに展開し、展開したビットマップイメージを記録紙の記録面に形成する如く記録ヘッドのヘッド面に配設されている多数のノズルアレイから複数色のインク滴を噴射する。複数色のインク滴を記録面に噴射して多数のインクドットを形成することによって記録紙上に画像を形成する。尚、ライン展開可能な圧縮データとは、例えば一般的に広く知られているランレングス圧縮方式等による圧縮データであり、バイト単位で順次展開可能な圧縮方式による圧縮データのことである。
【０００３】
一般的にこのようなインクジェット式記録装置は、パーソナルコンピュータ等の外部装置からライン展開可能にデータ圧縮されている画像データを入力し、入力した圧縮データをライン展開（解凍）し、展開したビットマップイメージに必要なデータ処理を行った後にそのデータを記録ヘッドのレジスタへ転送するデータ転送装置を備えている。従来の一般的なデータ転送装置は、例えば、図３６に示すような構成を成している。
【０００４】
データ転送装置１０は、データ転送経路としてシステムバスＳＢを備えている。システムバスＳＢには、マイクロプロセッサ（ＭＰＵ）１１、ＲＡＭ１２、及びヘッド制御部１３がデータ転送可能に接続されており、ヘッド制御部１３に記録ヘッド６２が接続されている。図示していないパーソナルコンピュータやデジタルカメラ等の情報処理装置からデータ転送される圧縮された記録データは、システムバスＳＢを介してＲＡＭ１２へ格納される。
【０００５】
ＲＡＭ１２の圧縮データ格納エリアに格納されている圧縮された記録データは、システムバスＳＢ経由でマイクロプロセッサ１１へ１バイトずつ順次データ転送され（符号Ａで示した経路）、プログラムによる圧縮データの解凍手順によって１バイトずつ順次解凍された後、再びＲＡＭ１２へシステムバスＳＢ経由で１バイトずつデータ転送されて（符号Ｂで示した経路）、ＲＡＭ１２の所望のビットマップイメージエリアに格納される。ＲＡＭ１２のビットマップイメージエリア内に展開データが全て格納された時点で、ビットマップイメージエリア内の展開データがシステムバスＳＢ経由でヘッド制御部１３内部のレジスタ（図示せず）に１バイトずつデータ転送され（符号Ｃで示した経路）、そのビットマップイメージに基づいて記録ヘッド６２の各ノズルアレイから記録紙へインクが噴射される。
【０００６】
また、データ転送処理を高速化する従来技術の一例としては、システムバスとローカルバスとの２つの独立したバスを設け、システムバスとローカルバスとの間に２つのバスコントローラを配置したものが公知である。データ転送装置において、一方のバスコントローラがシステムバス側に接続されているメインメモリにアクセスしている間、他方のバスコントローラがローカルバス側に接続されているローカルメモリをアクセスする並列処理を行うことによって、データ転送処理を高速化するものである（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特許第３２５１０５３号公報
【０００８】
【発明が解決しようとする課題】
図１１に示したような構成を成す従来の液体噴射装置のデータ転送装置１０において、液体噴射実行速度を向上させるためには、つまり、インクジェット式記録装置において、記録速度をより高速にするためには、以下のような課題が障壁となってしまう。
【０００９】
まず、圧縮された記録データをプログラムによって１バイトずつソフトウェア展開（解凍）していくので、大量の圧縮データを高速に処理することができない。仮に高速なクロックで動作可能な処理能力の高いマイクロプロセッサ１１を用いれば高速化することができるが、そのような高価なマイクロプロセッサ１１を実装するとデータ転送装置１０のコストが大幅に高くなってしまうという問題が生じる。
【００１０】
また、ＲＡＭ１２へのデータ転送及びＲＡＭ１２からのデータ転送が全てマイクロプロセッサ１１を介して行われるので、マイクロプロセッサ１１が他のデータ処理や演算等を実行している間、例えば、マイクロプロセッサ１１がＲＡＭ１２へプログラム等をフェッチしている間、データ転送が待たされてしまう場合があり、それによって、データ転送遅延が生じてしまうので、高速なデータ転送ができなかった。
【００１１】
さらに、システムバスＳＢを介してマイクロプロセッサ１１からＲＡＭ１２へのアクセス経路と、ＲＡＭ１２から記録ヘッド６２へのデータ転送経路とが共用になっているので、マイクロプロセッサ１１がＲＡＭ１２にアクセスしている間はシステムバスＳＢが占有されてしまい、その間ＲＡＭ１２から記録ヘッド６２へのデータ転送を行うことができなくなってしまう。そのため、それによって、記録ヘッド６２へのデータ転送遅延が生じてしまい、データ転送レートを高速化することができなかった。
【００１２】
また、前述した特許文献１に開示されている従来技術においては、やはり、圧縮された記録データをプログラムによって１バイトずつソフトウェア展開（解凍）していくことになるので、大量の圧縮データを高速に展開処理することができない。したがって、情報処理装置からデータ転送される圧縮された記録データを展開して記録ヘッドへデータ転送して記録を実行する記録装置等の液体噴射装置においては、データ転送処理を高速に行うことが可能な構成であっても圧縮データを展開する処理が依然として遅いために液体噴射実行速度を向上させることができないことになってしまう。
【００１３】
本願発明は、このような状況に鑑み成されたものであり、その課題は、圧縮データの高速な展開処理と、液体噴射ヘッドへの高速なデータ転送とを実現し、液体噴射装置の液体噴射実行速度を従来と比較して飛躍的に高速化することにある。
【００１４】
【課題を解決するための手段】
上記課題を達成するため、本願発明の第１の態様は、システムバスとローカルバスとの２系統の独立したバスと、前記システムバスにデータ転送可能に接続されたメインメモリと、前記ローカルバスにデータ転送可能に接続されたローカルメモリと、前記システムバスと前記ローカルバスとの間に相互にデータ転送可能に接続され、ライン展開可能に圧縮された液体噴射データをハードウェア展開可能なデコード回路を有するデコードユニットとを備えた液体噴射データのデータ転送装置である。
【００１５】
まず、従来プログラムによって圧縮された液体噴射データをソフトウェア展開していた処理を、デコード回路によってハードウェア展開する。つまり、圧縮データの展開処理以外にも多数の様々なデータ処理手順を順次実行するシングルスレッドのプログラムによって圧縮データを展開するより、圧縮データの展開専用のデコード回路によって圧縮データの展開のみを独立して実行することによって、圧縮された液体噴射データの展開処理を高速に実行することができる。
【００１６】
また、システムバスとローカルバスとの２つの独立したバスと、ローカルバスに接続されたローカルメモリとを備えた構成によって、マイクロプロセッサからメモリへのアクセス経路から分離して独立したメモリから液体噴射ヘッドへの液体噴射データのデータ転送経路を確保することができる。したがって、システムバス側と非同期にローカルバス側でローカルメモリから液体噴射ヘッドのレジスタへのデータ転送を実行することができる。それによって、マイクロプロセッサからメモリへのアクセス等によってメモリから液体噴射ヘッドへの液体噴射データのデータ転送が中断され、液体噴射データのデータ転送遅延が生じて液体噴射実行速度が低下してしまうことがない。
【００１７】
これにより、本願発明の第１の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、システムバスとローカルバスとの独立した２系統のバスと、圧縮データをハードウェア展開するデコード回路を内蔵したデコードユニットとによって、圧縮データの高速な展開処理と、液体噴射ヘッドへの高速なデータ転送とを実現することができるので、液体噴射装置の液体噴射実行速度を従来と比較して飛躍的に高速化することができるという作用効果が得られる。
【００１８】
本願発明の第２の態様は、システムバスとローカルバスとの２系統の独立したバスと、前記システムバスにデータ転送可能に接続されたメインメモリと、前記ローカルバスにデータ転送可能に接続されたローカルメモリと、前記システムバスと前記ローカルバスとの間に相互にデータ転送可能に接続され、ライン展開可能に圧縮された液体噴射データをハードウェア展開可能なデコード回路、該デコード回路にて展開した液体噴射データがワード単位で格納されるラインバッファ、及び前記メインメモリからライン展開可能に圧縮された液体噴射データを前記デコード回路へＤＭＡ転送し、該ラインバッファに展開された液体噴射データをワード単位で前記ローカルメモリへＤＭＡ転送し、前記ローカルメモリに格納された展開後の液体噴射データを液体噴射ヘッドのレジスタへ順次ＤＭＡ転送するＤＭＡ転送手段を有するデコードユニットとを備えた液体噴射データのデータ転送装置である。
【００１９】
まず、従来プログラムによって圧縮された液体噴射データをソフトウェア展開していた処理を、デコード回路によってハードウェア展開する。つまり、圧縮データの展開処理以外にも多数の様々なデータ処理手順を順次実行するシングルスレッドのプログラムによって圧縮データを展開するより、圧縮データの展開専用のデコード回路によって圧縮データの展開のみを独立して実行することによって、圧縮された液体噴射データの展開処理を高速に実行することができる。
【００２０】
また、ワード単位で展開後のデータを格納するラインバッファを設け、従来プログラムによって１バイトずつ展開していた圧縮データをワード単位（２バイト）で展開してラインバッファに格納してワード単位でデータ転送する。つまり、一度に展開してデータ転送する圧縮データの量が従来の２倍の量になるので、圧縮データの展開処理をより高速に実行することができる。
【００２１】
さらに、システムバスとローカルバスとの２つの独立したバスと、ローカルバスに接続されたローカルメモリとを備えた構成によって、マイクロプロセッサからメモリへのアクセス経路から分離して独立したメモリから液体噴射ヘッドへの液体噴射データのデータ転送経路を確保することができる。したがって、システムバス側と非同期にローカルバス側でローカルメモリから液体噴射ヘッドのレジスタへのデータ転送を実行することができる。それによって、マイクロプロセッサからメモリへのアクセス等によってメモリから液体噴射ヘッドへの液体噴射データのデータ転送が中断され、液体噴射データのデータ転送遅延が生じて液体噴射実行速度が低下してしまうことがない。
【００２２】
さらに、ＤＭＡ（Ｄｉｒｅｃｔ・Ｍｅｍｏｒｙ・Ａｃｃｅｓｓ）転送によって高速なデータ転送が可能になる。ＤＭＡ転送とは、転送元及び転送先アドレスや転送数を所定のレジスタに設定すると、後はマイクロプロセッサを介することなくハードウェアにて高速にデータ転送を行うことができる公知の転送方式である。
【００２３】
これにより、本願発明の第２の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、システムバスとローカルバスとの独立した２系統のバスと、デコード回路を内蔵したデコードユニット、及びマイクロプロセッサを介することなく高速なデータ転送が可能なＤＭＡ転送手段とによって、圧縮データの高速な展開処理と、液体噴射ヘッドへの高速なデータ転送とを実現することができるので、液体噴射装置の液体噴射実行速度を従来と比較して飛躍的に高速化することができるという作用効果が得られる。
【００２４】
本願発明の第３の態様は、前述した第２の態様において、前記メインメモリ、前記デコードユニット、及び前記液体噴射ヘッドのレジスタは、それぞれ回路ブロックとして１つのＡＳＩＣに内蔵されており、前記デコードユニットと前記液体噴射ヘッドのレジスタとは、前記ＡＳＩＣ内部の専用バスによって接続されている、ことを特徴とした液体噴射データのデータ転送装置である。
【００２５】
このように、圧縮データを格納するメインメモリがデコードユニットと同じＡＳＩＣ内に回路ブロックとして構成されていることによって、特に１クロックでデータを転送するような高速なＤＭＡ転送が可能になる。したがって、圧縮された液体噴射データをデコードユニットへより高速にデータ転送を行うことができるようになる。また、液体噴射ヘッドのレジスタも同じＡＳＩＣに内蔵された回路ブロックで構成され、デコードユニットとＡＳＩＣ内部の専用バスで接続されていることによって、ローカルメモリから液体噴射ヘッドへの展開後の液体噴射データのデータ転送をより高速に行うことができるようになる。
【００２６】
これにより、本願発明の第３の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、前述した第２の態様に記載の発明による作用効果に加えて、圧縮された液体噴射データをデコードユニットへより高速にデータ転送することができ、かつ、ローカルメモリから液体噴射ヘッドへの展開後の液体噴射データのデータ転送をより高速に行うことができるので、液体噴射装置の液体噴射実行速度をより高速化することができるという作用効果が得られる。
【００２７】
本願発明の第４の態様は、前述した第２の態様又は第３の態様において、前記ラインバッファは、所定のワード数の展開データを格納可能なバッファ領域を２面有し、一面側に前記デコード回路にて展開した液体噴射データが順次格納され、所定のワード数の展開データが蓄積された時点で他面側に前記デコード回路にて展開した液体噴射データが順次格納されるとともに、所定のワード数の展開データが蓄積された時点で所定のワード数毎に展開データを前記ローカルメモリへＤＭＡ転送する、ことを特徴とした液体噴射データのデータ転送装置である。
【００２８】
このように、ラインバッファは、所定のワード数の展開データを格納可能なバッファ領域を２面有しており、デコード回路にて展開したデータを一面側に格納していき、所定のワード数分蓄積された時点で、一面側の展開データをＤＭＡ転送手段によってワード単位で転送している間、デコード回路にて展開したデータを他面側に格納していくとができるので、圧縮データの展開処理とデータ転送処理とを平行して行うことができる。
【００２９】
これにより、本願発明の第４の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、前述した第２の態様又は第３の態様に記載の発明による作用効果に加えて、圧縮データの展開処理とデータ転送処理とを平行して行うことができるので、液体噴射装置の液体噴射実行速度をより高速化することができるという作用効果が得られる。
【００３０】
本願発明の第５の態様は、前述した第２の態様〜第４の態様のいずれかにおいて、前記ローカルバスにおける前記デコードユニットから前記ローカルメモリ、及び前記ローカルメモリから前記液体噴射ヘッドのレジスタへのデータ転送は、バースト転送によって行われる、ことを特徴とした液体噴射データのデータ転送装置である。
【００３１】
バースト転送とは、データ転送を高速化する公知の手法の１つであり、連続したデータを転送する際に、アドレスの指定などの手順を一部省略することによって、所定のデータブロックのデータを全て転送し終えるまでの間バスを占有して転送することでデータ転送速度を上げるデータ転送方式である。メモリの読み書きの高速化など、様々な局面で利用されるデータ転送を高速化するための一般的な手法である。そして、従来システムバスを経由して行われていた液体噴射ヘッドへのデータ転送をシステムバスから独立したローカルバス経由で行うので、ローカルバス経由のデコードユニットからローカルメモリ、及びローカルメモリから液体噴射ヘッドのレジスタへのデータ転送をバースト転送によって行うことができる。
【００３２】
つまり、システムバスを経由してメモリから液体噴射ヘッドへのデータ転送を行う従来のデータ転送装置においては、液体噴射ヘッドに対して所定のデータブロックのデータを全て転送し終えるまでの間バスを占有して転送すると、マイクロプロセッサの要求によるデータ転送等を実行できなくなるなどの弊害が生じてしまうが、システムバスから独立したローカルバスにおいては、そのような弊害が生じないので、ローカルバスを経由する液体噴射ヘッドへのデータ転送をバースト転送で行うことができる。
【００３３】
これにより、本願発明の第５の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、前述した第２の態様〜第４の態様のいずれかに記載の発明による作用効果に加えて、ローカルバスを経由する液体噴射ヘッドへのデータ転送をバースト転送で行うことによって、液体噴射装置の液体噴射実行速度をより高速化することができるという作用効果が得られる。
【００３４】
また、システムバスとローカルバスが独立しており、デコードユニットのデコード回路とラインバッファとによって、システムバス側のデータ転送と非同期に液体噴射ヘッドへのデータ転送を行うことができるので、バースト転送による転送速度の高速化の効果を最大限に発揮することができるという作用効果が得られる。
【００３５】
本願発明の第６の態様は、前述した第１の態様〜第５の態様のいずれかにおいて、前記圧縮された液体噴射データは、ランレングス圧縮データであり、前記デコード回路は、ランレングス圧縮データをハードウェア展開可能なデコード回路である、ことを特徴とした液体噴射データのデータ転送装置である。
【００３６】
本願発明の第６の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、ライン展開可能なランレングス圧縮データをハードウェア展開可能なデコード回路によって、前述した第１の態様〜第５の態様のいずれかに記載の発明による作用効果を得ることができる。
【００３７】
本願発明の第７の態様は、前述した第２の態様〜第６の態様のいずれかにおいて、前記デコードユニットは、前記メインメモリからＤＭＡ転送された非圧縮の液体噴射データを前記デコード回路にてハードウェア展開せずに、前記ラインバッファへ格納する手段を備えている、ことを特徴とした液体噴射データのデータ転送装置である。
【００３８】
本願発明の第７の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、前述した第２の態様〜第６の態様のいずれかに記載の発明による作用効果に加えて、メインメモリに格納されている液体噴射データが非圧縮の液体噴射データである場合には、デコード回路にてハードウェア展開せずに、そのままラインバッファへ格納する手段を備えているので、非圧縮の液体噴射データにおける液体噴射実行速度もより高速化することができるという作用効果が得られる。
【００３９】
本願発明の第８の態様に記載の発明は、前述した第１の態様〜第７の態様のいずれかに記載の液体噴射データのデータ転送装置を備えた液体噴射装置である。
本願発明の第８の態様に記載の発明に係る液体噴射装置によれば、液体噴射装置において、前述した第１の態様〜第７の態様のいずれかに記載の発明による作用効果を得ることができる。
【００４０】
【発明の実施の形態】
以下、本願発明の実施の形態を図面に基づいて説明する。
まず、本願発明に係る「液体噴射装置」としてのインクジェット式記録装置の第１実施例について説明する。図１は、本願発明に係るインクジェット式記録装置の概略の平面図であり、図２はその側面図である。
【００４１】
インクジェット式記録装置５０には、記録紙Ｐに記録を実行する記録手段として、キャリッジガイド軸５１に軸支され、主走査方向Ｘに移動するキャリッジ６１が設けられている。キャリッジ６１には、記録紙Ｐにインクを噴射して記録を行う「液体噴射ヘッド」としての記録ヘッド６２が搭載されている。記録ヘッド６２と対向して、記録ヘッド６２のヘッド面と記録紙Ｐとのギャップを規定するプラテン５２が設けられている。そして、キャリッジ６１とプラテン５２の間に記録紙Ｐを副走査方向Ｙに所定の搬送量で搬送する動作と、記録ヘッド６２を主走査方向Ｘに一往復させる間に記録ヘッド６２から記録紙Ｐにインクを噴射する動作とを交互に繰り返すことによって記録紙Ｐに記録が行われる。
【００４２】
給紙トレイ５７は、例えば普通紙やフォト紙等の記録紙Ｐを給紙可能な構成となっており、記録紙Ｐを自動給紙する給紙手段としてのＡＳＦ（オート・シート・フィーダー）が設けられている。ＡＳＦは、給紙トレイ５７に設けられた２つの給紙ローラ５７ｂ及び図示してない分離パッドを有する自動給紙機構である。この２つの給紙ローラ５７ｂの１つは、給紙トレイ５７の一方側に配置され、もう１つの給紙ローラ５７ｂは、記録紙ガイド５７ａに取り付けられており、記録紙ガイド５７ａは、記録紙Ｐの幅に合わせて幅方向に摺動可能に給紙トレイ５７に設けられている。そして、給紙ローラ５７ｂの回転駆動力と、分離パッドの摩擦抵抗により、給紙トレイ５７に置かれた複数の記録紙Ｐを給紙する際に、複数の記録紙Ｐが一度に給紙されることなく１枚ずつ正確に自動給紙される。
【００４３】
記録紙Ｐを副走査方向Ｙに搬送する記録紙搬送手段として、搬送駆動ローラ５３と搬送従動ローラ５４が設けられている。搬送駆動ローラ５３は、ステッピング・モータ等の回転駆動力により回転制御され、搬送駆動ローラ５３の回転により、記録紙Ｐは副走査方向Ｙに搬送される。搬送従動ローラ５４は、複数設けられており、それぞれ個々に搬送駆動ローラ５３に付勢され、記録紙Ｐが搬送駆動ローラ５３の回転により搬送される際に、記録紙Ｐに接しながら記録紙Ｐの搬送に従動して回転する。搬送駆動ローラ５３の表面には、高摩擦抵抗を有する皮膜が施されている。搬送従動ローラ５４によって、搬送駆動ローラ５３の表面に押しつけられた記録紙Ｐは、その表面の摩擦抵抗によって搬送駆動ローラ５３の表面に密着し、搬送駆動ローラ５３の回転によって副走査方向に搬送される。
【００４４】
また、給紙ローラ５７ｂと搬送駆動ローラ５３との間には、従来技術において公知の技術による紙検出器６３が配設されている。紙検出器６３は、立位姿勢への自己復帰習性が付与され、かつ記録紙搬送方向にのみ回動し得るよう記録紙Ｐの搬送経路内に突出する状態で枢支されたレバーを有し、このレバーの先端が記録紙Ｐに押されることでレバーが回動し、それによって記録紙Ｐが検出される構成を成す検出器である。紙検出器６３は、給紙ローラ５７ｂより給紙された記録紙Ｐの始端位置、及び終端位置を検出し、その検出位置に合わせて記録領域が決定され、記録が実行される。
【００４５】
一方、記録された記録紙Ｐを排紙する手段として、排紙駆動ローラ５５と排紙従動ローラ５６が設けられている。排紙駆動ローラ５５は、ステッピング・モータ等の回転駆動力により回転制御され、排紙駆動ローラ５５の回転により、記録紙Ｐは副走査方向Ｙに排紙される。排紙従動ローラ５６は、周囲に複数の歯を有し、各歯の先端が記録紙Ｐの記録面に点接触するように鋭角的に尖っている歯付きローラになっている。複数の排紙従動ローラ５６は、それぞれ個々に排紙駆動ローラ５５に付勢され、記録紙Ｐが排紙駆動ローラ５５の回転により排紙される際に記録紙Ｐに接して記録紙Ｐの排紙に従動して回転する。
【００４６】
そして、給紙ローラ５７ｂや搬送駆動ローラ５３、及び排紙駆動ローラ５５を回転駆動する図示していない回転駆動用モータ、並びにキャリッジ６１を主走査方向に駆動する図示していないキャリッジ駆動用モータは、記録制御部１００により駆動制御される。また、記録ヘッド６２も同様に、記録制御部１００により制御されて記録紙Ｐの表面にインクを噴射する。
【００４７】
図３は、本願発明に係るインクジェット記録装置５０の概略のブロック図である。
インクジェット式記録装置５０は、各種記録処理の制御を実行する記録制御部１００を備えている。記録制御部１００は、システムバスＳＢとローカルバスＬＢとの２系統の独立したバスを備えている。システムバスＳＢには、ＭＰＵ（マイクロプロセッサ）２４、ＲＯＭ２１、ＲＡＭ２２、不揮発性記憶媒体２３、Ｉ／Ｏ２５、及びデコード回路２８がデータ転送可能に接続されている。ＭＰＵ２４では各種処理の演算処理が行われる。ＲＯＭ２１には、ＭＰＵ２４の演算処理に必要なソフトウェア・プログラム及びデータがあらかじめ記憶されている。ＲＡＭ２２は、ソフトウェア・プログラムの一時的な記憶領域、ＭＰＵ２４の作業領域等として使用される。また、フラッシュメモリ等の不揮発性記憶媒体２３には、ＭＰＵ２４における演算処理結果の所定のデータが格納され、インクジェット記録装置５０の電源断の間においても該データを保持する構成となっている。
【００４８】
さらに、記録制御部１００は、外部装置とのインターフェース機能を有するインターフェース部２７を介して、パーソナルコンピュータ等の情報処理装置２００と接続され、その情報処理装置２００との間において、システムバスＳＢを介して各種情報やデータの入出力が可能な構成となっている。そして、Ｉ／Ｏ２５は、ＭＰＵ２４における演算処理結果に基づいて、入出力部２６を介して各種モータドライバ３１に対して出力制御を行い、かつ各種センサー３２からの入力情報等を入力する。各種モータドライバ３１は、インクジェット式記録装置５０の各種モータを駆動制御する駆動制御回路であり、記録制御部１００によって制御される。また、各種センサー３２は、インクジェット記録装置５０の各種状態情報を検出し、入出力部２６を介してＩ／Ｏ２５に出力する。
【００４９】
記録実行時には、情報処理装置２００がホスト側となり、情報処理装置２００から圧縮された記録データ（液体噴射データ）が出力され、インクジェット式記録装置５０は、インターフェース部２７からシステムバスＳＢを介して圧縮された記録データを入力する。デコード回路２８は、圧縮された記録データをハードウェア展開した後、展開後の記録データをローカルバスＬＢ経由でローカルメモリ２９へ格納する。ローカルメモリ２９に格納された展開後の記録データは、再びローカルバスＬＢを介してヘッド制御部３３内部のレジスタから記録ヘッド６２へ転送される。ヘッド制御部３３は、記録ヘッド６２に対して制御を行い、記録ヘッド６２のヘッド面に多数配設されたノズルアレイから各色のインクを記録紙Ｐの記録面に噴射する。
【００５０】
このように、システムバスＳＢとローカルバスＬＢとの独立した２系統のバスと、圧縮データをハードウェア展開するデコード回路２８とによって、圧縮データの高速な展開処理と、記録ヘッド６２への高速なデータ転送とを実現することができるので、インクジェット式記録装置５０の記録実行速度を従来と比較して飛躍的に高速化することができる。つまり、従来のように、ＭＰＵ２４において、圧縮データの展開処理以外にも多数の様々なデータ処理手順を順次実行するシングルスレッドのプログラムによって圧縮データを展開するのではなく、圧縮データの展開専用のデコード回路２８によって圧縮データの展開のみを独立して実行することによって、圧縮された記録データの展開処理を高速に実行することができるものである。
【００５１】
また、システムバスＳＢとローカルバスＬＢとの２つの独立したバスと、ローカルバスＬＢに接続されたローカルメモリ２９とを備えた構成によって、ＭＰＵ２４が接続されているシステムバスＳＢから分離されて独立した記録ヘッド６２への記録データのデータ転送経路（ローカルバスＬＢ）を確保することができる。したがって、システムバスＳＢ側と非同期にローカルバスＬＢ側でローカルメモリ２９から記録ヘッドのレジスタへのデータ転送を実行することができる。それによって、ＭＰＵ２４からＲＡＭ２２へのアクセス等によって記録ヘッド６２への記録データのデータ転送が中断され、記録データのデータ転送遅延が生じて記録実行速度が低下してしまうことがない。
【００５２】
さらに、当該実施例においては、デコード回路２８とローカルバスＬＢとの間にワード単位で展開後のデータを格納するラインバッファ２８１が設けられている。デコード回路２８にて展開された記録データは、いったんラインバッファ２８１に一時的に格納される。ラインバッファ２８１に格納された展開後の記録データは、２ワード毎にローカルバスＬＢを介してローカルメモリ２９へデータ転送される。このように、デコード回路２８とローカルバスＬＢとの間にワード単位で展開後のデータを格納するラインバッファ２８１を設けても良い。ワード単位で展開後のデータを格納するラインバッファ２８１を設けて、従来プログラムによって１バイトずつ展開していた圧縮データをワード単位（２バイト）で展開してラインバッファ２８１に格納してワード単位でローカルメモリ２９へデータ転送することによって、一度に展開してデータ転送する圧縮データの量が従来の２倍の量になるので、圧縮データの展開処理をより高速に実行することができるようになり、より好ましいと言える。
【００５３】
図４は、本願発明に係る「液体噴射データのデータ転送装置」としてのデータ転送装置１０の構成を示したブロック図である。図５は、データ転送装置１０における記録データの流れを模式的に示したタイミングチャートである。
【００５４】
記録制御部１００は、ＡＳＩＣ（特定用途向け集積回路）４を備えており、ＡＳＩＣ４は、前述したインターフェース部２７、前述したヘッド制御部３３、受信バッファ部４２、及び本願発明に係る「デコードユニット」としてのＤＥＣＵ４１を内蔵している。ＤＥＣＵ４１は、前述したデコード回路２８、ラインバッファ２８１、及び「ＤＭＡ転送手段」を内蔵している（詳細は後述する）。また、システムバスＳＢ、及びローカルバスＬＢは、１６ビットバスであり、所定のデータ転送周期毎に１ワード（２バイト）のデータを転送することができる。以下、図５に示したタイミングチャートを参照しながらデータ転送装置１０における記録データの流れを説明する。
【００５５】
圧縮された記録データは、情報処理装置２００からインターフェース部２７を介して「メインメモリ」としての受信バッファ部４２へシステムバスＳＢを経由して１ワードずつＤＭＡ転送される（符号Ｔ１）。前述したように、ＤＭＡ転送とは、転送元及び転送先アドレスや転送数を所定のレジスタに設定すると、後はＭＰＵ２４を介することなくハードウェアにて高速にデータ転送を行うことができる転送方式である。次に、受信バッファ部４２からシステムバスＳＢを介してＤＥＣＵ４１へＤＭＡ転送される（符号Ｔ２）。つづいて、ＤＥＣＵ４１の内部でデコード回路２８によって、圧縮された１ワードのデータがハードウェア展開され、展開された記録データがラインバッファ２８１へ格納される（符号Ｔ３）。
【００５６】
展開されてラインバッファ２８１に格納された記録データは、ラインバッファ２８１に格納された記録データが所定バイト数に達した時点で、システムバスＳＢ側のデータ転送とは非同期にローカルバスＬＢを経由してローカルメモリ２９のビットマップエリアへＤＭＡ転送される（符号Ｔ４）。つづいて、ローカルメモリ２９のビットマップエリアへ格納されたビットマップデータとしての記録データは、再びローカルバスＬＢを経由してＤＥＣＵ４１へＤＭＡ転送され（符号Ｔ５）、ＤＥＣＵ４１から内部バスＩＢを経由してヘッド制御部３３へＤＭＡ転送され（符号Ｔ６）、ヘッド制御部３３内部のレジスタに格納された後、記録ヘッド６２へＤＭＡ転送される（符号Ｔ７）。
【００５７】
このように、受信バッファ部４２（メインメモリ）からデコード回路２８へのデータ転送、デコード回路２８からローカルメモリ２９へのデータ転送、及びローカルメモリ２９から記録ヘッド６２へのデータ転送をＤＭＡ転送としても良く、それによって、より高速なデータ転送が可能になり、より好ましい。また、圧縮データを格納する「メインメモリ」が受信バッファ部４２としてＤＥＣＵ４１と同じＡＳＩＣ４内に回路ブロックとして構成されていることによって、特に１クロックでデータを転送するような高速なＤＭＡ転送が可能になる。尚、ＡＳＩＣ４に受信バッファ部４２を設けず、ＲＡＭ２２の一部を「メインメモリ」として使用しても良い。
【００５８】
図６は、本願発明に係る「デコードユニット」としてのＤＥＣＵ４１の構成を示したブロック図である。
前述した「ＤＭＡ転送手段」としてのＳ−ＤＭＡコントローラ４１１は、システムバスＳＢ側のＤＭＡ転送をコントロールする。Ｓ−ＤＭＡコントローラ４１１によって、受信バッファ部４２に格納されている圧縮された記録データが１ワードずつ展開処理コントローラ４１２へＤＭＡ転送される。展開処理コントローラ４１２は、前述したデコード回路２８とラインバッファ２８１を内蔵している。受信バッファ部４２からＳ−ＤＭＡコントローラ４１１によって１ワードずつＤＭＡ転送された圧縮された記録データは、デコード回路２８にて１ワードずつハードウェア展開され、展開された記録データがラインバッファ２８１へ格納されて蓄積される。
【００５９】
同じく「ＤＭＡ転送手段」としてのＬ−ＤＭＡコントローラ４１３は、ローカルバスＬＢ側のＤＭＡ転送をコントロールする。また、ローカルメモリコントローラ４１４は、ローカルバスＬＢに接続されているローカルメモリ２９の読み出し、及び書き込みを制御する。そして、ラインバッファ２８１に所定バイト数の展開後の記録データが蓄積された時点で、ラインバッファ２８１に蓄積された展開後の記録データは、Ｌ−ＤＭＡコントローラ４１３によってローカルメモリコントローラ４１４を介してローカルバスＬＢ経由でローカルメモリ２９へシステムバスＳＢ側のＤＭＡ転送とは非同期にＤＭＡ転送される。ローカルメモリ２９へＤＭＡ転送された展開後の記録データは、ローカルメモリ２９の所定のビットマップエリアへ格納される。
【００６０】
同じく「ＤＭＡ転送手段」としてのＩ−ＤＭＡコントローラ４１５は、ＡＳＩＣ４内のＤＥＣＵ４１とヘッド制御部３３との間の専用バスである内部バスＩＢのＤＭＡ転送をコントロールする。ローカルメモリ２９のビットマップエリアに格納された展開後の記録データは、Ｉ−ＤＭＡコントローラ４１５によってローカルメモリコントローラ４１４を介してローカルバスＬＢ及び内部バスＩＢを経由してヘッド制御部３３へＤＭＡ転送され、ヘッド制御部３３内部のレジスタに格納された後、記録ヘッド６２へＤＭＡ転送される。
【００６１】
また、ラインバッファ２８１からローカルメモリ２９へのＤＭＡ転送は、Ｌ−ＤＭＡコントローラ４１３によってバースト転送され、ローカルメモリ２９から記録ヘッド６２へのＤＭＡ転送は、Ｉ−ＤＭＡコントローラ４１５によってバースト転送される。前述したように、バースト転送とは、連続したデータを転送する際にアドレスの指定などの手順を一部省略することによって、所定のデータブロックのデータを全て転送し終えるまでの間バスを占有して転送するデータ転送方式である。Ｌ−ＤＭＡコントローラ４１３は、ラインバッファ２８１に所定バイト数の展開後の記録データが蓄積された時点で、所定バイト数の展開後の記録データを１ワードずつ、所定バイト数ローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する。Ｉ−ＤＭＡコントローラ４１５は、ローカルメモリ２９のビットマップエリアに格納されている展開後の記録データを所定バイト数のデータブロック毎に１ワードずつ、１つのデータブロックを全て記録ヘッド６２へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する。
【００６２】
そして、ラインバッファ２８１からローカルメモリ２９へのバースト転送と、ローカルメモリ２９から記録ヘッド６２へのバースト転送とが競合した場合には、ローカルメモリ２９から記録ヘッド６２へのバースト転送が優先され、ローカルメモリ２９から記録ヘッド６２へのバースト転送中は、ラインバッファ２８１からローカルメモリ２９へのバースト転送は一時停止し、ローカルメモリ２９から記録ヘッド６２への記録データに基づく記録ヘッド６２のノズルアレイからのインク噴射動作が途切れないようになっている。
【００６３】
このように、記録ヘッド６２に対して所定のデータブロックのデータを全て転送し終えるまでの間ローカルバスＬＢを占有して転送することにより、システムバスＳＢ側のＭＰＵ２４の要求によってデータ転送等を実行できなくなるなどの弊害が生じないので、記録ヘッド６２への記録データのデータ転送を高速に行うことができる。
【００６４】
図７及び図８は、ＤＥＣＵ４１内部において、圧縮された記録データがデコード回路２８でハードウェア展開され、ラインバッファ２８１へ格納されるまでを模式的に示したものである。また、図９は、展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送されて格納されるまでを模式的に示したものである。
【００６５】
当該実施例においては、圧縮された記録データは、ランレングス圧縮方式によって圧縮されている。ランレングス圧縮方式は、公知のデータ圧縮方式であり、以下簡単に説明する。ランレングス圧縮データは、バイト境界の圧縮データであり、カウント（１バイト）とデータ（１バイト又は複数バイト）とがセットになっている。つまり、ランレングス圧縮データは、まずカウントがあり、その後には必ずデータがあるという構成になっている。カウントの値が１２８以上（負の定数）、つまり、８０Ｈ以上の場合には、次の１バイトのデータを繰り返して展開することを意味しており、２５７からカウントの値を減算した数だけ、そのカウントの次の１バイトのデータを繰り返して展開する。一方、カウントの値が１２７以下、つまり、７ＦＨ以下の場合には、そのカウント以降に繰り返さないでそのまま展開するデータがつづくことを意味しており、そのカウントの値に１を加算したバイト数だけ、そのカウント以降のデータをそのまま繰り返さずに展開する。
【００６６】
つづいて、ラインバッファ２８１の構成について説明する。ラインバッファ２８１は、８ワード（１６バイト）の格納エリアに予備格納エリア１ワード（２バイト）を加えた９ワードのデータ格納エリアを２面有しており、それぞれＡ面、Ｂ面とする。デコード回路２８にて１ワードずつ展開された記録データは、１ワードずつ順番にラインバッファ２８１のＡ面かＢ面のどちらか一面側に順次格納されていき、所定バイト数、当該実施例においては１６バイトの展開データが蓄積された時点で、他面側に順次格納されていく。また、蓄積された１６バイトの展開データは、前述したように、ローカルバスＬＢを経由してローカルメモリ２９にＤＭＡ転送され、ローカルメモリ２９の所定のビットマップエリアに格納される。
【００６７】
このように、ラインバッファ２８１は、１６バイトの展開後の記録データを格納可能なバッファ領域を２面有しており、デコード回路２８にて展開した記録データを一面側に格納していく。そして、１６バイト分蓄積された時点で、一面側の展開後の記録データをＤＭＡ転送手段によってワード単位で転送している間、デコード回路２８にて展開した記録データを他面側に格納していくことができるので、圧縮された記録データの展開処理とデータ転送処理とを平行して行うことができる。
【００６８】
つづいて、ランレングス圧縮データの一例を挙げ、その圧縮データがデコード回路２８にて展開され、ラインバッファ２８１に格納され、ラインバッファ２８１からローカルメモリ２９へ格納される記録データの流れを説明する。
【００６９】
受信バッファ部（メインメモリ）４２には、図示の如くＦＥＨから始まる２４ワード（４８バイト）のランレングス圧縮された記録データが格納されているとする。ランレングス圧縮された記録データは、１ワードずつ、つまり、２バイトずつデコード回路２８へシステムバスＳＢを経由してＤＭＡ転送され、ハードウェア展開され、ラインバッファ２８１へ格納される。当該実施例においては、ランレングス圧縮データのデータ開始アドレスは、偶数アドレスであり、ローカルメモリ２９側のビットマップデータ（イメージデータ）のデータ開始アドレスは、偶数アドレスとなる。また、ラインバッファ２８１からローカルメモリ２９へＤＭＡ転送されるデータブロックのバイト数（１ラインバイト数）は、１６バイトである。
【００７０】
尚、図７に示したメインメモリ、ＤＥＣＵ４１内部のラインバッファ２８１、及び図９に示したローカルメモリ２９は、向かって左上端が偶数アドレスであり、左から右へ向かって順番に上位アドレスとなっていき、以下の図面においても全て同様とする。
【００７１】
以下、１ワードずつ順を追って説明していく。まず、受信バッファ部４２から最初の１ワードの圧縮された記録データ（ＦＥＨ、０１Ｈ）がＤＥＣＵ４１内部のデコード回路２８へＤＭＡ転送される（転送Ｓ１）。ＦＥＨはカウントであり、０１Ｈはデータである。カウントの値ＦＥＨ＝２５４であり、１２８以上なので、２５７−２５４＝３回、データ０１Ｈが繰り返して展開され、ラインバッファ２８１のＡ面側に１バイトずつ順次格納される。次に、デコード回路２８にＤＭＡ転送されるランレングス圧縮データは、０３Ｈ、０２Ｈである（転送Ｓ２）。０３Ｈはカウントであり、０２Ｈはデータである。カウントの値０３Ｈ＝３であり、１２７以下なので、このカウントの次のデータから３＋１＝４バイト、繰り返さないで展開するデータがあることになる。つまり、カウント０３Ｈ以降のデータ０２Ｈ、７８Ｈ、５５Ｈ、４４Ｈが繰り返さずにそのまま展開され、ラインバッファ２８１のＡ面に順次格納される（転送Ｓ２〜Ｓ４）。転送Ｓ４にてＤＭＡ転送されたワードデータの上位側（奇数アドレス側）のＦＢＨはカウントであり、次の１バイトのデータが６回（２５７−２５１＝６）繰り返して展開されることになる。
【００７２】
つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、ＦＦＨ、ＦＥＨである（転送Ｓ５）。下位アドレス側（偶数アドレス側）のＦＦＨはデータであり、その前のカウントＦＢＨのデータである。したがって、ＦＦＨが６回繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）のＦＥＨはカウントであり、次の１バイトのデータが３回（２５７−２５４＝３）繰り返して展開されることになる。つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、１１Ｈ、０６Ｈである（転送Ｓ６）。下位アドレス側（偶数アドレス側）の１１Ｈはデータであり、その前のカウントＦＥＨのデータである。したがって、１１Ｈが３回繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０６Ｈはカウントであり、以降７バイト（６＋１＝７）のデータ（６６Ｈ、１２Ｈ、７７Ｈ、４５Ｈ、８９Ｈ、１０Ｈ、５５Ｈ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＢ面側に順次格納される（転送Ｓ７〜Ｓ１０）。
【００７３】
一方、ラインバッファ２８１のＡ面側に１ラインバイト数、つまり１６バイトの展開後の記録データが蓄積された時点で（転送Ｓ６の時点）、１６バイトを１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送する。その際、Ｌ−ＤＭＡコントローラ４１３は（図６）、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｄ１）。ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ順次格納されていく（図９（ａ））。
【００７４】
つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、１０Ｈ、ＦＡＨである（転送Ｓ１１）。下位アドレス側（偶数アドレス側）の１０Ｈはデータであり、その前のカウントＦＢＨのデータである。したがって、１０Ｈが６回繰り返して展開され、ラインバッファ２８１のＢ面側に順次格納される。また、上位アドレス側（奇数アドレス側）のＦＡＨはカウントであり、次の１バイトのデータが７回（２５７−２５０＝７）繰り返して展開されることになる。つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、２０Ｈ、０８Ｈである（転送Ｓ１２）。下位アドレス側（偶数アドレス側）の２０Ｈはデータであり、その前のカウントＦＡＨのデータである。したがって、２０Ｈが７回繰り返して展開され、ラインバッファ２８１のＢ面側に順次格納され、Ｂ面側の蓄積データが１６バイトに達した時点で残りのデータがＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０８Ｈはカウントであり、以降９バイト（８＋１＝９）のデータ（１２Ｈ、１３Ｈ、１４Ｈ、１５Ｈ、１６Ｈ、１７Ｈ、１８Ｈ、１９Ｈ、２０Ｈ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＡ面側に順次格納される（図８の転送Ｓ１３〜Ｓ１７）。
【００７５】
一方、ラインバッファ２８１のＢ面側に１ラインバイト数、つまり１６バイトの展開後の記録データが蓄積された時点で（転送Ｓ１２の時点）、１６バイトを１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送する。その際、Ｌ−ＤＭＡコントローラ４１３は（図６）、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｄ２）。ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ順次格納されていく（図９（ｂ））。
【００７６】
つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、１１Ｈ、０２Ｈである（転送Ｓ１８）。下位アドレス側（偶数アドレス側）の１１Ｈはデータであり、その前のカウントＦＤＨ（転送Ｓ１７の上位アドレス側）のデータである。したがって、１１Ｈが３回（２５７−２５４＝３）繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納され、Ａ面側の蓄積データが１６バイトに達した時点で残りのデータがＢ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０２Ｈはカウントであり、以降３バイト（２＋１＝３）のデータ（９８Ｈ、Ｂ０Ｈ、Ｆ２Ｈ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＢ面側に順次格納される（転送Ｓ１９〜Ｓ２０）。
【００７７】
一方、ラインバッファ２８１のＡ面側に１ラインバイト数、つまり１６バイトの展開後の記録データが蓄積された時点で（転送Ｓ１８の時点）、１６バイトを１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送する。その際、Ｌ−ＤＭＡコントローラ４１３は（図６）、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｄ３）。ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ順次格納されていく（図９（ｃ））。
【００７８】
つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、ＡＢＨ、０３Ｈである（転送Ｓ２１）。下位アドレス側（偶数アドレス側）のＡＢＨはデータであり、その前のカウントＦＣＨ（転送Ｓ２０の上位アドレス側）のデータである。したがって、ＡＢＨが５回（２５７−２５２＝５）繰り返して展開され、ラインバッファ２８１のＢ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０３Ｈはカウントであり、以降４バイト（３＋１＝４）のデータ（ＦＦＨ、ＦＥＨ、ＦＣＨ、ＦＤＨ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＢ面側に順次格納される（転送Ｓ２２〜Ｓ２３）。
【００７９】
つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、ＦＥＨ、ＦＦＨである（転送Ｓ２４）。下位アドレス側（偶数アドレス側）のＦＥＨはカウントであり、上位アドレス側（奇数アドレス側）のＦＦＨは、カウントＦＥＨのデータである。したがって、ＦＦＨが３回（２５７−２５４＝３）繰り返して展開され、ラインバッファ２８１のＢ面側に順次格納される。ラインバッファ２８１のＢ面側に１ラインバイト数、つまり１６バイトの展開後の記録データが蓄積された時点で（転送Ｓ２４の時点）、１６バイトを１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送する。その際、Ｌ−ＤＭＡコントローラ４１３は（図６）、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｄ４）。
【００８０】
ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ順次格納されていく（図９（ｄ））。そして、１回の主走査パスでインクを噴射するビットマップデータ分の記録データがローカルメモリ２９に格納された時点で、ローカルメモリ２９から記録ヘッド６２へＤＭＡ転送される。その際、Ｉ−ＤＭＡコントローラ４１５は（図６）、１回の主走査パスでインクを噴射するビットマップデータ分の記録データを全てヘッド制御部３３へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する。
【００８１】
このようにして、従来プログラムによって圧縮された記録データをソフトウェア展開していた処理を、デコード回路２８によってハードウェア展開することによって、圧縮された記録データの展開処理を高速に実行することができる。また、従来プログラムによって１バイトずつ展開していた圧縮された記録データをワード単位（２バイト）で展開していくので、圧縮された記録データの展開処理をより高速に実行することができる。そして、システムバスＳＢとローカルバスＬＢとの２つの独立したバスと、ローカルバスＬＢに接続されたローカルメモリ２９とを備えた構成によって、システムバスＳＢ側と非同期にローカルバスＬＢ側でローカルメモリ２９から記録ヘッド６２へのデータ転送を実行することができる。それによって、ＭＰＵ２４からＲＯＭ２１やＲＡＭ２２へのアクセス等により、記録ヘッド６２への記録データのデータ転送が中断され、記録データの転送遅延が生じて記録実行速度が低下してしまうことがない。さらに、ＤＭＡ転送によってさらに高速なデータ転送が可能になる。
【００８２】
したがって、圧縮された記録データの高速な展開処理と、記録ヘッド６２への高速なデータ転送とを実現することができるので、インクジェット式記録装置５０の記録実行速度を従来と比較して飛躍的に高速化することができる。ちなみに、従来技術においては１Ｍバイト／秒前後だった記録ヘッド６２へのデータ転送速度は、本願発明に係るデータ転送装置１０によって、８〜１０Ｍバイト／秒にまで高速化することが可能になる。尚、記録ヘッド６２のデータ処理能力が低いと、いくら高速なデータ転送を行っても記録ヘッド６２のデータ処理能力の記録実行速度しか得られないので、十分処理の高い記録ヘッド６２を配設する必要があるのは言うまでもないことである。
【００８３】
また、本願発明に係るインクジェット式記録装置５０の第２実施例としては、上述した第１実施例に加えて、ＤＥＣＵ４１からローカルメモリ２９へ展開後の記録データをＤＭＡ転送して所定のビットマップエリアへ格納する際に、ビットマップエリアの下位アドレスから順番に格納する（横方向へ格納する）のではなく、記録ヘッド６２にとって都合の良いデータ配列となるように１ラインのデータを縦方向に変換して格納していくものが挙げられる。
【００８４】
図１０は、展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送されて格納されるまでを模式的に示したものであり、１ラインのデータが縦方向に変換されて格納される状態を示したものである。
【００８５】
ＤＭＡ転送先であるローカルメモリ２９のビットマップエリアにおいて、１ラインのデータが縦方向に配置されて格納されるように、ＤＥＣＵ４１内部の展開処理コントローラ４１２（図６）にて、ラインバッファ２８１に格納されている展開後の記録データに１ワード毎に、転送先アドレスを個別に設定する。そして、ＤＥＣＵ４１内部のＬ−ＤＭＡコントローラ４１３（図６）は、その個別の転送先アドレスをＤＭＡ転送の転送先アドレスに設定して、ラインバッファ２８１に格納されている展開後の記録データを１ワードずつローカルメモリ２９へＤＭＡ転送する（データ並び替え手段）。
【００８６】
このように、ラインバッファ２８１から１ライン（１６バイト）の記録データをローカルメモリ２９へＤＭＡ転送する際に、ＤＥＣＵ４１の内部で展開後の記録データの並び替えを行うことによって、従来のようにプログラムで１バイトずつ順番にメモリ内のデータの並び替えを行うのと比較して、必要な記録データの並び替えを瞬時に行うことができるので、記録データの並び替えを高速に行うことができる。
【００８７】
さらに、本願発明に係るインクジェット式記録装置５０の第３実施例としては、上述した第１実施例、又は第２実施例に加えて、受信バッファ部４２に格納されているランレングス圧縮された記録データのデータ開始アドレスが奇数アドレスである場合には、受信バッファ部４２からデコード回路２８へＤＭＡ転送されるランレングス圧縮データの先頭データを含むワードデータの先頭１バイトのデータを無効にする無効データマスク処理手段を備えたものが挙げられる。
【００８８】
図１１及び図１２は、圧縮された記録データがデコード回路２８でハードウェア展開され、ラインバッファ２８１へ格納されるまでを模式的に示したものであり、圧縮された記録データのデータ開始アドレスが奇数アドレスとなっている場合を示したものである。
【００８９】
受信バッファ部４２（メインメモリ）に格納されているランレングス圧縮された記録データの先頭のバイトデータ（ＦＥＨ）は、先頭のワードデータの上位アドレス（奇数アドレス）に格納されている。つまり、この先頭のバイトデータを含むワードデータの下位アドレス（偶数アドレス）には、記録データとは無関係なデータ（ＡＡＨ）が格納されている。しかし、受信バッファ部４２からデコード回路２８へ１ワードずつＤＭＡ転送すると、偶数アドレスを先頭にして転送することしかできない。したがって、ランレングス圧縮された記録データの先頭のワードデータをそのままデコード回路２８にてハードウェア展開して処理してしまうと、記録データとは無関係なデータが含まれた状態で展開されてしまうことになり、圧縮された記録データを正しく展開することができなくなってしまう。
【００９０】
そこで、展開処理コントローラ４１２（図６）において、先頭のバイトデータを含むワードデータの下位アドレス（偶数アドレス）の無関係なバイトデータをマスクして無効にしてからデコード回路２８にて展開する。つまり、そのままデコード回路２８にて先頭の１ワードを展開すると、ＡＡＨがカウントでＦＥＨがデータになってしまうが、無関係なデータであるＡＡＨを無効にすることによって、ＦＥＨをカウントとして正しく展開していくことができる。
【００９１】
次にデコード回路２８にＤＭＡ転送される圧縮された記録データは、０１Ｈ、０３Ｈである（転送Ｓ３１）。下位アドレス側（偶数アドレス側）の０１Ｈはデータであり、その前のカウントＦＥＨのデータである。したがって、０１Ｈが３回（２５７−２５４＝３）繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０３Ｈはカウントであり、以降４バイト（３＋１＝４）のデータ（０２Ｈ、７８Ｈ、５５Ｈ、４４Ｈ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＡ面側に順次格納される（転送Ｓ３２〜Ｓ３３）。以下、第１実施例と同様の手順でランレングス圧縮された記録データが１ワードずつ展開されてラインバッファ２８１に順次格納され（転送Ｓ３２〜Ｓ５４）、１ラインバイト数（１６バイト）の展開後の記録データが蓄積された時点でローカルメモリ２９へＤＭＡ転送される（転送Ｄ１〜Ｄ４）。尚、受信バッファ部４２に格納されているランレングス圧縮された記録データのデータ開始アドレスが、奇数アドレスか否かは、例えばＭＰＵ２４にて実行されるファームウェアプログラム等で判定すれば良い。
【００９２】
このようにして、受信バッファ部４２に格納されているランレングス圧縮された記録データのデータ開始アドレスが奇数アドレスであっても、ランレングス圧縮された記録データの先頭から正確にデコード回路２８にてハードウェア展開することができる。
【００９３】
さらに、本願発明に係るインクジェット式記録装置５０の第４実施例としては、上述した第１実施例〜第３実施例に加えて、１ラインバイト数を奇数バイトとしたものが挙げられる。
【００９４】
図１３及び図１４は、圧縮された記録データがデコード回路２８でハードウェア展開され、ラインバッファ２８１へ格納されるまでを模式的に示したものであり、前述した第１実施例又は第２実施例において、１ラインバイト数を１５バイトとした場合を示したものである。また、図１５は、第４実施例において、展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送されてライン縦並び変換されて格納されるまでを模式的に示したものであり、図１６は、ライン縦並び変換されずに格納されるまでを模式的に示したものである。
【００９５】
前述したように、展開後の記録データは、ラインバッファ２８１からローカルメモリ２９へ１ワードずつＤＭＡ転送されるので、ローカルメモリ２９のビットマップエリアへ展開後の記録データの格納も１ワードずつ行われ、ＤＥＣＵ４１からローカルメモリ２９へ奇数バイトの記録データをＤＭＡ転送することができない。そこで、展開処理コントローラ４１２（図６）において、ラインバッファ２８１の１ラインバイト数を奇数バイト、当該実施例においては１５バイトに設定し、ラインバッファ２８１のＡ面側、又はＢ面側に１５バイトの展開後の記録データが蓄積された時点で、ローカルメモリ２９へＤＭＡ転送する。したがって、１５バイト目の記録データが含まれるワードデータの上位アドレス側（奇数アドレス側）は００Ｈの状態でＤＭＡ転送されることになる（データ格納終了位置シフト手段）。
【００９６】
転送Ｓ６１〜Ｓ６４までは、第１実施例（図７）の転送Ｓ１〜Ｓ４と同じなので説明は省略する。つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、ＦＦＨ、ＦＦＨである（転送Ｓ６５）。下位アドレス側（偶数アドレス側）のＦＦＨはデータであり、その前のカウントＦＢＨのデータである。したがって、ＦＦＨが６回（２５７−２５１＝６）繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）のＦＦＨはカウントであり、次のデータが２回（２５７−２５５＝２）繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納されることになる。
【００９７】
つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、１１Ｈ、０６Ｈである（転送Ｓ６６）。下位アドレス側（偶数アドレス側）の１１Ｈはデータであり、その前のカウントＦＦＨのデータである。したがって、ＦＦＨが２回繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０６Ｈは、カウントであり、以降７バイト（６＋１＝７）のデータ（６６Ｈ、１２Ｈ、７７Ｈ、４５Ｈ、８９Ｈ、１０Ｈ、５５Ｈ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＢ面側に順次格納される（転送Ｓ６７〜Ｓ７０）。
【００９８】
一方、ラインバッファ２８１のＡ面側に１ラインバイト数、つまり１５バイトの展開後の記録データが蓄積された時点で（転送Ｓ６６の時点）、１５バイトを１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送する。その際、Ｌ−ＤＭＡコントローラ４１３は（図６）、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｄ１）。ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ、前述したデータ並び替え手段によってライン縦並び変換されて格納されていく（図１５（ａ））。また、ライン縦並び変換しなければ、そのまま順次格納されていく（図１６（ａ））。以下、同様にしてランレングス圧縮された記録データをデコード回路２８にてハードウェア展開していき（転送Ｓ７１〜Ｓ８４）、ラインバッファ２８１に１ライン分１５バイトの展開後の記録データが蓄積された時点でローカルメモリ２９へＤＭＡ転送する（転送Ｄ２〜Ｄ４）。
【００９９】
図１７及び図１８は、圧縮された記録データがデコード回路２８でハードウェア展開され、ラインバッファ２８１へ格納されるまでを模式的に示したものであり、前述した第３実施例において、１ラインバイト数を１５バイトとした場合を示したものである。
【０１００】
転送Ｓ９１〜Ｓ９４までは、第２実施例（図１１）の転送Ｓ３１〜Ｓ３４と同じなので説明は省略する。つづいて、デコード回路２８にＤＭＡ転送される圧縮された記録データは、ＦＦＨ、１１Ｈである（転送Ｓ９５）。下位アドレス側（偶数アドレス側）のＦＦＨはカウントであり、上位アドレス側（奇数アドレス側）の１１Ｈはデータである。したがって、１１Ｈが２回（２５７−２５５＝２）繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納される。
【０１０１】
そして、ラインバッファ２８１のＡ面側に１ラインバイト数、つまり１５バイトの展開後の記録データが蓄積された時点で（転送Ｓ９５の時点）、１５バイトを１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送される。その際、Ｌ−ＤＭＡコントローラ４１３は（図６）、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｄ１）。ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ、前述したデータ並び替え手段によってライン縦並び変換されて格納されていく（図１５（ａ））。また、ライン縦並び変換しなければ、そのまま順次格納されていく（図１６（ａ））。以下、同様にしてランレングス圧縮された記録データは、デコード回路２８にてハードウェア展開され（転送Ｓ７１〜Ｓ８４）、ラインバッファ２８１に１ライン分１５バイトの展開後の記録データが蓄積された時点でローカルメモリ２９へＤＭＡ転送される（転送Ｄ２〜Ｄ４）。
【０１０２】
このようにして、ラインバッファ２８１に奇数バイトの展開後の記録データが蓄積された時点でローカルメモリ２９へＤＭＡ転送することによって、最後のワードデータの上位アドレス側が００Ｈの状態で転送されるので、ローカルメモリ２９のビットマップエリアに格納された展開後の記録データは、図１５（ｄ）及び図１６（ｄ）に示したように、１ラインの最後の１バイトが００Ｈとなり、１ラインの記録データをデータ開始アドレスが偶数アドレスで奇数バイトとなるように、記録データをローカルメモリ２９のビットマップエリアに格納していくことができる。
【０１０３】
さらに、本願発明に係るインクジェット式記録装置５０の第５実施例としては、上述した第２実施例〜第４実施例のいずれかに加えて、１ラインの記録データをデータ開始アドレスが奇数アドレスとなるように、記録データをローカルメモリ２９のビットマップエリアに格納するものが挙げられる。
【０１０４】
記録ヘッド６２のヘッド面に複数並んで配設されているノズル列は、ノズル列毎に噴射するインクの色が決まっている。一方、ローカルメモリ２９のビットマップエリアに格納されている記録データは、ライン毎に各ノズル列に対応したインク色毎のデータとなっている。そして、そのノズル列の間隔によるインク噴射タイミングのずれを補正する手段において、先頭アドレスを奇数アドレスにして１ラインの記録データをローカルメモリ２９のビットマップエリアに格納する必要がある場合がある。
【０１０５】
しかし、前述したように、受信バッファ部４２からデコード回路２８へ１ワードずつＤＭＡ転送することによって、ローカルメモリ２９のビットマップエリアへ展開後の記録データは常に偶数アドレスを先頭にして格納されるので、そのままでは奇数アドレスを先頭にして記録データを格納することができない。そこで、展開処理コントローラ４１２（図６）において、デコード回路２８にて展開した記録データをラインバッファ２８１に格納する際に、ラインバッファ２８１の０バイト目を空けた状態で、１バイト目から格納していく（データ格納開始位置シフト手段）。つまり、デコードユニット２８において、圧縮された記録データの展開処理した後、展開後の記録データをラインバッファ２８１に格納する際に、ラインバッファ２８１の０バイト目を空けた状態で１バイト目から格納し、ラインバッファ２８１に格納された展開後の記録データをラインバッファ２８１の０バイト目からローカルメモリ２９のビットマップエリアへＤＭＡ転送する。
【０１０６】
図１９及び図２０は、圧縮された記録データがデコード回路２８でハードウェア展開され、ラインバッファ２８１へ格納されるまでを模式的に示したものであり、前述した第２実施例において、ラインバッファ２８１の０バイト目を空の状態のまま１バイト目から展開後の記録データを展開するようにした場合を示したものである。また、図２１は、１ライン１６バイトの展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送され、ライン縦並び変換されて奇数アドレスを先頭にして格納されるまでを模式的に示したものである。
【０１０７】
前述したように、ラインバッファ２８１は、Ａ面及びＢ面とも８ワード（１６バイト）分の格納エリアに加えて、１ワード（２バイト）の予備格納エリアを備えている。デコード回路２８にて１ワードずつ展開された記録データは、ラインバッファ２８１のＡ面側の０バイト目が空のままの状態で、１バイト目から格納されていく。そして、０バイト目を空にしたことによって格納エリアからはみ出してしまう１６バイト目の記録データが予備格納エリアへ格納される。
【０１０８】
ラインバッファ２８１のＡ面側に１６バイトの展開後の記録データが蓄積された時点で１６バイト分の格納エリアと予備格納エリアとの計１８バイト（９ワード）分の記録データが１ラインのデータブロックとして、ローカルメモリ２９へ１ワードずつＤＭＡ転送される。その際、Ｌ−ＤＭＡコントローラ４１３は（図６）、１ラインの展開後の記録データを全てローカルメモリ２９へＤＭＡ転送し終えるまでローカルバスＬＢを占有してバースト転送する（転送Ｄ１）。ローカルメモリ２９へ転送された１ライン分の記録データは、ローカルメモリ２９の所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ、前述したデータ並び替え手段によってライン縦並び変換されて格納されていく（図２１（ａ））。したがって、先頭に１バイトの空データが付加された状態でローカルメモリ２９へＤＭＡ転送されてビットマップエリアの偶数アドレスに格納されるので、１ラインの記録データは、先頭のデータが奇数アドレスから格納された状態となる。
【０１０９】
以下、同様にしてランレングス圧縮された記録データをデコード回路２８にてハードウェア展開していき、ラインバッファ２８１に１ライン分１６バイトの展開後の記録データが蓄積された時点でローカルメモリ２９へＤＭＡ転送する（転送Ｄ２〜Ｄ４）。尚、転送Ｓ１２１〜Ｓ１４４の説明は、図７に示した転送Ｓ１〜Ｓ２４の説明と同様なので省略する。
【０１１０】
このようにして、デコード回路２８にて１ワードずつ展開された記録データは、ラインバッファ２８１のＡ面側の０バイト目が空のままの状態で、１バイト目から格納されていき、１６バイトの展開後の記録データが格納された時点でローカルメモリ２９へＤＭＡ転送することによって、最初のワードデータの下位アドレス側が００Ｈの状態で転送されるので、ローカルメモリ２９のビットマップエリアに格納された展開後の記録データは、図２１（ｄ）に示したように、１ラインの最初の１バイトが００Ｈとなり、１ラインの記録データをデータ開始アドレスが奇数アドレスとなるように、記録データをローカルメモリ２９のビットマップエリアに格納していくことができる。
【０１１１】
また、図２２及び図２３は、圧縮された記録データがデコード回路２８でハードウェア展開され、ラインバッファ２８１へ格納されるまでを模式的に示したものであり、前述した第４実施例において、ラインバッファ２８１の０バイト目を空の状態のまま１バイト目から展開後の記録データを展開するようにした場合を示したものである。また、図２４は、１ライン１５バイトの展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送され、ライン縦並び変換されて奇数アドレスを先頭にして格納されるまでを模式的に示したものである。
【０１１２】
このように、１ラインバイト数を１５バイト、つまり奇数バイトとすることもできる。したがって、図２４（ｄ）に示したように、１ラインの最初の１バイトが００Ｈとなり、１ライン１５バイトの記録データをデータ開始アドレスが奇数アドレスとなるようにローカルメモリ２９のビットマップエリアに格納していくことができる。
【０１１３】
また、図２５及び図２６は、圧縮された記録データがデコード回路２８でハードウェア展開され、ラインバッファ２８１へ格納されるまでを模式的に示したものであり、前述した第３実施例において、ラインバッファ２８１の０バイト目を空の状態のまま１バイト目から展開後の記録データを展開し、１ラインの記録データを１６バイトとした場合を示したものである。同様に、図２７及び図２８は、前述した第３実施例において、ラインバッファ２８１の０バイト目を空の状態のまま１バイト目から展開後の記録データを展開し、１ラインの記録データを１５バイトとした場合を示したものである。
【０１１４】
このように、受信バッファ部４２に奇数アドレスを先頭にして格納されている圧縮された記録データを、デコード回路２８にて展開した後、１ライン１６バイト、又は１５バイトの記録データをローカルメモリ２９のビットマップエリアに奇数アドレスを先頭にして格納することもできる。
【０１１５】
さらに、本願発明に係るインクジェット式記録装置５０の第６実施例としては、上述した第１実施例〜第５実施例のいずれかに加えて、展開後の記録データをローカルメモリ２９の異なる２つのビットマップエリアへ格納するものが挙げられる。図２９は、１ライン１６バイトの展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送され、ライン縦並び変換されて偶数アドレスを先頭にして異なる２つのビットマップエリアへ格納されるまでを模式的に示したものである。
【０１１６】
展開後のビットマップデータにおける副走査方向Ｙのドット間隔が、副走査方向Ｙの隣接するノズルアレイの間隔より小さい場合には、副走査方向Ｙに隣接するインクドットを１回の主走査で同時に形成することができないので、異なる主走査動作時に形成することになる。しかし、デコード回路２８にて展開したビットマップデータは、副走査方向Ｙに隣接して形成されるインクドットデータが連続して並んでいるデータ構成となっているので、展開後のビットマップデータをそのまま記録ヘッド６２に転送して記録することができない。そのため、副走査方向Ｙに隣接するインクドットデータを異なるビットマップエリアに格納して異なる主走査時に記録ヘッド６２に転送できるように展開後のビットマップデータを分割する必要がある。
【０１１７】
そこで、あらかじめローカルメモリ２９内に２つの異なるビットマップエリアを設ける。ここでは、それぞれイメージ１、イメージ２とする。ＤＭＡ転送先であるローカルメモリ２９のビットマップエリアにおいて、１ラインのデータがイメージ１とイメージ２とに交互に格納されるように、展開処理コントローラ４１２（図６）にてラインバッファ２８１に格納されている展開後の記録データに１ワード毎に、転送先アドレスを個別に設定する。そして、ＤＥＣＵ４１内部のＬ−ＤＭＡコントローラ４１３（図６）は、その個別の転送先アドレスをＤＭＡ転送の転送先アドレスに設定して、ラインバッファ２８１に格納されている展開後の記録データを１ワードずつローカルメモリ２９へＤＭＡ転送する（データ分割手段）。
【０１１８】
まず、ラインバッファ２８１のＡ面側に１ライン分１６バイトの展開後の記録データが蓄積された時点で１ライン分の記録データがローカルメモリ２９へＤＭＡ転送され（転送Ｄ１）、イメージ１へ格納される（図２９（ａ））。つづいて、ラインバッファ２８１のＢ面側に１ライン分１６バイトの展開後の記録データが蓄積された時点で１ライン分の記録データがローカルメモリ２９へＤＭＡ転送され（転送Ｄ２）、イメージ２へ格納される（図２９（ｂ））。つづいて、ラインバッファ２８１のＡ面側に１ライン分１６バイトの展開後の記録データが蓄積された時点で１ライン分の記録データがローカルメモリ２９へＤＭＡ転送され（転送Ｄ３）、イメージ１へ格納される（図２９（ｃ））。そして、ラインバッファ２８１のＢ面側に１ライン分１６バイトの展開後の記録データが蓄積された時点で１ライン分の記録データがローカルメモリ２９へＤＭＡ転送され（転送Ｄ４）、イメージ２へ格納される（図２９（ｄ））。
【０１１９】
このようにして、圧縮された記録データを展開処理した後、ラインバッファ２８１に格納されている展開後の記録データを、副走査方向Ｙに隣接するインクドットが、それぞれ異なる主走査時に形成されるように、展開された記録データを１ライン分ずつローカルメモリ２９の異なるビットマップエリアへＤＭＡ転送する。それによって、圧縮された記録データの展開処理（デコード回路２８）と展開後の記録データの分割（展開処理コントローラ４１２）とをハードウェア処理によって高速に行うことができる。また、図３０は、１ライン１６バイトの展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送され、ライン縦並び変換されずにそのまま偶数アドレスを先頭にして異なる２つのビットマップエリアへ格納されるまでを模式的に示したものである。
【０１２０】
また、図３１は、１ライン１５バイトの展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送され、ライン縦並び変換されて偶数アドレスを先頭にして異なる２つのビットマップエリアへ格納されるまでを模式的に示したものである。図３２は、１ライン１５バイトの展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送され、ライン縦並び変換されずにそのまま偶数アドレスを先頭にして異なる２つのビットマップエリアへ格納されるまでを模式的に示したものである。
【０１２１】
このように、１ラインバイト数を奇数バイトとして、ラインバッファ２８１に奇数バイトの展開後の記録データが格納された時点でローカルメモリ２９へＤＭＡ転送することによって、１ライン分の記録データは、最後のワードデータの上位アドレス側が００Ｈの状態で転送される。したがって、ローカルメモリ２９のビットマップエリアに格納された展開後の記録データは、１ラインの最後の１バイトが００Ｈとなり、１ラインの記録データは、データ開始アドレスが偶数アドレスで奇数バイトとなるように、イメージ１とイメージ２との２つの異なるビットマップエリアへライン毎にそれぞれ格納される。
【０１２２】
また、図３３は、１ライン１６バイトの展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送され、ライン縦並び変換されて奇数アドレスを先頭にして異なる２つのビットマップエリアへ格納されるまでを模式的に示したものである。図３４は、１ライン１５バイトの展開後の記録データがラインバッファ２８１からローカルメモリ２９へ転送され、ライン縦並び変換されて奇数アドレスを先頭にして異なる２つのビットマップエリアへ格納されるまでを模式的に示したものである。
【０１２３】
このように、デコード回路２８にて１ワードずつ展開された記録データは、ラインバッファ２８１のＡ面側の０バイト目が空のままの状態で、１バイト目から格納されていき、１６バイトの展開後の記録データが格納された時点でローカルメモリ２９へＤＭＡ転送することによって、最初のワードデータの下位アドレス側が００Ｈの状態で転送されるので、ローカルメモリ２９のビットマップエリアに格納された展開後の記録データは、１ラインの最初の１バイトが００Ｈとなり、１ラインの記録データをデータ開始アドレスが奇数アドレスとなるように、イメージ１とイメージ２との２つの異なるビットマップエリアへライン毎にそれぞれ格納される。
【０１２４】
さらに、本願発明に係るインクジェット式記録装置５０の第７実施例としては、前述した第１実施例〜第６実施例のいずれかにおいて、受信バッファ部４２に格納されている記録データが非圧縮データである場合には、展開処理をせずにビットマップエリアへ格納するものが挙げられる。図３５は、非圧縮の記録データがそのままラインバッファ２８１に格納され、ローカルメモリ２９へＤＭＡ転送される状態を模式的に示したものである。
【０１２５】
このように、情報処理装置２００等から受信バッファ部４２へ転送された記録データが非圧縮のデータである場合には、デコード回路２８にて展開処理せずに、そのままラインバッファ２８１に１ワードずつ格納される。そして、その後は、圧縮された記録データをデコード回路２８にて展開した場合と同様に、展開処理コントローラ（図６）において、前述した第２実施例〜第６実施例に示したように、１ラインバイト数を１６バイト又は１５バイトに設定し、記録データの並び替えたり、あるいは、先頭アドレスを奇数アドレスにしてローカルメモリ２９へ格納したり、２つの異なるビットマップエリアに格納したりすることができる。
【０１２６】
尚、本願発明は上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本願発明の範囲内に含まれるものであることは言うまでもない。
【図面の簡単な説明】
【図１】 本願発明に係るインクジェット式記録装置の平面図である。
【図２】 本願発明に係るインクジェット式記録装置の側面図である。
【図３】 本願発明に係るインクジェット式記録装置のブロック図である。
【図４】 データ転送装置の構成を示したブロック図である。
【図５】 記録データの流れを示したタイミングチャートである。
【図６】 ＤＥＣＵの構成を示したブロック図である。
【図７】 圧縮データが展開される流れを模式的に示したものである。
【図８】 圧縮データが展開される流れを模式的に示したものである。
【図９】 展開後の記録データを模式的に示したものである。
【図１０】 展開後の記録データを模式的に示したものである。
【図１１】 圧縮データが展開される流れを模式的に示したものである。
【図１２】 圧縮データが展開される流れを模式的に示したものである。
【図１３】 圧縮データが展開される流れを模式的に示したものである。
【図１４】 圧縮データが展開される流れを模式的に示したものである。
【図１５】 展開後の記録データを模式的に示したものである。
【図１６】 展開後の記録データを模式的に示したものである。
【図１７】 圧縮データが展開される流れを模式的に示したものである。
【図１８】 圧縮データが展開される流れを模式的に示したものである。
【図１９】 圧縮データが展開される流れを模式的に示したものである。
【図２０】 圧縮データが展開される流れを模式的に示したものである。
【図２１】 展開後の記録データを模式的に示したものである。
【図２２】 圧縮データが展開される流れを模式的に示したものである。
【図２３】 圧縮データが展開される流れを模式的に示したものである。
【図２４】 展開後の記録データを模式的に示したものである。
【図２５】 圧縮データが展開される流れを模式的に示したものである。
【図２６】 圧縮データが展開される流れを模式的に示したものである。
【図２７】 圧縮データが展開される流れを模式的に示したものである。
【図２８】 圧縮データが展開される流れを模式的に示したものである。
【図２９】 展開後の記録データを模式的に示したものである。
【図３０】 展開後の記録データを模式的に示したものである。
【図３１】 展開後の記録データを模式的に示したものである。
【図３２】 展開後の記録データを模式的に示したものである。
【図３３】 展開後の記録データを模式的に示したものである。
【図３４】 展開後の記録データを模式的に示したものである。
【図３５】 非圧縮の記録データが転送される状態を示したものである。
【図３６】 従来技術におけるデータ転送装置を示したブロック図である。
【符号の説明】
４ ＡＳＩＣ、１０ データ転送装置、２１ ＲＯＭ、２２ ＲＡＭ、２４ ＭＰＵ、２７ インターフェース部、２８ デコード回路、２９ ローカルメモリ、３３ ヘッド制御部、４１ ＤＥＣＵ（デコードユニット）、４２ 受信バッファ部、５０ インクジェット式記録装置、５１ キャリッジガイド軸、５２ プラテン、５３ 搬送駆動ローラ、５４ 搬送従動ローラ、５５ 排紙駆動ローラ、５６ 排紙従動ローラ、５７ 給紙トレイ、５７ｂ 給紙ローラ、６１ キャリッジ、６２ 記録ヘッド、６３ 紙検出器、１００ 記録制御部、２００ 情報処理装置、２８１ ラインバッファ、４１１ Ｓ−ＤＭＡコントローラ、４１２ 展開処理コントローラ、４１３ Ｌ−ＤＭＡコントローラ、４１４ ローカルメモリコントローラ、４１５ Ｉ−ＤＭＡコントローラ、Ｘ 主走査方向、Ｙ 副走査方向、ＳＢ システムバス、ＬＢ ローカルバス、ＩＢ 内部バス
Claims (7)
- システムバスとローカルバスとの２系統の独立したバスと、
前記システムバスにデータ転送可能に接続されたメインメモリと、
前記ローカルバスにデータ転送可能に接続されたローカルメモリと、
前記システムバスと前記ローカルバスとの間に相互にデータ転送可能に接続され、ライン展開可能に圧縮された液体噴射データをハードウェア展開可能なデコード回路、該デコード回路にて展開した液体噴射データがワード単位で格納されるラインバッファ、及び前記メインメモリからライン展開可能に圧縮された液体噴射データを前記デコード回路へＤＭＡ転送し、該ラインバッファに展開された液体噴射データをワード単位で前記ローカルメモリへＤＭＡ転送し、前記ローカルメモリに格納された展開後の液体噴射データを液体噴射ヘッドのレジスタへ順次ＤＭＡ転送するＤＭＡ転送手段を有するデコードユニットとを備え、
前記メインメモリ、前記デコードユニット、及び前記液体噴射ヘッドのレジスタは、それぞれ回路ブロックとして１つのＡＳＩＣに内蔵されており、前記デコードユニットと前記液体噴射ヘッドのレジスタとは、前記ＡＳＩＣ内部の専用バスによって接続されている、ことを特徴とした液体噴射データのデータ転送装置。 - システムバスとローカルバスとの２系統の独立したバスと、
前記システムバスにデータ転送可能に接続されたメインメモリと、
前記ローカルバスにデータ転送可能に接続されたローカルメモリと、
前記システムバスと前記ローカルバスとの間に相互にデータ転送可能に接続され、ライン展開可能に圧縮された液体噴射データをハードウェア展開可能なデコード回路、該デコード回路にて展開した液体噴射データがワード単位で格納されるラインバッファ、及び前記メインメモリからライン展開可能に圧縮された液体噴射データを前記デコード回路へＤＭＡ転送し、該ラインバッファに展開された液体噴射データをワード単位で前記ローカルメモリへＤＭＡ転送し、前記ローカルメモリに格納された展開後の液体噴射データを液体噴射ヘッドのレジスタへ順次ＤＭＡ転送するＤＭＡ転送手段を有するデコードユニットとを備え、
前記ラインバッファは、所定のワード数の展開データを格納可能なバッファ領域を２面有し、一面側に前記デコード回路にて展開した液体噴射データが順次格納され、所定のワード数の展開データが蓄積された時点で他面側に前記デコード回路にて展開した液体噴射データが順次格納されるとともに、所定のワード数の展開データが蓄積された時点で、前記システムバスのＤＭＡ転送とは非同期に所定のワード数毎に展開データを前記ローカルメモリへＤＭＡ転送する、ことを特徴とした液体噴射データのデータ転送装置。 - 請求項２において、前記メインメモリ、前記デコードユニット、及び前記液体噴射ヘッドのレジスタは、それぞれ回路ブロックとして１つのＡＳＩＣに内蔵されており、前記デコードユニットと前記液体噴射ヘッドのレジスタとは、前記ＡＳＩＣ内部の専用バスによって接続されている、ことを特徴とした液体噴射データのデータ転送装置。
- 請求項１〜３のいずれか１項において、前記ローカルバスにおける前記デコードユニットから前記ローカルメモリ、及び前記ローカルメモリから前記液体噴射ヘッドのレジスタへのデータ転送は、バースト転送によって行われる、ことを特徴とした液体噴射データのデータ転送装置。
- 請求項１〜４のいずれか１項において、前記圧縮された液体噴射データは、ランレングス圧縮データであり、前記デコード回路は、ランレングス圧縮データをハードウェア展開可能なデコード回路である、ことを特徴とした液体噴射データのデータ転送装置。
- 請求項１〜５のいずれか１項において、前記デコードユニットは、前記メインメモリからＤＭＡ転送された非圧縮の液体噴射データを前記デコード回路にてハードウェア展開せずに、前記ラインバッファへ格納する手段を備えている、ことを特徴とした液体噴射データのデータ転送装置。
- 請求項１〜６のいずれか１項に記載の液体噴射データのデータ転送装置を備えた液体噴射装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003175095A JP4182343B2 (ja) | 2002-08-26 | 2003-06-19 | 液体噴射データのデータ転送装置、液体噴射装置 |
| EP03018736A EP1394683B1 (en) | 2002-08-26 | 2003-08-26 | Data transferring apparatus and liquid ejection apparatus |
| CNB031550339A CN100495372C (zh) | 2002-08-26 | 2003-08-26 | 液体喷射数据的数据传输装置、液体喷射装置 |
| US10/649,296 US7167932B2 (en) | 2002-08-26 | 2003-08-26 | System and method for DMA data transferring apparatus and liquid ejection apparatus |
| CNU032053851U CN2718668Y (zh) | 2002-08-26 | 2003-08-26 | 液体喷射数据的数据传输装置、液体喷射装置 |
| DE60311370T DE60311370T2 (de) | 2002-08-26 | 2003-08-26 | Datenübertragungsvorrichtung zur Übertragung von Flüssigkeitsausstossdaten und eine Flüssigkeitsausstossvorrichtung |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002245324 | 2002-08-26 | ||
| JP2003175095A JP4182343B2 (ja) | 2002-08-26 | 2003-06-19 | 液体噴射データのデータ転送装置、液体噴射装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004145857A JP2004145857A (ja) | 2004-05-20 |
| JP2004145857A5 JP2004145857A5 (ja) | 2005-11-17 |
| JP4182343B2 true JP4182343B2 (ja) | 2008-11-19 |
Family
ID=31497672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003175095A Expired - Fee Related JP4182343B2 (ja) | 2002-08-26 | 2003-06-19 | 液体噴射データのデータ転送装置、液体噴射装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7167932B2 (ja) |
| EP (1) | EP1394683B1 (ja) |
| JP (1) | JP4182343B2 (ja) |
| CN (2) | CN100495372C (ja) |
| DE (1) | DE60311370T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4492362B2 (ja) * | 2005-01-14 | 2010-06-30 | セイコーエプソン株式会社 | 画質向上を可能にした画像形成装置 |
| JP4595585B2 (ja) * | 2005-02-24 | 2010-12-08 | セイコーエプソン株式会社 | 画像処理装置、画像処理方法、プログラムおよび印刷装置 |
| JP5851201B2 (ja) * | 2011-10-28 | 2016-02-03 | 理想科学工業株式会社 | 画像処理装置および印刷システム |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4918624A (en) * | 1988-02-05 | 1990-04-17 | The United States Of America As Represented By The United States Department Of Energy | Vector generator scan converter |
| JPH03251053A (ja) | 1990-02-26 | 1991-11-08 | Nippon Densan Corp | 急速充電器及び急速充電方法 |
| US5533175A (en) * | 1994-03-04 | 1996-07-02 | Destiny Technology Corporation | Low cost page printer system and method |
| JPH0911554A (ja) * | 1995-06-27 | 1997-01-14 | Brother Ind Ltd | ホストベースプリンタ |
| US6388760B2 (en) * | 1996-02-26 | 2002-05-14 | Brother Kogyo Kabushiki Kaisha | Host-based printing system and printing control method thereof |
| US5937152A (en) | 1996-04-16 | 1999-08-10 | Brother Kogyo Kabushiki Kaisha | Printer with buffer memory |
| JP4531871B2 (ja) | 1997-10-30 | 2010-08-25 | 富士通セミコンダクター株式会社 | 画像情報処理装置及び符号装置 |
| US6167001A (en) * | 1999-01-26 | 2000-12-26 | Xilinx, Inc. | Method and apparatus for measuring setup and hold times for element microelectronic device |
| JP2001063058A (ja) | 1999-08-24 | 2001-03-13 | Canon Inc | 記録システム、記録装置、情報処理装置及びそれらの制御方法、コンピュータ可読メモリ |
| US20030081244A1 (en) * | 2001-10-30 | 2003-05-01 | Clouthier Scott C. | Method and apparatus for processing data in an imaging device |
| US6819322B2 (en) * | 2002-01-04 | 2004-11-16 | Hewlett-Packard Development Company, L.P. | Method and apparatus for detecting potential lock-up conditions in a video graphics controller |
-
2003
- 2003-06-19 JP JP2003175095A patent/JP4182343B2/ja not_active Expired - Fee Related
- 2003-08-26 US US10/649,296 patent/US7167932B2/en not_active Expired - Fee Related
- 2003-08-26 EP EP03018736A patent/EP1394683B1/en not_active Expired - Fee Related
- 2003-08-26 CN CNB031550339A patent/CN100495372C/zh not_active Expired - Fee Related
- 2003-08-26 CN CNU032053851U patent/CN2718668Y/zh not_active Expired - Fee Related
- 2003-08-26 DE DE60311370T patent/DE60311370T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE60311370D1 (de) | 2007-03-15 |
| EP1394683B1 (en) | 2007-01-24 |
| US7167932B2 (en) | 2007-01-23 |
| CN1489072A (zh) | 2004-04-14 |
| CN2718668Y (zh) | 2005-08-17 |
| US20040083313A1 (en) | 2004-04-29 |
| EP1394683A2 (en) | 2004-03-03 |
| EP1394683A3 (en) | 2005-08-31 |
| DE60311370T2 (de) | 2007-11-08 |
| JP2004145857A (ja) | 2004-05-20 |
| CN100495372C (zh) | 2009-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4182343B2 (ja) | 液体噴射データのデータ転送装置、液体噴射装置 | |
| JP4359751B2 (ja) | 液体噴射データのデータ転送装置、液体噴射装置 | |
| JP4359752B2 (ja) | 液体噴射データのデータ転送装置、液体噴射装置 | |
| JP4336952B2 (ja) | 液体噴射データのデータ転送装置、液体噴射装置 | |
| JPH0939306A (ja) | 印字装置 | |
| US7458652B2 (en) | Data transferring apparatus for transferring liquid ejection data and a liquid ejecting apparatus | |
| JP2005088574A (ja) | 液体噴射データのデータ転送装置、液体噴射装置 | |
| JP4412478B2 (ja) | 液体噴射データのデータ転送装置、液体噴射装置 | |
| EP1494122B1 (en) | A data transferring apparatus for transferring liquid ejection data and a liquid ejecting apparatus | |
| JP2004142417A (ja) | 液体噴射データのデータ転送装置、液体噴射装置 | |
| EP1507213B1 (en) | A data transferring apparatus for transferring liquid ejection data and a liquid ejecting apparatus | |
| JP2005035293A (ja) | 液体噴射データのデータ転送装置、液体噴射装置 | |
| JP2005028874A (ja) | 液体噴射データのデータ転送装置、液体噴射装置 | |
| US7177955B2 (en) | Data transferring apparatus for transferring liquid ejection data and a liquid ejecting apparatus including a header analyzing unit that analyzes a header of liquid ejection controlling data | |
| JP2004086440A (ja) | 液体噴射データのデータ転送装置、液体噴射装置 | |
| JP4038639B2 (ja) | プリンタ及びそのイメージデータの転送方法 | |
| JP2002137457A (ja) | 印字装置及びその制御方法 | |
| JP4415715B2 (ja) | 記録装置、記録データ生成プログラム | |
| JP2005031994A (ja) | 液体噴射制御データ転送装置、該液体噴射制御データ転送装置を備えた液体噴射装置 | |
| JPH0731431B2 (ja) | 記録装置 | |
| JP2003251868A (ja) | 印刷装置及びバッファ管理方法 | |
| JP2004351792A (ja) | 記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050902 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050902 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080806 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |