JP2005035293A - 液体噴射データのデータ転送装置、液体噴射装置 - Google Patents

Abstract

【課題】 圧縮データの高速な展開処理と、液体噴射ヘッドへの高速なデータ転送とを低コストで実現し、低コストで液体噴射装置の液体噴射実行速度を従来と比較して飛躍的に高速化する。
【解決手段】 データ転送装置１０は、ＡＳＩＣ（特定用途向け集積回路）４を備えており、ＡＳＩＣ４は、インターフェース部２７、ヘッド制御部３３、受信バッファ部４２、及びＤＥＣＵ４１を内蔵しており、それぞれがデータ転送可能にシステムバスＳＢに接続されている。ＤＥＣＵ４１は、圧縮された記録データをハードウェア展開するデコード回路２８と、展開後の記録データを格納するラインバッファ２８１を有する展開処理コントローラ４１２を内蔵している。ＤＥＣＵ４１とヘッド制御部３３とは、内部バスＩＢでデータ伝送可能に接続されている。
【選択図】 図４

Description

本願発明は、液体噴射ヘッドからインク等の液体を被噴射媒体へ噴射する液体噴射装置に入力された液体噴射データを液体噴射ヘッドへ転送するための液体噴射データのデータ転送装置、及び該液体噴射データのデータ転送装置を備えた液体噴射装置に関する。

液体噴射装置としてのいわゆるインクジェット式記録装置は、記録ヘッドから記録紙等にインクを噴射して画像データ等を記録する。ライン展開可能にデータ圧縮されている画像データ等をライン展開してビットマップイメージに展開し、展開したビットマップイメージを記録紙の記録面に形成する如く記録ヘッドのヘッド面に配設されている多数のノズルアレイから複数色のインク滴を噴射する。複数色のインク滴を記録面に噴射して多数のインクドットを形成することによって記録紙上に画像を形成する。尚、ライン展開可能な圧縮データとは、例えば一般的に広く知られているランレングス圧縮方式等による圧縮データであり、バイト単位で順次展開可能な圧縮方式による圧縮データのことである。

一般的にこのようなインクジェット式記録装置は、パーソナルコンピュータ等の外部装置からライン展開可能にデータ圧縮されている画像データを入力し、入力した圧縮データをライン展開（解凍）し、展開したビットマップイメージに必要なデータ処理を行った後にそのデータを記録ヘッドのレジスタへ転送するデータ転送装置を備えている。従来の一般的なデータ転送装置は、例えば、図１５に示すような構成を成している。

データ転送装置１０は、データ転送経路としてシステムバスＳＢを備えている。システムバスＳＢには、マイクロプロセッサ（ＭＰＵ）１１、ＲＡＭ１２、及びヘッド制御部１３がデータ転送可能に接続されており、ヘッド制御部１３に記録ヘッド６２が接続されている。図示していないパーソナルコンピュータやデジタルカメラ等の情報処理装置からデータ転送される圧縮された記録データは、システムバスＳＢを介してＲＡＭ１２へ格納される。

ＲＡＭ１２の圧縮データ格納エリアに格納されている圧縮された記録データは、システムバスＳＢ経由でマイクロプロセッサ１１へ１バイトずつ順次データ転送され（符号Ａで示した経路）、プログラムによる圧縮データの解凍手順によって１バイトずつ順次解凍された後、再びＲＡＭ１２へシステムバスＳＢ経由で１バイトずつデータ転送されて（符号Ｂで示した経路）、ＲＡＭ１２の所望のビットマップイメージエリアに格納される。ＲＡＭ１２のビットマップイメージエリア内に展開データが全て格納された時点で、ビットマップイメージエリア内の展開データがシステムバスＳＢ経由でヘッド制御部１３内部のレジスタ（図示せず）に１バイトずつデータ転送され（符号Ｃで示した経路）、そのビットマップイメージに基づいて記録ヘッド６２の各ノズルアレイから記録紙へインクが噴射される。

また、データ転送処理を高速化する従来技術の一例としては、システムバスとローカルバスとの２つの独立したバスを設け、システムバスとローカルバスとの間に２つのバスコントローラを配置したものが公知である。データ転送装置において、一方のバスコントローラがシステムバス側に接続されているメモリにアクセスしている間、他方のバスコントローラがローカルバス側に接続されているローカルメモリをアクセスする並列処理を行うことによって、データ転送処理を高速化するものである（例えば、特許文献１参照）。

特許第３２５１０５３号公報

図１５に示したような構成を成す従来の液体噴射装置のデータ転送装置１０において、液体噴射実行速度を向上させるためには、つまり、インクジェット式記録装置において、記録速度をより高速にするためには、以下のような課題が障壁となってしまう。

まず、圧縮された記録データをプログラムによって１バイトずつソフトウェア展開（解凍）していくので、大量の圧縮データを高速に処理することができない。仮に高速なクロックで動作可能な処理能力の高いマイクロプロセッサ１１を用いれば高速化することができるが、そのような高価なマイクロプロセッサ１１を実装するとデータ転送装置１０のコストが大幅に高くなってしまうという問題が生じる。

また、ＲＡＭ１２へのデータ転送及びＲＡＭ１２からのデータ転送が全てマイクロプロセッサ１１を介して行われるので、マイクロプロセッサ１１が他のデータ処理や演算等を実行している間、例えば、マイクロプロセッサ１１がＲＡＭ１２へプログラム等をフェッチしている間、データ転送が待たされてしまう場合があり、それによって、データ転送遅延が生じてしまうので、高速なデータ転送ができなかった。

さらに、システムバスＳＢを介してマイクロプロセッサ１１からＲＡＭ１２へのアクセス経路と、ＲＡＭ１２から記録ヘッド６２へのデータ転送経路とが共用になっているので、マイクロプロセッサ１１がＲＡＭ１２にアクセスしている間はシステムバスＳＢが占有されてしまい、その間ＲＡＭ１２から記録ヘッド６２へのデータ転送を行うことができなくなってしまう。そのため、それによって、記録ヘッド６２へのデータ転送遅延が生じてしまい、データ転送レートを高速化することができなかった。

また、前述した特許文献１に開示されている従来技術においては、２つの独立したバスを設けることによって、データ転送装置のコストが大幅に上昇することになる。そして、やはり、圧縮された記録データをプログラムによって１バイトずつソフトウェア展開（解凍）していくことになるので、大量の圧縮データを高速に展開処理することができない。したがって、情報処理装置からデータ転送される圧縮された記録データを展開して記録ヘッドへデータ転送して記録を実行する記録装置等の液体噴射装置においては、データ転送処理を高速に行うことが可能な構成であっても圧縮データを展開する処理が依然として遅いために液体噴射実行速度を向上させることができないことになってしまう。

本願発明は、このような状況に鑑み成されたものであり、その課題は、圧縮データの高速な展開処理と、液体噴射ヘッドへの高速なデータ転送とを低コストで実現し、低コストで液体噴射装置の液体噴射実行速度を従来と比較して飛躍的に高速化することにある。

上記課題を達成するため、本願発明の第１の態様は、システムバスと、該システムバスにデータ転送可能に接続されたシステムメモリと、前記システムバスにデータ転送可能に接続され、ライン展開可能に圧縮された液体噴射データをハードウェア展開可能なデコード回路、及びライン展開可能に圧縮された液体噴射データを前記システムバス経由で前記デコード回路へデータ転送し、展開後の液体噴射データを前記システムバスへデータ転送する手段を有するデコードユニットとを備えた液体噴射データのデータ転送装置である。

このように、従来プログラムによって展開していた圧縮された液体噴射データを、デコード回路によってハードウェア展開する。つまり、圧縮データの展開処理以外にも多数の様々なデータ処理手順を順次実行するシングルスレッドのプログラムによって圧縮データを展開するより、圧縮データの展開専用のデコード回路によって圧縮データの展開のみを独立して実行することによって、圧縮された液体噴射データの展開処理を高速に実行することができる。

これにより、本願請求項１に記載の発明に係る液体噴射データのデータ転送装置によれば、システムバスにデータ転送可能に接続されたデコード回路を内蔵したデコードユニットによって、圧縮データの高速な展開処理と、液体噴射ヘッドへの高速なデータ転送とを低コストで実現することができるので、低コストで液体噴射装置の液体噴射実行速度を従来と比較して飛躍的に高速化することができるという作用効果が得られる。

本願発明の第２の態様は、前述した第１の態様において、前記デコードユニットは、前記デコード回路にて展開した液体噴射データがワード単位で格納されるラインバッファと、前記システムメモリからライン展開可能に圧縮された液体噴射データを前記デコード回路へＤＭＡ転送し、前記ラインバッファに展開された液体噴射データをワード単位で前記システムメモリへＤＭＡ転送し、前記システムメモリに格納された展開後の液体噴射データを液体噴射ヘッドのレジスタへ順次ＤＭＡ転送するＤＭＡ転送手段とを有している、ことを特徴とした液体噴射データのデータ転送装置である。

このように、ワード単位で展開後のデータを格納するラインバッファを設け、従来プログラムによって１バイトずつ展開していた圧縮データをワード単位（２バイト）で展開してラインバッファに格納してワード単位でデータ転送する。つまり、一度に展開してデータ転送する圧縮データの量が従来の２倍の量になるので、圧縮データの展開処理をより高速に実行することができる。さらに、ＤＭＡ（Ｄｉｒｅｃｔ・Ｍｅｍｏｒｙ・Ａｃｃｅｓｓ）転送によって高速なデータ転送が可能になる。ＤＭＡ転送とは、転送元及び転送先アドレスや転送数を所定のレジスタに設定すると、後はマイクロプロセッサを介することなくハードウェアにて高速にデータ転送を行うことができる公知の転送方式である。

本願発明の第３の態様は、前述した第２の態様において、前記ラインバッファは、所定のワード数の展開データを格納可能なバッファ領域を２面有し、一面側に前記デコード回路にて展開した液体噴射データが順次格納され、所定のワード数の展開データが蓄積された時点で他面側に前記デコード回路にて展開した液体噴射データが順次格納されるとともに、所定のワード数の展開データが蓄積された時点で所定のワード数毎に展開データを前記システムメモリへＤＭＡ転送する、ことを特徴とした液体噴射データのデータ転送装置である。

このように、ラインバッファは、所定のワード数の展開データを格納可能なバッファ領域を２面有しており、デコード回路にて展開したデータを一面側に格納していき、所定のワード数分蓄積された時点で、一面側の展開データをＤＭＡ転送手段によってワード単位で転送している間、デコード回路にて展開したデータを他面側に格納していくとができるので、圧縮データの展開処理とデータ転送処理とを平行して行うことができる。

これにより、本願発明の第３の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、前述した第２の態様に記載の発明による作用効果に加えて、圧縮データの展開処理とデータ転送処理とを平行して行うことができるので、液体噴射装置の液体噴射実行速度をより高速化することができるという作用効果が得られる。

本願発明の第４の態様は、システムバスと、ライン展開可能に圧縮された液体噴射データを含む液体噴射制御データを受信するインターフェース部と、ライン展開可能に圧縮された液体噴射データを格納するインターフェースメモリを有する受信バッファ部と、前記インターフェースメモリに格納されているライン展開可能に圧縮された液体噴射データをハードウェア展開可能なデコード回路を有するデコードユニットと、前記デコード回路にて展開した液体噴射データを格納するシステムメモリと、液体噴射ヘッドのレジスタを有するヘッド制御部とを備え、前記インターフェース部、前記受信バッファ部、前記デコードユニット、及び前記システムメモリが前記システムバスにデータ転送可能に接続されている、ことを特徴とした液体噴射データのデータ転送装置である。

インターフェース部が受信したライン展開可能に圧縮された液体噴射データを含む液体噴射制御データは、システムバスを介して受信バッファ部のインターフェースメモリに一時的に格納され、受信バッファ部からシステムバスを介してデコードユニットへデータ転送される。そして、デコードユニット内のデコードユニットにおいて、ライン展開可能に圧縮された液体噴射データが展開された後、システムバスを介してシステムメモリへ格納される。このように、従来プログラムによって圧縮された液体噴射データをソフトウェア展開していた処理を、デコード回路によってハードウェア展開する。つまり、圧縮データの展開処理以外にも多数の様々なデータ処理手順を順次実行するシングルスレッドのプログラムによって圧縮データを展開するより、圧縮データの展開専用のデコード回路によって圧縮データの展開のみを独立して実行することによって、圧縮された液体噴射データの展開処理を高速に実行することができる。

これにより、本願発明の第４の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、システムバスにデータ転送可能に接続されたデコード回路を内蔵したデコードユニットによって、圧縮データの高速な展開処理と、液体噴射ヘッドへの高速なデータ転送とを実現することができるので、液体噴射装置の液体噴射実行速度を従来と比較して飛躍的に高速化することができるという作用効果が得られる。

本願発明の第５の態様は、前述した第４の態様において、前記デコードユニットは、前記デコード回路にて展開した液体噴射データがワード単位で格納されるラインバッファと、前記インターフェースメモリからライン展開可能に圧縮された液体噴射データを前記デコード回路へＤＭＡ転送し、前記ラインバッファに展開された液体噴射データをワード単位で前記システムメモリへＤＭＡ転送し、前記システムメモリに格納された展開後の液体噴射データを液体噴射ヘッドのレジスタへ順次ＤＭＡ転送するＤＭＡ転送手段とを有している、ことを特徴とした液体噴射データのデータ転送装置である。

このように、ワード単位で展開後のデータを格納するラインバッファを設け、従来プログラムによって１バイトずつ展開していた圧縮データをワード単位（２バイト）で展開してラインバッファに格納してワード単位でデータ転送する。つまり、一度に展開してデータ転送する圧縮データの量が従来の２倍の量になるので、圧縮データの展開処理をより高速に実行することができる。さらに、ＤＭＡ（Ｄｉｒｅｃｔ・Ｍｅｍｏｒｙ・Ａｃｃｅｓｓ）転送によって高速なデータ転送が可能になる。ＤＭＡ転送とは、転送元及び転送先アドレスや転送数を所定のレジスタに設定すると、後はマイクロプロセッサを介することなくハードウェアにて高速にデータ転送を行うことができる公知の転送方式である。

本願発明の第６の態様は、前述した第５の態様において、前記ラインバッファは、所定のワード数の展開データを格納可能なバッファ領域を２面有し、一面側に前記デコード回路にて展開した液体噴射データが順次格納され、所定のワード数の展開データが蓄積された時点で他面側に前記デコード回路にて展開した液体噴射データが順次格納されるとともに、所定のワード数の展開データが蓄積された時点で所定のワード数毎に展開データを前記システムメモリへＤＭＡ転送する、ことを特徴とした液体噴射データのデータ転送装置である。

このように、ラインバッファは、所定のワード数の展開データを格納可能なバッファ領域を２面有しており、デコード回路にて展開したデータを一面側に格納していき、所定のワード数分蓄積された時点で、一面側の展開データをＤＭＡ転送手段によってワード単位で転送している間、デコード回路にて展開したデータを他面側に格納していくとができるので、圧縮データの展開処理とデータ転送処理とを平行して行うことができる。

これにより、本願発明の第６の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、前述した第５の態様に記載の発明による作用効果に加えて、圧縮データの展開処理とデータ転送処理とを平行して行うことができるので、液体噴射装置の液体噴射実行速度をより高速化することができるという作用効果が得られる。

本願発明の第７の態様は、前述した第４の態様〜第６の態様のいずれかにおいて、前記インターフェース部と前記受信バッファ部とを接続する第１の専用バスと、前記受信バッファ部と前記デコードユニットとを接続する第２の専用バスと、前記デコードユニットと前記ヘッド制御部とを接続する第３の専用バスとを備え、前記受信バッファ部は、前記システムバスからアクセス可能なコマンド格納レジスタと、前記液体噴射制御データのヘッダを解析するヘッダ解析手段と、該ヘッダ解析手段の解析結果に基づいて、前記液体噴射制御データからコマンドを分離して前記コマンド格納レジスタへ格納するコマンド分離手段と、コマンドを分離した液体噴射制御データを前記インターフェースメモリへ格納するデータ転送制御手段とを備える、ことを特徴とした液体噴射データのデータ転送装置である。

インターフェース部から第１の専用バスを介して受信バッファ部へデータ転送された液体噴射制御データは、受信バッファ部のヘッダ解析手段でヘッダが解析される。ヘッダを解析された液体噴射制御データは、その解析結果に基づいて、コマンドが分離されてコマンド格納レジスタへ格納され、コマンドが分離された液体噴射制御データは、データ転送制御手段によってインターフェースメモリへ格納される。コマンドとは、液体噴射制御を実行するための制御コマンドである。コマンド格納レジスタに格納されたコマンドは、システムバスを介してマイクロプロセッサがアクセスし、マイクロプロセッサがコマンドを解析してコマンドに基づく液体噴射制御を実行する。そして、インターフェースメモリに格納されている液体噴射制御データは、第２の専用バスを介してデコードユニットへデータ転送され、液体噴射制御データに含まれるライン展開可能に圧縮された液体噴射データがデコード回路にて展開され、一旦システムバスを介してシステムメモリへ格納された後、デコードユニットから第３の専用バスを介してヘッド制御部のレジスタへデータ転送される。つまり、従来プログラムによってソフトウェア処理されていた液体噴射制御データのヘッダ解析処理、及びヘッダ解析結果に基づいて液体噴射制御データからコマンドを分離して、コマンドをコマンド格納レジスタへ格納し、コマンドを分離した液体噴射制御データをインターフェースメモリへ格納する処理を受信バッファ部で処理する。そして、第１の専用バスを介してインターフェース部が受信した液体噴射制御データを受信バッファ部へデータ転送し、第２の専用バスを介して受信バッファ部のインターフェースメモリに格納されている液体噴射制御データをデコードユニットへデータ転送し、液体噴射制御データに含まれるライン展開可能に圧縮された液体噴射データをデコード回路にて展開し、展開後の液体噴射データを第３の専用バスを介してヘッド制御部へデータ転送する。それによって、システムバスのデータ転送負荷と、システムバス側のマイクロプロセッサの処理負荷とを大幅に低減させることができるので、マイクロプロセッサへの依存度が極めて低いデータ転送が可能になり、インターフェース部とデコードユニットとの間、及びデコードユニットと液体噴射ヘッドとの間のデータ転送処理を高速化することができる。

これにより、本願請求項７に記載の発明に係る液体噴射データのデータ転送装置によれば、前述した第４の態様〜第６の態様のいずれかに記載の発明による作用効果に加えて、システムバスのデータ転送負荷、及びマイクロプロセッサの処理負荷を大幅に低減させることができるとともに、インターフェース部とデコードユニットとの間のデータ転送処理、及びデコードユニットと液体噴射ヘッドとの間の液体噴射データのデータ転送処理を高速化することができるので、液体噴射装置の液体噴射実行速度をさらに高速化することができるという作用効果が得られる。

本願発明の第８の態様は、前述した第４の態様〜第６の態様のいずれかにおいて、前記インターフェース部と前記受信バッファ部とを接続する第１の専用バスと、前記受信バッファ部と前記デコードユニットとを接続する第２の専用バスと、前記デコードユニットと前記ヘッド制御部とを接続する第３の専用バスとを備え、前記インターフェース部は、前記システムバスからアクセス可能なコマンド格納レジスタと、前記液体噴射制御データのヘッダを解析するヘッダ解析手段と、該ヘッダ解析手段の解析結果に基づいて、前記液体噴射制御データからコマンドを分離して前記コマンド格納レジスタへ格納するコマンド分離手段と、コマンドを分離した液体噴射制御データを前記インターフェースメモリへ格納するデータ転送制御手段とを備える、ことを特徴とした液体噴射データのデータ転送装置である。

インターフェース部が受信した液体噴射制御データは、インターフェース部のヘッダ解析手段でヘッダが解析される。ヘッダを解析された液体噴射制御データは、その解析結果に基づいてコマンドが分離されてコマンド格納レジスタへ格納され、コマンドが分離された液体噴射制御データは、データ転送制御手段によって第１の専用バスを介して受信バッファ部のインターフェースメモリへ格納される。コマンド格納レジスタに格納されたコマンドは、システムバスを介してマイクロプロセッサがアクセスし、マイクロプロセッサがコマンド解析を実行する。そして、インターフェースメモリに格納されている液体噴射制御データは、第２の専用バスを介してデコードユニットへデータ転送され、液体噴射制御データに含まれるライン展開可能に圧縮された液体噴射データがデコード回路にて展開され、一旦システムバスを介してシステムメモリへ格納された後、第３の専用バスを介してヘッド制御部のレジスタへデータ転送される。つまり、従来プログラムによってソフトウェア処理されていた液体噴射制御データのコマンド解析処理、及びヘッダ解析結果に基づいて液体噴射制御データからコマンドを分離して、コマンドをコマンド格納レジスタへ格納し、コマンドを分離した液体噴射制御データをインターフェースメモリへ格納する処理をインターフェース部で処理する。そして、第１の専用バスを介してインターフェース部がコマンド解析してコマンドを分離した液体噴射制御データを受信バッファ部へデータ転送してインターフェースメモリへ格納し、第２の専用バスを介して受信バッファ部のインターフェースメモリに格納されている液体噴射制御データをデコードユニットへデータ転送し、デコード回路にて展開後の液体噴射データを第３の専用バスを介してヘッド制御部へデータ転送する。それによって、システムバスのデータ転送負荷と、システムバス側のマイクロプロセッサの処理負荷とを大幅に低減させることができるとともに、インターフェース部とデコードユニットとの間、及びデコードユニットと液体噴射ヘッドとの間のデータ転送処理を高速化することができる。

これにより、本願発明の第８の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、前述した第４の態様〜第６の態様のいずれかに記載の発明による作用効果に加えて、システムバスのデータ転送負荷、及びマイクロプロセッサの処理負荷を大幅に低減させることができるとともに、インターフェース部とデコードユニットとの間のデータ転送処理、及びデコードユニットと液体噴射ヘッドとの間の液体噴射データのデータ転送処理を高速化することができるので、液体噴射装置の液体噴射実行速度をさらに高速化することができるという作用効果が得られる。

本願発明の第９の態様は、前述した第７の態様又は第８の態様において、前記受信バッファ部は、前記インターフェースメモリに格納されている液体噴射制御データをリモートコマンドとライン展開可能に圧縮された液体噴射データとに分離するデータ分離手段を有し、リモートコマンドは、前記システムバスに接続されたマイクロプロセッサにて処理され、ライン展開可能に圧縮された液体噴射データが前記デコードユニットへデータ転送される構成を成している、ことを特徴とした液体噴射データのデータ転送装置である。

ここで、リモートコマンドとは、ヘッダが付されていないコマンドであり、例えば、コマンドによる液体噴射制御実行中の割り込み制御やリセット制御等の制御コマンドである。このようなリモートコマンドがインターフェースメモリに格納された液体噴射制御データにライン展開可能に圧縮された液体噴射データとともに含まれている場合には、リモートコマンドとライン展開可能に圧縮された液体噴射データとを分離するデータ分離手段を受信バッファ部に設けることによって、リモートコマンドのみシステムバスを介してマイクロプロセッサで処理し、ライン展開可能に圧縮された液体噴射データのみをデコードユニットへデータ転送することができる。

本願発明の第１０の態様は、前述した第４の態様〜第６の態様のいずれかにおいて、前記インターフェース部と前記受信バッファ部とを接続する第１の専用バスと、前記受信バッファ部と前記デコードユニットとを接続する第２の専用バスと、前記デコードユニットと前記ヘッド制御部とを接続する第３の専用バスとを備え、前記受信バッファ部は、前記インターフェース部が受信した液体噴射制御データを前記インターフェースメモリへ格納するデータ転送制御手段と、前記インターフェースメモリに格納されている液体噴射制御データをコマンドとライン展開可能に圧縮された液体噴射データとに分離するデータ分離手段とを有し、コマンドは、前記システムバスに接続されたマイクロプロセッサにて処理され、ライン展開可能に圧縮された液体噴射データが前記デコードユニットへデータ転送される構成を成している、ことを特徴とした液体噴射データのデータ転送装置である。

インターフェース部から第１の専用バスを介して受信バッファ部へデータ転送された液体噴射制御データは、インターフェースメモリへ格納される。インターフェースメモリに格納されている液体噴射制御データは、第２の専用バスを介してデコードユニットへデータ転送される際にデータ分離手段によって、コマンドとライン展開可能に圧縮された液体噴射データとに分離される。コマンドとは、液体噴射制御を実行するための制御コマンドである。コマンドは、システムバスを介してマイクロプロセッサが処理し、マイクロプロセッサがコマンドを解析してコマンドに基づく液体噴射制御を実行する。そして、ライン展開可能に圧縮された液体噴射データは、第２の専用バスを介してデコードユニットへデータ転送され、デコード回路にて展開され、一旦システムバスを介してシステムメモリに格納された後、デコードユニットから第３の専用バスを介してヘッド制御部のレジスタへデータ転送される。尚、コマンドには、例えば、液体噴射制御実行中の割り込み制御やリセット制御等の制御コマンドであるリモートコマンドも含まれる。

つまり、第１の専用バスを介してインターフェース部が受信した液体噴射制御データを受信バッファ部へデータ転送し、第２の専用バスを介して受信バッファ部のインターフェースメモリに格納されている液体噴射制御データをデコードユニットへデータ転送する際に、従来プログラムによってソフトウェア処理されていた液体噴射制御データからコマンド、及びリモートコマンドを分離する処理を受信バッファ部で処理する。そして、ライン展開可能に圧縮された液体噴射データをデコード回路にて展開し、展開後の液体噴射データを第３の専用バスを介してヘッド制御部へデータ転送する。それによって、システムバスのデータ転送負荷と、システムバス側のマイクロプロセッサの処理負荷とを大幅に低減させることができるので、マイクロプロセッサへの依存度が極めて低いデータ転送が可能になり、インターフェース部とデコードユニットとの間、及びデコードユニットと液体噴射ヘッドとの間のデータ転送処理を高速化することができる。

これにより、本願請求項１０に記載の発明に係る液体噴射データのデータ転送装置によれば、前述した第４の態様〜第６の態様のいずれかに記載の発明による作用効果に加えて、システムバスのデータ転送負荷、及びマイクロプロセッサの処理負荷を大幅に低減させることができるとともに、インターフェース部とデコードユニットとの間のデータ転送処理、及びデコードユニットと液体噴射ヘッドとの間の液体噴射データのデータ転送処理を高速化することができるので、液体噴射装置の液体噴射実行速度をさらに高速化することができるという作用効果が得られる。

本願発明の第１１の態様は、前述した第４の態様〜第１０の態様のいずれかにおいて、前記インターフェース部、前記受信バッファ部、前記デコードユニット、前記ヘッド制御部、前記第１の専用バス、前記第２の専用バス、及び前記第３の専用バスは、１つのＡＳＩＣに内蔵されている、ことを特徴とした液体噴射データのデータ転送装置である。

このように、インターフェース部、受信バッファ部、デコードユニット、及びヘッド制御部を同じＡＳＩＣ内に回路ブロックとして構成し、それぞれを接続する第１の専用バス、第２の専用バス、及び第３の専用バスも同じＡＳＩＣ内に構成することによって、特に１クロックでデータを転送するような高速なＤＭＡ転送が可能になる。したがって、圧縮された液体噴射データをデコードユニットへより高速にデータ転送することができるようになる。

これにより、本願発明の第１１の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、前述した第４の態様〜第１０の態様のいずれかに記載の発明による作用効果に加えて、圧縮された液体噴射データをデコードユニットへより高速にデータ転送することができ、かつ、システムメモリから液体噴射ヘッドへの展開後の液体噴射データのデータ転送をより高速に行うことができるので、液体噴射装置の液体噴射実行速度をより高速化することができるという作用効果が得られる。

本願発明の第１２の態様は、前述した第１の態様〜第１１の態様のいずれかにおいて、前記圧縮された液体噴射データは、ランレングス圧縮データであり、前記デコード回路は、ランレングス圧縮データをハードウェア展開可能なデコード回路である、ことを特徴とした液体噴射データのデータ転送装置である。

本願発明の第１２の態様に記載の発明に係る液体噴射データのデータ転送装置によれば、ライン展開可能なランレングス圧縮データをハードウェア展開可能なデコード回路によって、前述した第１の態様〜第１１の態様のいずれかに記載の発明による作用効果を得ることができる。

本願発明の第１３の態様に記載の発明は、前述した第１の態様〜第１２の態様のいずれかに記載の液体噴射データのデータ転送装置を備えた液体噴射装置である。
本願発明の第１３の態様に記載の発明に係る液体噴射装置によれば、液体噴射装置において、前述した第１の態様〜第１２の態様のいずれかに記載の発明による作用効果を得ることができる。

以下、本願発明の実施の形態を図面に基づいて説明する。
まず、本願発明に係る「液体噴射装置」としてのインクジェット式記録装置の第１実施例について説明する。図１は、本願発明に係るインクジェット式記録装置の概略の平面図であり、図２はその側面図である。

インクジェット式記録装置５０には、記録紙Ｐに記録を実行する記録手段として、キャリッジガイド軸５１に軸支され、主走査方向Ｘに移動するキャリッジ６１が設けられている。キャリッジ６１には、記録紙Ｐにインクを噴射して記録を行う「液体噴射ヘッド」としての記録ヘッド６２が搭載されている。記録ヘッド６２と対向して、記録ヘッド６２のヘッド面と記録紙Ｐとのギャップを規定するプラテン５２が設けられている。そして、キャリッジ６１とプラテン５２の間に記録紙Ｐを副走査方向Ｙに所定の搬送量で搬送する動作と、記録ヘッド６２を主走査方向Ｘに一往復させる間に記録ヘッド６２から記録紙Ｐにインクを噴射する動作とを交互に繰り返すことによって記録紙Ｐに記録が行われる。

給紙トレイ５７は、例えば普通紙やフォト紙等の記録紙Ｐを給紙可能な構成となっており、記録紙Ｐを自動給紙する給紙手段としてのＡＳＦ（オート・シート・フィーダー）が設けられている。ＡＳＦは、給紙トレイ５７に設けられた２つの給紙ローラ５７ｂ及び図示してない分離パッドを有する自動給紙機構である。この２つの給紙ローラ５７ｂの１つは、給紙トレイ５７の一方側に配置され、もう１つの給紙ローラ５７ｂは、記録紙ガイド５７ａに取り付けられており、記録紙ガイド５７ａは、記録紙Ｐの幅に合わせて幅方向に摺動可能に給紙トレイ５７に設けられている。そして、給紙ローラ５７ｂの回転駆動力と、分離パッドの摩擦抵抗により、給紙トレイ５７に置かれた複数の記録紙Ｐを給紙する際に、複数の記録紙Ｐが一度に給紙されることなく１枚ずつ正確に自動給紙される。

記録紙Ｐを副走査方向Ｙに搬送する記録紙搬送手段として、搬送駆動ローラ５３と搬送従動ローラ５４が設けられている。搬送駆動ローラ５３は、ステッピング・モータ等の回転駆動力により回転制御され、搬送駆動ローラ５３の回転により、記録紙Ｐは副走査方向Ｙに搬送される。搬送従動ローラ５４は、複数設けられており、それぞれ個々に搬送駆動ローラ５３に付勢され、記録紙Ｐが搬送駆動ローラ５３の回転により搬送される際に、記録紙Ｐに接しながら記録紙Ｐの搬送に従動して回転する。搬送駆動ローラ５３の表面には、高摩擦抵抗を有する皮膜が施されている。搬送従動ローラ５４によって、搬送駆動ローラ５３の表面に押しつけられた記録紙Ｐは、その表面の摩擦抵抗によって搬送駆動ローラ５３の表面に密着し、搬送駆動ローラ５３の回転によって副走査方向に搬送される。

また、給紙ローラ５７ｂと搬送駆動ローラ５３との間には、従来技術において公知の技術による紙検出器６３が配設されている。紙検出器６３は、立位姿勢への自己復帰習性が付与され、かつ記録紙搬送方向にのみ回動し得るよう記録紙Ｐの搬送経路内に突出する状態で枢支されたレバーを有し、このレバーの先端が記録紙Ｐに押されることでレバーが回動し、それによって記録紙Ｐが検出される構成を成す検出器である。紙検出器６３は、給紙ローラ５７ｂより給紙された記録紙Ｐの始端位置、及び終端位置を検出し、その検出位置に合わせて記録領域が決定され、記録が実行される。

一方、記録された記録紙Ｐを排紙する手段として、排紙駆動ローラ５５と排紙従動ローラ５６が設けられている。排紙駆動ローラ５５は、ステッピング・モータ等の回転駆動力により回転制御され、排紙駆動ローラ５５の回転により、記録紙Ｐは副走査方向Ｙに排紙される。排紙従動ローラ５６は、周囲に複数の歯を有し、各歯の先端が記録紙Ｐの記録面に点接触するように鋭角的に尖っている歯付きローラになっている。複数の排紙従動ローラ５６は、それぞれ個々に排紙駆動ローラ５５に付勢され、記録紙Ｐが排紙駆動ローラ５５の回転により排紙される際に記録紙Ｐに接して記録紙Ｐの排紙に従動して回転する。

そして、給紙ローラ５７ｂや搬送駆動ローラ５３、及び排紙駆動ローラ５５を回転駆動する図示していない回転駆動用モータ、並びにキャリッジ６１を主走査方向に駆動する図示していないキャリッジ駆動用モータは、記録制御部１００により駆動制御される。また、記録ヘッド６２も同様に、記録制御部１００により制御されて記録紙Ｐの表面にインクを噴射する。

図３は、本願発明に係るインクジェット記録装置５０の概略のブロック図である。
インクジェット式記録装置５０は、各種記録処理の制御を実行する記録制御部１００を備えている。記録制御部１００は、システムバスＳＢを備えている。システムバスＳＢには、ＭＰＵ（マイクロプロセッサ）２４、ＲＯＭ２１、「システムメモリ」としてのＲＡＭ２２、不揮発性記憶媒体２３、Ｉ／Ｏ２５、及びデコード回路２８を有する「デコードユニット」としてのＤＥＣＵ４１がデータ転送可能に接続されている。ＭＰＵ２４では各種処理の演算処理が行われる。ＲＯＭ２１には、ＭＰＵ２４の演算処理に必要なソフトウェア・プログラム及びデータがあらかじめ記憶されている。ＲＡＭ２２は、ソフトウェア・プログラムの一時的な記憶領域、ＭＰＵ２４の作業領域等として使用される。また、フラッシュメモリ等の不揮発性記憶媒体２３には、ＭＰＵ２４における演算処理結果の所定のデータが格納され、インクジェット記録装置５０の電源断の間においても該データを保持する構成となっている。

さらに、記録制御部１００は、外部装置とのインターフェース機能を有するインターフェース部２７を介して、パーソナルコンピュータ等の情報処理装置２００と接続され、その情報処理装置２００との間において、各種情報やデータの入出力が可能な構成となっている。そして、Ｉ／Ｏ２５は、ＭＰＵ２４における演算処理結果に基づいて、入出力部２６を介して各種モータ制御部３１に対して出力制御を行い、かつ各種センサー３２からの入力情報等を入力する。各種モータ制御部３１は、インクジェット式記録装置５０の各種モータを駆動制御する駆動制御回路であり、記録制御部１００によって制御される。また、各種センサー３２は、インクジェット記録装置５０の各種状態情報を検出し、入出力部２６を介してＩ／Ｏ２５に出力する。

記録実行時には、情報処理装置２００がホスト側となり、情報処理装置２００からライン展開可能に圧縮された記録データ（以下、圧縮記録データとする）を含む記録制御データ（液体噴射制御データ）が出力され、インクジェット式記録装置５０は、インターフェース部２７から記録制御データを入力する。ＤＥＣＵ４１は、デコード回路２８において圧縮記録データをハードウェア展開した後、展開後の記録データをラインバッファ２８１へ格納する。ラインバッファ２８１に格納された展開後の記録データは、所定バイト数のデータ毎に一旦システムバスＳＢを介してＲＡＭ２２へ格納された後、再びシステムバスＳＢを介してＤＥＣＵ４１経由でヘッド制御部３３内部のレジスタから記録ヘッド６２へ転送される。ヘッド制御部３３は、ＲＡＭ２２から転送された展開後の記録データに基づいて記録ヘッド６２に対する制御を行い、記録ヘッド６２のヘッド面に多数配設されたノズルアレイから各色のインクを記録紙Ｐの記録面に噴射する。

図４は、本願発明に係る「液体噴射データのデータ転送装置」としてのデータ転送装置の構成を示したブロック図である。図５は、データ転送装置におけるデータの流れを模式的に示したタイミングチャートである。図６は、ＤＥＣＵ４１の構成を示したブロック図である。

データ転送装置１０は、ＡＳＩＣ（特定用途向け集積回路）４を備えており、ＡＳＩＣ４は、前述したインターフェース部２７、前述したヘッド制御部３３、受信バッファ部４２、及びＤＥＣＵ４１を内蔵している。ＤＥＣＵ４１は、前述したデコード回路２８とラインバッファ２８１を有する展開処理コントローラ４１２を内蔵している。システムバスＳＢは、１６ビットバスであり、所定のデータ転送周期毎に１ワード（２バイト）のデータを転送することができる。ＤＥＣＵ４１とヘッド制御部３３とは、内部バスＩＢでデータ伝送可能に接続されている。以下、図５に示したタイミングチャートを参照しながらデータ転送装置１０におけるデータの流れを説明する。

情報処理装置２００から送信された記録制御データは、インターフェース部２７から受信バッファ部４２へシステムバスＳＢを経由して１ワードずつＤＭＡ転送される（符号Ｔ１）。前述したように、ＤＭＡ転送とは、転送元及び転送先アドレスや転送数を所定のレジスタに設定すると、後はＭＰＵ２４を介することなくハードウェアにて高速にデータ転送を行うことができる転送方式である。次に、受信バッファ部４２からシステムバスＳＢを介してＤＥＣＵ４１へＤＭＡ転送される（符号Ｔ２）。その際に、ＭＰＵ２４にて実行するプログラム手順によって記録制御データのヘッダ解析、コマンド解析、及びリモートコマンドの解析が実行され、圧縮記録データだけが１ワードずつＤＥＣＵ４１へデータ転送される。つづいて、ＤＥＣＵ４１の内部でデコード回路２８によって、圧縮記録データが１ワードずつハードウェア展開され、展開された記録データがラインバッファ２８１へ格納される（符号Ｔ３）。

展開されてラインバッファ２８１に格納された記録データは、ラインバッファ２８１に格納された記録データが所定バイト数に達した時点で、システムバスＳＢを経由してＲＡＭ２２のビットマップエリアへＤＭＡ転送される（符号Ｔ４）。つづいて、ＲＡＭ２２のビットマップエリアへ格納されたビットマップデータとしての記録データは、再びシステムバスＳＢを経由してＤＥＣＵ４１へＤＭＡ転送され（符号Ｔ５）、ＤＥＣＵ４１から内部バスＩＢを経由してヘッド制御部３３へＤＭＡ転送される（符号Ｔ６）。ヘッド制御部３３のレジスタに格納された記録データは、再び内部バスＩＢを経由して転送準備がなされ（符号Ｔ７）、最終的には記録ヘッド６２へＤＭＡ転送される。

つづいて、ＡＳＩＣ４内に構成されているＤＥＣＵ４１と受信バッファ部４２について、さらに詳細に説明する。
ＤＥＣＵ４１は、「ＤＭＡ転送手段」として、第１のＳ−ＤＭＡコントローラ４０１、第２のＳ−ＤＭＡコントローラ４０２、Ｉ−ＤＭＡコントローラ４０３、及びＲＡＭ２２の読み出しと書き込みを制御するメモリコントローラ４１４を有している。第１のＳ−ＤＭＡコントローラ４０１は、システムバスＳＢを介して受信バッファ部４２内の「インターフェースメモリ」としてのＩＦメモリ４２５と、展開処理コントローラ４１２との間のＤＭＡ転送制御を行う。第２のＳ−ＤＭＡコントローラ４０２は、システムバスＳＢを介して展開処理コントローラ４１２と、ＲＡＭ２２との間のＤＭＡ転送制御を行う。Ｉ−ＤＭＡコントローラ４０３は、内部バスＩＢを介してメモリコントローラ４１４と、ヘッド制御部３３との間のＤＭＡ転送制御を行う。

第１のＳ−ＤＭＡコントローラ４０１によって、ＩＦメモリ４２５に格納されている圧縮記録データが１ワードずつ展開処理コントローラ４１２へＤＭＡ転送される。展開処理コントローラ４１２へ１ワードずつＤＭＡ転送された圧縮記録データは、デコード回路２８にて１ワードずつハードウェア展開され、展開された記録データがラインバッファ２８１へ格納されて蓄積される。そして、ラインバッファ２８１に所定バイト数の展開後の記録データが蓄積された時点で、ラインバッファ２８１に蓄積された展開後の記録データは、第２のＳ−ＤＭＡコントローラ４０２によってメモリコントローラ４１４を介してシステムバスＳＢ経由でＲＡＭ２２へＤＭＡ転送され、ＲＡＭ２２の所定のビットマップエリアへ格納される。ＲＡＭ２２のビットマップエリアに格納された展開後の記録データは、Ｉ−ＤＭＡコントローラ４０３によってメモリコントローラ４１４を介してシステムバスＳＢ及び内部バスＩＢを経由してヘッド制御部３３へＤＭＡ転送され、ヘッド制御部３３内部のレジスタに格納された後、記録ヘッド６２へＤＭＡ転送される。

また、ラインバッファ２８１からＲＡＭ２２へのＤＭＡ転送は、第２のＳ−ＤＭＡコントローラ４０２によってバースト転送され、ＲＡＭ２２から記録ヘッド６２へのＤＭＡ転送は、Ｉ−ＤＭＡコントローラ４０３によってバースト転送される。バースト転送とは、連続したデータを転送する際にアドレスの指定などの手順を一部省略することによって、所定のデータブロックのデータを全て転送し終えるまでの間バスを占有して転送するデータ転送方式である。第２のＳ−ＤＭＡコントローラ４０２は、ラインバッファ２８１に所定バイト数の展開後の記録データが蓄積された時点で、所定バイト数の展開後の記録データを１ワードずつ、所定バイト数ＲＡＭ２２へＤＭＡ転送し終えるまでシステムバスＳＢを占有してバースト転送する。Ｉ−ＤＭＡコントローラ４０３は、ＲＡＭ２２のビットマップエリアに格納されている展開後の記録データを所定バイト数のデータブロック毎に１ワードずつ、１つのデータブロックを全て記録ヘッド６２へＤＭＡ転送し終えるまでシステムバスＳＢを占有してバースト転送する。そして、ラインバッファ２８１からＲＡＭ２２へのバースト転送と、ＲＡＭ２２から記録ヘッド６２へのバースト転送とが競合した場合には、ＲＡＭ２２から記録ヘッド６２へのバースト転送が優先され、ＲＡＭ２２から記録ヘッド６２へのバースト転送中は、ラインバッファ２８１からＲＡＭ２２へのバースト転送は一時停止し、ＲＡＭ２２から記録ヘッド６２への記録データに基づく記録ヘッド６２のノズルアレイからのインク噴射動作が途切れないようになっている。

図７及び図８は、ＤＥＣＵ４１内部において、圧縮記録データがデコード回路２８でハードウェア展開され、ラインバッファ２８１へ格納されるまでを模式的に示したものである。また、図９は、展開後の記録データがラインバッファ２８１からＲＡＭ２２へ転送されて格納されるまでを模式的に示したものである。

当該実施例においては、圧縮記録データは、ランレングス圧縮方式によって圧縮されている。ランレングス圧縮方式は、公知のデータ圧縮方式であり、以下簡単に説明する。ランレングス圧縮データは、バイト境界の圧縮データであり、カウント（１バイト）とデータ（１バイト又は複数バイト）とがセットになっている。つまり、ランレングス圧縮データは、まずカウントがあり、その後には必ずデータがあるという構成になっている。カウントの値が１２８以上（負の定数）、つまり、８０Ｈ以上の場合には、次の１バイトのデータを繰り返して展開することを意味しており、２５７からカウントの値を減算した数だけ、そのカウントの次の１バイトのデータを繰り返して展開する。一方、カウントの値が１２７以下、つまり、７ＦＨ以下の場合には、そのカウント以降に繰り返さないでそのまま展開するデータがつづくことを意味しており、そのカウントの値に１を加算したバイト数だけ、そのカウント以降のデータをそのまま繰り返さずに展開する。

つづいて、ラインバッファ２８１の構成について説明する。ラインバッファ２８１は、８ワード（１６バイト）の格納エリアに予備格納エリア１ワード（２バイト）を加えた９ワードのデータ格納エリアを２面有しており、それぞれＡ面、Ｂ面とする。デコード回路２８にて１ワードずつ展開された記録データは、１ワードずつ順番にラインバッファ２８１のＡ面かＢ面のどちらか一面側に順次格納されていき、所定バイト数、当該実施例においては１６バイトの展開データが蓄積された時点で、他面側に順次格納されていく。また、蓄積された１６バイトの展開データは、前述したように、システムバスＳＢを経由してＲＡＭ２２にＤＭＡ転送され、ＲＡＭ２２の所定のビットマップエリアに格納される。

このように、ラインバッファ２８１は、１６バイトの展開後の記録データを格納可能なバッファ領域を２面有しており、デコード回路２８にて展開した記録データを一面側に格納していく。そして、１６バイト分蓄積された時点で、一面側の展開後の記録データをＤＭＡ転送手段によってワード単位で転送している間、デコード回路２８にて展開した記録データを他面側に格納していくことができるので、圧縮記録データの展開処理とデータ転送処理とを平行して行うことができる。

つづいて、ランレングス圧縮データの一例を挙げ、その圧縮データがデコード回路２８にて展開され、ラインバッファ２８１に格納され、ラインバッファ２８１からＲＡＭ２２（システムメモリ）へ格納される記録データの流れを説明する。

受信バッファ部４２のＩＦメモリ４２５には、図示の如くＦＥＨから始まる２４ワード（４８バイト）のランレングス圧縮された圧縮記録データが格納されているとする。ランレングス圧縮された圧縮記録データは、１ワードずつ、つまり、２バイトずつデコード回路２８へシステムバスＳＢを経由してＤＭＡ転送され、ハードウェア展開され、ラインバッファ２８１へ格納される。当該実施例においては、ランレングス圧縮データのデータ開始アドレスは、偶数アドレスであり、ＲＡＭ２２側のビットマップデータ（イメージデータ）のデータ開始アドレスは、偶数アドレスとなる。また、ラインバッファ２８１からＲＡＭ２２へＤＭＡ転送されるデータブロックのバイト数（１ラインバイト数）は、１６バイトである。尚、図７に示したＩＦメモリ４２５、ＤＥＣＵ４１内部のラインバッファ２８１、及び図９に示したシステムメモリ（ＲＡＭ２２）は、向かって左上端が偶数アドレスであり、左から右へ向かって順番に上位アドレスとなっている。

以下、１ワードずつ順を追って説明していく。まず、ＩＦメモリ４２５から最初の１ワードの圧縮記録データ（ＦＥＨ、０１Ｈ）がＤＥＣＵ４１内部のデコード回路２８へＤＭＡ転送される（転送Ｓ１）。ＦＥＨはカウントであり、０１Ｈはデータである。カウントの値ＦＥＨ＝２５４であり、１２８以上なので、２５７−２５４＝３回、データ０１Ｈが繰り返して展開され、ラインバッファ２８１のＡ面側に１バイトずつ順次格納される。次に、デコード回路２８にＤＭＡ転送されるランレングス圧縮データは、０３Ｈ、０２Ｈである（転送Ｓ２）。０３Ｈはカウントであり、０２Ｈはデータである。カウントの値０３Ｈ＝３であり、１２７以下なので、このカウントの次のデータから３＋１＝４バイト、繰り返さないで展開するデータがあることになる。つまり、カウント０３Ｈ以降のデータ０２Ｈ、７８Ｈ、５５Ｈ、４４Ｈが繰り返さずにそのまま展開され、ラインバッファ２８１のＡ面に順次格納される（転送Ｓ２〜Ｓ４）。転送Ｓ４にてＤＭＡ転送されたワードデータの上位側（奇数アドレス側）のＦＢＨはカウントであり、次の１バイトのデータが６回（２５７−２５１＝６）繰り返して展開されることになる。

つづいて、デコード回路２８にＤＭＡ転送される圧縮記録データは、ＦＦＨ、ＦＥＨである（転送Ｓ５）。下位アドレス側（偶数アドレス側）のＦＦＨはデータであり、その前のカウントＦＢＨのデータである。したがって、ＦＦＨが６回繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）のＦＥＨはカウントであり、次の１バイトのデータが３回（２５７−２５４＝３）繰り返して展開されることになる。つづいて、デコード回路２８にＤＭＡ転送される圧縮記録データは、１１Ｈ、０６Ｈである（転送Ｓ６）。下位アドレス側（偶数アドレス側）の１１Ｈはデータであり、その前のカウントＦＥＨのデータである。したがって、１１Ｈが３回繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０６Ｈはカウントであり、以降７バイト（６＋１＝７）のデータ（６６Ｈ、１２Ｈ、７７Ｈ、４５Ｈ、８９Ｈ、１０Ｈ、５５Ｈ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＢ面側に順次格納される（転送Ｓ７〜Ｓ１０）。

一方、ラインバッファ２８１のＡ面側に１ラインバイト数、つまり１６バイトの展開後の記録データが蓄積された時点で（転送Ｓ６の時点）、１６バイトを１ラインのデータブロックとして、システムメモリへ１ワードずつＤＭＡ転送する。その際、第２のＳ−ＤＭＡコントローラ４０２は（図６）、１ラインの展開後の記録データを全てシステムメモリへＤＭＡ転送し終えるまでシステムバスＳＢを占有してバースト転送する（転送Ｄ１）。システムメモリへ転送された１ライン分の記録データは、システムメモリの所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ順次格納されていく（図９（ａ））。

つづいて、デコード回路２８にＤＭＡ転送される圧縮記録データは、１０Ｈ、ＦＡＨである（転送Ｓ１１）。下位アドレス側（偶数アドレス側）の１０Ｈはデータであり、その前のカウントＦＢＨのデータである。したがって、１０Ｈが６回繰り返して展開され、ラインバッファ２８１のＢ面側に順次格納される。また、上位アドレス側（奇数アドレス側）のＦＡＨはカウントであり、次の１バイトのデータが７回（２５７−２５０＝７）繰り返して展開されることになる。つづいて、デコード回路２８にＤＭＡ転送される圧縮記録データは、２０Ｈ、０８Ｈである（転送Ｓ１２）。下位アドレス側（偶数アドレス側）の２０Ｈはデータであり、その前のカウントＦＡＨのデータである。したがって、２０Ｈが７回繰り返して展開され、ラインバッファ２８１のＢ面側に順次格納され、Ｂ面側の蓄積データが１６バイトに達した時点で残りのデータがＡ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０８Ｈはカウントであり、以降９バイト（８＋１＝９）のデータ（１２Ｈ、１３Ｈ、１４Ｈ、１５Ｈ、１６Ｈ、１７Ｈ、１８Ｈ、１９Ｈ、２０Ｈ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＡ面側に順次格納される（図８の転送Ｓ１３〜Ｓ１７）。

一方、ラインバッファ２８１のＢ面側に１ラインバイト数、つまり１６バイトの展開後の記録データが蓄積された時点で（転送Ｓ１２の時点）、１６バイトを１ラインのデータブロックとして、システムメモリへ１ワードずつＤＭＡ転送する。その際、第２のＳ−ＤＭＡコントローラ４０２は（図６）、１ラインの展開後の記録データを全てシステムメモリへＤＭＡ転送し終えるまでシステムバスＳＢを占有してバースト転送する（転送Ｄ２）。システムメモリへ転送された１ライン分の記録データは、システムメモリの所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ順次格納されていく（図９（ｂ））。

つづいて、デコード回路２８にＤＭＡ転送される圧縮記録データは、１１Ｈ、０２Ｈである（転送Ｓ１８）。下位アドレス側（偶数アドレス側）の１１Ｈはデータであり、その前のカウントＦＤＨ（転送Ｓ１７の上位アドレス側）のデータである。したがって、１１Ｈが３回（２５７−２５４＝３）繰り返して展開され、ラインバッファ２８１のＡ面側に順次格納され、Ａ面側の蓄積データが１６バイトに達した時点で残りのデータがＢ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０２Ｈはカウントであり、以降３バイト（２＋１＝３）のデータ（９８Ｈ、Ｂ０Ｈ、Ｆ２Ｈ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＢ面側に順次格納される（転送Ｓ１９〜Ｓ２０）。

一方、ラインバッファ２８１のＡ面側に１ラインバイト数、つまり１６バイトの展開後の記録データが蓄積された時点で（転送Ｓ１８の時点）、１６バイトを１ラインのデータブロックとして、システムメモリへ１ワードずつＤＭＡ転送する。その際、第２のＳ−ＤＭＡコントローラ４０２は（図６）、１ラインの展開後の記録データを全てシステムメモリへＤＭＡ転送し終えるまでシステムバスＳＢを占有してバースト転送する（転送Ｄ３）。システムメモリへ転送された１ライン分の記録データは、システムメモリの所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ順次格納されていく（図９（ｃ））。

つづいて、デコード回路２８にＤＭＡ転送される圧縮記録データは、ＡＢＨ、０３Ｈである（転送Ｓ２１）。下位アドレス側（偶数アドレス側）のＡＢＨはデータであり、その前のカウントＦＣＨ（転送Ｓ２０の上位アドレス側）のデータである。したがって、ＡＢＨが５回（２５７−２５２＝５）繰り返して展開され、ラインバッファ２８１のＢ面側に順次格納される。また、上位アドレス側（奇数アドレス側）の０３Ｈはカウントであり、以降４バイト（３＋１＝４）のデータ（ＦＦＨ、ＦＥＨ、ＦＣＨ、ＦＤＨ）が繰り返さずにそのまま展開され、ラインバッファ２８１のＢ面側に順次格納される（転送Ｓ２２〜Ｓ２３）。

つづいて、デコード回路２８にＤＭＡ転送される圧縮記録データは、ＦＥＨ、ＦＦＨである（転送Ｓ２４）。下位アドレス側（偶数アドレス側）のＦＥＨはカウントであり、上位アドレス側（奇数アドレス側）のＦＦＨは、カウントＦＥＨのデータである。したがって、ＦＦＨが３回（２５７−２５４＝３）繰り返して展開され、ラインバッファ２８１のＢ面側に順次格納される。ラインバッファ２８１のＢ面側に１ラインバイト数、つまり１６バイトの展開後の記録データが蓄積された時点で（転送Ｓ２４の時点）、１６バイトを１ラインのデータブロックとして、システムメモリへ１ワードずつＤＭＡ転送する。その際、第２のＳ−ＤＭＡコントローラ４０２は（図６）、１ラインの展開後の記録データを全てシステムメモリへＤＭＡ転送し終えるまでシステムバスＳＢを占有してバースト転送する（転送Ｄ４）。

システムメモリへ転送された１ライン分の記録データは、システムメモリの所定のビットマップエリア内に、偶数アドレスを先頭にして下位アドレスから１ワードずつ順次格納されていく（図９（ｄ））。そして、１回の主走査パスでインクを噴射するビットマップデータ分の記録データがシステムメモリに格納された時点で、システムメモリ（ＲＡＭ２２）から内部バスＩＢ及びヘッド制御部３３へＤＭＡ転送される。その際、Ｉ−ＤＭＡコントローラ４０３は（図６）、１回の主走査パスでインクを記録ヘッド６２から噴射するビットマップデータ分の記録データを全てヘッド制御部３３へＤＭＡ転送し終えるまでシステムバスＳＢを占有してバースト転送する。

このようにして、従来プログラムによって圧縮記録データをソフトウェア展開していた処理を、デコード回路２８によってハードウェア展開することによって、圧縮記録データの展開処理を高速に実行することができる。また、従来プログラムによって１バイトずつ展開していた圧縮記録データをワード単位（２バイト）で展開していくので、圧縮記録データの展開処理をより高速に実行することができる。したがって、圧縮記録データの高速な展開処理と、記録ヘッド６２への高速なデータ転送とを実現することができるので、インクジェット式記録装置５０の記録実行速度を従来と比較して飛躍的に高速化することができる。

また、本願発明に係るインクジェット式記録装置５０の第２実施例としては、上述した第１実施例に加えて、データ転送装置１０のインターフェース部２７と受信バッファ部４２との間、及び受信バッファ部４２とインターフェース部２７との間を、それぞれ専用の内部バスで接続したものが挙げられる。

図１０は、データ転送装置１０の構成の第２実施例を示したブロック図である。図１１は、データ転送装置１０におけるデータの流れを模式的に示したタイミングチャートである。

インターフェース部２７は、情報処理装置２００との間で所定のデータ転送手順にて情報処理装置２００をホスト装置としてデータの送受信を行う手段を有しており、情報処理装置２００から記録制御部１００にて記録制御を実行するための記録制御データを受信する。記録制御データには、ＭＰＵ２４にてコマンド解析を実行するコマンド及びリモートコマンドと、ＤＥＣＵ４１にてハードウェア展開する圧縮記録データとが含まれており、データブロック毎に６バイトのヘッダが先頭に付加されて情報処理装置２００から送信される。インターフェース部２７は、受信した記録制御データを所定のデータ転送周期で第１の専用バスＩＢ１を介して受信バッファ部４２へＤＭＡ転送する（符号Ｔ１１）。受信バッファ部４２は、インターフェース部２７からＤＭＡ転送された記録制御データのヘッダを解析し、記録制御データからコマンド及びリモートコマンドを分離して圧縮記録データを取り出して、次のデータ転送周期に圧縮記録データを第２の専用バスＩＢ２を介してＤＥＣＵ４１へＤＭＡ転送する（符号Ｔ１２）。

記録制御データに含まれるコマンドは、システムバスＳＢを介してＭＰＵ２４が受信バッファ部４２へアクセスして、ＭＰＵ２４が実行するプログラム手順によってコマンド解析が実行される（符号ＣＯＭ）。次のデータ転送周期にＤＥＣＵ４１は、受信バッファ部４２からＤＭＡ転送された圧縮記録データを展開し（符号Ｔ１３）、展開した記録データが一定のデータ量になった時点で、システムバスＳＢを経由してＲＡＭ２２のビットマップエリアへＤＭＡ転送する（符号Ｔ１４）。ＲＡＭ２２のビットマップエリアへ格納されたビットマップデータとしての記録データは、再びシステムバスＳＢを経由してＤＥＣＵ４１へＤＭＡ転送される（符号Ｔ１５）。ＤＥＣＵ４１は、その記録データを第３の専用バスＩＢ３を経由してヘッド制御部３３へＤＭＡ転送し（符号Ｔ１６）、ヘッド制御部３３内部のレジスタに格納する。ヘッド制御部３３のレジスタに格納された記録データは、再び第３の専用バスＩＢ３を経由して転送準備がなされ（符号Ｔ１７）、最終的には記録ヘッド６２へＤＭＡ転送される。

図１２は、ＤＥＣＵ４１と受信バッファ部４２の内部構成を示したブロック図である。図１３は、受信バッファ部４２のヘッダ解析ブロックの構成を示したブロック図である。つづいて、ＡＳＩＣ４内に構成されているＤＥＣＵ４１と受信バッファ部４２について、さらに詳細に説明する。

受信バッファ部４２は、圧縮記録データが格納されるＩＦメモリ４２５と、圧縮記録データをＩＦメモリ４２５へ格納する「データ転送制御手段」としてのデータ転送制御ブロック４２４と、コマンドが格納されるコマンド格納レジスタ４２６と、記録制御データのヘッダを解析する「ヘッダ解析手段」としてのヘッダ解析ブロック４２３と、ヘッダ解析ブロック４２３の解析結果に基づいて記録制御データからコマンドを分離して、コマンドをコマンド格納レジスタ４２６へ格納し、コマンド分離後の記録制御データをデータ転送制御ブロック４２４へ転送してＩＦメモリ４２５へ格納する「コマンド分離手段」としての切換制御ブロック４２２と、ＩＦメモリ４２５に格納されている記録制御データをリモートコマンドと圧縮記録データとに分離する「データ分離手段」としてのデータ分離ブロック４２７とを有している。ＩＦメモリ４２５は、公知のＦＩＦＯ（Ｆｉｒｓｔ・Ｉｎ・Ｆｉｒｓｔ・Ｏｕｔ）メモリである。また、受信バッファ部４２は、インターフェース部２７との間で第１の専用バスＩＢ１を介して行うＤＭＡ転送をコントロールするＩ−ＤＭＡコントローラ４２１を有している。

情報処理装置２００とインクジェット式記録装置５０との間の記録制御データのデータ転送が開始されると、インターフェース部２７が受信した記録制御データは、第１の専用バスＩＢ１を介して受信バッファ部４２へＤＭＡ転送される。受信バッファ部４２へＤＭＡ転送された記録制御データは、受信バッファ部４２内部の記録制御データのデータ転送経路を切り換える切換制御ブロック４２２へデータ転送される。切換制御ブロック４２２は、インターフェース部２７からＤＭＡ転送された記録制御データをヘッダ解析ブロック４２３、データ転送制御ブロック４２４、又はコマンド格納レジスタ４２６のいずれかにデータ転送するブロックであり、そのデータ転送経路は、ヘッダ解析ブロック４２３が制御する。データ転送開始時には、切換制御ブロック４２２のデータ転送経路は、ヘッダ解析ブロック４２３になっており、まず、ヘッダ解析ブロック４２３でヘッダの解析が行われる。

当該実施例におけるデータ通信フォーマットは、記録制御データに６バイトのヘッダが付加されており、ヘッダは、ヘッダ解析ブロック４２３の６バイトレジスタ４３１に格納されて解析される。ヘッダの構成は、先頭の２バイトがチャネル、次の２バイトがレングス、その次の２バイトは、データ通信のネゴシエーションに使用されるデータであり、インターフェース部２７が情報処理装置２００との間で、ハードウェア的な通信条件や通信プロトコルを確認して決定するためのデータである。チャネルは、ヘッダ以下に続くデータがコマンドか圧縮記録データかを示しており、００Ｈ又は０２Ｈならばコマンド、４０Ｈならばリモートコマンド及び圧縮記録データとなる。上位バイトは受信、下位バイトは送信を示している。レングスは、ヘッダを含めたデータの数量（バイト数）である。コマンドは、インクジェット式記録装置５０において記録制御を実行するための制御コマンドであり、例えば、記録紙Ｐの給紙制御、搬送制御、排出制御、キャリッジ６１の駆動制御等の制御コマンドである。

ヘッダ解析ブロック４２３は、ヘッダの先頭２バイトをチャネル解析ブロック４３２が解析し、ヘッダ以降のデータがコマンドである場合には、切換制御ブロック４２２のデータ転送経路をコマンド格納レジスタ４２６へ切り換えて、レングス解析ブロック４３３で解析したバイト数のデータをコマンド格納レジスタ４２６へ格納する。また、ヘッダの先頭２バイトをチャネル解析ブロック４３２が解析し、ヘッダ以降のデータがリモートコマンド及び圧縮記録データである場合には、切換制御ブロック４２２のデータ転送経路をデータ転送制御ブロック４２４へ切り換えて、レングス解析ブロック４３３で解析したバイト数をデータ転送制御ブロック４２４へ通知して、そのバイト数のデータをデータ転送制御ブロック４２４へデータ転送する。例えば、ヘッダに図１３に示したようなデータが格納されている場合には、チャネルが４０Ｈ、レングスがＦＦＨなので、リモートコマンド及び圧縮記録データがヘッダを含めて２５５バイト、つまり、ヘッダ以降にリモートコマンド及び圧縮記録データが２４９バイトあることになるので、ヘッダ以降の２４９バイトのデータがデータ転送制御ブロック４２４へデータ転送される。

コマンド格納レジスタ４２６へ格納されたコマンドは、システムバスＳＢを介してＭＰＵ２４がアクセスしてコマンド解析を実行する。データ転送制御ブロック４２４へデータ転送されたリモートコマンド及び圧縮記録データは、ＩＦメモリ４２５へ格納される。ＩＦメモリ４２５へ格納されたリモートコマンド及び圧縮記録データは、ＤＥＣＵ４１からのデータ転送要求に応じてＤＥＣＵ４１へ第２の専用バスＩＢ２を介してＤＭＡ転送される。その際、データ分離ブロック４２７において、ＭＰＵ２４がデータを監視し、リモートコマンドである場合には、ＭＰＵ２４にてリモートコマンドをコマンド解析してＤＥＣＵ４１にはデータ転送せず、圧縮記録データである場合のみＤＥＣＵ４１へＤＭＡ転送する。尚、情報処理装置２００とインターフェース部２７との間のデータ通信フォーマットがヘッダの無いデータ通信フォーマットである場合には、ヘッダ解析ブロック４２３におけるヘッダの解析は行われず、インターフェース部２７が受信したデータがそのままＩＦメモリ４２５に格納された後、リモートコマンドが分離され、ＭＰＵ２４にてリモートコマンドの解析が行われる。

ＤＥＣＵ４１は、「ＤＭＡ転送手段」としての第１のＩ−ＤＭＡコントローラ４１１、第２のＩ−ＤＭＡコントローラ４１５、及びＳ−ＤＭＡコントローラ４１３を有している。第２の専用バスＩＢ２側のＤＭＡ転送をコントロールする第１のＩ−ＤＭＡコントローラ４１１によって、受信バッファ部４２のＩＦメモリ４２５に格納されている圧縮記録データが１ワードずつ展開処理コントローラ４１２へＤＭＡ転送される。展開処理コントローラ４１２は、デコード回路２８とラインバッフ２８１を内蔵している。受信バッファ部４２のＩＦメモリ４２５から１ワードずつＤＭＡ転送された圧縮記録データは、デコード回路２８にて１ワードずつハードウェア展開され、展開された記録データがラインバッファ２８１へ格納されて蓄積される。

Ｓ−ＤＭＡコントローラ４１３は、システムバスＳＢ側のＤＭＡ転送をコントロールする。また、メモリコントローラ４１４は、システムバスＳＢに接続されているＲＡＭ２２の読み出し、及び書き込みを制御する。そして、ラインバッファ２８１に所定バイト数の展開後の記録データが蓄積された時点で、ラインバッファ２８１に蓄積された展開後の記録データは、Ｓ−ＤＭＡコントローラ４１３によってメモリコントローラ４１４を介してシステムバスＳＢ経由でＲＡＭ２２へＤＭＡ転送される。ＲＡＭ２２へＤＭＡ転送された展開後の記録データは、ＲＡＭ２２の所定のビットマップエリアへ格納される。第２のＩ−ＤＭＡコントローラ４１５は、第３の専用バスＩＢ３側のＤＭＡ転送をコントロールする。ＲＡＭ２２のビットマップエリアに格納された展開後の記録データは、第２のＩ−ＤＭＡコントローラ４１５によってメモリコントローラ４１４を介してシステムバスＳＢ及び第３の専用バスＩＢ３を経由してヘッド制御部３３へＤＭＡ転送され、ヘッド制御部３３内部のレジスタに格納された後、記録ヘッド６２へＤＭＡ転送される。

また、ラインバッファ２８１からＲＡＭ２２へのＤＭＡ転送は、Ｓ−ＤＭＡコントローラ４１３によってバースト転送され、ＲＡＭ２２から記録ヘッド６２へのＤＭＡ転送は、第２のＩ−ＤＭＡコントローラ４１５によってバースト転送される。前述したように、バースト転送とは、連続したデータを転送する際にアドレスの指定などの手順を一部省略することによって、所定のデータブロックのデータを全て転送し終えるまでの間バスを占有して転送するデータ転送方式である。Ｓ−ＤＭＡコントローラ４１３は、ラインバッファ２８１に所定バイト数の展開後の記録データが蓄積された時点で、所定バイト数の展開後の記録データを１ワードずつ、所定バイト数ＲＡＭ２２へＤＭＡ転送し終えるまでシステムバスＳＢを占有してバースト転送する。第２のＩ−ＤＭＡコントローラ４１５は、ＲＡＭ２２のビットマップエリアに格納されている展開後の記録データを所定バイト数のデータブロック毎に１ワードずつ、１つのデータブロックを全て記録ヘッド６２へＤＭＡ転送し終えるまでシステムバスＳＢを占有してバースト転送する。尚、圧縮記録データがＤＥＣＵ４１へデータ転送された後の圧縮記録データの展開処理、及び展開後の記録データの流れは、上述した第１実施例と同様なので説明は省略する。

このようにして、従来プログラムによってソフトウェア処理されていた記録制御データのヘッダ解析処理、及びヘッダ解析結果に基づいて記録制御データからコマンドを分離して、コマンドをコマンド格納レジスタ４２６へ格納し、圧縮記録データをＩＦメモリ４２５へ格納する処理を受信バッファ部４２で処理する。そして、第１の専用バスＩＢ１を介してインターフェース部２７が受信した記録制御データを受信バッファ部４２へデータ転送し、第２の専用バスＩＢ２を介して受信バッファ部４２のＩＦメモリ４２５に格納されている記録制御データをリモートコマンドと圧縮記録データとに分離する。そして、圧縮記録データのみをＤＥＣＵ４１へデータ転送し、デコード回路２８にて展開後の記録データを一旦ＲＡＭ２２へ格納した後、ＲＡＭ２２から第３の専用バスＩＢ３を介してヘッド制御部３３へデータ転送する。コマンド及びリモートコマンドのみＭＰＵ２４でコマンド解析する。それによって、システムバスＳＢのデータ転送負荷と、ＭＰＵ２４の処理負荷とを大幅に低減させることができるので、ＭＰＵ２４への依存度が極めて低いデータ転送が可能になり、インターフェース部２７と受信バッファ部４２との間、受信バッファ部４２とＤＥＣＵ４１との間、及びＤＥＣＵ４１と記録ヘッド６２との間のデータ転送処理をより高速化することができる。

さらに、本願発明に係るインクジェット式記録装置５０の第３実施例としては、上述した第２実施例において、記録制御データのヘッダ解析を受信バッファ部４２ではなく、インターフェース部２７で行うようにしたものが挙げられる。

図１４は、データ転送装置１０の構成の第３実施例を示したブロック図である。
インターフェース部２７は、情報処理装置２００との間で所定のデータ転送手順にて情報処理装置２００をホスト装置としてデータの送受信を行う手段としてのＩ／Ｆブロック２７１と、コマンドが格納されるコマンド格納レジスタ４２６と、記録制御データのヘッダを解析する「ヘッダ解析手段」としてのヘッダ解析ブロック４２３と、ヘッダ解析ブロック４２３の解析結果に基づいて記録制御データからコマンドを分離して、コマンドをコマンド格納レジスタ４２６へ格納し、コマンド分離後の記録制御データをデータ転送制御ブロック４２４へ転送してＩＦメモリ４２５へ格納する「コマンド分離手段」としての切換制御ブロック４２２と、圧縮記録データをＩＦメモリ４２５へ格納する「データ転送制御手段」としてのデータ転送制御ブロック４２４とを有している。また、受信バッファ部４２は、インターフェース部２７との間で第１の専用バスＩＢ１を介して行うＤＭＡ転送をコントロールするＩ−ＤＭＡコントローラ４２１と、圧縮記録データが格納されるＩＦメモリ４２５と、ＩＦメモリ４２５に格納されている記録制御データをリモートコマンドと圧縮記録データとに分離する「データ分離手段」としてのデータ分離ブロック４２７とを有している。

情報処理装置２００とインクジェット式記録装置５０との間の記録制御データのデータ転送が開始されると、Ｉ／Ｆブロック２７１が受信した記録制御データは、インターフェース部２７内部の記録制御データのデータ転送経路を切り換える切換制御ブロック４２２へデータ転送される。切換制御ブロック４２２は、Ｉ／Ｆブロック２７１が受信した記録制御データをヘッダ解析ブロック４２３、データ転送制御ブロック４２４、又はコマンド格納レジスタ４２６のいずれかにデータ転送するブロックであり、そのデータ転送経路は、ヘッダ解析ブロック４２３が制御する。データ転送開始時には、切換制御ブロック４２２のデータ転送経路は、ヘッダ解析ブロック４２３になっており、まず、ヘッダ解析ブロック４２３でヘッダの解析が行われる。

当該実施例におけるデータ通信フォーマットは、前述した第２実施例と同様に、記録制御データに６バイトのヘッダが付加されており、ヘッダは、ヘッダ解析ブロック４２３の６バイトレジスタ４３１に格納されて解析される。ヘッダの構成、及びヘッダ解析ブロックの構成については、前述した第２実施例と同様なので説明は省略する。

コマンド格納レジスタ４２６へ格納されたコマンドは、システムバスＳＢを介してＭＰＵ２４がアクセスしてコマンド解析を実行する。データ転送制御ブロック４２４へデータ転送されたリモートコマンド及び圧縮記録データは、受信バッファ部４２のＩ−ＤＭＡコントローラ４２１によって第１の専用バスＩＢ１を介して受信バッファ部４２へＤＭＡ転送されてＩＦメモリ４２５に格納される。ＩＦメモリ４２５へ格納されたリモートコマンド及び圧縮記録データは、ＤＥＣＵ４１からのデータ転送要求に応じてＤＥＣＵ４１へ第２の専用バスＩＢ２を介してＤＭＡ転送される。その際、データ分離ブロック４２７において、ＭＰＵ２４がデータを監視し、リモートコマンドである場合には、ＭＰＵ２４にてリモートコマンドをコマンド解析してＤＥＣＵ４１にはデータ転送せず、圧縮記録データである場合のみＤＥＣＵ４１へＤＭＡ転送する。尚、情報処理装置２００とインターフェース部２７との間のデータ通信フォーマットがヘッダの無いデータ通信フォーマットである場合には、ヘッダ解析ブロック４２３におけるヘッダの解析は行われず、インターフェース部２７が受信したデータがそのままＩＦメモリ４２５に格納された後、リモートコマンドが分離され、ＭＰＵ２４にてリモートコマンドの解析が行われる。以下、ＤＥＣＵ４１の構成、及びデータの流れは、前述した第２実施例と同様なので説明は省略する。このように、インターフェース部２７にて記録制御データのヘッダ解析を行うように構成しても良く、前述した第２実施例と同様に、システムバスＳＢのデータ転送負荷と、ＭＰＵ２４の処理負荷とを大幅に低減させることができるので、ＭＰＵ２４への依存度が極めて低いデータ転送が可能になり、インターフェース部２７と受信バッファ部４２との間、受信バッファ部４２とＤＥＣＵ４１との間、及びＤＥＣＵ４１と記録ヘッド６２との間のデータ転送処理をより高速化することができる。

尚、本願発明は上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本願発明の範囲内に含まれるものであることは言うまでもない。

本願発明に係るインクジェット式記録装置の概略の平面図である。 本願発明に係るインクジェット式記録装置の概略の側面図である。 本願発明に係るインクジェット式記録装置のブロック図である。 データ転送装置の構成を示したブロック図である。 データの流れを模式的に示したタイミングチャートである。 ＤＥＣＵと受信バッファ部の構成を示したブロック図である。 圧縮記録データが展開されるまでを模式的に示したものである。 圧縮記録データが展開されるまでを模式的に示したものである。 展開後の記録データを模式的に示したものである。 データ転送装置の構成を示したブロック図である。 データの流れを模式的に示したタイミングチャートである。 ＤＥＣＵと受信バッファ部の構成を示したブロック図である。 ヘッダ解析ブロックの構成を示したブロック図である。 インターフェース部の構成を示したブロック図である。 従来のデータ転送装置の概略構成を示したブロック図である。

符号の説明

４ ＡＳＩＣ、１０ データ転送装置、２１ ＲＯＭ、２２ ＲＡＭ、２４ ＭＰＵ、２７ インターフェース部、２８ デコード回路、３３ ヘッド制御部、４１ ＤＥＣＵ（デコードユニット）、４２ 受信バッファ部、５０ インクジェット式記録装置、５１ キャリッジガイド軸、５２ プラテン、５３ 搬送駆動ローラ、５４ 搬送従動ローラ、５５ 排紙駆動ローラ、５６ 排紙従動ローラ、５７ 給紙トレイ、５７ｂ 給紙ローラ、６１ キャリッジ、６２ 記録ヘッド、６３ 紙検出器、１００ 記録制御部、２００ 情報処理装置、２８１ ラインバッファ、４１１ 第１のＩ−ＤＭＡコントローラ、４１５ 第２のＩ−ＤＭＡコントローラ、４２１ Ｉ−ＤＭＡコントローラ、４１２ 展開処理コントローラ、４１３ Ｌ−ＤＭＡコントローラ、４１４ メモリコントローラ、４２２ 切換制御ブロック、４２３ ヘッダ解析ブロック、４２４ データ転送制御ブロック、４２５ インターフェースメモリ、４２６ コマンド格納レジスタ、４２７ データ分離ブロック、Ｘ 主走査方向、Ｙ 副走査方向、ＳＢ システムバス、ＩＢ 内部バス、ＩＢ１ 第１の専用バス、ＩＢ２ 第２の専用バス、ＩＢ３ 第３の専用バス

Claims (13)

1. システムバスと、該システムバスにデータ転送可能に接続されたシステムメモリと、前記システムバスにデータ転送可能に接続され、ライン展開可能に圧縮された液体噴射データをハードウェア展開可能なデコード回路、及びライン展開可能に圧縮された液体噴射データを前記システムバス経由で前記デコード回路へデータ転送し、展開後の液体噴射データを前記システムバスへデータ転送する手段を有するデコードユニットとを備えた液体噴射データのデータ転送装置。
2. 請求項１において、前記デコードユニットは、前記デコード回路にて展開した液体噴射データがワード単位で格納されるラインバッファと、前記システムメモリからライン展開可能に圧縮された液体噴射データを前記デコード回路へＤＭＡ転送し、前記ラインバッファに展開された液体噴射データをワード単位で前記システムメモリへＤＭＡ転送し、前記システムメモリに格納された展開後の液体噴射データを液体噴射ヘッドのレジスタへ順次ＤＭＡ転送するＤＭＡ転送手段とを有している、ことを特徴とした液体噴射データのデータ転送装置。
3. 請求項２において、前記ラインバッファは、所定のワード数の展開データを格納可能なバッファ領域を２面有し、一面側に前記デコード回路にて展開した液体噴射データが順次格納され、所定のワード数の展開データが蓄積された時点で他面側に前記デコード回路にて展開した液体噴射データが順次格納されるとともに、所定のワード数の展開データが蓄積された時点で所定のワード数毎に展開データを前記システムメモリへＤＭＡ転送する、ことを特徴とした液体噴射データのデータ転送装置。
4. システムバスと、ライン展開可能に圧縮された液体噴射データを含む液体噴射制御データを受信するインターフェース部と、ライン展開可能に圧縮された液体噴射データを格納するインターフェースメモリを有する受信バッファ部と、前記インターフェースメモリに格納されているライン展開可能に圧縮された液体噴射データをハードウェア展開可能なデコード回路を有するデコードユニットと、前記デコード回路にて展開した液体噴射データを格納するシステムメモリと、液体噴射ヘッドのレジスタを有するヘッド制御部とを備え、前記インターフェース部、前記受信バッファ部、前記デコードユニット、及び前記システムメモリが前記システムバスにデータ転送可能に接続されている、ことを特徴とした液体噴射データのデータ転送装置。
5. 請求項４において、前記デコードユニットは、前記デコード回路にて展開した液体噴射データがワード単位で格納されるラインバッファと、前記インターフェースメモリからライン展開可能に圧縮された液体噴射データを前記デコード回路へＤＭＡ転送し、前記ラインバッファに展開された液体噴射データをワード単位で前記システムメモリへＤＭＡ転送し、前記システムメモリに格納された展開後の液体噴射データを液体噴射ヘッドのレジスタへ順次ＤＭＡ転送するＤＭＡ転送手段とを有している、ことを特徴とした液体噴射データのデータ転送装置。
6. 請求項５において、前記ラインバッファは、所定のワード数の展開データを格納可能なバッファ領域を２面有し、一面側に前記デコード回路にて展開した液体噴射データが順次格納され、所定のワード数の展開データが蓄積された時点で他面側に前記デコード回路にて展開した液体噴射データが順次格納されるとともに、所定のワード数の展開データが蓄積された時点で所定のワード数毎に展開データを前記システムメモリへＤＭＡ転送する、ことを特徴とした液体噴射データのデータ転送装置。
7. 請求項４〜６のいずれか１項において、前記インターフェース部と前記受信バッファ部とを接続する第１の専用バスと、前記受信バッファ部と前記デコードユニットとを接続する第２の専用バスと、前記デコードユニットと前記ヘッド制御部とを接続する第３の専用バスとを備え、
   前記受信バッファ部は、前記システムバスからアクセス可能なコマンド格納レジスタと、前記液体噴射制御データのヘッダを解析するヘッダ解析手段と、該ヘッダ解析手段の解析結果に基づいて、前記液体噴射制御データからコマンドを分離して前記コマンド格納レジスタへ格納するコマンド分離手段と、コマンドを分離した液体噴射制御データを前記インターフェースメモリへ格納するデータ転送制御手段とを備える、ことを特徴とした液体噴射データのデータ転送装置。
8. 請求項４〜６のいずれか１項において、前記インターフェース部と前記受信バッファ部とを接続する第１の専用バスと、前記受信バッファ部と前記デコードユニットとを接続する第２の専用バスと、前記デコードユニットと前記ヘッド制御部とを接続する第３の専用バスとを備え、
   前記インターフェース部は、前記システムバスからアクセス可能なコマンド格納レジスタと、前記液体噴射制御データのヘッダを解析するヘッダ解析手段と、該ヘッダ解析手段の解析結果に基づいて、前記液体噴射制御データからコマンドを分離して前記コマンド格納レジスタへ格納するコマンド分離手段と、コマンドを分離した液体噴射制御データを前記インターフェースメモリへ格納するデータ転送制御手段とを備える、ことを特徴とした液体噴射データのデータ転送装置。
9. 請求項７又は８において、前記受信バッファ部は、前記インターフェースメモリに格納されている液体噴射制御データをリモートコマンドとライン展開可能に圧縮された液体噴射データとに分離するデータ分離手段を有し、リモートコマンドは、前記システムバスに接続されたマイクロプロセッサにて処理され、ライン展開可能に圧縮された液体噴射データが前記デコードユニットへデータ転送される構成を成している、ことを特徴とした液体噴射データのデータ転送装置。
10. 請求項４〜６のいずれか１項において、前記インターフェース部と前記受信バッファ部とを接続する第１の専用バスと、前記受信バッファ部と前記デコードユニットとを接続する第２の専用バスと、前記デコードユニットと前記ヘッド制御部とを接続する第３の専用バスとを備え、
    前記受信バッファ部は、前記インターフェース部が受信した液体噴射制御データを前記インターフェースメモリへ格納するデータ転送制御手段と、前記インターフェースメモリに格納されている液体噴射制御データをコマンドとライン展開可能に圧縮された液体噴射データとに分離するデータ分離手段とを有し、コマンドは、前記システムバスに接続されたマイクロプロセッサにて処理され、ライン展開可能に圧縮された液体噴射データが前記デコードユニットへデータ転送される構成を成している、ことを特徴とした液体噴射データのデータ転送装置。
11. 請求項４〜１０のいずれか１項において、前記インターフェース部、前記受信バッファ部、前記デコードユニット、前記ヘッド制御部、前記第１の専用バス、前記第２の専用バス、及び前記第３の専用バスは、１つのＡＳＩＣに内蔵されている、ことを特徴とした液体噴射データのデータ転送装置。
12. 請求項１〜１１のいずれか１項において、前記圧縮された液体噴射データは、ランレングス圧縮データであり、前記デコード回路は、ランレングス圧縮データをハードウェア展開可能なデコード回路である、ことを特徴とした液体噴射データのデータ転送装置。
13. 請求項１〜１２のいずれか１項に記載の液体噴射データのデータ転送装置を備えた液体噴射装置。

Images