JP2005064550A - 固体撮像装置及びその駆動方法 - Google Patents
固体撮像装置及びその駆動方法 Download PDFInfo
- Publication number
- JP2005064550A JP2005064550A JP2003206850A JP2003206850A JP2005064550A JP 2005064550 A JP2005064550 A JP 2005064550A JP 2003206850 A JP2003206850 A JP 2003206850A JP 2003206850 A JP2003206850 A JP 2003206850A JP 2005064550 A JP2005064550 A JP 2005064550A
- Authority
- JP
- Japan
- Prior art keywords
- output
- pixel
- electronic shutter
- reset
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】静止画取り込み時の遅延を少なくすることが可能な固体撮像装置を提供する。
【解決手段】各々が入射光を電気信号に変換する機能を備えた複数の画素セルが行列をなして配置された画素部１を有する固体撮像装置の駆動方法であって、画素部１の画素セルを行単位でリセットする行単位リセット動作と、画素部１のすべての画素セルを一括してリセットする一括リセット動作とを切り替えて行う。
【選択図】 図１
【解決手段】各々が入射光を電気信号に変換する機能を備えた複数の画素セルが行列をなして配置された画素部１を有する固体撮像装置の駆動方法であって、画素部１の画素セルを行単位でリセットする行単位リセット動作と、画素部１のすべての画素セルを一括してリセットする一括リセット動作とを切り替えて行う。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置及びその駆動方法に関するものである。
【０００２】
【従来の技術】
概して固体撮像装置は、各々が入射光を電気信号に変換する機能を備えた複数の画素セルが行列をなして配置された画素部を備えているが、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）を用いた構成と、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いた構成とが主として使用されている。ＭＯＳ型固体撮像装置は、同一チップ上に種々の回路を搭載することが容易であることから小型のイメージセンサを実現するのに好適する。以下の特許文献には従来のＭＯＳ型イメージセンサの一例が開示されている。
【０００３】
【特許文献１】
特開２００２−３５４３４３号公報
【０００４】
【特許文献２】
特開２００３−４６８６４号公報、
【０００５】
【発明が解決しようとする課題】
従来の固体撮像装置においては、概して画素部の各画素セルに蓄積された電荷のリセットは、所定の時間間隔で行単位で順次行っているが、この場合、各行の画素セルの露光タイミングが異なってしまうので、メカニカルシャッタを併用し露光タイミングをこのメカニカルシャッタの開閉タイミングにより決めることで各行の各画素セルに対する露光を同じタイミングで行うことが提案された。
【０００６】
しかしながら、各画素セルに蓄積された電荷のリセットを行単位で順次行う方法とメカニカルシャッタを併用する方法では、全行の画素セルに対するリセット動作の後にメカニカルシャッタを開閉動作させるため、行単位で順次に行われる画素セルに対するリセット動作に少なからず時間を要してしまい、特に静止画を取り込み場合において画素セルに対するリセット動作開始から露光スタートまでの遅延が問題になっていた。
【０００７】
本発明はこのような課題に着目してなされたものであり、その目的とするところは、行単位のリセット動作と一括リセット動作とを適宜切り替えて実行することにより画像取り込み時の遅延を少なくすることが可能な固体撮像装置及びその駆動方法を提供することにある。
【０００８】
また、本発明は、簡単な回路構成の追加により一括リセット動作を実行することができる固体撮像装置及びその駆動方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、第１の発明は、各々が入射光を電気信号に変換する機能を備えた複数の画素セルが行列をなして配置された画素部と、前記画素部の画素セルを行単位でリセット可能な行単位リセット手段と、前記画素部のすべての画素セルを一括してリセット可能な一括リセット手段と、を具備し、前記行単位リセット手段による行単位のリセット動作と、前記一括リセット手段による一括リセット動作とを切り替えて実行する。
【００１０】
また、第２の発明は、第１の発明に係る固体撮像装置において、前記画素部の読み出し行を走査するための垂直走査回路と、各画素セルに光を入射させる露光動作のタイミングを決定するための電子シャッタ走査回路と、前記垂直走査回路の出力と、前記電子シャッタ走査回路の出力のうち、いずれか一方の出力を前記画素部に出力するためのマルチプレクサとを有し、前記一括リセット手段は、前記マルチプレクサの一部により構成される。
【００１１】
また、第３の発明は、第２の発明に係る固体撮像装置において、前記マルチプレクサは、前記垂直走査回路の出力を取り込むためのトランジスタと、読み出し用行選択信号を蓄積するための容量と、読み出し用出力トランジスタとを備える読み出し用出力回路と、前記電子シャッタ走査回路の出力を取り込むためのトランジスタと、電子シャッタ用行選択信号を蓄積するための容量と、電子シャッタ用出力トランジスタとを備える電子シャッタ用出力回路と、前記電子シャッタ走査回路の出力を取り込むためのトランジスタと前記電子シャッタ用行選択信号を蓄積するための容量の接続点にソースが接続され、一括リセット用パルスが入力されるゲートと、一括リセット用電源に接続されたドレインを有する一括リセット信号取り込み用トランジスタにより構成され、読み出し用出力回路の出力ラインと電子シャッタ用出力回路の出力ラインが共通である。
【００１２】
また、第４の発明は、第３の発明に係る固体撮像装置において、前記各画素セルを構成するトランジスタと、前記マルチプレクサを構成するトランジスタとは、同一の導電型のＭＯＳトランジスタにより構成される。
【００１３】
また、第５の発明は、第２の発明に係る固体撮像装置において、前記マルチプレクサは、前記垂直走査回路の出力を取り込むためのトランジスタと、読み出し用行選択信号を蓄積するための容量と、読み出し用出力トランジスタとを備える読み出し用出力回路と、前記電子シャッタ走査回路の出力を取り込むためのトランジスタと、電子シャッタ用行選択信号を蓄積するための容量と、電子シャッタ用出力トランジスタとを備える電子シャッタ用出力回路と、前記電子シャッタ走査回路の出力を取り込むためのトランジスタと前記電子シャッタ用行選択信号を蓄積するための容量の接続点にソースが接続され、一括リセット用パルスが入力されるゲート及びドレインを有する一括リセット信号取り込み用トランジスタにより構成され、読み出し用出力回路の出力ラインと電子シャッタ用出力回路の出力ラインが共通である。
【００１４】
また、第６の発明は、第１の発明に係る固体撮像装置において、前記一括リセットによる撮像動作では、メカニカルシャッタの開閉動作に従って露光タイミングが決定される。
【００１５】
また、第７の発明は、各々が入射光を電気信号に変換する機能を備えた複数の画素セルが行列をなして配置された画素部を有する固体撮像装置の駆動方法であって、前記画素部の画素セルを行単位でリセットする行単位リセット動作と、前記画素部のすべての画素セルを一括してリセットする一括リセット動作とを切り替えて行うようにする。
【００１６】
【発明の実施の形態】
まず、本発明の概略を説明する。本発明は、各々が入射光を電気信号に変換する機能を備えた複数の画素セルが行列をなして配置された画素部を有する固体撮像装置を駆動するにあたって、画素部の画素セルを行単位でリセットする行単位のリセット動作に加えて、画素部のすべての画素セルを一括してリセットする一括リセット動作を取り入れ、これら２つのリセット方法を適宜切り替えて使用することを特徴とする。これによって、静止画取り込み時の遅延を少なくすることができる。また、一括リセット動作を行うための回路構成を簡単な回路の追加のみで実現することができる。
【００１７】
具体的には、例えば静止画を撮影する場合、まずメカニカルシャッタを開放した状態で全画素セルの一括リセット動作を行い、メカニカルシャッタを閉じることで露光を終了させる。その後、画素セルからの信号読み出し動作を行単位で行う。
【００１８】
（第１実施形態）
（構成）
以下、図面を参照して本発明の実施形態を詳細に説明する。図１は、本発明の第１実施形態に係るＭＯＳ型固体撮像装置の構成を示す図である。本実施形態の撮像装置は、複数の画素セルＰＩＸ１１〜ＰＩＸ３３を行列方向に配置して構成される画素部１（ここでは説明を簡単にするためにＰＩＸ１１〜ＰＩＸ３３の９個の画素セルのみを示している）と、画素の読み出し行を選択するのに用いられる垂直走査回路２と、露光の開始を決定するのに用いられる電子シャッタ走査回路３と、垂直走査回路２の出力と電子シャッタ走査回路３の出力のいずれかを出力するマルチプレクサ４と、垂直信号ラインＶ１〜Ｖ３に読み出された信号に含まれるノイズを抑圧するノイズ抑圧回路５と、ノイズ抑圧回路５からの信号を、水平選択スイッチＭ１０１〜Ｍ１０３を選択的にＯＮ，ＯＦＦさせることにより取り出す水平走査回路６と、取り出した信号を増幅する出力アンプ７と、画素部１へ供給する電流を生成する電流源（画素セルの負荷）９とを備えている。
【００１９】
８は画素セルの電源ライン（ＶＤＤＣＥＬ）、１０は電流源９をＯＮ，ＯＦＦさせるためのパルスライン（ＬＧＣＥＬ）、１１は読み出し用リセットパルスライン（ＲＳＴ）、１２は読み出し用転送パルスライン（ＴＲ）、１３は電子シャッタ用リセットパルスライン（ＥＲＳＴ）、１４は電子シャッタ用転送パルスライン（ＥＴＲ）、１５は垂直走査回路２の出力を取り込むパルスライン（ＶＤＲＲＳ）、１６は一括リセット用パルスライン（ＡＲＳＴ）である。また、ΦＶ１〜ΦＶ３は読み出し用行選択ライン、ΦＶＥ１〜ΦＶＥ３は電子シャッタ用行選択ライン、ΦＲＳＴ１〜ΦＲＳＴ３は画素リセットパルスライン、ΦＴＲ１〜ΦＴＲ３は画素転送パルスライン、Ｖ１〜Ｖ３は垂直信号ライン、ΦＨ１〜ΦＨ３は列選択ライン、ＯＵＴはセンサ出力ラインである。
【００２０】
図２は、図１に示す各画素セルＰＩＸ１１〜ＰＩＸ３３の具体的な構成を示す図であり、入射光を電気信号に変換するフォトダイオードＰＤ１と、転送用トランジスタＭ１と、リセット用トランジスタＭ２と、画素アンプ用トランジスタＭ３とから構成される。ΦＲＳＴは画素リセットパルスライン、ΦＴＲは画素転送パルスライン、ＶＤＤＣＥＬは画素セルの電源ライン、ＰＩＸＯＵＴは画素の出力ラインである。２０はフローティングデフュージョン（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ、以下ＦＤと呼ぶ）部である。
【００２１】
図３（Ａ），（Ｂ）は、図１に示すマルチプレクサ４の具体的な構成を示す図であり、画素リセットパルス出力回路（図３（Ａ））と、これと同一の構成をもつ画素転送パルス出力回路（図３（Ｂ））の対で構成される。実際のマルチプレクサの構成ではこのような構成を画素部の行数だけ備えている。Ｍ１１，Ｍ２１は垂直走査回路２の出力取り込み用トランジスタ、Ｍ１２，Ｍ２２は電子シャッタ走査回路３の出力取り込み用トランジスタ、Ｍ１３、Ｍ２３は一括リセット設定用トランジスタ、Ｍ１４は読み出し用リセットパルス出力トランジスタ、Ｍ１５は電子シャッタ用リセットパルス出力トランジスタ、Ｍ２４は読み出し用転送パルス出力トランジスタ、Ｍ２５は電子シャッタ用転送パルス出力トランジスタ、Ｃ１１〜Ｃ１２，Ｃ２１〜Ｃ２２は容量である。また、ＲＳＴは読み出し用リセットパルス、ＥＲＳＴは電子シャッタ用リセットパルス、ＴＲは読み出し用転送パルス、ＥＴＲは電子シャッタ用転送パルス、ＶＤＲＲＳは走査回路出力取り込みパルス、ＡＲＳＴは一括リセット用パルス、ＭＰＸＤＤは一括リセット用電源、ΦＶは読み出し用行選択ライン、ΦＶＥは電子シャッタ用行選択ライン、ΦＲＳＴは画素リセットパルスライン、ΦＴＲは画素転送パルスラインである。
【００２２】
ここで、一括リセット用パルスラインＡＲＳＴ及び一括リセット用電源ＭＰＸＤＤはマルチプレクサ４のすべての行に接続されているものとする。また、ΦＶＥ側に接続されている、一括リセット用パルスＡＲＳＴ、一括リセット用電源ＭＰＸＤＤ、一括リセット設定ＳＷ用トランジスタＭ１３は、一括リセット動作を実現するために追加された部分であり、走査回路とは無関係に動作する。
【００２３】
本実施形態では、各画素セル及びマルチプレクサ４を構成するのに使用されるトランジスタを、一種類のトランジスタ（ＮチャネルＭＯＳトランジスタ）のみで構成しているので、製造工程数を減らすことができる。
【００２４】
以下に図２の画素セルのリセット動作及び読み出し動作について説明する。まず、画素セルのリセット動作について説明する。画素セルの電源ラインＶＤＤＣＥＬ（図１の８）を“Ｈ”レベルにセットする。次にＬＧＣＥＬ（図１の１０）を“Ｈ”レベルにセットすると、各画素セルＰＩＸ１１〜ＰＩＸ３３に電流が供給されて動作モードになる。ΦＲＳＴによりＭ２をＯＮさせると、ＦＤ部２０がＶＤＤＣＥＬと同じ“Ｈ”レベルにセットされる。次にΦＲＳＴによりＭ２をＯＦＦにしたのち、ΦＴＲによりＭ１をＯＮさせると、ＰＤ１に蓄積された電荷はＭ１を介してＦＤ部２０に転送される。これによってＰＤ１の電荷がクリアされリセット動作を行う。その後ΦＴＲによりＭ１をＯＦＦさせ、ＰＤ１を電荷蓄積状態にし、リセット動作を終了する。
【００２５】
また、ＶＤＤＣＥＬを“Ｌ”レベルにセットした後、ΦＲＳＴによりリセット用トランジスタＭ２をＯＮさせると、ＦＤ部２０はＶＤＤＣＥＬと同じ“Ｌ”レベルにセットされる。次にΦＲＳＴによりＭ２をＯＦＦさせることでＦＤ部２０は“Ｌ”レベルを保持し、これにより、画素セルは非動作状態になる。この状態で入射した光が電気信号としてＰＤ１に蓄積される。
【００２６】
次に画素セルの読み出し動作について説明する。まず、ＶＤＤＣＥＬを“Ｈ”レベルにセットする。次にΦＲＳＴによりＭ２をＯＮさせてＦＤ部２０をＶＤＤＣＥＬと同じ“Ｈ”レベルにセットする。次にΦＲＳＴによりＭ２をＯＦＦさせたのち、ΦＴＲによりＭ１をＯＮさせて、ＰＤ１に蓄積された電荷をＦＤ部２０に転送する。その後、ΦＴＲによりＭ１をＯＦＦさせて転送を終了する。
【００２７】
ＦＤ部２０における電荷はＭ３を介して画素の出力ラインＰＩＸＯＵＴに電圧として出力される。次に、ＶＤＤＣＥＬを“Ｌ”レベルにセットし、ΦＲＳＴによりＭ２をＯＮさせて、ＦＤ部２０をＶＤＤＣＥＬと同じ“Ｌ”レベルにセットする。その後、ΦＲＳＴによりＭ２をＯＦＦさせてＦＤ部２０を“Ｌ”レベルに保持させる。この時点で画素セルからの信号の読み出しが終了する。
【００２８】
次に図３（Ａ），（Ｂ）のマルチプレクサ４の動作について説明する。前記したように図３（Ａ），（Ｂ）ともに同一構成であり、その動作は実質的に同一であるので、ここでは図３（Ａ）の画素リセットパルス出力回路の動作についてのみ説明する。ＲＳＴを“Ｌ”レベルとした状態で入力されたΦＶのレベルが例えば“Ｈ”レベルのときに、ＶＤＲＲＳによりＭ１１をＯＮすると、ΦＶの“Ｈ”レベルの信号が容量Ｃ１１に蓄積される。このときＭ１４はＯＮするので、読み出し用リセットパルスＲＳＴはそのままΦＲＳＴに出力される。ＶＤＲＲＳによりＭ１１をＯＦＦしたのちも同様にＲＳＴはΦＲＳＴに出力される。ここでＲＳＴが“Ｈ”レベルのときには“Ｈ”レベルが特定行の画素セルのΦＲＳＴに入力され、上記した画素セルのリセット動作が特定行の画素セルについて実行される。
【００２９】
一方、ΦＶが“Ｌ”レベルのときには容量Ｃ１１には“Ｌ”レベルの信号が蓄積される。この場合にはＭ１４はＯＦＦしているのでＲＳＴがどのような信号レベルであってもΦＲＳＴに出力されない。
【００３０】
ΦＶについて説明したが、ΦＶＥについても同様である。このように、ΦＶ、ΦＶＥは“Ｈ”レベルのときのみＲＳＴまたはＥＲＳＴがΦＲＳＴに出力されるようになっている。
【００３１】
また、ＥＲＳＴを“Ｌ”レベルとした状態でＡＲＳＴを“Ｈ”レベルにセットすると、Ｍ１３がＯＮして、全ての行におけるＣ１２にＭＰＸＤＤの“Ｈ”レベルの信号が保持される。このときＭ１５はＯＮし、ＥＲＳＴはそのままΦＲＳＴに出力される。ＡＲＳＴによりＭ１３をＯＦＦとしたのちも同様にＥＲＳＴはΦＥＲＳＴに出力される。ここでＥＲＳＴが“Ｈ”レベルのときには、“Ｈ”レベルがすべての行の画素セルのΦＲＳＴに入力され、上記した画素セルのリセット動作が全画素について一括して実行される。
【００３２】
本実施形態では、ＡＲＳＴとＶＤＲＲＳとを選択的に駆動することにより、上記した行単位のリセット動作と、全画素一括リセット動作とを切り替えて実行することを特徴とする（例えば静止画を撮影する場合には全画素一括リセット動作を行い、動画を撮影する場合には行単位のリセット動作を行う）。
【００３３】
以下に、このような２種類のリセット動作について図４〜図６のタイミングチャートを参照して詳細に説明する。
【００３４】
図４は、行単位のリセット動作について説明するためのタイミングチャートであり、各信号ラインに現われる信号波形を示している。図４には、ＶＤＤＣＥＬ（画素セルの電源ライン）、ＬＧＣＥＬ（画素セルの負荷パルスライン）、ＲＳＴ（読み出し用リセットパルスライン）、ＴＲ（読み出し用転送パルスライン）、ＥＲＳＴ（電子シャッタ用リセットパルスライン）、ＥＴＲ（電子シャッタ用転送パルスライン）、ＶＤＲＲＳ（垂直走査回路出力取り込みパルスライン）、ＡＲＳＴ（一括リセット用パルスライン）、φＶ１，φＶ２，φＶ３（読み出し用行選択ライン）、φＶＥ１，φＶＥ２，φＶＥ３（電子シャッタ用行選択ライン）、φＲＳＴ１，φＲＳＴ２，φＲＳＴ３（行毎の画素リセットパルスライン）、φＴＲ１，φＴＲ２，φＴＲ３（行毎の画素転送パルスライン）、メカニカルシャッタ出力、の波形が示されている。
【００３５】
φＲＳＴ１，φＲＳＴ２，φＲＳＴ３及びφＴＲ１，φＴＲ２，φＴＲ３で示すように、画素セルからの信号の読み出し及びリセットは行ごとに異なる時間（タイミング）で行われる。この場合、各行での露光時間は同一になるように決められているが、露光開始タイミングは異なってしまう。
【００３６】
そこで、露光開始タイミングを一致させるために、全ての行のリセット動作が終了した後に、メカニカルシャッタ（ここではフォーカルプレーンシャッタやレンズシャッタ）の開閉タイミングに同期させて露光タイミングを決定することが行われている。図５は、このときの動作を示している。
【００３７】
しかしながら、行単位のリセット動作とメカニカルシャッタを併用して各行の画素セルに対する露光を同じタイミングで行う方法では、全行の画素セルに対するリセット動作の後に露光が行われるので、特に静止画を取り込む場合においてリセット動作開始からメカニカルシャッタを開放するまでの遅延が問題になる。そこで、ここでは全画素セルの一括リセット動作の手法を取り入れ、静止画の撮影の場合には、全画素一括リセットを行うようにしている。
【００３８】
図６は、一括リセットを取り入れた本実施形態に係る駆動タイミングを説明するためのタイムチャートであり、リセット動作は全画素一括して行い、画素からの信号読み出し動作は、図４に示すように行単位で行っている。各ラインの名称は図４で説明したとおりであるのでここでは省略する。
【００３９】
まず、ＥＲＳＴおよびＥＴＲを“Ｌ”レベルとした状態で、ＡＲＳＴを“Ｈ”レベルにしてＭ１３およびＭ２３を全ての行に対してＯＮにしてＣ１２およびＣ２２に“Ｈ”レベルの信号を蓄積する。これにより、Ｍ１５およびＭ２５はＯＮ状態になっている。次にＡＲＳＴを“Ｌ”レベルに戻し、Ｍ１３およびＭ２３をＯＦＦにする。その後、ＶＤＤＣＥＬあるいはバイアス電源を“Ｈ”レベルにセットした後、ＥＲＳＴを“Ｈ”レベルとする。このＥＲＳＴはＯＮになっているＭ１５を介してΦＲＳＴに出力され、全ての行の画素セルのΦＲＳＴが“Ｈ”レベルにセットされる。これによりＭ２がＯＮして、全ての画素セルのＦＤ部２０がＶＤＤＣＥＬレベル（ここでは“Ｈ”レベル）に引き上げられる。
【００４０】
その後、ＥＲＳＴを“Ｌ”レベルに戻し、全ての行の画素セルのΦＲＳＴを“Ｌ”レベルとしＭ２をＯＦＦすることで全ての画素セルのＦＤ部２０を“Ｈ”レベルに保持する。引き続きＥＴＲを“Ｈ”レベルとすることで、全ての行の画素セルのΦＴＲが“Ｈ”レベルにセットされる。この状態ではＰＤ１に蓄積された電荷がＭ１を介してＦＤ部２０に転送され、ＰＤ１の電荷がクリアされることにより、全画素セルについての一括リセット動作を行う。
【００４１】
その後、ＥＴＲパルスを“Ｌ”レベルに戻すことで、全ての行の画素セルのΦＴＲが“Ｌ”レベルとなりＭ１をＯＦＦさせ、ＰＤ１を電荷蓄積状態にし、一括リセット動作が終了する。
【００４２】
次に、ＶＤＤＣＥＬあるいはバイアス電源を“Ｌ”レベルにセットした後、電子シャッタ走査回路３からＥＲＳＴを“Ｈ”レベルとする。このＥＲＳＴはＯＮになっているＭ１５を介してΦＲＳＴに出力され、全ての行の画素セルのΦＲＳＴが“Ｈ”レベルにセットされる。これによりＭ２がＯＮして、ＦＤ部２０が“Ｌ”レベルになる。次に、ＥＲＳＴを“Ｌ”レベルに戻すことで、全ての行の画素セルのΦＲＳＴが“Ｌ”レベルとなりＭ２をＯＦＦさせ、ＦＤ部２０を“Ｌ”レベルに保持し、全ての画素セルが待機状態になる。
【００４３】
露光終了はメカニカルシャッタを閉じることで全画素セル同じタイミングとなる。その後、画素セルからの読み出し動作に移行するが、この場合は行ごとに行う。まず第１行目において、ＶＤＲＲＳによりＭ１１をＯＮにして、垂直走査回路２の出力ΦＶ１をマルチプレクサ４のＣ１１に取り込む。この場合、ΦＶ２，ΦＶ３は駆動されない。したがって、ＲＳＴの“Ｈ”レベルが１行目のΦＲＳＴ１に出力されてＭ２をＯＮするので、１行目の画素セルのＦＤ部２０のみがＶＤＤＣＥＬに引き上げられる。その後、ＲＳＴを“Ｌ”レベルに戻したのち、ＴＲが“Ｈ”レベルにセットされ、これがΦＴＲに出力されてＭ１をＯＮするので、１行目のＰＤ１の電荷がＭ１を介してＰＤ２０に転送される。その後、ＴＲを“Ｌ”レベルに戻すと、転送された電荷が画素信号としてＰＩＸＯＵＴに電圧として出力される。該画素信号はＶ１〜Ｖ３を介してノイズ抑圧回路５に転送される。その後、ＶＤＤＣＥＬを“Ｌ”レベルにセットし、ＲＳＴに“Ｈ”レベルをセットした後、“Ｌ”レベルに戻すことでＦＤ部２０は“Ｌ”レベルに保持され、１行目の画素セルを待機状態にする。ノイズ抑圧回路５からの出力は水平走査回路６、出力アンプ７を介してセンサ出力ラインＯＵＴに読み出される。
【００４４】
このようにして画素部１の１行目の画素信号が読み出されたならば、次に画素部１の２行目の画素信号が読み出されるが、今度は、ΦＶ２の信号に応答して同じ動作が繰り返され、２行目の画素セルの画素信号が読み出される。３行目についてはΦＶ３の信号に応答して３行目の画素セルの画素信号が読み出される。
【００４５】
（第２実施形態）
図７は本発明の第２実施形態に係るＭＯＳ型固体撮像装置の構成を示す図である。図８は、図７の構成に対応したマルチプレクサ４の構成を示す図である。第２実施形態では、図３に示す第１実施形態のマルチプレクサを一部変更した構成となっているが、基本的な動作は図３のマルチプレクサと同様である。具体的には、Ｍ１３（及びＭ２３）のドレインをＭＰＸＤＤではなくＡＲＳＴに接続している。これによってＭＰＸＤＤを不要とすることができる。このような構成のＭ１３では片方向のみの導通が可能であり、ＡＲＳＴが“Ｈ”レベルのときのみにＡＲＳＴの信号をＣ１２に転送することができる。ＡＲＳＴが“Ｌ”レベルのときにはＭ１３（及びＭ２３）はオープン状態になる。
【００４６】
【発明の効果】
本発明によれば、行単位のリセット動作と一括リセット動作とを適宜切り替えて実行するようにしたので、画像取り込み時の遅延を少なくすることが可能になる。
【００４７】
また、本発明は、簡単な回路構成の追加により一括リセット動作を実行することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るＭＯＳ型固体撮像装置の構成を示す図である。
【図２】図１に示す各画素セルＰ１Ｘ１１〜Ｐ１Ｘ３３の具体的な構成を示す図である。
【図３】図１に示すマルチプレクサ４の具体的な構成を示す図である。
【図４】行単位のリセット動作について説明するためのタイミングチャートである。
【図５】行単位のリセット動作の他の例について説明するためのタイミングチャートである。
【図６】一括リセットを取り入れた本実施形態に係る駆動タイミングを説明するためのタイムチャートである。
【図７】本発明の第２実施形態に係るＭＯＳ型固体撮像装置の構成を示す図である。
【図８】図７の構成に対応したマルチプレクサ４の構成を示す図である。
【符号の説明】
１…画素部、２…垂直走査回路、３…電子シャッタ走査回路、４…マルチプレクサ、５…ノイズ抑圧回路、６…水平走査回路、７…出力アンプ、８…画素セルの電源ライン、９…電流源、１０…画素セルの負荷パルスライン、ＰＩＸ１１〜ＰＩＸ３３…画素セル。
【発明の属する技術分野】
本発明は、固体撮像装置及びその駆動方法に関するものである。
【０００２】
【従来の技術】
概して固体撮像装置は、各々が入射光を電気信号に変換する機能を備えた複数の画素セルが行列をなして配置された画素部を備えているが、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）を用いた構成と、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いた構成とが主として使用されている。ＭＯＳ型固体撮像装置は、同一チップ上に種々の回路を搭載することが容易であることから小型のイメージセンサを実現するのに好適する。以下の特許文献には従来のＭＯＳ型イメージセンサの一例が開示されている。
【０００３】
【特許文献１】
特開２００２−３５４３４３号公報
【０００４】
【特許文献２】
特開２００３−４６８６４号公報、
【０００５】
【発明が解決しようとする課題】
従来の固体撮像装置においては、概して画素部の各画素セルに蓄積された電荷のリセットは、所定の時間間隔で行単位で順次行っているが、この場合、各行の画素セルの露光タイミングが異なってしまうので、メカニカルシャッタを併用し露光タイミングをこのメカニカルシャッタの開閉タイミングにより決めることで各行の各画素セルに対する露光を同じタイミングで行うことが提案された。
【０００６】
しかしながら、各画素セルに蓄積された電荷のリセットを行単位で順次行う方法とメカニカルシャッタを併用する方法では、全行の画素セルに対するリセット動作の後にメカニカルシャッタを開閉動作させるため、行単位で順次に行われる画素セルに対するリセット動作に少なからず時間を要してしまい、特に静止画を取り込み場合において画素セルに対するリセット動作開始から露光スタートまでの遅延が問題になっていた。
【０００７】
本発明はこのような課題に着目してなされたものであり、その目的とするところは、行単位のリセット動作と一括リセット動作とを適宜切り替えて実行することにより画像取り込み時の遅延を少なくすることが可能な固体撮像装置及びその駆動方法を提供することにある。
【０００８】
また、本発明は、簡単な回路構成の追加により一括リセット動作を実行することができる固体撮像装置及びその駆動方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、第１の発明は、各々が入射光を電気信号に変換する機能を備えた複数の画素セルが行列をなして配置された画素部と、前記画素部の画素セルを行単位でリセット可能な行単位リセット手段と、前記画素部のすべての画素セルを一括してリセット可能な一括リセット手段と、を具備し、前記行単位リセット手段による行単位のリセット動作と、前記一括リセット手段による一括リセット動作とを切り替えて実行する。
【００１０】
また、第２の発明は、第１の発明に係る固体撮像装置において、前記画素部の読み出し行を走査するための垂直走査回路と、各画素セルに光を入射させる露光動作のタイミングを決定するための電子シャッタ走査回路と、前記垂直走査回路の出力と、前記電子シャッタ走査回路の出力のうち、いずれか一方の出力を前記画素部に出力するためのマルチプレクサとを有し、前記一括リセット手段は、前記マルチプレクサの一部により構成される。
【００１１】
また、第３の発明は、第２の発明に係る固体撮像装置において、前記マルチプレクサは、前記垂直走査回路の出力を取り込むためのトランジスタと、読み出し用行選択信号を蓄積するための容量と、読み出し用出力トランジスタとを備える読み出し用出力回路と、前記電子シャッタ走査回路の出力を取り込むためのトランジスタと、電子シャッタ用行選択信号を蓄積するための容量と、電子シャッタ用出力トランジスタとを備える電子シャッタ用出力回路と、前記電子シャッタ走査回路の出力を取り込むためのトランジスタと前記電子シャッタ用行選択信号を蓄積するための容量の接続点にソースが接続され、一括リセット用パルスが入力されるゲートと、一括リセット用電源に接続されたドレインを有する一括リセット信号取り込み用トランジスタにより構成され、読み出し用出力回路の出力ラインと電子シャッタ用出力回路の出力ラインが共通である。
【００１２】
また、第４の発明は、第３の発明に係る固体撮像装置において、前記各画素セルを構成するトランジスタと、前記マルチプレクサを構成するトランジスタとは、同一の導電型のＭＯＳトランジスタにより構成される。
【００１３】
また、第５の発明は、第２の発明に係る固体撮像装置において、前記マルチプレクサは、前記垂直走査回路の出力を取り込むためのトランジスタと、読み出し用行選択信号を蓄積するための容量と、読み出し用出力トランジスタとを備える読み出し用出力回路と、前記電子シャッタ走査回路の出力を取り込むためのトランジスタと、電子シャッタ用行選択信号を蓄積するための容量と、電子シャッタ用出力トランジスタとを備える電子シャッタ用出力回路と、前記電子シャッタ走査回路の出力を取り込むためのトランジスタと前記電子シャッタ用行選択信号を蓄積するための容量の接続点にソースが接続され、一括リセット用パルスが入力されるゲート及びドレインを有する一括リセット信号取り込み用トランジスタにより構成され、読み出し用出力回路の出力ラインと電子シャッタ用出力回路の出力ラインが共通である。
【００１４】
また、第６の発明は、第１の発明に係る固体撮像装置において、前記一括リセットによる撮像動作では、メカニカルシャッタの開閉動作に従って露光タイミングが決定される。
【００１５】
また、第７の発明は、各々が入射光を電気信号に変換する機能を備えた複数の画素セルが行列をなして配置された画素部を有する固体撮像装置の駆動方法であって、前記画素部の画素セルを行単位でリセットする行単位リセット動作と、前記画素部のすべての画素セルを一括してリセットする一括リセット動作とを切り替えて行うようにする。
【００１６】
【発明の実施の形態】
まず、本発明の概略を説明する。本発明は、各々が入射光を電気信号に変換する機能を備えた複数の画素セルが行列をなして配置された画素部を有する固体撮像装置を駆動するにあたって、画素部の画素セルを行単位でリセットする行単位のリセット動作に加えて、画素部のすべての画素セルを一括してリセットする一括リセット動作を取り入れ、これら２つのリセット方法を適宜切り替えて使用することを特徴とする。これによって、静止画取り込み時の遅延を少なくすることができる。また、一括リセット動作を行うための回路構成を簡単な回路の追加のみで実現することができる。
【００１７】
具体的には、例えば静止画を撮影する場合、まずメカニカルシャッタを開放した状態で全画素セルの一括リセット動作を行い、メカニカルシャッタを閉じることで露光を終了させる。その後、画素セルからの信号読み出し動作を行単位で行う。
【００１８】
（第１実施形態）
（構成）
以下、図面を参照して本発明の実施形態を詳細に説明する。図１は、本発明の第１実施形態に係るＭＯＳ型固体撮像装置の構成を示す図である。本実施形態の撮像装置は、複数の画素セルＰＩＸ１１〜ＰＩＸ３３を行列方向に配置して構成される画素部１（ここでは説明を簡単にするためにＰＩＸ１１〜ＰＩＸ３３の９個の画素セルのみを示している）と、画素の読み出し行を選択するのに用いられる垂直走査回路２と、露光の開始を決定するのに用いられる電子シャッタ走査回路３と、垂直走査回路２の出力と電子シャッタ走査回路３の出力のいずれかを出力するマルチプレクサ４と、垂直信号ラインＶ１〜Ｖ３に読み出された信号に含まれるノイズを抑圧するノイズ抑圧回路５と、ノイズ抑圧回路５からの信号を、水平選択スイッチＭ１０１〜Ｍ１０３を選択的にＯＮ，ＯＦＦさせることにより取り出す水平走査回路６と、取り出した信号を増幅する出力アンプ７と、画素部１へ供給する電流を生成する電流源（画素セルの負荷）９とを備えている。
【００１９】
８は画素セルの電源ライン（ＶＤＤＣＥＬ）、１０は電流源９をＯＮ，ＯＦＦさせるためのパルスライン（ＬＧＣＥＬ）、１１は読み出し用リセットパルスライン（ＲＳＴ）、１２は読み出し用転送パルスライン（ＴＲ）、１３は電子シャッタ用リセットパルスライン（ＥＲＳＴ）、１４は電子シャッタ用転送パルスライン（ＥＴＲ）、１５は垂直走査回路２の出力を取り込むパルスライン（ＶＤＲＲＳ）、１６は一括リセット用パルスライン（ＡＲＳＴ）である。また、ΦＶ１〜ΦＶ３は読み出し用行選択ライン、ΦＶＥ１〜ΦＶＥ３は電子シャッタ用行選択ライン、ΦＲＳＴ１〜ΦＲＳＴ３は画素リセットパルスライン、ΦＴＲ１〜ΦＴＲ３は画素転送パルスライン、Ｖ１〜Ｖ３は垂直信号ライン、ΦＨ１〜ΦＨ３は列選択ライン、ＯＵＴはセンサ出力ラインである。
【００２０】
図２は、図１に示す各画素セルＰＩＸ１１〜ＰＩＸ３３の具体的な構成を示す図であり、入射光を電気信号に変換するフォトダイオードＰＤ１と、転送用トランジスタＭ１と、リセット用トランジスタＭ２と、画素アンプ用トランジスタＭ３とから構成される。ΦＲＳＴは画素リセットパルスライン、ΦＴＲは画素転送パルスライン、ＶＤＤＣＥＬは画素セルの電源ライン、ＰＩＸＯＵＴは画素の出力ラインである。２０はフローティングデフュージョン（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ、以下ＦＤと呼ぶ）部である。
【００２１】
図３（Ａ），（Ｂ）は、図１に示すマルチプレクサ４の具体的な構成を示す図であり、画素リセットパルス出力回路（図３（Ａ））と、これと同一の構成をもつ画素転送パルス出力回路（図３（Ｂ））の対で構成される。実際のマルチプレクサの構成ではこのような構成を画素部の行数だけ備えている。Ｍ１１，Ｍ２１は垂直走査回路２の出力取り込み用トランジスタ、Ｍ１２，Ｍ２２は電子シャッタ走査回路３の出力取り込み用トランジスタ、Ｍ１３、Ｍ２３は一括リセット設定用トランジスタ、Ｍ１４は読み出し用リセットパルス出力トランジスタ、Ｍ１５は電子シャッタ用リセットパルス出力トランジスタ、Ｍ２４は読み出し用転送パルス出力トランジスタ、Ｍ２５は電子シャッタ用転送パルス出力トランジスタ、Ｃ１１〜Ｃ１２，Ｃ２１〜Ｃ２２は容量である。また、ＲＳＴは読み出し用リセットパルス、ＥＲＳＴは電子シャッタ用リセットパルス、ＴＲは読み出し用転送パルス、ＥＴＲは電子シャッタ用転送パルス、ＶＤＲＲＳは走査回路出力取り込みパルス、ＡＲＳＴは一括リセット用パルス、ＭＰＸＤＤは一括リセット用電源、ΦＶは読み出し用行選択ライン、ΦＶＥは電子シャッタ用行選択ライン、ΦＲＳＴは画素リセットパルスライン、ΦＴＲは画素転送パルスラインである。
【００２２】
ここで、一括リセット用パルスラインＡＲＳＴ及び一括リセット用電源ＭＰＸＤＤはマルチプレクサ４のすべての行に接続されているものとする。また、ΦＶＥ側に接続されている、一括リセット用パルスＡＲＳＴ、一括リセット用電源ＭＰＸＤＤ、一括リセット設定ＳＷ用トランジスタＭ１３は、一括リセット動作を実現するために追加された部分であり、走査回路とは無関係に動作する。
【００２３】
本実施形態では、各画素セル及びマルチプレクサ４を構成するのに使用されるトランジスタを、一種類のトランジスタ（ＮチャネルＭＯＳトランジスタ）のみで構成しているので、製造工程数を減らすことができる。
【００２４】
以下に図２の画素セルのリセット動作及び読み出し動作について説明する。まず、画素セルのリセット動作について説明する。画素セルの電源ラインＶＤＤＣＥＬ（図１の８）を“Ｈ”レベルにセットする。次にＬＧＣＥＬ（図１の１０）を“Ｈ”レベルにセットすると、各画素セルＰＩＸ１１〜ＰＩＸ３３に電流が供給されて動作モードになる。ΦＲＳＴによりＭ２をＯＮさせると、ＦＤ部２０がＶＤＤＣＥＬと同じ“Ｈ”レベルにセットされる。次にΦＲＳＴによりＭ２をＯＦＦにしたのち、ΦＴＲによりＭ１をＯＮさせると、ＰＤ１に蓄積された電荷はＭ１を介してＦＤ部２０に転送される。これによってＰＤ１の電荷がクリアされリセット動作を行う。その後ΦＴＲによりＭ１をＯＦＦさせ、ＰＤ１を電荷蓄積状態にし、リセット動作を終了する。
【００２５】
また、ＶＤＤＣＥＬを“Ｌ”レベルにセットした後、ΦＲＳＴによりリセット用トランジスタＭ２をＯＮさせると、ＦＤ部２０はＶＤＤＣＥＬと同じ“Ｌ”レベルにセットされる。次にΦＲＳＴによりＭ２をＯＦＦさせることでＦＤ部２０は“Ｌ”レベルを保持し、これにより、画素セルは非動作状態になる。この状態で入射した光が電気信号としてＰＤ１に蓄積される。
【００２６】
次に画素セルの読み出し動作について説明する。まず、ＶＤＤＣＥＬを“Ｈ”レベルにセットする。次にΦＲＳＴによりＭ２をＯＮさせてＦＤ部２０をＶＤＤＣＥＬと同じ“Ｈ”レベルにセットする。次にΦＲＳＴによりＭ２をＯＦＦさせたのち、ΦＴＲによりＭ１をＯＮさせて、ＰＤ１に蓄積された電荷をＦＤ部２０に転送する。その後、ΦＴＲによりＭ１をＯＦＦさせて転送を終了する。
【００２７】
ＦＤ部２０における電荷はＭ３を介して画素の出力ラインＰＩＸＯＵＴに電圧として出力される。次に、ＶＤＤＣＥＬを“Ｌ”レベルにセットし、ΦＲＳＴによりＭ２をＯＮさせて、ＦＤ部２０をＶＤＤＣＥＬと同じ“Ｌ”レベルにセットする。その後、ΦＲＳＴによりＭ２をＯＦＦさせてＦＤ部２０を“Ｌ”レベルに保持させる。この時点で画素セルからの信号の読み出しが終了する。
【００２８】
次に図３（Ａ），（Ｂ）のマルチプレクサ４の動作について説明する。前記したように図３（Ａ），（Ｂ）ともに同一構成であり、その動作は実質的に同一であるので、ここでは図３（Ａ）の画素リセットパルス出力回路の動作についてのみ説明する。ＲＳＴを“Ｌ”レベルとした状態で入力されたΦＶのレベルが例えば“Ｈ”レベルのときに、ＶＤＲＲＳによりＭ１１をＯＮすると、ΦＶの“Ｈ”レベルの信号が容量Ｃ１１に蓄積される。このときＭ１４はＯＮするので、読み出し用リセットパルスＲＳＴはそのままΦＲＳＴに出力される。ＶＤＲＲＳによりＭ１１をＯＦＦしたのちも同様にＲＳＴはΦＲＳＴに出力される。ここでＲＳＴが“Ｈ”レベルのときには“Ｈ”レベルが特定行の画素セルのΦＲＳＴに入力され、上記した画素セルのリセット動作が特定行の画素セルについて実行される。
【００２９】
一方、ΦＶが“Ｌ”レベルのときには容量Ｃ１１には“Ｌ”レベルの信号が蓄積される。この場合にはＭ１４はＯＦＦしているのでＲＳＴがどのような信号レベルであってもΦＲＳＴに出力されない。
【００３０】
ΦＶについて説明したが、ΦＶＥについても同様である。このように、ΦＶ、ΦＶＥは“Ｈ”レベルのときのみＲＳＴまたはＥＲＳＴがΦＲＳＴに出力されるようになっている。
【００３１】
また、ＥＲＳＴを“Ｌ”レベルとした状態でＡＲＳＴを“Ｈ”レベルにセットすると、Ｍ１３がＯＮして、全ての行におけるＣ１２にＭＰＸＤＤの“Ｈ”レベルの信号が保持される。このときＭ１５はＯＮし、ＥＲＳＴはそのままΦＲＳＴに出力される。ＡＲＳＴによりＭ１３をＯＦＦとしたのちも同様にＥＲＳＴはΦＥＲＳＴに出力される。ここでＥＲＳＴが“Ｈ”レベルのときには、“Ｈ”レベルがすべての行の画素セルのΦＲＳＴに入力され、上記した画素セルのリセット動作が全画素について一括して実行される。
【００３２】
本実施形態では、ＡＲＳＴとＶＤＲＲＳとを選択的に駆動することにより、上記した行単位のリセット動作と、全画素一括リセット動作とを切り替えて実行することを特徴とする（例えば静止画を撮影する場合には全画素一括リセット動作を行い、動画を撮影する場合には行単位のリセット動作を行う）。
【００３３】
以下に、このような２種類のリセット動作について図４〜図６のタイミングチャートを参照して詳細に説明する。
【００３４】
図４は、行単位のリセット動作について説明するためのタイミングチャートであり、各信号ラインに現われる信号波形を示している。図４には、ＶＤＤＣＥＬ（画素セルの電源ライン）、ＬＧＣＥＬ（画素セルの負荷パルスライン）、ＲＳＴ（読み出し用リセットパルスライン）、ＴＲ（読み出し用転送パルスライン）、ＥＲＳＴ（電子シャッタ用リセットパルスライン）、ＥＴＲ（電子シャッタ用転送パルスライン）、ＶＤＲＲＳ（垂直走査回路出力取り込みパルスライン）、ＡＲＳＴ（一括リセット用パルスライン）、φＶ１，φＶ２，φＶ３（読み出し用行選択ライン）、φＶＥ１，φＶＥ２，φＶＥ３（電子シャッタ用行選択ライン）、φＲＳＴ１，φＲＳＴ２，φＲＳＴ３（行毎の画素リセットパルスライン）、φＴＲ１，φＴＲ２，φＴＲ３（行毎の画素転送パルスライン）、メカニカルシャッタ出力、の波形が示されている。
【００３５】
φＲＳＴ１，φＲＳＴ２，φＲＳＴ３及びφＴＲ１，φＴＲ２，φＴＲ３で示すように、画素セルからの信号の読み出し及びリセットは行ごとに異なる時間（タイミング）で行われる。この場合、各行での露光時間は同一になるように決められているが、露光開始タイミングは異なってしまう。
【００３６】
そこで、露光開始タイミングを一致させるために、全ての行のリセット動作が終了した後に、メカニカルシャッタ（ここではフォーカルプレーンシャッタやレンズシャッタ）の開閉タイミングに同期させて露光タイミングを決定することが行われている。図５は、このときの動作を示している。
【００３７】
しかしながら、行単位のリセット動作とメカニカルシャッタを併用して各行の画素セルに対する露光を同じタイミングで行う方法では、全行の画素セルに対するリセット動作の後に露光が行われるので、特に静止画を取り込む場合においてリセット動作開始からメカニカルシャッタを開放するまでの遅延が問題になる。そこで、ここでは全画素セルの一括リセット動作の手法を取り入れ、静止画の撮影の場合には、全画素一括リセットを行うようにしている。
【００３８】
図６は、一括リセットを取り入れた本実施形態に係る駆動タイミングを説明するためのタイムチャートであり、リセット動作は全画素一括して行い、画素からの信号読み出し動作は、図４に示すように行単位で行っている。各ラインの名称は図４で説明したとおりであるのでここでは省略する。
【００３９】
まず、ＥＲＳＴおよびＥＴＲを“Ｌ”レベルとした状態で、ＡＲＳＴを“Ｈ”レベルにしてＭ１３およびＭ２３を全ての行に対してＯＮにしてＣ１２およびＣ２２に“Ｈ”レベルの信号を蓄積する。これにより、Ｍ１５およびＭ２５はＯＮ状態になっている。次にＡＲＳＴを“Ｌ”レベルに戻し、Ｍ１３およびＭ２３をＯＦＦにする。その後、ＶＤＤＣＥＬあるいはバイアス電源を“Ｈ”レベルにセットした後、ＥＲＳＴを“Ｈ”レベルとする。このＥＲＳＴはＯＮになっているＭ１５を介してΦＲＳＴに出力され、全ての行の画素セルのΦＲＳＴが“Ｈ”レベルにセットされる。これによりＭ２がＯＮして、全ての画素セルのＦＤ部２０がＶＤＤＣＥＬレベル（ここでは“Ｈ”レベル）に引き上げられる。
【００４０】
その後、ＥＲＳＴを“Ｌ”レベルに戻し、全ての行の画素セルのΦＲＳＴを“Ｌ”レベルとしＭ２をＯＦＦすることで全ての画素セルのＦＤ部２０を“Ｈ”レベルに保持する。引き続きＥＴＲを“Ｈ”レベルとすることで、全ての行の画素セルのΦＴＲが“Ｈ”レベルにセットされる。この状態ではＰＤ１に蓄積された電荷がＭ１を介してＦＤ部２０に転送され、ＰＤ１の電荷がクリアされることにより、全画素セルについての一括リセット動作を行う。
【００４１】
その後、ＥＴＲパルスを“Ｌ”レベルに戻すことで、全ての行の画素セルのΦＴＲが“Ｌ”レベルとなりＭ１をＯＦＦさせ、ＰＤ１を電荷蓄積状態にし、一括リセット動作が終了する。
【００４２】
次に、ＶＤＤＣＥＬあるいはバイアス電源を“Ｌ”レベルにセットした後、電子シャッタ走査回路３からＥＲＳＴを“Ｈ”レベルとする。このＥＲＳＴはＯＮになっているＭ１５を介してΦＲＳＴに出力され、全ての行の画素セルのΦＲＳＴが“Ｈ”レベルにセットされる。これによりＭ２がＯＮして、ＦＤ部２０が“Ｌ”レベルになる。次に、ＥＲＳＴを“Ｌ”レベルに戻すことで、全ての行の画素セルのΦＲＳＴが“Ｌ”レベルとなりＭ２をＯＦＦさせ、ＦＤ部２０を“Ｌ”レベルに保持し、全ての画素セルが待機状態になる。
【００４３】
露光終了はメカニカルシャッタを閉じることで全画素セル同じタイミングとなる。その後、画素セルからの読み出し動作に移行するが、この場合は行ごとに行う。まず第１行目において、ＶＤＲＲＳによりＭ１１をＯＮにして、垂直走査回路２の出力ΦＶ１をマルチプレクサ４のＣ１１に取り込む。この場合、ΦＶ２，ΦＶ３は駆動されない。したがって、ＲＳＴの“Ｈ”レベルが１行目のΦＲＳＴ１に出力されてＭ２をＯＮするので、１行目の画素セルのＦＤ部２０のみがＶＤＤＣＥＬに引き上げられる。その後、ＲＳＴを“Ｌ”レベルに戻したのち、ＴＲが“Ｈ”レベルにセットされ、これがΦＴＲに出力されてＭ１をＯＮするので、１行目のＰＤ１の電荷がＭ１を介してＰＤ２０に転送される。その後、ＴＲを“Ｌ”レベルに戻すと、転送された電荷が画素信号としてＰＩＸＯＵＴに電圧として出力される。該画素信号はＶ１〜Ｖ３を介してノイズ抑圧回路５に転送される。その後、ＶＤＤＣＥＬを“Ｌ”レベルにセットし、ＲＳＴに“Ｈ”レベルをセットした後、“Ｌ”レベルに戻すことでＦＤ部２０は“Ｌ”レベルに保持され、１行目の画素セルを待機状態にする。ノイズ抑圧回路５からの出力は水平走査回路６、出力アンプ７を介してセンサ出力ラインＯＵＴに読み出される。
【００４４】
このようにして画素部１の１行目の画素信号が読み出されたならば、次に画素部１の２行目の画素信号が読み出されるが、今度は、ΦＶ２の信号に応答して同じ動作が繰り返され、２行目の画素セルの画素信号が読み出される。３行目についてはΦＶ３の信号に応答して３行目の画素セルの画素信号が読み出される。
【００４５】
（第２実施形態）
図７は本発明の第２実施形態に係るＭＯＳ型固体撮像装置の構成を示す図である。図８は、図７の構成に対応したマルチプレクサ４の構成を示す図である。第２実施形態では、図３に示す第１実施形態のマルチプレクサを一部変更した構成となっているが、基本的な動作は図３のマルチプレクサと同様である。具体的には、Ｍ１３（及びＭ２３）のドレインをＭＰＸＤＤではなくＡＲＳＴに接続している。これによってＭＰＸＤＤを不要とすることができる。このような構成のＭ１３では片方向のみの導通が可能であり、ＡＲＳＴが“Ｈ”レベルのときのみにＡＲＳＴの信号をＣ１２に転送することができる。ＡＲＳＴが“Ｌ”レベルのときにはＭ１３（及びＭ２３）はオープン状態になる。
【００４６】
【発明の効果】
本発明によれば、行単位のリセット動作と一括リセット動作とを適宜切り替えて実行するようにしたので、画像取り込み時の遅延を少なくすることが可能になる。
【００４７】
また、本発明は、簡単な回路構成の追加により一括リセット動作を実行することが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るＭＯＳ型固体撮像装置の構成を示す図である。
【図２】図１に示す各画素セルＰ１Ｘ１１〜Ｐ１Ｘ３３の具体的な構成を示す図である。
【図３】図１に示すマルチプレクサ４の具体的な構成を示す図である。
【図４】行単位のリセット動作について説明するためのタイミングチャートである。
【図５】行単位のリセット動作の他の例について説明するためのタイミングチャートである。
【図６】一括リセットを取り入れた本実施形態に係る駆動タイミングを説明するためのタイムチャートである。
【図７】本発明の第２実施形態に係るＭＯＳ型固体撮像装置の構成を示す図である。
【図８】図７の構成に対応したマルチプレクサ４の構成を示す図である。
【符号の説明】
１…画素部、２…垂直走査回路、３…電子シャッタ走査回路、４…マルチプレクサ、５…ノイズ抑圧回路、６…水平走査回路、７…出力アンプ、８…画素セルの電源ライン、９…電流源、１０…画素セルの負荷パルスライン、ＰＩＸ１１〜ＰＩＸ３３…画素セル。
Claims (7)
- 各々が入射光を電気信号に変換する機能を備えた複数の画素セルが行列をなして配置された画素部と、
前記画素部の画素セルを行単位でリセット可能な行単位リセット手段と、
前記画素部のすべての画素セルを一括してリセット可能な一括リセット手段と、
を具備し、前記行単位リセット手段による行単位のリセット動作と、前記一括リセット手段による一括リセット動作とを切り替えて実行するようにしたことを特徴とする固体撮像装置。 - 前記画素部の読み出し行を走査するための垂直走査回路と、各画素セルに光を入射させる露光動作のタイミングを決定するための電子シャッタ走査回路と、前記垂直走査回路の出力と、前記電子シャッタ走査回路の出力のうち、いずれか一方の出力を前記画素部に出力するためのマルチプレクサとを有し、
前記一括リセット手段は、前記マルチプレクサの一部により構成されることを特徴とする請求項１記載の固体撮像装置。 - 前記マルチプレクサは、前記垂直走査回路の出力を取り込むためのトランジスタと、読み出し用行選択信号を蓄積するための容量と、読み出し用出力トランジスタとを備える読み出し用出力回路と、
前記電子シャッタ走査回路の出力を取り込むためのトランジスタと、電子シャッタ用行選択信号を蓄積するための容量と、電子シャッタ用出力トランジスタとを備える電子シャッタ用出力回路と、
前記電子シャッタ走査回路の出力を取り込むためのトランジスタと前記電子シャッタ用行選択信号を蓄積するための容量の接続点にソースが接続され、一括リセット用パルスが入力されるゲートと、一括リセット用電源に接続されたドレインを有する一括リセット信号取り込み用トランジスタにより構成され、
読み出し用出力回路の出力ラインと電子シャッタ用出力回路の出力ラインが共通であることを特徴とする請求項２記載の固体撮像装置。 - 前記各画素セルを構成するトランジスタと、前記マルチプレクサを構成するトランジスタとは、同一の導電型のＭＯＳトランジスタにより構成されることを特徴とする請求項３記載の固体撮像装置。
- 前記マルチプレクサは、前記垂直走査回路の出力を取り込むためのトランジスタと、読み出し用行選択信号を蓄積するための容量と、読み出し用出力トランジスタとを備える読み出し用出力回路と、
前記電子シャッタ走査回路の出力を取り込むためのトランジスタと、電子シャッタ用行選択信号を蓄積するための容量と、電子シャッタ用出力トランジスタとを備える電子シャッタ用出力回路と、
前記電子シャッタ走査回路の出力を取り込むためのトランジスタと前記電子シャッタ用行選択信号を蓄積するための容量の接続点にソースが接続され、一括リセット用パルスが入力されるゲート及びドレインを有する一括リセット信号取り込み用トランジスタにより構成され、
読み出し用出力回路の出力ラインと電子シャッタ用出力回路の出力ラインが共通であることを特徴とする請求項２記載の固体撮像装置。 - 前記一括リセットによる撮像動作では、メカニカルシャッタの開閉動作に従って露光タイミングが決定されることを特徴とする請求項１記載の固体撮像装置。
- 各々が入射光を電気信号に変換する機能を備えた複数の画素セルが行列をなして配置された画素部を有する固体撮像装置の駆動方法であって、前記画素部の画素セルを行単位でリセットする行単位リセット動作と、前記画素部のすべての画素セルを一括してリセットする一括リセット動作とを切り替えて行うようにしたことを特徴とする固体撮像装置の駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003206850A JP4373150B2 (ja) | 2003-08-08 | 2003-08-08 | 固体撮像装置 |
| US10/910,779 US7528872B2 (en) | 2003-08-04 | 2004-08-03 | Image apparatus, driving method, and camera |
| US11/959,665 US7893979B2 (en) | 2003-08-04 | 2007-12-19 | Solid-state imager apparatus which carries out both progressive scanning and interlace scanning in one frame by an arbitrary combination, and a camera using the solid-state imager apparatus |
| US11/959,673 US20080100734A1 (en) | 2003-08-04 | 2007-12-19 | Imager apparatus, driving method, and camera |
| US12/414,334 US20090190020A1 (en) | 2003-08-04 | 2009-03-30 | Imager apparatus, driving method, and camera |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003206850A JP4373150B2 (ja) | 2003-08-08 | 2003-08-08 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005064550A true JP2005064550A (ja) | 2005-03-10 |
| JP4373150B2 JP4373150B2 (ja) | 2009-11-25 |
Family
ID=34363561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003206850A Expired - Fee Related JP4373150B2 (ja) | 2003-08-04 | 2003-08-08 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4373150B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007150448A (ja) * | 2005-11-24 | 2007-06-14 | Sony Corp | 固体撮像素子とその駆動方法、及びカメラモジュール |
| JP2008199101A (ja) * | 2007-02-08 | 2008-08-28 | Toshiba Corp | 固体撮像装置及びその駆動方法 |
| JP2009518913A (ja) * | 2005-12-07 | 2009-05-07 | ノキア コーポレイション | カメラユニットならびにカメラユニットの画像センサを制御する方法 |
| WO2011129142A1 (ja) * | 2010-04-14 | 2011-10-20 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| US9006632B2 (en) | 2010-04-14 | 2015-04-14 | Hamamatsu Photonics K.K. | Solid-state imaging device haing a control section controlling initializing operation of pixel units based on an absolute value of trigger data output |
-
2003
- 2003-08-08 JP JP2003206850A patent/JP4373150B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007150448A (ja) * | 2005-11-24 | 2007-06-14 | Sony Corp | 固体撮像素子とその駆動方法、及びカメラモジュール |
| JP2009518913A (ja) * | 2005-12-07 | 2009-05-07 | ノキア コーポレイション | カメラユニットならびにカメラユニットの画像センサを制御する方法 |
| JP2008199101A (ja) * | 2007-02-08 | 2008-08-28 | Toshiba Corp | 固体撮像装置及びその駆動方法 |
| US8031250B2 (en) | 2007-02-08 | 2011-10-04 | Kabushiki Kaisha Toshiba | Solid-state imaging device and method of driving the same |
| WO2011129142A1 (ja) * | 2010-04-14 | 2011-10-20 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP2011223507A (ja) * | 2010-04-14 | 2011-11-04 | Hamamatsu Photonics Kk | 固体撮像装置 |
| CN102845054A (zh) * | 2010-04-14 | 2012-12-26 | 浜松光子学株式会社 | 固体摄像装置 |
| US9006632B2 (en) | 2010-04-14 | 2015-04-14 | Hamamatsu Photonics K.K. | Solid-state imaging device haing a control section controlling initializing operation of pixel units based on an absolute value of trigger data output |
| US9054015B2 (en) | 2010-04-14 | 2015-06-09 | Hamamatsu Photonics K.K. | Solid-state imaging device including an imaging photodetecting section with a two dimensional array of pixel units and an operation control section |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4373150B2 (ja) | 2009-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5821315B2 (ja) | 電子機器、電子機器の駆動方法 | |
| JP5359315B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| JP4178608B2 (ja) | 固体撮像装置 | |
| JP4771535B2 (ja) | 撮像装置及び制御方法 | |
| JP4984981B2 (ja) | 撮像方法および撮像装置並びに駆動装置 | |
| JP4018727B2 (ja) | 撮像装置及びその制御方法及びプログラム及び記憶媒体 | |
| US7550704B2 (en) | Solid state imaging device, method of driving solid state imaging device, and image pickup apparatus | |
| JP3554224B2 (ja) | 光電変換装置 | |
| TW200425727A (en) | Solid-state imaging apparatus | |
| JP2010141928A (ja) | 固体撮像装置 | |
| JP2007142738A (ja) | 物理情報取得方法および物理情報取得装置 | |
| JP2007158740A (ja) | 固体撮像装置 | |
| JP2013005396A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び電子機器 | |
| JP2007158741A (ja) | 固体撮像装置 | |
| JP2007166600A (ja) | 固体撮像装置 | |
| JP2007135200A (ja) | 撮像方法および撮像装置並びに駆動装置 | |
| JP4678849B2 (ja) | 撮像装置及びその制御方法及びプログラム及び記憶媒体 | |
| JP4373150B2 (ja) | 固体撮像装置 | |
| JP2007243731A (ja) | シフトレジスタ、固体撮像素子及び制御方法 | |
| JPH11261899A (ja) | 固体撮像装置 | |
| JP6049304B2 (ja) | 固体撮像装置および撮像装置 | |
| JP4745677B2 (ja) | 撮像装置 | |
| JP2000295530A (ja) | 固体撮像装置 | |
| JP4513415B2 (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP4336508B2 (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |