JP2005064159A - 電子回路ユニット - Google Patents

電子回路ユニット Download PDF

Info

Publication number
JP2005064159A
JP2005064159A JP2003290957A JP2003290957A JP2005064159A JP 2005064159 A JP2005064159 A JP 2005064159A JP 2003290957 A JP2003290957 A JP 2003290957A JP 2003290957 A JP2003290957 A JP 2003290957A JP 2005064159 A JP2005064159 A JP 2005064159A
Authority
JP
Japan
Prior art keywords
semiconductor component
circuit unit
electronic circuit
conductive pattern
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003290957A
Other languages
English (en)
Inventor
Kazuo Chihiro
和夫 千尋
Hiroshi Kubota
浩 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2003290957A priority Critical patent/JP2005064159A/ja
Priority to CNA2004100562927A priority patent/CN1582087A/zh
Publication of JP2005064159A publication Critical patent/JP2005064159A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 配線パターン間のマイグレーションを防止し、配線パターン間のショートの無い電子回路ユニットを提供する。
【解決手段】 本発明の電子回路ユニットにおいて、半導体部品１０を搭載した回路基板１に設けられた配線パターン２は、互いに間隔を置いて配設され、端子１０ｂを接続するための金材からなる複数の接続部３と、この接続部３に接続されて延び、互いに間隔を置いて配設された銀材からなる複数の第１の導電パターン４を有し、半導体部品１０の近傍に位置する第１の導電パターン４上には、ガラス材からなる第１の被覆部７が半導体部品１０の外周を囲むように形成されたため、密集状態となった第１の導電パターン４が第１の被覆部７で覆われているため、マイグレーション（銀の移行）が防止され、従って、配線パターン２間のショートが無くなる。
【選択図】 図３

Description

本発明はテレビチューナ等に使用して好適な電子回路ユニットに関する。
従来の電子回路ユニットの図面を説明すると、図５は従来の電子回路ユニットを示す要部の斜視図である。
次に、従来の電子回路ユニットの構成と図５に基づいて説明すると、絶縁材からなる回路基板５１の一面には、半導体部品（図示せず）を搭載する搭載領域５１ａが設けられると共に、この搭載領域５１ａの外周部には、互いに間隔を置いた状態で、配線パターン５２が形成されている。
また、配線パターン５２は、半導体部品の端子（図示せず）が接続される接続部５２ａと、この接続部５２ａから延びる導電パターン５２ｂと、この導電パターン５２ｂに設けられ、抵抗やコンデンサ等のチップ型の電子部品（図示せず）が接続されるランド部５２ｃを有する。
合成樹脂からなる環状の堰部５３は、搭載領域５１ａを囲むように、回路基板５１上に形成され、半導体部品は、堰部５３内の搭載領域５１ａ上に載置されると共に、半導体部品の端子が接続部５２ａに半田付け等によって接続される。
そして、ここでは図示しないが、堰部５３と半導体部品の間には、合成樹脂の接着材が充填されて、半導体部品が回路基板５１に接着されて、半導体部品の剥がれの防止や、端子の封止が行われている。（例えば、特許文献１参照）
このような構成を有する従来の電子回路ユニットは、一般に、配線パターン５２が銀ペーストの印刷によって形成されると共に、電子回路ユニットは、近年、携帯用等への適用によって、小型化が要求されている。
小型化されると、特に、半導体部品を接続するための配線パターン５２は、極めて密集化され、配線パターン５２の隣り合う接続部５２ａ間は、５０〜６０ミクロンの間隔で形成され、また、この接続部５２ａに接続され、半導体部品の近傍に位置する導電パターン５２ｂ間は、１００ミクロン程度の間隔で形成され、更に、半導体部品の近傍から離れて位置する導電パターン５２ｂ間では、２００ミクロン未満の間隔で配設されたものが存在する。
その結果、電子回路ユニットの使用途上において、接続部５２ａ間、及び導電パターン５２ｂ間でマイグレーション（銀の移行）が生じて、配線パターン５２間がショートして、電気的な破壊を起こすという事態があった。
特開平５−３４３５６８号公報
従来の電子回路ユニットは、小型化されると、特に、半導体部品を接続するための銀材で形成された配線パターン５２は、極めて密集化されるため、使用途上においてマイグレーション（銀の移行）が生じ、配線パターン５２間がショートして、電気的な破壊を起こすというという問題がある。
また、銀材で形成された配線パターン５２の接続部５２ａ間、及び導電パターン５２ｂ間は、２００ミクロン未満の間隔で形成されているため、使用途上においてマイグレーション（銀の移行）が生じ、配線パターン５２間がショートして、電気的な破壊を起こすという問題がある。
そこで、本発明は配線パターン間のマイグレーションを防止し、配線パターン間のショートの無い電子回路ユニットを提供することを目的とする。
上記課題を解決するための第１の解決手段として、絶縁材からなる回路基板と、この回路基板の少なくとも一面に形成された配線パターンと、この配線パターンに接続される端子を有する半導体部品とを備え、前記配線パターンは、互いに間隔を置いて配設され、前記端子を接続するための金材からなる複数の接続部と、この接続部に接続されて延び、互いに間隔を置いて配設された銀材からなる複数の第１の導電パターンを有し、前記半導体部品の近傍に位置する前記第１の導電パターン上には、ガラス材からなる第１の被覆部が前記半導体部品の外周を囲むように形成された構成とした。
また、第２の解決手段として、前記配線パターンは、電子部品を接続するために、前記第１の導電パターンの少なくとも一部の端部に設けられたランド部を有し、前記接続部と前記ランド部との間において、隣り合う前記第１の導電パターン間が２００ミクロン未満の間隔を有した位置では、前記第１の導電パターンの幅を横切るように、ガラス材からなる第２の被覆部を設けた構成とした。
また、第３の解決手段として、前記第１の被覆部上には、前記半導体部品を囲むように、ガラス材からなる環状の堰部が設けられ、前記堰部と前記半導体部品との間には、合成樹脂からなる接着材が充填された構成とした。
また、第４の解決手段として、前記半導体部品から離れた位置には、前記第１の導電パターンと別個の銀材からなる複数の第２の導電パターンが形成され、隣り合う前記第２の導電パターン間が２００ミクロン未満の間隔を有した位置では、前記第２の導電パターンの幅を横切るように、ガラス材からなる第３の被覆部を設けた構成とした。
本発明の電子回路ユニットは、絶縁材からなる回路基板と、この回路基板の少なくとも一面に形成された配線パターンと、この配線パターンに接続される端子を有する半導体部品とを備え、配線パターンは、互いに間隔を置いて配設され、端子を接続するための金材からなる複数の接続部と、この接続部に接続されて延び、互いに間隔を置いて配設された銀材からなる複数の第１の導電パターンを有し、半導体部品の近傍に位置する第１の導電パターン上には、ガラス材からなる第１の被覆部が半導体部品の外周を囲むように形成された構成とした。
従って、半導体部品の近傍では配線パターンが密集状態となって、導電パターン間の間隔が狭くなっていることから、接続部が金材で形成されて、銀材からなる第１の導電パターンが第１の被覆部で覆われているため、マイグレーション（銀の移行）が防止され、従って、配線パターン間のショートが無くなり、電気的な破壊を起こすことが無い。
また、配線パターンは、電子部品を接続するために、第１の導電パターンの少なくとも一部の端部に設けられたランド部を有し、接続部とランド部との間において、隣り合う第１の導電パターン間が２００ミクロン未満の間隔を有した位置では、第１の導電パターンの幅を横切るように、ガラス材からなる第２の被覆部を設けたため、銀材の使用によって材料費を低減できると共に、第２の被覆部の形成によって、マイグレーション（銀の移行）が防止され、従って、配線パターン２間のショートの無いものが得られる。
また、第１の被覆部上には、半導体部品を囲むように、ガラス材からなる環状の堰部が設けられ、堰部と半導体部品との間には、合成樹脂からなる接着材が充填されたため、第１の被覆部と堰部を同時に形成できて、生産性が良く、また、接着材によって、半導体部品の取付が確実で、端子が封止されたものが得られる。
また、半導体部品から離れた位置には、第１の導電パターンと別個の銀材からなる複数の第２の導電パターンが形成され、隣り合う第２の導電パターン間が２００ミクロン未満の間隔を有した位置では、第２の導電パターンの幅を横切るように、ガラス材からなる第３の被覆部を設けたため、接続部を除く他の配線パターンが銀材で形成できて、材料費を低減できると共に、第３の被覆部の形成によって、マイグレーション（銀の移行）が防止され、従って、配線パターン２間のショートの無いものが得られる。
本発明の電子回路ユニットの図面を説明すると、図１は本発明の電子回路ユニットの第１実施例に係り、半導体部品の取付状態を示す要部の拡大断面図、図２は本発明の電子回路ユニットの第１実施例に係り、第１，第２の導電パターンにおけるガラス材の被覆状態を示す要部の拡大断面図、図３は本発明の電子回路ユニットの第１実施例に係り、回路基板の要部の拡大平面図、図４は本発明の電子回路ユニットの第２実施例に係り、半導体部品の取付状態を示す要部の拡大断面図である。
次に、本発明の電子回路ユニットの第１実施例の構成と図１〜図３に基づいて説明すると、セラミック等の絶縁材からなる回路基板１の一面には、後述する半導体部品１０を搭載する搭載領域１ａが設けられると共に、この搭載領域１ａの外周部には、互いに間隔を置いた状態で、配線パターン２が形成されている。
なお、この実施例では、配線パターン２が一面側に形成されたもので説明したが、配線パターン２が回路基板１の両面に形成されたものでも良い。
また、配線パターン２は、互いに間隔を置いて配設された金材からなる複数の接続部３と、この接続部３から延び、互いに間隔を置いて配設された銀材からなる複数の第１の導電パターン４を有する。
そして、接続部３は、金メッキ等によって形成されると共に、第１の導電パターン４は、銀ペーストの印刷等によって形成されている。
また、配線パターン２は、第１の導電パターン４の少なくとも一部の端部に設けられたランド部５と、第１の導電パターン４と別個に半導体部品１０から離れた位置に形成された銀材からなる第２の導電パターン６を有する。
このランド部５と第２の導電パターン６は、銀ペーストの印刷等によって形成されている。
そして、電子回路ユニットが小型化されると、特に、半導体部品１０を接続するための配線パターン２は、極めて密集化され、配線パターン２の隣り合う接続部３間は、５０〜６０ミクロンの間隔で形成され、また、この接続部３に接続され、半導体部品１０の近傍に位置する第１の導電パターン４間は、１００ミクロン程度の間隔で形成されている。
更に、配線パターン２は、第１の導電パターン４と別個に設けられた第２の導電パターン６間では、２００ミクロン未満の間隔で配設されたものが存在する。
そして、半導体部品１０の近傍に位置する第１の導電パターン４上には、ガラス材からなる第１の被覆部７が半導体部品１０を囲むように形成され、また、２００ミクロン未満の間隔で配設された第１の導電パターン４の位置には、第１の導電パターン４の幅を横切るように、ガラス材からなる第２の被覆部８が設けられると共に、２００ミクロン未満の間隔で配設された第２の導電パターン６の位置には、第２の導電パターン６の幅を横切るように、ガラス材からなる第３の被覆部９が設けられている。
即ち、銀材で形成された導電パターンにおいて、２００ミクロン未満の間隔で配設された箇所には、ガラス材からなる被覆部が設けられており、そして、第２，第３の被覆部８，９は、隣り合う導電パターンに跨るように形成しても良く、また、一方の導電パターンを覆うように形成しても良い。
ベアチップや半導体チップ部品等からなる半導体部品１０は、本体部１０ａと、この本体部１０ａから露出した端子１０ｂを有し、この半導体部品１０は、搭載領域１ａ上に載置されると共に、半導体部品１０の端子１０ｂが接続部３に半田付け等によって接続される。
そして、ランド部５には、抵抗やコンデンサ等のチップ型の電子部品（図示せず）が接続されて、所望の電気回路が形成された状態となって、電子回路ユニットが構成されている。
このような構成を有する本発明の電子回路ユニットが電子機器に組み込まれて使用された場合、半導体部品１０の近傍に位置する密集化され、露出した接続部３が金材で形成されると共に、半導体部品１０の近傍に位置する第１の導電パターン４が第１の被覆部７で覆われているため、マイグレーション（銀の移行）は無く、従って、配線パターン２間のショートが無くなる。
また、銀材で形成された第１，第２の導電パターン４，６で、２００ミクロン未満の間隔で配設された箇所には、ガラス材からなる第２，第３の被覆部８，９が設けられているため、マイグレーション（銀の移行）が防止され、従って、配線パターン２間のショートが無くなる。
なお、種々の実験をした結果、銀材で形成された導電パターン間が２００ミクロン以上の間隔で配設された箇所では、配線パターン間でショートするようなマイグレーションが生ぜず、また、合成樹脂の被覆部によって、２００ミクロン未満の間隔で配設された導電パターンを被覆した場合、マイグレーション（銀の移行）が生じて、配線パターン２間でショートすると共に、特に、１００ミクロン未満では、マイグレーション（銀の移行）が早期に発生することが判明した。
なお、回路基板１は、金属材からなる枠体内や筺体内に収納すると共に、金属材からなるカバーで覆うようにして、電子回路ユニットを構成しても良い。
また、図４は本発明の電子回路ユニットの第２実施例を示し、この第２実施例は、第１の被覆部７上において、半導体部品１０を囲むようにガラス材からなる堰部１１が設けられると共に、堰部１１と半導体部品１０との間には、合成樹脂からなる接着材１２が充填されて、半導体部品１０の剥がれの防止や、端子１０ｂの封止が行われている。
また、第１の被覆部７と堰部１１は、ガラス材を用いて、同一工程によって形成されるようになっている。
その他の構成は、前記第１実施例と同様であるので、同一部品に同一番号を付し、ここではその説明を省略する。
本発明の電子回路ユニットの第１実施例に係り、半導体部品の取付状態を示す要部の拡大断面図。 本発明の電子回路ユニットの第１実施例に係り、第１，第２の導電パターンにおけるガラス材の被覆状態を示す要部の拡大断面図。 本発明の電子回路ユニットの第１実施例に係り、回路基板の要部の拡大平面図。 本発明の電子回路ユニットの第２実施例に係り、半導体部品の取付状態を示す要部の拡大断面図。 従来の電子回路ユニットを示す要部の斜視図。
符号の説明
１：回路基板
１ａ：搭載領域
２：配線パターン
３：接続部
４：第１の導電パターン
５：ランド部
６：第２の導電パターン
７：第１の被覆部
８：第２の被覆部
９：第３の被覆部
１０：半導体部品
１０ａ：本体部
１０ｂ：端子
１１：堰部
１２：接着材

Claims (4)

  1. 絶縁材からなる回路基板と、この回路基板の少なくとも一面に形成された配線パターンと、この配線パターンに接続される端子を有する半導体部品とを備え、前記配線パターンは、互いに間隔を置いて配設され、前記端子を接続するための金材からなる複数の接続部と、この接続部に接続されて延び、互いに間隔を置いて配設された銀材からなる複数の第１の導電パターンを有し、前記半導体部品の近傍に位置する前記第１の導電パターン上には、ガラス材からなる第１の被覆部が前記半導体部品の外周を囲むように形成されたことを特徴とする電子回路ユニット。
  2. 前記配線パターンは、電子部品を接続するために、前記第１の導電パターンの少なくとも一部の端部に設けられたランド部を有し、前記接続部と前記ランド部との間において、隣り合う前記第１の導電パターン間が２００ミクロン未満の間隔を有した位置では、前記第１の導電パターンの幅を横切るように、ガラス材からなる第２の被覆部を設けたことを特徴とする請求項１記載の電子回路ユニット。
  3. 前記第１の被覆部上には、前記半導体部品を囲むように、ガラス材からなる環状の堰部が設けられ、前記堰部と前記半導体部品との間には、合成樹脂からなる接着材が充填されたことを特徴とする請求項１、又は２記載の電子回路ユニット。
  4. 前記半導体部品から離れた位置には、前記第１の導電パターンと別個の銀材からなる複数の第２の導電パターンが形成され、隣り合う前記第２の導電パターン間が２００ミクロン未満の間隔を有した位置では、前記第２の導電パターンの幅を横切るように、ガラス材からなる第３の被覆部を設けたことを特徴とする請求項１から３の何れかに記載の電子回路ユニット。
JP2003290957A 2003-08-08 2003-08-08 電子回路ユニット Withdrawn JP2005064159A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003290957A JP2005064159A (ja) 2003-08-08 2003-08-08 電子回路ユニット
CNA2004100562927A CN1582087A (zh) 2003-08-08 2004-08-06 电子电路单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003290957A JP2005064159A (ja) 2003-08-08 2003-08-08 電子回路ユニット

Publications (1)

Publication Number Publication Date
JP2005064159A true JP2005064159A (ja) 2005-03-10

Family

ID=34368797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003290957A Withdrawn JP2005064159A (ja) 2003-08-08 2003-08-08 電子回路ユニット

Country Status (2)

Country Link
JP (1) JP2005064159A (ja)
CN (1) CN1582087A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014037978A1 (ja) * 2012-09-06 2014-03-13 パナソニック株式会社 実装構造体および補強用樹脂材の供給方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014037978A1 (ja) * 2012-09-06 2014-03-13 パナソニック株式会社 実装構造体および補強用樹脂材の供給方法
TWI466608B (zh) * 2012-09-06 2014-12-21 Panasonic Corp And a method of supplying the resin and the reinforcing resin
JP5942308B2 (ja) * 2012-09-06 2016-06-29 パナソニックＩｐマネジメント株式会社 実装構造体および補強用樹脂材の供給方法
US9955604B2 (en) 2012-09-06 2018-04-24 Panasonic Intellectual Property Management Co., Ltd. Mounting structure and method for supplying reinforcing resin material

Also Published As

Publication number Publication date
CN1582087A (zh) 2005-02-16

Similar Documents

Publication Publication Date Title
US7180012B2 (en) Module part
JP2010067989A (ja) モジュール部品
US7473852B2 (en) Printed-circuit board and circuit unit incorporating the circuit board
CN105244327A (zh) 电子装置模块及其制造方法
JP6323622B2 (ja) 部品実装基板
JP2005064159A (ja) 電子回路ユニット
JP2005064160A (ja) 電子回路ユニット
JP2004056155A (ja) モジュール部品
JP2008166471A (ja) 配線用基板
JPH1197820A (ja) 電磁シールド用導体パターンが形成された回路基板
JP2587804B2 (ja) 半導体装置
JP2009123781A (ja) 回路モジュール
JP2007116039A (ja) 回路基板
JPS63283051A (ja) 混成集積回路装置用基板
JPS58105559A (ja) 回路板
CN115939076A (zh) 半导体结构及其形成方法
JP2004140111A (ja) 配線基板
JP2005072393A (ja) 配線基板
JP2009016599A (ja) 配線基板
JP2007067318A (ja) 半導体装置の実装構造、及び半導体装置の実装方法
JPH11289186A (ja) 半導体のノイズ低減装置及び半導体のノイズ低減方法
JP2003282767A (ja) 配線基板
JPH0427131A (ja) 電子部品搭載用基板
JP2003110215A (ja) 回路基板への電気部品の取付構造
JP2003209196A (ja) 電子デバイスを実装した基板及び、電子デバイスの基板実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060303

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061031