CN1582087A - 电子电路单元 - Google Patents

电子电路单元 Download PDF

Info

Publication number
CN1582087A
CN1582087A CNA2004100562927A CN200410056292A CN1582087A CN 1582087 A CN1582087 A CN 1582087A CN A2004100562927 A CNA2004100562927 A CN A2004100562927A CN 200410056292 A CN200410056292 A CN 200410056292A CN 1582087 A CN1582087 A CN 1582087A
Authority
CN
China
Prior art keywords
mentioned
conductive pattern
wiring
electronic circuit
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100562927A
Other languages
English (en)
Inventor
千寻和夫
久保田浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of CN1582087A publication Critical patent/CN1582087A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的目的在于提供一种电子电路单元，能防止布线图形之间的迁移，布线图形之间不短路。在本发明的电子电路单元中，搭载了半导体部件(10)的电路板(1)上所设置的布线图形(2)具有多个连接部(3)和多个第1导电图形(4)，多个连接部(3)互相设有间隔，用于连接上述端子(10b)，由金构成，多个第1导电图形(4)与该连接部(3)相连接地延伸，互相设有间隔，由银构成；在位于上述半导体部件10附近的上述第1导电图形(4)上，围着上述半导体部件(10)外周，形成了由玻璃材料构成的第1覆盖部(7)。所以，形成密集状态的第1导电图形(4)由第1覆盖部(7)进行覆盖，因此，能防止迁移(银的移动)，布线图形(2)之间不短路。

Description

电子电路单元
技术领域
本发明涉及适用于电视调谐器等的电子电路单元。
背景技术
首先说明已有的电子电路单元的附图。图5是表示已有的电子电路单元的主要部分的斜视图。
其次，根据图5说明已有的电子电路单元的构成。在由绝缘材料构成的电路板51的一个面上设置用于搭载半导体部件(未图示)的搭载区51a，而且在该搭载区51a的外周部上以互相设有间隔的状态来形成布线图形52。
并且，布线图形52具有：连接半导体部件的端子(未图示)的连接部52a、从该连接部52a延伸的导电图形52b、以及设置在该导电图形52b上且用于连接电阻和电容器等片状电子部件(未图示)的接点部(land部)52c。
由合成树脂构成的堰部53以围住搭载区51a的方式形成在电路板51上，半导体部件搭载在堰部53内的搭载区51a上，而且半导体部件的端子通过焊接等方法连接到连接部52a上。
并且，在此虽然没有图示，但堰部53和半导体部件之间，充填合成树脂的粘接材料，把半导体部件粘接到电路板51上，以防止半导体部件剥离，并对端子进行密封(例如参见专利文献1)。
具有这种构成的已有的电子电路单元，一般布线图形52用银浆印刷而形成，而且，电子电路单元近几年由于用于便携等而被要求小型化。
若要小型化，则尤其连接半导体部件用的布线图形52，非常密集，布线图形52的相邻的连接部52a之间，形成50～60μm的间隔，并且，与该连接部52a相连接、且位于半导体部件附近的导电图形52b之间形成约100μm的间隔，另外，离开半导体部件附近位置的导电图形52b之间，按照小于200μm的间隔进行布置。
其结果，在电子电路单元的使用过程中，连接部52a之间、以及导电图形52b之间，产生迁移(银的移动)，有布线图形52之间产生短路，发生电破坏的情形。
<专利文献1>(日本)特开平5-343568号公报
已有的电子电路单元，若要小型化，尤其利用用于连接半导体部件的银材而形成的布线图形52非常密集，所以有使用过程中，产生迁移(银的移动)，布线图形52之间短路，引起电破坏的问题。
并且，用银材形成的布线图形52的连接部52a之间、以及导电图形52b之间，形成小于200μm的间隔，所以有在使用过程中产生迁移(银的移动)，布线图形52之间短路，引起电破坏的问题。
发明内容
因此，本发明的目的在于提供一种电子电路单元，能防止布线图形之间的迁移，布线图形之间不会短路。
为了解决上述问题，第1解决方案是：电子电路单元具有：由绝缘材料构成的电路板、形成在该电路板的至少一个面上的布线图形、以及具有与该布线图形连接的端子的半导体部件，上述布线图形具有多个连接部、以及多个第1导电图形，上述多个连接部互相设有间隔，且用于连接上述端子，由金构成，上述多个第1导电图形与该连接部相连接并延伸，且互相设有间隔地配置，由银材构成；在位于上述半导体部件附近的上述第1导电图形上，围着上述半导体部件外周而形成了由玻璃材料构成的第1覆盖部。
并且，第2解决方案是：上述布线图形具有用于连接电子部件、设置在上述第1导电图形的至少一部分的端部上的接点部，在上述连接部和上述接点部之间，在相邻的上述第1导电图形之间有小于200μm的间隔的位置上，横切上述第1导电图形的宽度来设置由玻璃材料构成的第2覆盖部。
并且，第3解决方案是：在上述第1覆盖部上，围着上述半导体部件设置由玻璃材料构成的环状的堰部，在上述堰部和半导体部件之间充填由合成树脂构成的粘接材料。
再者，第4解决方案，在离开上述半导体部件的位置上，形成上述第1导电图形以外的由银材构成的多个第2导电图形，在相邻的上述第2导电图形之间具有小于200μm间隔的位置上，跨过上述第2导电图形的宽度，设置由玻璃材料构成的第3覆盖部。
发明的效果如下：
本发明的电子电路单元具有：由绝缘材料构成的电路板、形成在该电路板的至少一个面上的布线图形、以及具有与该布线图形连接的端子的半导体部件，上述布线图形具有多个连接部、以及多个第1导电图形，上述多个连接部互相设有间隔，且用于连接上述端子，由金材构成，上述多个第1导电图形与该连接部相连接并延伸，且互相设有间隔地配置，由银材构成；在位于上述半导体部件附近的上述第1导电图形上，围着上述半导体部件外周而形成了由玻璃材料构成的第1覆盖部。
所以，在半导体部件附近，布线图形处于密集状态，导电图形间的间隔变窄，因此，连接部用金材形成，由银材构成的第1导电图形用第1覆盖部进行覆盖，所以，能防止迁移(银的移动)，因此，布线图形之间不短路，不会引起电破坏。
并且，上述布线图形具有用于连接电子部件、设置在上述第1导电图形的至少一部分的端部上的接点部，在上述连接部和上述接点部之间，在相邻的上述第1导电图形之间有小于200μm的间隔的位置上，横切上述第1导电图形的宽度来设置由玻璃材料构成的第2覆盖部。所以，通过使用银材能降低材料费用，而且通过形成第2覆盖部能防止迁移(银的移动)，因此，布线图形2之间不短路。
并且，在上述第1覆盖部上，围着上述半导体部件设置由玻璃材料构成的环状的堰部，在上述堰部和半导体部件之间充填由合成树脂构成的粘接材料。所以，能同时形成第1覆盖部和堰部，工艺性良好，并且，用粘接材料能牢固地搭载半导体部件，能获得对端子密封的产品。
再者，在离开上述半导体部件的位置上，形成上述第1导电图形以外的由银材构成的多个第2导电图形，在相邻的上述第2导电图形之间具有小于200μm间隔的位置上，跨过上述第2导电图形的宽度设置由玻璃材料构成的第3覆盖部。所以，除连接部外的其他布线图形可以用银材来形成，能降低材料费用，而且因形成第3覆盖部而能防止迁移(银的移动)，故布线图形2之间不短路。
附图说明
图1是涉及本发明电子电路单元的第1实施例，表示半导体部件安装状态的主要部分的放大剖面图。
图2是涉及本发明电子电路单元的第1实施例，表示第1、第2导电图形的玻璃材料覆盖状态的主要部分的放大剖面图。
图3是涉及本发明电子电路单元的第1实施例，表示电路板的主要部分放大平面图。
图4是涉及本发明电子电路单元的第2实施例，表示半导体部件安装状态的主要部分放大剖面图。
图5表示已有的电子电路单元的主要部分的斜视图。
具体实施方式
以下说明本发明的电子电路单元的附图。图1涉及本发明电子电路单元的第1实施例，它是表示半导体部件安装状态的主要部分的放大剖面图；图2涉及本发明电子电路单元的第1实施例，它是第1、第2导电图形的玻璃材料的覆盖状态的主要部分的放大剖面图；图3涉及本发明电子电路单元的第1实施例，它是电路板的主要部分的放大平面图；图4涉及本发明的电子电路单元的第2实施例，它是表示半导体部件的安装状态的主要部分放大剖面图。
以下根据图1～图3，详细说明本发明的电子电路单元的第1实施例的结构，在由陶瓷等绝缘材料构成的电路板1的一个面上，设置搭载后述的半导体部件10的搭载区1a，而且，在该搭载区1a的外周部，以互相设有间隔的状态形成了布线图形2。
而且，在该实施例中，说明了在一个面侧形成布线图形2的情形，但布线图形2也可以形成在电路板1的两个面上。
并且，布线图形2具有多个连接部3和多个第1导电图形4；多个连接部3互相设有间隔布置，由金材(Au)构成；多个第1导电图形4从该连接部3延伸，互相设有间隔布置，由银材(Ag)构成。
并且，连接部3用镀金等方法来形成，而且第1导电图形4利用银浆(银膏)印刷等方法形成。
再者，布线图形2具有接点部5和第2导电图形6；接点部5设置在第1导电图形4的至少一部分的端部上；第1导电图形4之外，在离开半导体部件10的位置上另有由银材构成的第2导电图形6。
该接点部5和第2导电图形6利用银浆印刷等方法而形成。
并且，若使电子电路单元小型化，则尤其连接半导体部件10用的布线图形2非常密集，布线图形2的相邻的连接部3之间形成50～60μm的间隔，并且，与该连接部3相连接、位于半导体部件10附近的第1导电图形4之间形成100μm左右的间隔。
再者，布线图形2存在与第1导电图形4分离设置的第2导电图形6之间，布置成小于200μm的间隔的情形。
并且，在位于半导体部件10附近的第1导电图形4上，围着半导体部件10形成由玻璃材料构成的第1覆盖部7，并且，在按小于200μm的间隔布置的第1导电图形4的位置上，跨过第1导电图形4的宽度，设置由玻璃材料构成的第2覆盖部8，而且在按小于200μm的间隔布置的第2导电图形6的位置上，跨过第2导电图形6的宽度，设置了由玻璃材料构成的第3覆盖部9。
也就是说，在由银材形成的导电图形中，在按小于200μm的间隔布置的部位上，设置了由玻璃材料构成的覆盖部，并且，第2、第3覆盖部8、9也可以形成为跨过相邻的导电图形，再者，也可以形成对一方的导电图形进行覆盖的状态。
由裸芯片和半导体芯片部件等构成的半导体部件10具有主体部10a和从该主体部10a中露出的端子10b，该半导体部件10搭载在搭载区1a内，而且，利用焊接等方法把半导体部件10的端子10b连接到连接部3上。
并且，在接点部5上连接电阻和电容器等片状电子部件(未图示)，形成了所需的电路，以这种状态构成电子电路单元。
在具有这种结构的本发明的电子电路单元组装到电子设备中使用时，在半导体部件10附近的位置密集化且露出了的连接部3由金材构成，而且位于半导体部件10附近的第1导电图形4由第1覆盖部7覆盖，所以没有迁移(银的移动)，故布线图形2之间不短路。
并且，由银材形成的第1、第2导电图形4、6，在按小于200μm的间隔进行布置的部位上，设置由玻璃材料构成的第2、第3覆盖部8、9，所以能防止迁移(银的移动)，故布线图形2之间不短路。
而且，进行各种实验的结果表明：在由银材形成的导电图形间按200μm以上的间隔布置的部位上，不会出现使布线图形间短路的迁移，并且，在利用合成树脂的覆盖部来覆盖按小于200μm的间隔进行布置的导电图形时，产生迁移(银的移动)，布线图形2之间短路，而且，尤其在100μm以下时，早期就产生迁移(银的移动)。
而且，电路板1也可以收纳在由金属材料构成的框架内或框体内，而且用由金属材料构成的盖子进行遮盖，构成电子电路单元。
并且，图4表示本发明电子电路单元的第2实施例，该第2实施例在第1覆盖部7上围着半导体部件10设置由玻璃材料构成的堰部11，而且在堰部11和半导体部件10之间，充填由合成树脂构成的粘接材料12，以防止半导体部件10的剥离，或对端子10b进行密封。
再者，第1覆盖部7和堰部11用玻璃材料，按同一工序来形成。
其他结构与上述第1实施例相同，所以，对同一部件标注同一符号，在此其说明从略。

Claims (5)

1、一种电子电路单元，其特征在于，
具有：由绝缘材料构成的电路板、形成在该电路板的至少一个面上的布线图形、以及具有与该布线图形连接的端子的半导体部件；
上述布线图形具有多个连接部、以及多个第1导电图形，上述多个连接部互相设有间隔，且用于连接上述端子，由金构成，上述多个第1导电图形与该连接部相连接并延伸，且互相设有间隔地配置，由银构成；
在位于上述半导体部件附近的上述第1导电图形上，围着上述半导体部件的外周而形成了由玻璃材料构成的第1覆盖部。
2、如权利要求1所述的电子电路单元，其特征在于：上述布线图形具有用于连接电子部件、设置在上述第1导电图形的至少一部分的端部上的接点部，在上述连接部和上述接点部之间，在相邻的上述第1导电图形之间有小于200μm的间隔的位置上，横切上述第1导电图形的宽度来设置由玻璃材料构成的第2覆盖部。
3、如权利要求1或2所述的电子电路单元，其特征在于：在上述第1覆盖部上，围着上述半导体部件来设置由玻璃材料构成的环状的堰部，在上述堰部和半导体部件之间充填由合成树脂构成的粘接材料。
4、如权利要求1或2所述的电子电路单元，其特征在于：在离开上述半导体部件的位置上，形成上述第1导电图形之外的由银构成的多个第2导电图形，在相邻的上述第2导电图形之间具有小于200μm间隔的位置上，横跨上述第2导电图形的宽度，设置了由玻璃材料构成的第3覆盖部。
5、如权利要求3所述的电子电路单元，其特征在于：在离开上述半导体部件的位置上，形成上述第1导电图形之外的由银构成的多个第2导电图形，在相邻的上述第2导电图形之间具有小于200μm间隔的位置上，横跨上述第2导电图形的宽度，设置了由玻璃材料构成的第3覆盖部。
CNA2004100562927A 2003-08-08 2004-08-06 电子电路单元 Pending CN1582087A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003290957A JP2005064159A (ja) 2003-08-08 2003-08-08 電子回路ユニット
JP2003290957 2003-08-08

Publications (1)

Publication Number Publication Date
CN1582087A true CN1582087A (zh) 2005-02-16

Family

ID=34368797

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100562927A Pending CN1582087A (zh) 2003-08-08 2004-08-06 电子电路单元

Country Status (2)

Country Link
JP (1) JP2005064159A (zh)
CN (1) CN1582087A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104604343A (zh) * 2012-09-06 2015-05-06 松下知识产权经营株式会社 安装结构体及增强用树脂材料的供给方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104604343A (zh) * 2012-09-06 2015-05-06 松下知识产权经营株式会社 安装结构体及增强用树脂材料的供给方法
CN104604343B (zh) * 2012-09-06 2017-06-30 松下知识产权经营株式会社 安装结构体及增强用树脂材料的供给方法
US9955604B2 (en) 2012-09-06 2018-04-24 Panasonic Intellectual Property Management Co., Ltd. Mounting structure and method for supplying reinforcing resin material

Also Published As

Publication number Publication date
JP2005064159A (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
CN1160787C (zh) 用于电子部件的封装
CN1127764C (zh) 布线部件和备有该布线部件的引线框
CN1266920C (zh) 摄像机模块
CN1235275C (zh) 半导体模块及制造半导体模块的方法
AU714028B2 (en) Semiconductor device mounting method and multi-chip module produced by the same
CN1684575A (zh) 电容器内置基板
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
CN1381061A (zh) 电容器
CN1788531A (zh) 内部导体的连接结构及多层基板
CN1396657A (zh) 减小尺寸的堆叠式芯片大小的组件型半导体器件
CN1765162A (zh) 多层陶瓷基板
CN1910749A (zh) 具有单通孔锚定焊垫的多层陶瓷衬底及形成方法
CN1279821A (zh) 应力衰减型电子元器件、布线板及其安装体
CN1577839A (zh) 混合集成电路
CN1320648C (zh) 电子组件
CN1568543A (zh) 半导体元件
CN1622730A (zh) 发光模块
CN1133206C (zh) 集成电路芯片、集成电路结构体、液晶装置和电子装置
CN1582087A (zh) 电子电路单元
CN1521841A (zh) 半导体器件
CN1914727A (zh) 电子零部件及其制造方法
CN1929132A (zh) 电子装置
CN1242663C (zh) 呈电子宏元件形式的无线通信印刷电路板和相应的接口结构以及向母板转移的方法
CN1582086A (zh) 电子线路单元
CN101483970B (zh) 线路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication