JP2005057285A - ボールグリッドアレイパッケージ - Google Patents

ボールグリッドアレイパッケージ Download PDF

Info

Publication number
JP2005057285A
JP2005057285A JP2004223374A JP2004223374A JP2005057285A JP 2005057285 A JP2005057285 A JP 2005057285A JP 2004223374 A JP2004223374 A JP 2004223374A JP 2004223374 A JP2004223374 A JP 2004223374A JP 2005057285 A JP2005057285 A JP 2005057285A
Authority
JP
Japan
Prior art keywords
grid array
ball grid
conductive epoxy
conductor
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004223374A
Other languages
English (en)
Inventor
Terry R Bloom
テリー・アール・ブルーム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CTS Corp
Original Assignee
CTS Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CTS Corp filed Critical CTS Corp
Publication of JP2005057285A publication Critical patent/JP2005057285A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 上面及び下面を持つ基材を含むボールグリッドアレイパッケージを提供する。
【解決手段】 回路部品が下面に配置されている。回路部品は一対の端部を有する。一対の導体が前記下面に配置されている。導体は、回路部品の端部に接続される。導電性エポキシが導体の一部及び下面の一部を覆う。導電性エポキシは導体と電気的に接触している。ボールを導電性エポキシに連結する。導電性エポキシは、導体とボールとの間を電気的に接続する。ボールは、好ましくは銅製であり、後に耐蝕性コーティングが施される。ボールを無くし、導電性エポキシを使用して基材の通孔を充填した本発明のこの他の実施例が図示されている。
【選択図】 図２

Description

本発明は、全体として、電子部品用パッケージに関する。詳細には、本発明は電子部品の電気接続部を形成するためのボールグリッドアレイに関する。
多くの電子パッケージは、回路の一つのレベル又は層を別のレベル又は層に連結する通孔を使用する。通孔は、パッケージの異なる平面間を電気的に接続し、一方の側部を他方の側部に電気的に接続できるようにするため、導電性コンパウンドで充填された穴又は孔である。
通孔は、加工後、続いて行われる加工工程をうまく行うために非常に平らであることを必要とする。通孔の端部は、平らで、突起や窪みがない必要がある。通孔は、更に、通孔用の穴の側壁に付着し、加工後にここから引き離さないようにする必要がある。
従来技術の通孔には、加工中に過度に収縮することにより、通孔の端部に窪みを形成するという欠点があった。更に、従来技術の配合物は、通孔充填材料を通孔用の穴の側壁から引き離し、開回路を生じることがある。
ボールグリッドアレイパッケージは、従来技術でも周知である。代表的には、はんだボールを使用して基材とプリント回路基板との間を接続する。ボールグリッドアレイで使用する場合、ボールパッドを通孔の周囲に配置する必要がある。はんだボールを備えたボールパッドにはんだペーストを置き、オーブン内で再流動する。ボールパッドによりはんだをボールの周囲に拡げ、均等な接続部を形成する。ボールパッドは、更に、熱サイクル中にはんだ継ぎ目に作用する力を拡散し、パッケージの寿命に亘って信頼性のある接続部を形成する。
残念なことに、ボールパッドを使用することにより、有用な面積が損なわれ、単位面積当たりの接続部の数が少ない低密度パッケージが形成されてしまう。ボールパッドは、更に、製造中に組み立てを行うための追加のプロセス工程を必要とする。電子パッド用の穴を持つ基材を購入することは、穴がない基材よりも高価である。穴の費用をなくすことができる高密度ボールグリッドアレイパッケージを提供するのが望ましい。
従来技術の電子パッケージの別の問題点は、鉛を使用することである。鉛は、様々な電子部品間を相互接続するために最も一般的に使用されている。鉛は、人に対する周知の毒物であり、電子装置での使用を禁止する政府機関による幾つかの努力が提案されてきた。鉛を不要にする電子パッケージを提供するのが望ましい。
従来技術の電子パッケージの別の問題点は、これらのパッケージでは、銀イオン移動による短絡が生じ易いということである。銀イオン移動は、水分及び電位が存在する状態で銀のイオン移動が起こることである。銀は、樹枝状結晶を形成し、この結晶は別の導体まで延びて短絡を引き起こすまで成長できる。短絡が起こると、樹枝状結晶は、代表的には、抵抗加熱によって開放する。厚膜導体、導電性エポキシ、及び導電性接着剤等の銀配合物で銀イオン移動の問題が起こることが知られている。
従来技術の欠点を解決するボールグリッドアレイパッケージに対し、現在未解決の問題点が存在する。
本発明の特徴は、電子部品用ボールグリッドアレイパッケージを提供することである。
本発明の別の特徴は、上面及び下面を持つ基材を含むボールグリッドアレイを提供することである。回路部品が下面に配置されている。回路部品は一対の端部を有する。一対の導体が下面に配置されている。導体は、回路部品の端部に接続される。導電性エポキシが導体の一部及び下面の一部を覆う。導電性エポキシは導体と電気的に接触している。ボールを導電性エポキシに連結する。導電性エポキシは、導体とボールとの間を電気的に接続する。ボールは、好ましくは銅製であり、後に耐蝕性コーティングが施される。
本発明の別の実施例は、基材の通孔の充填に導電性エポキシを使用する。
本発明の更に別の実施例は、ボールをなくし、導電性エポキシを端子隆起部として使用する。
本願に添付した図面は等縮尺ではないということに注目されたい。本発明の説明には、例えば上下、左右といった説明的用語が含まれる。これらの用語は、本発明の部分の全体としての配向を提供しようとするものであって、本発明の範囲を限定しようとするものではない。
図１及び図２を参照すると、これらの図にはボールグリッドアレイパッケージ２０が示してある。ボールグリッドアレイパッケージ２０は、上面２３及び下面２４を持つ平らな基材２２を有する。この基材２２は、好ましくは、アルミナ等のセラミック材料で形成されている。プリント回路基板等の他の基材を使用してもよい。
導体即ち回路ライン２６が下面２４に配置されている。抵抗、コンデンサー、インダクター、集積回路、又は他の電子部品等の回路の構成部品２８が下面２４に配置された状態で示してある。この例については、回路部品２８は抵抗を仮定している。回路部品２８は、第１端２８Ａ及び２８Ｂを有する。導体及び抵抗は、従来の厚膜加工技術を使用して形成される。導体２６及び回路部品２８は僅かに重なっており、加工中に加熱により機械的及び電気的結合部を形成する。
カバーコート３２が、表面２４、部品２８、及び導体２６上に配置される。カバーコートには孔３４が設けられている。カバーコートにより、導体のはんだ付けをなくし、腐蝕や磨耗から保護する。
導電性エポキシ３６が孔３４に配置されており、導体２６の部分及び表面２４を覆う。導電性エポキシは銀及びポリマーの混合物であり、スクリーン印刷又は圧力充填される。好ましい導電性エポキシは還元性添加剤を含む。これらの添加剤は、酸素脱除剤又は腐蝕防止剤とも呼ばれる。好ましい導電性エポキシは、マサチューセッツ州ビレリカのエマーソン及びカミング社から第８１７５号の表示で商業的に入手できる。銅製のボール又は球３８が導電性エポキシ３６によって導体２６に機械的及び電気的に取り付けられている。銅製ボール３８は、ニュージャージー州セイアビルのボウ・エレクトロニック・ソルダー社から商業的に入手できる。銅製ボールを導電性エポキシ上に置き、次いで１時間に亘って硬化させる。銅製ボール３８は、代表的には、後に外部電気回路に、例えばプリント回路基板に取り付けられる。還元性添加剤は、ボール３８の表面上の銅酸化物をボール−導電性エポキシ界面のところで還元して銅に戻す。これにより、電気接続部の全体としての抵抗が、特に熱サイクル後に大幅に減少する。還元性添加剤により、接続部の電気抵抗の量を適切にできる。
導電性エポキシは二つの機能を果たさなければならない。第１には、導電性エポキシは、銅製ボールと結合してこれらのボールを熱イクスカーション（ｅｘｃｕｒｓｉｏｎ）中に固定的に保持するのに十分な機械的強度を備えていなければならない。第２に、導電性エポキシは、ボールの表面上の銅酸化物をボール−導電性エポキシ界面で銅に変換し、接触抵抗を減少する。
エポキシの硬化後、パッケージ２０を溶融状態の錫、銀、銅、及びアンチモンの合金（カスチン（Ｃａｓｔｉｎ）としても周知である）の浴に浸漬し、銅製ボール３８に薄い層をコーティングする。この合金は後に幾つかの機能を果たす。第１に、合金層により、貯蔵中のボールの酸化を防ぐ。第２に、溶融合金浴は、導電性エポキシから最の外側の銀の層を浸出し即ち除去し、銀イオン移動を阻止する。合金層は、導電性エポキシに付着したりこれを覆ったりしない。
別の態様では、エポキシの硬化後、パッケージ２０を錫で電気メッキしてもよい。錫層もまた、貯蔵中の酸化及び銀イオン移動を阻止する。
導電性エポキシ材料は、導電性であり、可撓性であり、そして小さな特徴を形成するために調合することができる。代表的には、導電性エポキシは、樹脂材料を硬化剤と組み合わせる二液系である。代表的には、樹脂及び硬化剤を予め混合した後、化学的硬化反応が起こらないように凝固温度以下に保持する。好ましい樹脂には、ビスフェノール−Ｆを基剤とした樹脂が含まれる。
硬化中の銅製ボールへの連結を改善するため、酸素脱除剤又は他の種類の脱酸素剤を加えてもよい。酸素脱除剤は、電気化学的腐蝕が起こらないようにする。酸素脱除剤は、硬化後に残滓を残してはならない。可能な酸素脱除剤には、アビエチン酸、アジピン酸、アスコルビン酸、アクリル酸、クエン酸、マレイン酸、ポリアクリル酸が含まれ、又は弗素、塩素、臭素、沃素、硫黄、ニトリル基、ヒドロキシ基、又はベンゾイル基等の電子を引き出す基を含む有機酸が含まれる。
腐蝕防止剤は、好ましい導電性エポキシにも含まれる。腐蝕防止剤は、キレート剤を使用することによって腐蝕が開始しないようにする。
導電性エポキシの導電性部分は、銀フレークで形成されている。銀フレークは、銀粒子をプレスで機械的に平らにし、フレークの割合が粒子の割合に対して高い粉体を製造することによって形成される。粒子を膨張空気流中に浮遊させ、これらの粒子を空気抵抗によって分類する。その場合、空気抵抗によって分類された粒子は、大きさによって分別され、フレークをこれよりも遙かに小さいコンパクトな粒子から分離する。銀フレークを、樹脂に、続いて行われる硬化中に導電性材料を形成するのに十分なだけ混入する。
銀フレークは、材料が高抵抗材料から非常に低抵抗の材料に切り換わるパーコレーション閾値が非常に低い。幅が厚さの三倍の銀フレークについての理論的パーコレーション閾値は、約１６容量％（約２５重量％）に過ぎない。更に好ましくは、導電性エポキシは、スクリーニング可能な限り多くの粒子を含む。銀フレークの重量％の好ましい範囲は、約６０重量％乃至９０重量％であり、更に好ましくは約７０重量％である。好ましくは、フレークの平均幅は、フレークの平均厚さの少なくとも二倍であり、更に好ましくは三倍である。
ボールグリッドアレイパッケージ２０は、以下のプロセス順序によって組み立てられる。即ち、導体２６を表面２４上にスクリーン印刷し、オーブン内で加熱する。回路部品２８を表面２４上にスクリーン印刷し、オーブン内で加熱する。カバーコート３２をスクリーン印刷し、硬化させる。次いで導電性エポキシ３６をマスクを通して導体２６上に孔３４を通してスクリーン印刷する。銅製ボール３８を導電性エポキシ上に置き、１時間に亘って１５０℃で硬化させる。次に、錫、銀、銅、及びアンチモンを含む溶融合金に銅製ボール３８を浸漬する。最後に、アッセンブリ２０を電気的に試験する。
ボールグリッドアレイパッケージ２０には多くの利点がある。これは導電性エポキシが非常に柔軟であり且つ可撓性であるためである。良好な熱サイクル寿命を維持しつつ従来技術のボールパッドをなくすことができ、更に稠密なパッケージが得られる。ボールグリッドアレイパッケージ２０により、孔のない基材を使用でき、これによって低価格のパッケージが得られる。ボールグリッドアレイパッケージ２０には鉛が含まれず、そのため、環境に優しい無鉛パッケージが得られる。
第１変形例
図３は、ボールグリッドアレイパッケージの変形例の側断面図を示す。ボールグリッドアレイパッケージ４０は、ボールグリッドアレイパッケージ２０と同様である。パッケージ２０の銅製ボール３８の代わりに、導電性エポキシで形成された隆起部４２を使用する。導電性エポキシを分配する工程及び銅製ボールを置く工程を含む上述の二工程プロセスを簡略化し、隆起部を形成するのに十分な導電性エポキシを分配するだけである。導電性エポキシ隆起部を使用する接続部の抵抗は、全体として、銅製ボール及びエポキシを組み合わせて使用する接続部よりも高い。隆起部４２を形成するのに使用される導電性エポキシは、これが置かれた後で硬化前にその形状を保持するのを補助するため、粘度が高い。
第２変形例
次に図４を参照すると、この図はボールグリッドアレイパッケージの別の変形例の側断面図を示す。ボールグリッドアレイパッケージ５０は、円筒形の穴即ち通孔５４のアレイが形成された基材５２を有する。これらの通孔は、基材５２を上面２３から下面２４まで貫通している。
導体即ち回路ライン２６が上面２３に配置されている。抵抗、コンデンサー、インダクター、集積回路、又は他の電子部品等の回路部品２８もまた、表面２３上に配置されている。この例について、回路部品２８を抵抗と仮定する。回路部品２８は第１端２８Ａ及び第２端２８Ｂを有する。導体及び抵抗は、従来の厚膜加工技術を使用して形成される。導体２６及び回路部品２８は僅かに重なっており、プロセス中に加熱により基材的及び電気的結合を形成する。導体２６は、穴５４内に僅かに延びている。
カバーコート３２が、表面２３、部品２８、及び導体２６上に配置される。カバーコートにより、導体のはんだ付けをなくし、腐蝕及び磨耗から保護するのを補助する。
穴即ち通孔５４は導電性エポキシ３６で充填されている。導電性エポキシは銀及びポリマーの混合物であり、スクリーン印刷又は通孔５４に圧力充填される。好ましい導電性エポキシは還元性添加剤を含む。導電性エポキシは、下面２４を僅かに越えて延びている。銅製ボール即ち球３８は導電性エポキシ３６に機械的に及び電気的に取り付けられる。銅製ボールを導電性エポキシ上に置いた後、１時間に亘って硬化させる。銅製ボール３８は、代表的には、後に、プリント回路基板上等の外部電気回路に取り付けられる。還元性添加剤は、ボール−導電性エポキシ界面のところで銅製ボール３８の表面上の銅酸化物を変換して銅に戻す。これにより電気接続部の全体としての抵抗を大幅に減少する。還元性添加剤により、接続部の電気抵抗を適切な量にできる。エポキシの硬化後、パッケージ５０をカスチン合金の溶融浴に浸漬し、ボール３８をコーティングする。この合金層は、貯蔵中の酸化を防止する。
図５を参照すると、この図にはボールグリッドアレイパッケージ５０の製造方法が示してある。導体２６を表面２３上にスクリーン印刷し、オーブン内で加熱する。導体２６は、上方から見た第２の図面に示すように、穴５４の内側を上側から僅かに覆う。所望であれば、回路部品及びカバーコートをこの時点でスクリーン印刷及び加熱によって加えることができる。上から見た第３の図面は、基材５２を引っ繰り返してプレート５８上に置いたことを示す。プレート５８は、導電性エポキシが表面２３に漏れないようにする。表面２４上にマスク５６を配置する。マスク５６には、基材５２の穴５４と整合した穴のアレイが設けられている。次いで、導電性エポキシ３６を穴５４に入れ、ここに導電性エポキシが流入し、導体２６と接触する。一番下の図に示すようにマスク５６を除去し、銅製ボール３８を導電性エポキシの上に置き、硬化させる。次に、プレート５８を除去する。次に銅製ボール３８をカスチン合金に浸漬する。最後に、アッセンブリ５０を電気的に試験する。
第３変形例
次に図６及び図７を参照すると、ボールグリッドアレイパッケージの別の実施例の側断面図が示してある。ボールグリッドアレイパッケージ６０は、円筒形の穴即ち通孔５４のアレイが形成された基材５２を有する。通孔は、基材５２を上面２３と下面２４との間で貫通している。
導体即ち回路ライン２６を上面２３上に配置する。導体は、従来の厚膜加工技術を使用して形成される。導体２６は穴５４を取り囲み且つこれらの穴内に僅かに延びている。
穴即ち通孔５４を成形導電性エポキシ６２で充填する。この導電性エポキシは銀とポリマーの混合物であり、通孔５４内にスクリーン印刷又は圧力充填される。好ましい導電性エポキシは還元性添加剤を含む。好ましい導電性エポキシは、エマーソン及びカミング社から第８１７５号の表示で商業的に入手できる。この導電性エポキシを金型６４を使用して隆起部の形状に成形する。
図７を参照すると、この図には、ボールグリッドアレイパッケージ６０の製造方法が示してある。導体２６を表面２３上にスクリーン印刷し、オーブン内で加熱する。導体２６は、上方から見た第２の図面に示すように、穴５４の内側を僅かに覆う。所望であれば、回路部品及びカバーコートをこの時点でスクリーン印刷及び加熱によって加えることができる。上から見た第３の図面は、金型６４を表面２４に当てて置いたことを示す。金型６４は、基材５２の穴５４と整合したキャビティのアレイを有する。次いで、導電性エポキシ３６を表面２３から穴５４に入れ、ここに導電性エポキシが流入し、導体２６と接触する。所望であれば、穴５４を充填するために表面２３でマスクを使用できる。導電性エポキシの硬化後、一番下の図に示すように金型６４を除去し、成形した導電性エポキシ６２を残す。最後に、アッセンブリ６０を電気的に試験する。
第４変形例
次に図８を参照すると、ボールグリッドアレイパッケージの別の実施例の側断面図が示してある。一番下の図では、ボールグリッドアレイパッケージ８０は、円筒形の穴即ち通孔５４のアレイが形成された基材５２を有する。通孔は、基材５２を上面２３と下面２４との間で貫通している。
導体即ち回路ライン２６を上面２３上に配置する。導体は、従来の厚膜加工技術を使用して形成される。導体２６は穴５４を取り囲み且つこれらの穴内に僅かに延びている。
穴即ち通孔５４を成形導電性エポキシ８２で充填する。この導電性エポキシは銀とポリマーの混合物であり、通孔５４内にスクリーン印刷又は圧力充填される。好ましい導電性エポキシは還元性添加剤を含む。この導電性エポキシを金型８４を使用して隆起部の形状に成形する。
図８を参照すると、この図には、ボールグリッドアレイパッケージ８０の製造方法が示してある。導体２６を表面２３上にスクリーン印刷し、オーブン内で加熱する。導体２６は、上方から見た第２の図面に示すように、穴５４の内側を僅かに覆う。所望であれば、回路部品及びカバーコートをこの時点でスクリーン印刷及び加熱によって加えることができる。上から見た第３の図面は、金型８４を表面２４に当てて置き、プレート８６を表面２３に当てて置いたことを示す。金型８４は、基材５２の穴５４と整合したキャビティのアレイを有する。次いで、導電性エポキシ３６を金型８４に入れる。導電性エポキシは穴５４に流入し、導体２６と接触する。導電性エポキシの硬化後、一番下の図に示すように金型及びプレートを除去し、成形した導電性エポキシ８２を残す。最後に、アッセンブリ８０を電気的に試験する。
熱サイクル試験
幾つかの試験ビヒクルを製造し、熱サイクル性能について試験を行った。試験ビヒクルは、回路ラインによってデイジー状に連鎖した（ｄａｉｓｙ−ｃｈａｉｎｅｄ）即ち相互連結されたボールの３×１６のアレイを持つアルミナ基材を有する。ボールは、基材上の導体に取り付けられる。三つの異なるボール／接着剤組み合わせを試験した。
１．錫が１０％で９０％が鉛のはんだボールを錫が６３％で３７％が鉛の導体にはんだ付けした。
２．エマーソン及びカミング社から入手できるＣＥ３１０２還元性導電性接着剤を使用して銅製ボールを導体に取り付けた。
３．エマーソン及びカミング社から入手できる８１７５還元性導電性接着剤を使用して銅製ボールを導体に取り付けた。
試験ビヒクルを試験チャンバ環境中で−５５℃乃＋１２５℃でサイクルさせた。ボール−導体接続部の抵抗を計測し、接続部の６０％が故障するサイクルの数を記録した。結果を以下の表に示す。
試験ビヒクル ６０％故障サイクル数
１．はんだボール及びはんだ接続部 １５００
２．銅製ボール及びＣＥ３１０２接着剤 ８００
３．銅製ボール及び８１７５接着剤 ２７００
試験によれば、８１７５導電性接着剤が電気接続部の寿命を大幅に改善することが示された。８１７５導電性接着剤は、機械強度がＣＥ３１０２導電性接着剤よりも高い。
銀イオン移動試験
幾つかの試験ビヒクルを製造し、銀イオン移動性について試験を行った。試験ビヒクルは、ボールの３×１６のアレイを持つアルミナ基材を有する。中央ボール列及び外ボール列は別々の回路に接続される。ボールは、基材上の導体に取り付けられる。銅製ボールは、エマーソン及びカミング社から入手できる８１７５還元性導電性接着剤を使用して導体に取り付けられている。一つの部品群を対照標準として保持し、別の群を溶融はんだ合金に３０秒間に亘って浸漬する。溶融合金が銅製ボールをコーティングする。溶融合金は、銀を導電性接着剤の表面から浸出させるが、導電性接着剤に接着しない。
２５ｖのバイアス電圧を試験ビヒクルの中央列と外列との間に加える。接続部を経時的短絡について監視した。結果を以下の表に示す。
試験ビヒクル 故障に至る時間
１．はんだ合金に浸漬していない ２
２．はんだ合金に浸漬した １０００時間後に０
試験によれば、はんだ合金コーティングにより銀イオン移動が阻止されるということが示された。
本発明の変形例
抵抗の技術分野の当業者は、好ましい実施例を実施するための多くの様々な方法があるということを理解するであろう。例えば、基材２２をセラミックから形成することが想定されているが、ポリイミド又はＦＲ４等の他の適当な材料を使用できる。
本発明の別の変更は、他の種類のボール３８を使用することであり、例えば導体材料でコーティングしたプラスチックボールを使用できる。
本発明を、特に上掲の実施例を参照して説明したが、本発明の精神及び範囲から逸脱することなく、形態及び詳細に変更できるということは当業者には理解されよう。上述の実施例は、全ての点において、単なる例示であって限定ではない考えられるべきである。従って、本発明の範囲は、以上の説明ではなく添付の特許請求の範囲によって示される。特許請求の範囲の意味及び等価性の範囲内の全ての変更は、特許請求の範囲に含まれる。
ボールグリッドアレイパッケージの斜視図である。 図１の側断面図である。 ボールグリッドアレイパッケージの変形例の側断面図である。 ボールグリッドアレイパッケージの別の変形例の側断面図である。 図４のボールグリッドアレイパッケージの製造方法を示す図である。 ボールグリッドアレイパッケージの更に別の変形例の側断面図である。 図６のボールグリッドアレイパッケージの製造方法を示す図である。 図６のボールグリッドアレイパッケージの別の製造方法を示す図である。
符号の説明
２０ ボールグリッドアレイパッケージ
２２ 基材
２３ 上面
２４ 下面
２６ 導体
２８ 構成部品
３２ カバーコート
３４ 孔
３６ 導電性エポキシ
３８ 銅製ボール

Claims (34)

  1. ボールグリッドアレイにおいて、
    ａ）第１及び第２の表面、及びこれらの第１及び第２の表面の間を貫通した複数の通孔を持つ基材、
    ｂ）前記第１表面に配置された、前記通孔を少なくとも部分的に包囲する複数の導体、
    ｃ）前記通孔を充填し、前記導体と電気的に接触し、前記第２表面で前記通孔を少なくとも部分的に取り囲むように前記第２表面上に延びる導電性エポキシ、及び
    ｄ）前記第２表面に配置され、前記導電性エポキシに連結され、前記導電性エポキシが前記導体との間に電気的接続を提供する複数のボールを含む、ボールグリッドアレイ。
  2. 請求項１に記載のボールグリッドアレイにおいて、前記ボールははんだボールである、ボールグリッドアレイ。
  3. 請求項１に記載のボールグリッドアレイにおいて、前記ボールは銅製ボールである、ボールグリッドアレイ。
  4. 請求項１に記載のボールグリッドアレイにおいて、前記ボールは導体で覆われた非導電性ボールである、ボールグリッドアレイ。
  5. 請求項１に記載のボールグリッドアレイにおいて、カバーコートが前記第１表面を前記導体間で覆っている、ボールグリッドアレイ。
  6. 請求項１に記載のボールグリッドアレイにおいて、カバーコートが前記第２表面を前記ボール間で覆っている、ボールグリッドアレイ。
  7. 請求項１に記載のボールグリッドアレイにおいて、前記基材はセラミックである、ボールグリッドアレイ。
  8. 請求項１に記載のボールグリッドアレイにおいて、前記導電性エポキシは銀粒子及びポリマーの混合物である、ボールグリッドアレイ。
  9. 請求項１に記載のボールグリッドアレイにおいて、前記第１表面に抵抗器が配置され、この抵抗器は導体のうちの二つの導体の間に連結されている、ボールグリッドアレイ。
  10. 請求項１に記載のボールグリッドアレイにおいて、前記第２表面に抵抗器が配置され、この抵抗器は通孔のうちの二つの通孔の間に連結されている、ボールグリッドアレイ。
  11. ボールグリッドアレイにおいて、
    ａ）第１及び第２の表面、及びこれらの第１及び第２の表面の間を貫通した複数の通孔を持つ基材、
    ｂ）前記第１表面に配置された、前記通孔を少なくとも部分的に包囲する複数の導体、
    ｃ）前記通孔を充填する、各通孔と関連した第１及び第２の部分を持つ導電性エポキシ、
    ｄ）前記第１部分は前記導体と電気的に接触しており、
    ｅ）前記第２部分は、前記第２表面の上方に延びており、前記第２表面で前記通孔を取り囲み、前記第２部分は端子隆起部を形成し、前記導電性エポキシが前記端子隆起部と導体との間を電気的に接続する、ボールグリッドアレイ。
  12. 請求項１１に記載のボールグリッドアレイにおいて、カバーコートが前記第１表面を前記導体間で覆っている、ボールグリッドアレイ。
  13. 請求項１１に記載のボールグリッドアレイにおいて、カバーコートが前記第２表面を前記端子隆起部間で覆っている、ボールグリッドアレイ。
  14. 請求項１１に記載のボールグリッドアレイにおいて、前記基材はセラミックである、ボールグリッドアレイ。
  15. 請求項１１に記載のボールグリッドアレイにおいて、前記導電性エポキシは銀粒子及びポリマーの混合物である、ボールグリッドアレイ。
  16. 請求項１１に記載のボールグリッドアレイにおいて、前記第１表面に抵抗器が配置され、この抵抗器は導体のうちの二つの導体の間に連結されている、ボールグリッドアレイ。
  17. 請求項１１に記載のボールグリッドアレイにおいて、前記第２表面に抵抗器が配置され、この抵抗器は端子隆起部のうちの二つの端子隆起部の間に連結されている、ボールグリッドアレイ。
  18. ボールグリッドアレイの製造方法において、
    ａ）第１及び第２の表面及びこれらの第１及び第２の表面の間を貫通した複数の通孔を持つ基材を提供する工程、
    ｂ）複数の導体を前記第１表面に前記通孔を少なくとも部分的に取り囲むようにスクリーン印刷する工程、
    ｃ）導体を加熱する工程、
    ｄ）前記通孔に導電性エポキシを充填し、この導電性エポキシが前記導体と電気的に接触する工程、
    ｅ）ボールを前記第２表面上で前記導電性エポキシに配置する工程、及び
    ｆ）導電性エポキシを硬化させ、前記導体と前記ボールとの間を電気的に接続する工程を含む、方法。
  19. 請求項１８に記載の方法において、
    ａ）抵抗器を前記第１表面に前記導体のうちの二つの導体の間にスクリーン印刷する工程、及び
    ｂ）前記抵抗器を加熱する工程を更に含む、方法。
  20. 請求項１８に記載の方法において、
    ａ）抵抗器を前記第２表面に前記ボールのうちの二つのボールの間にスクリーン印刷する工程、及び
    ｂ）前記抵抗器を加熱する工程を更に含む、方法。
  21. 請求項２０に記載の方法において、
    ａ）カバーコートを前記第２表面にスクリーン印刷する工程を更に含む、方法。
  22. ボールグリッドアレイの製造方法において、
    ａ）第１及び第２の表面及びこれらの第１及び第２の表面の間を貫通した複数の通孔を持つ基材を提供する工程、
    ｂ）複数の導体を前記第１表面に前記通孔を少なくとも部分的に取り囲むようにスクリーン印刷する工程、
    ｃ）導体を加熱する工程、
    ｄ）キャビティを持つ金型を前記第２表面と隣接して配置する工程、
    ｅ）前記通孔及び前記キャビティを導電性エポキシで充填し、この導電性エポキシが前記導体と電気的に接触する工程、
    ｆ）導電性エポキシを硬化させる工程、及び
    ｇ）前記金型を取り外し、前記キャビティ内の前記導電性エポキシが端子隆起部を形成する工程を含む、方法。
  23. ボールグリッドアレイにおいて、
    ａ）第１及び第２の表面を持つ基材、
    ｂ）前記第２表面上に配置された、第１及び第２の端部を持つ回路部品、
    ｃ）前記第２表面上に配置された第１及び第２の導体であって、前記第１導体は前記第１端に接続されており、前記第２導体は前記第２端に接続されている、第１及び第２の導体、
    ｄ）前記第１及び第２の導体の少なくとも一部の夫々及び前記第２表面の一部を覆い、前記導体と電気的に接触した第１及び第２の導電性エポキシ、及び
    ｅ）前記第１及び第２の導電性エポキシに接続され、前記導電性エポキシが前記導体との間を電気的に接続する、第１及び第２のボールを含む、ボールグリッドアレイ。
  24. 請求項２３に記載のボールグリッドアレイにおいて、前記回路部品は抵抗器である、ボールグリッドアレイ。
  25. 請求項２３に記載のボールグリッドアレイにおいて、前記回路部品はコンデンサーである、ボールグリッドアレイ。
  26. 請求項２３に記載のボールグリッドアレイにおいて、前記ボールは銅製である、ボールグリッドアレイ。
  27. 請求項２６に記載のボールグリッドアレイにおいて、前記ボールは合金でコーティングされている、ボールグリッドアレイ。
  28. 請求項２３に記載のボールグリッドアレイにおいて、カバーコートが前記回路部品を覆っている、ボールグリッドアレイ。
  29. 請求項２３に記載のボールグリッドアレイにおいて、前記導電性エポキシは還元性導電性エポキシである、ボールグリッドアレイ。
  30. 請求項２３に記載のボールグリッドアレイにおいて、銀イオン移動が起こらない、ボールグリッドアレイ。
  31. ボールグリッドアレイにおいて、
    ａ）第１及び第２の表面を持つ基材、
    ｂ）前記第２表面上に配置された、第１及び第２の端部を持つ回路部品、
    ｃ）前記第２表面上に配置された第１及び第２の導体であって、前記第１導体は前記第１端に接続されており、前記第２導体は前記第２端に接続されている、第１及び第２の導体、及び
    ｄ）前記第１及び第２の導体の少なくとも一部の夫々及び前記第２表面の一部を覆い、前記導体と電気的に接触した、導電性エポキシから形成された第１及び第２の端子隆起部を含む、ボールグリッドアレイ。
  32. 請求項３１に記載のボールグリッドアレイにおいて、前記導電性エポキシは還元剤を含む、ボールグリッドアレイ。
  33. 請求項３１に記載のボールグリッドアレイにおいて、前記ボール間で銀の移動が起こらない、ボールグリッドアレイ。
  34. ボールグリッドアレイにおいて、
    ａ）第１及び第２の表面を持つ基材、
    ｂ）前記第２表面上に配置された導体、
    ｃ）前記導体の一部及び前記第２表面の一部を覆い、前記導体と電気的に接触した導電性エポキシ、及び
    ｄ）前記導電性エポキシに接続され、前記導電性エポキシにより前記導体との間が電気的に接触されるボール、
    ｅ）前記ボールを覆う、銀イオン移動が起こらないようにする合金層を含む、ボールグリッドアレイ。
JP2004223374A 2003-07-31 2004-07-30 ボールグリッドアレイパッケージ Withdrawn JP2005057285A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/631,569 US7180186B2 (en) 2003-07-31 2003-07-31 Ball grid array package

Publications (1)

Publication Number Publication Date
JP2005057285A true JP2005057285A (ja) 2005-03-03

Family

ID=33541523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004223374A Withdrawn JP2005057285A (ja) 2003-07-31 2004-07-30 ボールグリッドアレイパッケージ

Country Status (3)

Country Link
US (2) US7180186B2 (ja)
EP (1) EP1503414A3 (ja)
JP (1) JP2005057285A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196571A1 (ja) * 2019-03-28 2020-10-01 ローム株式会社 チップ抵抗器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006060978B4 (de) * 2006-12-20 2014-09-11 Ifm Electronic Gmbh SMD-Temperaturmesselement und Vorrichtung
US7868446B2 (en) * 2007-09-06 2011-01-11 Infineon Technologies Ag Semiconductor device and methods of manufacturing semiconductor devices
US20090250506A1 (en) * 2008-02-28 2009-10-08 General Dynamics Advanced Information Systems Apparatus and methods of attaching hybrid vlsi chips to printed wiring boards
CN101783342B (zh) * 2009-01-21 2012-05-23 华为技术有限公司 Bga集成电阻器及其制造方法和设备

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3280378A (en) * 1964-07-01 1966-10-18 Cts Corp Means for anchoring and connecting lead wires in an electrical component
US3346774A (en) * 1965-07-30 1967-10-10 Cts Corp Electrical component substrate with cavities for anchoring lead wires therein
US3492536A (en) * 1968-01-18 1970-01-27 Cts Corp Means for anchoring and connecting lead wires to an electrical component
FR2210881B1 (ja) 1972-12-14 1976-04-23 Honeywell Bull
US4225468A (en) * 1978-08-16 1980-09-30 E. I. Du Pont De Nemours And Company Temperature coefficient of resistance modifiers for thick film resistors
US4332341A (en) * 1979-12-26 1982-06-01 Bell Telephone Laboratories, Incorporated Fabrication of circuit packages using solid phase solder bonding
US4300115A (en) * 1980-06-02 1981-11-10 The United States Of America As Represented By The Secretary Of The Army Multilayer via resistors
US4658234A (en) * 1984-06-06 1987-04-14 Alps Electric Co., Ltd. Resistor network
US4626804A (en) * 1985-01-07 1986-12-02 Harris Corporation ECL terminator comprised of a plural resistor network
JPH0331046Y2 (ja) 1985-03-01 1991-07-01
US4712161A (en) * 1985-03-25 1987-12-08 Olin Corporation Hybrid and multi-layer circuitry
US4757610A (en) * 1986-02-21 1988-07-19 American Precision Industries, Inc. Surface mount network and method of making
US4945399A (en) * 1986-09-30 1990-07-31 International Business Machines Corporation Electronic package with integrated distributed decoupling capacitors
US4791473A (en) * 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
US4759491A (en) * 1987-05-18 1988-07-26 American Telephone And Telegraph Company Method and apparatus for applying bonding material to component leads
JPH01120039A (ja) * 1987-11-02 1989-05-12 Nippon Telegr & Teleph Corp <Ntt> Ｉｃチップ接続法
US5220199A (en) * 1988-09-13 1993-06-15 Hitachi, Ltd. Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate
US4933741A (en) * 1988-11-14 1990-06-12 Motorola, Inc. Multifunction ground plane
US5468681A (en) * 1989-08-28 1995-11-21 Lsi Logic Corporation Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias
US5142351A (en) * 1989-08-31 1992-08-25 Hewlett-Packard Company Via-less two-metal tape-automated bonding system
JPH03195049A (ja) * 1989-12-25 1991-08-26 Hitachi Ltd 半導体集積回路装置
US5272590A (en) * 1990-02-12 1993-12-21 Hernandez Jorge M Integrated circuit package having an internal cavity for incorporating decoupling capacitor
US4992628A (en) * 1990-05-07 1991-02-12 Kyocera America, Inc. Ceramic-glass integrated circuit package with ground plane
DE69117374T2 (de) * 1990-07-25 1996-08-01 Matsushita Electric Ind Co Ltd SiC-Dünnschichtthermistor und Verfahren und Herstellungsverfahren.
US5029325A (en) * 1990-08-31 1991-07-02 Motorola, Inc. TAB tape translator for use with semiconductor devices
DE4135007C2 (de) * 1990-10-25 1994-12-22 Cts Corp SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung
US5255839A (en) * 1992-01-02 1993-10-26 Motorola, Inc. Method for solder application and reflow
JP2864841B2 (ja) * 1992-02-04 1999-03-08 三菱電機株式会社 高周波高出力トランジスタ
JP2637662B2 (ja) * 1992-02-25 1997-08-06 ローム株式会社 チップ型複合電子部品の製造方法及びチップ型ネットワーク抵抗器の製造方法
US5800575A (en) 1992-04-06 1998-09-01 Zycon Corporation In situ method of forming a bypass capacitor element internally within a capacitive PCB
US5382827A (en) * 1992-08-07 1995-01-17 Fujitsu Limited Functional substrates for packaging semiconductor chips
JP3294331B2 (ja) * 1992-08-28 2002-06-24 ローム株式会社 チップ抵抗器及びその製造方法
US5539186A (en) * 1992-12-09 1996-07-23 International Business Machines Corporation Temperature controlled multi-layer module
US5352926A (en) 1993-01-04 1994-10-04 Motorola, Inc. Flip chip package and method of making
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5766670A (en) * 1993-11-17 1998-06-16 Ibm Via fill compositions for direct attach of devices and methods for applying same
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
US5439162A (en) * 1993-06-28 1995-08-08 Motorola, Inc. Direct chip attachment structure and method
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5467252A (en) * 1993-10-18 1995-11-14 Motorola, Inc. Method for plating using nested plating buses and semiconductor device having the same
US5424492A (en) * 1994-01-06 1995-06-13 Dell Usa, L.P. Optimal PCB routing methodology for high I/O density interconnect devices
US5491303A (en) * 1994-03-21 1996-02-13 Motorola, Inc. Surface mount interposer
US5400220A (en) * 1994-05-18 1995-03-21 Dell Usa, L.P. Mechanical printed circuit board and ball grid array interconnect apparatus
JPH07326544A (ja) * 1994-05-31 1995-12-12 Matsushita Electric Ind Co Ltd 多層回路基板で形成する可変キャパシタ
US6184475B1 (en) * 1994-09-29 2001-02-06 Fujitsu Limited Lead-free solder composition with Bi, In and Sn
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
US5530288A (en) * 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US5608261A (en) * 1994-12-28 1997-03-04 Intel Corporation High performance and high capacitance package with improved thermal dissipation
JP3062413B2 (ja) 1995-02-16 2000-07-10 松下電器産業株式会社 半導体装置及びその製造方法
US5557502A (en) 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
US5635767A (en) * 1995-06-02 1997-06-03 Motorola, Inc. Semiconductor device having built-in high frequency bypass capacitor
US5559363A (en) * 1995-06-06 1996-09-24 Martin Marietta Corporation Off-chip impedance matching utilizing a dielectric element and high density interconnect technology
US5661450A (en) * 1995-11-21 1997-08-26 Sun Microsystems, Inc. Low inductance termination resistor arrays
WO1997030461A1 (en) 1996-02-15 1997-08-21 Bourns, Inc. Resistor network in ball grid array package
US5760662A (en) * 1996-02-28 1998-06-02 California Micro Devices Corporation Methods and apparatus for improving frequency response of integrated RC filters with additional ground pins
US5726485A (en) 1996-03-13 1998-03-10 Micron Technology, Inc. Capacitor for a semiconductor device
US6100596A (en) * 1996-03-19 2000-08-08 Methode Electronics, Inc. Connectorized substrate and method of connectorizing a substrate
US5745334A (en) * 1996-03-25 1998-04-28 International Business Machines Corporation Capacitor formed within printed circuit board
US5729438A (en) * 1996-06-07 1998-03-17 Motorola, Inc. Discrete component pad array carrier
US5796587A (en) * 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
JPH118452A (ja) * 1997-06-13 1999-01-12 Iwaki Electron Corp Ltd 回路基板の外部電極およびその製造方法
US5796038A (en) * 1997-06-16 1998-08-18 Vlsi Technology, Inc. Technique to produce cavity-up HBGA packages
US6159304A (en) * 1997-07-03 2000-12-12 Matsushita Electric Industrial Co., Ltd. Solder paste
EP0924755A3 (en) 1997-12-19 1999-12-29 CTS Corporation Method of fabricating a multilayer circuit board
US5923077A (en) * 1998-02-11 1999-07-13 Bourns, Inc. Passive component integrated circuit chip
US6337445B1 (en) * 1998-03-16 2002-01-08 Texas Instruments Incorporated Composite connection structure and method of manufacturing
US5903050A (en) * 1998-04-30 1999-05-11 Lsi Logic Corporation Semiconductor package having capacitive extension spokes and method for making the same
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
US5977863A (en) * 1998-08-10 1999-11-02 Cts Corporation Low cross talk ball grid array resistor network
US6326677B1 (en) * 1998-09-04 2001-12-04 Cts Corporation Ball grid array resistor network
US6097277A (en) * 1998-11-05 2000-08-01 Cts Resistor network with solder sphere connector
US6005777A (en) * 1998-11-10 1999-12-21 Cts Corporation Ball grid array capacitor
TW409490B (en) * 1998-12-31 2000-10-21 World Wiser Electronics Inc The equipment for plug hole process and the method thereof
JP3056192B1 (ja) * 1999-01-18 2000-06-26 富山日本電気株式会社 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法
US6194979B1 (en) * 1999-03-18 2001-02-27 Cts Corporation Ball grid array R-C network with high density
US6310301B1 (en) * 1999-04-08 2001-10-30 Randy T. Heinrich Inter-substrate conductive mount for a circuit board, circuit board and power magnetic device employing the same
US6189203B1 (en) * 1999-04-08 2001-02-20 Lucent Technologies Inc. Method of manufacturing a surface mountable power supply module
US6440228B1 (en) * 2000-02-04 2002-08-27 Senju Metal Industry Co., Ltd. Lead-free zinc-containing solder paste
US6246312B1 (en) * 2000-07-20 2001-06-12 Cts Corporation Ball grid array resistor terminator network
US6897761B2 (en) * 2002-12-04 2005-05-24 Cts Corporation Ball grid array resistor network
US6933596B2 (en) * 2003-07-01 2005-08-23 Northrop Grumman Corporation Ultra wideband BGA

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196571A1 (ja) * 2019-03-28 2020-10-01 ローム株式会社 チップ抵抗器

Also Published As

Publication number Publication date
US7180186B2 (en) 2007-02-20
EP1503414A3 (en) 2007-05-30
US20070164433A1 (en) 2007-07-19
EP1503414A2 (en) 2005-02-02
US20050024839A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
CN112201435B (zh) 线圈组件及制造线圈组件的方法
US5948533A (en) Vertically interconnected electronic assemblies and compositions useful therefor
US7674362B2 (en) Method for fabrication of a conductive bump structure of a circuit board
CN101299908B (zh) 用于制造具有嵌入式元件的印刷电路板的方法
US5912507A (en) Solderable pad with integral series termination resistor
US7183652B2 (en) Electronic component and electronic configuration
US6297564B1 (en) Electronic devices employing adhesive interconnections including plated particles
US6631540B2 (en) Method of forming a low inductance high capacitance capacitor
CN100397963C (zh) 电子电路装置及其制造方法
JP5220766B2 (ja) 実装基板
US20070018308A1 (en) Electronic component and electronic configuration
US6380060B1 (en) Off-center solder ball attach and methods therefor
CN108155167B (zh) 焊料颗粒
US20070164433A1 (en) Ball grid array package
KR100629663B1 (ko) 반도체 장치 및 그 제조 방법
KR100338167B1 (ko) 전기접촉자및그의제조방법
JPS6153852B2 (ja)
JP2011119655A (ja) 配線基板およびその製造方法
JP3744678B2 (ja) 配線基板の実装構造
WO2006082750A1 (ja) 電子部品のパッケージング構造、及びこの構造を有する電子部品パッケージの製造方法
KR100426391B1 (ko) 금속 범프의 제조 방법
KR100338945B1 (ko) 웨이퍼 스케일 패키지 및 그 제조방법
JP2004119441A (ja) 半田バンプ付き配線基板の製造方法
JPH0397212A (ja) チップ形固体電解コンデンサ
JPH0317237B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070627

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100310