JP2005057145A

JP2005057145A - 半導体集積回路、その検査装置、その検査方法

Info

Publication number: JP2005057145A
Application number: JP2003288309A
Authority: JP
Inventors: Takeshi Yamamoto; 武史山本; Takeo Suzuki; 健夫鈴木; Hitohiro Ueno; 仁裕上野
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-08-07
Filing date: 2003-08-07
Publication date: 2005-03-03

Abstract

【課題】メモリ部の検査としての第１ウェハー検査が行われ、次にロジック部の検査としての第２ウェハー検査が行われる半導体集積回路において、検査時間を短くするとともに、プローブ針の寿命を長くし、かつ第２ウェハー検査においてスキップするチップの情報を誤ることがないようにする。
【解決手段】スタートチップ１０１Ａを除く任意のチップが不良品チップ１０１ｂである場合に、第１ウェハー検査の後に行われる第２ウェハー検査の際に不良品チップ１０１ｂの前に検査される良品チップ１０１ａに、次のチップが不良であることを示すデータを持たせる。第２ウェハー検査の際に、スタートチップ１０１Ａを除く任意の不良品チップ１０１ｂの前の良品チップ１０１ａに持たせてあるデータを読み出し、不良品チップ１０１ｂを検査せずにスキップする。
【選択図】図２

Description

本発明は、半導体集積回路、その検査装置、その検査方法に関する。

近年、半導体集積回路の製品コストに占める検査コストの割合は大きくなっており、特にメモリ混載の半導体集積回路の場合、検査時間を短縮することは非常に重要である。ところが、メモリを搭載したロジック回路の検査は、メモリ部とロジック部にそれぞれ対応した専用のテスターで行うのが一般的であり、製造時の拡散工程を完了したウェハーは、まずメモリテスターにて全チップについてメモリ部の検査が行われ、次にロジックテスターにてロジック部の検査がウェハー上の全チップについて行われる。このため、メモリ部が不良であるチップについてもロジック部の検査が行われることになって、検査時間の無駄が生じ、最終的には製品コストの上昇を招くという課題を有していた。

この課題に対する従来の技術として、図１１にあるようにメモリ部としてのＤＲＡＭ１１０１とロジック部としてのロジック１１０２とを備えた半導体集積回路１１３０の内部に検査結果記録回路１１０４を設けて、ＤＲＡＭ１１０１を対象としたメモリ検査の結果を書き込み、ロジック１１０２の検査時に、各チップに関して記録されたメモリ検査の結果を読み取り、良品の場合のみロジック検査を実施するものがある（例えば特許文献１参照）。

しかし、この特許文献１に記載のものでは、ロジック検査においてメモリ検査の結果を知るために、メモリ検査での検査結果に関わらず、メモリ検査を実施した全てのチップに対して、ウェハープローバーに装着されたプローブカードのプローブ針を落としていくことが必要となる。このため検査時間が長くなるとともに、プローブ針の磨耗が進行してその寿命が短くなる。

また、他の従来の技術として、検査装置の一部であるウェハープローバーにおいて、検査するウェハーのロット単位でのメモリ検査結果をフロッピー（登録商標）ディスクに格納しておき、その後のロジック検査において、メモリ検査結果をフロッピー（登録商標）ディスクより読み出すことにより、メモリ検査の不良品チップをスキップし、良品と判定されたチップのみロジック検査を実施できるものがある（例えば非特許文献１参照）。

しかし、ウェハーとその検査結果を保有するフロッピー（登録商標）ディスクとを正しく連動させて使用する必要があり、万一、異なるウェハーのメモリ検査結果が格納されたフロッピー（登録商標）ディスクを使用してロジック検査を行った場合には、誤りに気付かずにロジック検査を実施してしまう恐れがある。
特開平１１−２１１７９４号公報東京エレクトロン社Ｐ−８ＧＭＳマップデータファイル仕様書３２９７−４１００４０−１１

本発明が解決しようとする課題は、メモリ部の検査としての第１ウェハー検査が行われ、次にロジック部の検査としての第２ウェハー検査が行われる半導体集積回路において、検査時間を短くするとともに、プローブ針の寿命を長くし、かつ第２ウェハー検査においてスキップするチップの情報を誤ることがないようにする点にある。

この課題を解決するため、本発明は、第１ウェハー検査（一般的にはメモリ検査）で不良となったチップに対して、第２ウェハー検査（一般的にはロジック検査）で、プローブ針を落とさずスキップして、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図るものである。

すなわち、請求項１に記載の本発明の半導体集積回路は、第１ウェハー検査の結果をデータとして記録する機能を有する半導体集積回路において、スタートチップを除く任意のチップが不良品チップである場合に、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせたものである。

請求項２に記載の本発明の半導体集積回路は、上記において、第１ウェハー検査の際と第２ウェハー検査の際とのいずれの際にも不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせたものである。

請求項３に記載の本発明の半導体集積回路は、上記において、第１ウェハー検査の際に不良品チップの後に検査されるとともに第２ウェハー検査の際に不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせたものである。

請求項４に記載の本発明の半導体集積回路は、上記において、第１ウェハー検査の結果をヒューズトリミングにより記録できる機能または不揮発性メモリにより記録できる機能を有するようにしたものである。

請求項５に記載の本発明の半導体集積回路は、第１ウェハー検査の結果をデータとして記録する機能を有する半導体集積回路において、前記第１ウェハー検査の後に行われる第２ウェハー検査において最初に検査されるチップが、第１ウェハー検査の結果を記録する専用のチップとして構成されているようにしたものである。

請求項６に記載の本発明の半導体集積回路は、第１ウェハー検査の結果をデータとして記録する機能を有する半導体集積回路において、前記第１ウェハー検査の結果を記録する専用のＴＡＧチップをウェハー内に設けたものである。

請求項７に記載の本発明の半導体集積回路の検査装置は、第１ウェハー検査の結果をデータとして記録する機能を有する半導体集積回路のための検査装置が、スタートチップを除く任意のチップが不良品チップである場合に、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせる手段と、前記第２ウェハー検査の際に、スタートチップを除く任意の不良品チップの前の良品チップに持たせてあるデータを読み出し、不良品チップを検査せずにスキップする手段とを有するようにしたものである。

請求項８に記載の本発明の半導体集積回路の検査装置は、上記において、第１ウェハー検査の際に不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせる手段と、複数のチップについて第２ウェハー検査を第１ウェハー検査と同じ順番で行う手段とを有するようにしたものである。

請求項９に記載の本発明の半導体集積回路の検査装置は、上記において、第１ウェハー検査の際に不良品チップの後に検査される良品チップに、前のチップが不良であることを示すデータを持たせる手段と、複数のチップについて第２ウェハー検査を第１ウェハー検査とは逆の順番で行う手段とを有するようにしたものである。

請求項１０に記載の本発明の半導体集積回路の検査装置は、上記において、半導体集積回路が、第１ウェハー検査の結果をヒューズトリミングにより記録できる機能または不揮発性メモリにより記録できる機能を有するようにしたものである。

請求項１１に記載の本発明の半導体集積回路の検査装置は、前記半導体集積回路が、第１ウェハー検査の結果を記録する専用のチップを有し、前記検査装置は、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記専用のチップを検査して、不良品チップを検査せずにスキップする手段を有するものである。

請求項１２に記載の本発明の半導体集積回路の検査装置は、前記半導体集積回路が、第１ウェハー検査の結果を記録する専用のＴＡＧチップをウェハー内に有し、前記検査装置は、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記専用のＴＡＧチップを検査して、不良品チップを検査せずにスキップする手段を有するものである。

請求項１３に記載の本発明の半導体集積回路の検査装置は、第１ウェハー検査の際に不良品チップにマークを付す手段と、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記マークが付された不良品チップを認識することにより、この不良品チップを検査せずにスキップする手段とを有するものである。

請求項１４に記載の本発明の半導体集積回路の検査方法は、第１ウェハー検査の結果をデータとして記録する機能を有する半導体集積回路のための検査方法において、スタートチップを除く任意のチップが不良品チップである場合に、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせ、前記第２ウェハー検査の際に、スタートチップを除く任意の不良品チップの前の良品チップに持たせてあるデータを読み出し、不良品チップを検査せずにスキップするものである。

請求項１５に記載の本発明の半導体集積回路の検査方法は、上記において、第１ウェハー検査の際に不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせ、複数のチップについて第２ウェハー検査を第１ウェハー検査と同じ順番で行うものである。

請求項１６に記載の本発明の半導体集積回路の検査方法は、上記において、第１ウェハー検査の際に不良品チップの後に検査される良品チップに、前のチップが不良であることを示すデータを持たせ、複数のチップについて第２ウェハー検査を第１ウェハー検査とは逆の順番で行うものである。

請求項１７に記載の本発明の半導体集積回路の検査方法は、上記において、半導体集積回路が、第１ウェハー検査の結果をヒューズトリミングにより記録できる機能または不揮発性メモリにより記録できる機能を有するものである。

請求項１８に記載の本発明の半導体集積回路の検査方法は、前記半導体集積回路が、第１ウェハー検査の結果を記録する専用のチップを有し、前記検査方法は、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記専用のチップを検査して、不良品チップを検査せずにスキップするものである。

請求項１９に記載の本発明の半導体集積回路の検査方法は、前記半導体集積回路が、第１ウェハー検査の結果を記録する専用のＴＡＧチップをウェハー内に有し、前記検査方法は、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記専用のＴＡＧチップを検査して、不良品チップを検査せずにスキップするものである。

請求項２０に記載の本発明の半導体集積回路の検査方法は、第１ウェハー検査の際に不良品チップにマークを付し、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記マークが付された不良品チップを認識することにより、この不良品チップを検査せずにスキップするものである。

請求項１に記載の本発明の半導体集積回路によれば、スタートチップを除く任意のチップが不良品チップである場合に、第１ウェハー検査の後に行われる第２ウェハー検査の際に前記不良品チップの前に検査される良品チップに次のチップが不良であることを示すデータを持たせたため、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップすることが可能であり、したがって、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップの情報を誤ることがないようにすることができる。

請求項２に記載の本発明の半導体集積回路によれば、第１ウェハー検査の際と第２ウェハー検査の際とのいずれの際にも不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせたため、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップすることが可能であり、したがって、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップの情報を誤ることがないようにすることができる。

請求項３に記載の本発明の半導体集積回路によれば、第１ウェハー検査の際に不良品チップの後に検査されるとともに第２ウェハー検査の際に不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせたため、第１ウェハー検査時に任意のチップにおいて不良が発生している場合に、次に検査される良品チップに対して前のチップが不良であることを示すデータを記録することができる。また、この半導体集積回路に対して、第２ウェハー検査時の第１ウェハー検査時と逆のチップの順番で検査を実施し、第１ウェハー検査では不良品チップの後ろにあった良品チップのデータを不良品チップよりも前に読み出して、不良品チップを検査せずスキップすることが可能であり、したがって、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップして、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップの情報を誤ることがないようにすることができる。

請求項４に記載の本発明の半導体集積回路によれば、第１ウェハー検査の結果をヒューズトリミングにより記録できる機能または不揮発性メモリにより記録できる機能を有するようにしたため、第１ウェハー検査の結果としての、チップが不良であることを示すデータを確実に持たせることができる。

請求項５に記載の本発明の半導体集積回路によれば、第１ウェハー検査の後に行われる第２ウェハー検査において最初に検査されるチップが、第１ウェハー検査の結果を記録する専用のチップとして構成されているようにしたため、第１ウェハー検査の結果としての、チップが不良であることを示すデータを、前記専用チップに確実に持たせることができ、このため、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップすることが可能であり、したがって、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップの情報を誤ることがないようにすることができる。

請求項６に記載の本発明の半導体集積回路によれば、前記第１ウェハー検査の結果を記録する専用のＴＡＧチップをウェハー内に設けたため、第１ウェハー検査の結果としての、チップが不良であることを示すデータを前記ＴＡＧチップに確実に持たせることができ、このため、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップすることが可能であり、したがって、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップの情報を誤ることがないようにすることができる。

請求項７に記載の本発明の半導体集積回路の検査装置によれば、スタートチップを除く任意のチップが不良品チップである場合に、第１ウェハー検査の後に行われる第２ウェハー検査の際に前記不良品チップの前に検査される良品チップに次のチップが不良であることを示すデータを持たせる手段と、前記第２ウェハー検査の際に、スタートチップを除く任意の不良品チップの前の良品チップに持たせてあるデータを読み出し、不良品チップを検査せずにスキップする手段とを有するようにしたため、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップすることが可能であり、したがって、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップの情報を誤ることがないようにすることができる。

請求項８に記載の本発明の半導体集積回路の検査装置によれば、第１ウェハー検査の際に不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせる手段と、複数のチップについて第２ウェハー検査を第１ウェハー検査と同じ順番で行う手段とを有するようにしたため、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップすることが可能であり、したがって、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップの情報を誤ることがないようにすることができる。

請求項９に記載の本発明の半導体集積回路の検査装置によれば、第１ウェハー検査の際に不良品チップの後に検査される良品チップに、前のチップが不良であることを示すデータを持たせる手段と、複数のチップについて第２ウェハー検査を第１ウェハー検査とは逆の順番で行う手段とを有するようにしたため、第２ウェハー検査時において第１ウェハー検査時と逆の順番で複数のチップの検査を実施し、第１ウェハー検査では不良品チップの後ろにあった良品チップのデータをまず読み出し、次の不良品チップを検査せずスキップすることができることにより、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップして、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップの情報を誤ることがないようにすることができる。

請求項１０に記載の本発明の半導体集積回路の検査装置によれば、半導体集積回路が、第１ウェハー検査の結果をヒューズトリミングにより記録できる機能または不揮発性メモリにより記録できる機能を有するようにしたため、第１ウェハー検査の結果としての、チップが不良であることを示すデータを確実に持たせることができる。

請求項１１に記載の本発明の半導体集積回路の検査装置によれば、半導体集積回路が第１ウェハー検査の結果を記録する専用のチップを有し、前記検査装置は、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記専用のチップを検査して、不良品チップを検査せずにスキップする手段を有するようにしたため、第１ウェハー検査の結果としての、チップが不良であることを示すデータを、前記専用チップに確実に持たせることができ、このため、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップすることが可能であり、したがって、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップの情報を誤ることがないようにすることができる。

請求項１２に記載の本発明の半導体集積回路の検査装置によれば、半導体集積回路が、第１ウェハー検査の結果を記録する専用のＴＡＧチップをウェハー内に有し、前記検査装置は、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記専用のＴＡＧチップを検査して、不良品チップを検査せずにスキップする手段を有するため、第１ウェハー検査の結果としての、チップが不良であることを示すデータを、前記ＴＡＧチップに確実に持たせることができ、このため、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップすることが可能であり、したがって、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップの情報を誤ることがないようにすることができる。

請求項１３に記載の本発明の半導体集積回路の検査装置によれば、第１ウェハー検査の際に不良品チップにマークを付す手段と、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記マークが付された不良品チップを認識することにより、この不良品チップを検査せずにスキップする手段とを有するようにしたため、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップして、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップの情報を誤ることがないようにすることができる。

請求項１４に記載の本発明の半導体集積回路の検査方法によれば、スタートチップを除く任意のチップが不良品チップである場合に、第１ウェハー検査の後に行われる第２ウェハー検査の際に前記不良品チップの前に検査される良品チップに次のチップが不良であることを示すデータを持たせ、前記第２ウェハー検査の際に、スタートチップを除く任意の不良品チップの前の良品チップに持たせてあるデータを読み出し、不良品チップを検査せずにスキップするため、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップすることが可能であり、したがって、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップの情報を誤ることがないようにすることができる。

請求項１５に記載の本発明の半導体集積回路の検査方法によれば、第１ウェハー検査の際に不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせ、複数のチップについて第２ウェハー検査を第１ウェハー検査と同じ順番で行うため、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップすることが可能であり、したがって、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップの情報を誤ることがないようにすることができる。

請求項１６に記載の本発明の半導体集積回路の検査方法によれば、第１ウェハー検査の際に不良品チップの後に検査される良品チップに、前のチップが不良であることを示すデータを持たせ、複数のチップについて第２ウェハー検査を第１ウェハー検査とは逆の順番で行うため、第２ウェハー検査時において第１ウェハー検査時と逆の順番で複数のチップの検査を実施し、第１ウェハー検査では不良品チップの後ろにあった良品チップのデータをまず読み出し、次の不良品チップを検査せずスキップすることができることにより、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップして、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップ情報を誤ることがないようにすることができる。

請求項１７に記載の本発明の半導体集積回路の検査方法によれば、半導体集積回路が、第１ウェハー検査の結果をヒューズトリミングにより記録できる機能または不揮発性メモリにより記録できる機能を有するため、第１ウェハー検査の結果としての、チップが不良であることを示すデータを確実に持たせることができる。

請求項１８に記載の本発明の半導体集積回路の検査方法によれば、半導体集積回路が、第１ウェハー検査の結果を記録する専用のチップを有し、前記検査方法は、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記専用のチップを検査して、不良品チップを検査せずにスキップするため、第１ウェハー検査の結果としての、チップが不良であることを示すデータを、前記専用チップに確実に持たせることができ、このため、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップすることが可能であり、したがって、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップの情報を誤ることがないようにすることができる。

請求項１９に記載の本発明の半導体集積回路の検査方法によれば、半導体集積回路が、第１ウェハー検査の結果を記録する専用のＴＡＧチップをウェハー内に有し、前記検査方法は、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記専用のＴＡＧチップを検査して、不良品チップを検査せずにスキップするため、第１ウェハー検査の結果としての、チップが不良であることを示すデータを、前記ＴＡＧチップに確実に持たせることができ、このため、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップすることが可能であり、したがって、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップの情報を誤ることがないようにすることができる。

請求項２０に記載の本発明の半導体集積回路の検査方法によれば、第１ウェハー検査の際に不良品チップにマークを付し、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記マークが付された不良品チップを認識することにより、この不良品チップを検査せずにスキップするため、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップして、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第２ウェハー検査において、スキップするチップの情報を誤ることがないようにすることができる。

（実施の形態１）
図１および図２は、本発明の実施の形態１の半導体集積回路およびその検査装置の構成を示す概要図である。図１において、半導体ウェハー１００は、多数の半導体チップ１０１を有する。それぞれの半導体チップ１０１は、図１１に示した半導体集積回路１１３０と同様に、メモリ部とロジック部と検査結果記録回路と（それぞれ図示省略）を備える。検査結果記録回路は、たとえばヒューズ素子にて構成されて、トリミング処理を行うことができるようにされている。図示のように、半導体チップ１０１は、メモリ部の検査である第１ウェハー検査に合格した良品チップ１０１ａと、この第１ウェハー検査で不合格となった不良品チップ１０１ｂとからなる。図１における１０５はメモリ部の検査である第１ウェハー検査の流れを表し、半導体ウェハー１００における多数の半導体チップ１０１についてスタートチップ１０１Ａからエンドチップ１０１Ｚに向けての検査の順番を矢印で示している。
図１および図２において、１１２は半導体ウェハー１００を検査するための検査装置で、検査のために用いられるプローブカード１１１を含む。１１３は、検査装置１１２で生成した検査結果データである。

図２において、半導体ウェハー１００は、第１ウェハー検査の結果より、トリミングデータを持つタイプのチップ（第１ウェハー検査での良品）１０１ａと、トリミングデータを持たないタイプのチップ（第１ウェハー検査での不良品）１０１ｂとからなる。また検査装置１１２は、半導体集積回路が持つトリミングデータの値に応じて、プローブカード１１１の動きを制御できる構成となっている。２０５は、ロジック部の検査である第２ウェハー検査の流れを示す。

このように構成された本実施の形態１の半導体集積回路および検査装置の動作について説明する。メモリ部の検査である第１ウェハー検査において、図１に示すように半導体ウェハー１００のスタートチップ１０１Ａから検査を開始し、第１ウェハー検査の流れ１０５（プローブカードの動き）に従って、全てのチップ１０１に対して検査を行い、エンドチップ１０１Ｚに到達すると、このウェハー１００に対する検査は終了する。検査装置１１２では、例えばメモリの冗長救済を実施するために検査終了時にヒューズトリミング用データを生成することが従来の技術で行えるため、本実施の形態１においても、その技術を用いて半導体ウェハー１００の検査結果データ（ヒューズトリミング用データ）１１３を検査装置１１２に生成する。

詳細には、トリミング装置によってこの検査結果データ１１３を処理し、半導体ウェハー１００のスタートチップ１０１Ａおよび任意の良品チップ１０１ａにおいて、次のチップが良品チップである場合に「０」のデータを、また次のチップが不良品チップでかつ、次々チップが良品チップである場合に「１」のデータを、またｎ個が連続して不良品チップの場合に「ｎ」のデータを持つように、トリミング処理を実施する。これにより、半導体ウェハー２００は図２に示すようになる。

これに続くロジック検査としての第２ウェハー検査において、図２に示す流れ２０５に表されるように、半導体ウェハー１００は再びスタートチップ１０１Ａから検査が開始される。このとき、上記のように半導体ウェハー１００のスタートチップ１０１Ａのトリミングデータは「０」となっているため、プローブカード１１１はスキップせずに２個目のチップ１０１に移動して検査を行う。ところが図示のように２個目のチップ１０１のトリミングデータは「１」となっているため、３個目のチップ１０１すなわち不良品チップ１０１ｂはスキップされ、４個目のチップ１０１が検査されることになる。以降、トリミングデータの値に応じて第１ウェハー検査での不良品チップ１０１ｂがスキップされ、無駄なプローブコンタクトを行うことなく、第２ウェハー検査を実施することが可能となる。

なお、本実施の形態１では、不良品チップ１０１ｂのスキップ数がｎ個のときにトリミングデータも「ｎ」としたが、スキップ数とトリミングデータは、同一の数値でなくても一対一に対応していればよい。また、本実施の形態１では、第１ウェハー検査と第２ウェハー検査との間での検査方法について説明したが、第ｍウェハー検査と第ｎウェハー検査（ｍ＜ｎ）との間について適用してもよい。

このように、本実施の形態１の半導体集積回路および検査装置および検査方法では、第１ウェハー検査において、任意のチップ１０１が不良品チップ１０１ｂである場合に、その前に検査されるチップ１０１に、次のチップ１０１が不良であることを示すデータを持たせ、また、第２ウェハー検査時に、半導体ウェハー１００のスタートチップ１０１Ａにあるデータおよび任意の不良品チップ１０１ｂの前の良品チップ１０１ａにあるデータを読み出し、不良品チップ１０１ｂを検査せずにスキップする機能を有することにより、第２ウェハー検査において、不良品チップ１０１ｂに対してプローブ針を落とさずスキップして、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。

（実施の形態２）
図３および図４は、本発明の実施の形態２の半導体集積回路およびその検査装置の構成を示す概要図である。図３において、半導体ウェハー１００は、図１および図２のものと同様に検査結果記録回路（図示省略）を有するが、検査結果記録回路が不揮発性メモリにて構成されている点が相違する。本実施の形態２において、その他の構成は、図１および図２に示したものと同じである。また、図４において、半導体ウェハー４００は、メモリ部の検査である第１ウェハー検査の結果より、データを持つタイプのチップ４０３と、データを持たないタイプのチップ４０４とからなるが、データの持たせ方が図２の場合と異なる。

すなわち、図３に示す第１ウェハー検査の流れ１０５にもとづいて検査した際に、不良品チップ１０１ｂの後の良品チップ１０１ａに、その前の１個または連続するｎ個（ｎは２以上）の不良品チップ１０１ｂの数に対応するデータを持たせてある。また、半導体ウェハー１００を検査するためのプローブカード１１１を含む検査装置１１２は、図４に示すように、図３の第１ウェハー検査の流れ１０５とは逆向きの検査の流れ４０５を実施できる構成となっている。この場合は、図３の流れ１０５と比べて、スタートチップ１０１Ａとエンドチップ１０１Ｚとの位置が逆転している。

このように構成された本実施の形態２の半導体集積回路および検査装置の動作について説明する。第１ウェハー検査において、図３に示す半導体ウェハー１００はスタートチップ１０１Ａから検査を開始し、第１ウェハー検査の流れ１０５に従って、全てのチップ１０１に対して検査を進めて行く。このとき、任意のチップが不良品チップ１０１ｂであった場合に、次のチップが良品チップ１０１ａであるときには「１」に対応するデータを、また不良品チップ１０１ｂの次チップも不良品チップ１０１ｂで、かつ次々チップが良品チップ１０１ａであるときには「２」に対応するデータを、またｎ個が連続して不良品チップ１０１ｂであるときには「ｎ」に対応するデータを、不良品チップ１０１ｂの次の良品チップ１０１ａが持つように、半導体集積回路が有した検査結果記録回路としての不揮発性メモリへの記録を行う。この記録を第１ウェハー検査と並行して実施することにより、半導体ウェハー１００は、図４に示す状態となる。

図４に示すロジック検査としての第２ウェハー検査において、半導体ウェハー１００は、図３に示す第１ウェハー検査ではエンドチップであったものをスタートップ１０１Ａとして逆方向に検査を開始することで、同様に検査することが可能となる。すなわち、逆方向に検査することで、不良品チップ１０１ｂを検査する前に不揮発性メモリに格納された値にもとづきその存在を確認することができるため、その値に応じて、第１ウェハー検査で検知された不良品チップ１０１ｂがスキップされ、無駄なプローブコンタクトを行うことなく、第２ウェハー検査を実施することが可能となる。

なお、本実施の形態２では、第２ウェハー検査は第１ウェハー検査の流れ１０５と逆向きの流れ４０５で実施するものとしたが、図示のようにウェハー１００において縦横にそれぞれ複数ずつ配置されたチップ１０１の各行ごとに横方向に検査を行い、かつ次の行はその行とは反対方向に検査を行う場合において、図５に示すようにチップ１０１の縦方向の並びが奇数個であるときには、ウェハー１００を１８０度回転させることにより、第１ウェハー検査の流れ１０５でしか検査する機能を持たない検査装置でも、同じ効果を得ることができる。

このように、本実施の形態２の半導体集積回路および検査装置および検査方法では、第１ウェハー検査において、任意のチップ１０１が不良品チップ１０１ｂである場合に、その後に検査される良品チップ１０１ａに、前のチップが不良であることを示すデータを持たせ、また、第２ウェハー検査時に、第１ウェハー検査の流れ１０５とは逆向きの流れ４０５によって第２ウェハー検査を実施できる機能と、不良品チップ１０１ｂの前の良品チップ１０１ａに記録されたデータを読み出して、不良品チップ１０１ｂを検査せずにスキップする機能とを有することにより、第２ウェハー検査において、不良品チップ１０１ｂに対してプローブ針を落とさずスキップして、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、本実施の形態２では、第１ウェハー検査時に検査と並行して、検査結果データを半導体集積回路が有する検査結果記録回路に自動的に記録するため、第２ウェハー検査において、スキップするチップ情報を人為的なミスにより誤ることなく、検査することが可能となる。

なお、上記した実施の形態１において、検査結果記録回路を不揮発性メモリにて構成することが可能であり、本実施の形態２において検査結果記録回路をヒューズ素子により構成してトリミング処理を行うようにすることも可能である。

（実施の形態３）
図６および図７は、本発明の実施の形態３の半導体集積回路およびその検査装置の構成を示す概要図である。これら図６および図７において、半導体ウェハー１００は、ウェハー検査結果を記録できる検査記録回路を有する１個のチップとしての半導体集積回路６０６と、それ以外の、製品となる多数の半導体集積回路であるチップ１０１とを有する。これら２種類のチップは、プローブカード１１１を共用できるように、同一のパッド配置となっている。なお、半導体集積回路６０６が有する検査結果記録回路は不揮発性メモリからなる。製品となるチップ１０１には、良品チップ１０１ａと不良品チップ１０１ｂとが含まれる。検査装置１１２は、半導体集積回路６０６が持つ第１ウェハー検査結果データにもとづき、不良品チップであることが記録されているチップ１０１ｂについては、第２ウェハー検査をスキップするようにプローブカード１１１の動きを制御できる構成となっている。

このように構成された本実施の形態３の半導体集積回路およびその検査装置について、その動作を説明する。メモリ部の検査である第１ウェハー検査において、半導体ウェハー１００は、検査記録回路を有する半導体集積回路６０６を除いた、製品となる半導体集積回路としてのチップ１０１の全てについて検査を行い、その検査結果を一時的に検査装置１１２に記録していく。そして、全ての製品チップについての検査が完了し、その検査結果データを検査装置１１２に記録できた時点で、プローブカード１１１を検査結果記録回路を有する半導体集積回路６０６に移動して、図６に示すように、検査装置１１２が記録していた検査結果データを半導体集積回路６０６に記録する。

続いて第２ウェハー検査を実施することになるが、図７に示すように、まず、検査結果記録回路に第１ウェハー検査結果を記録した半導体集積回路６０６のデータを、検査装置１１２にて読み出して、プローブカード１１１の動きを制御するデータとする。なお、このデータのフォーマットとして、プローブカード１１１と半導体ウェハー１００との位置関係を示すＸ・Ｙ座標のデータと、良品・不良品を判定できるデータとが、配列形式７２０で定義されていれば、検査装置１１２は、良品チップを検査しかつ不良品チップをスキップすることが可能となる。したがって、半導体ウェハー１００に対して第２ウェハー検査が開始されると、第１ウェハー検査結果データにおける不良品チップに該当する座標のチップについては、第２ウェハー検査において検査をスキップするように、検査装置１１２がプローブカード１１１を制御する。この結果、第１ウェハー検査にて発見された不良品チップがスキップされ、無駄なプローブコンタクトを行うことなく第２ウェハー検査を実施することが可能となる。図７において、１０１ｂは不良品チップすなわちスキップすべきチップを表す。

このように、本実施の形態３の半導体集積回路および検査装置および検査方法では、ロジック部の検査である第２ウェハー検査において、最初のチップがデータを保持できる機能を有して第１ウェハー検査の結果を記録できる専用のチップとして用いられ、また、第２ウェハー検査において上記最初のチップから第１ウェハー検査結果を読み出し、第１ウェハー検査での良品チップのみ検査する機能を有することにより、第２ウェハー検査において、不良品チップはプローブ針を落とさずスキップすることができて、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第１ウェハー検査時に、半導体集積回路が有する検査結果記録回路に検査結果データを自動的に記録するため、第２ウェハー検査において、スキップするチップ情報を人為的なミスにより誤ることなく、検査することが可能となる。

（実施の形態４）
図８および図９は、本発明の実施の形態４の半導体集積回路およびその検査装置の構成を示す概要図である。図８において、半導体ウェハー１００は、ウェハー検査結果を記録できる検査記録回路を有する非接触ＴＡＧチップ８０７と、製品となる多数の半導体集積回路であるチップ１０１とを有する。非接触ＴＡＧチップ８０７が有する検査結果記録回路は不揮発性メモリからなり、また非接触ＴＡＧチップ８０７には、そのウェハー内に、通信のためのアンテナ８１３も形成されている。製品となるチップ１０１には、良品チップ１０１ａと不良品チップ１０１ｂとが含まれる。検査装置１１２は、非接触ＴＡＧチップ８０７と通信を行うための非接触通信インターフェイス部８０８を含む。

検査装置１１２は、非接触ＴＡＧチップ８０７が持つ第１ウェハー検査結果データにもとづき、不良品チップであることが記録されているチップ１０１ｂについては、検査をスキップするようにプローブカード１１１の動きを制御できる構成となっている。

このように構成された本実施の形態４の半導体集積回路および検査装置について、その動作を説明する。メモリ部の検査である第１ウェハー検査において、上述の実施の形態３と同じ検査を行い、第１ウェハー検査結果を、非接触ＴＡＧチップ８０７を介して、検査装置１１２に一時的に記録していく。そして、全ての製品チップ１０１について検査が完了し、ウェハー１００全体の検査結果データを検査装置１１２に記録できた時点で、図８に示すように、非接触通信インターフェイス部８０８を介して、検査装置８１２が記録していた検査結果データを非接触ＴＡＧチップ８０７に記録する。

続いて、第２ウェハー検査を実施することになるが、図９において、まず、検査結果記録回路に第１ウェハー検査結果を記録した非接触ＴＡＧチップ８０７のデータを、検査装置１１２が非接触通信インターフェイス部８０８を介して読み出し、プローブカード１１１の動きを制御するデータとする。９２０は、図７に示したものと同様の配列形式である。

そして、それ以降は、実施の形態３と同じく、半導体ウェハー１００に対して第２ウェハー検査が開始されると、第１ウェハー検査結果データにおける不良品チップに該当する座標のチップについては、第２ウェハー検査において検査をスキップするように、検査装置１１２がプローブカード１１１を制御する。この結果、第１ウェハー検査にて発見された不良品チップがスキップされ、無駄なプローブコンタクトを行うことなく第２ウェハー検査を実施することが可能となる。

このように、本実施の形態４における半導体集積回路および検査装置および検査方法では、メモリ部の検査である第１ウェハー検査の検査結果を記録する専用のチップとして非接触ＴＡＧチップ８０７をウェハー１００内に構成して、検査結果データを保有できる機能を有し、また、ロジック部の検査である第２ウェハー検査において、非接触ＴＡＧチップ８０７から第１ウェハー検査結果を読み出し、第１ウェハー検査での良品チップのみ検査する機能を有することにより、第２ウェハー検査において、不良品チップに対しプローブ針を落とさずスキップできて、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第１ウェハー検査時に、非接触ＴＡＧチップ８０７に検査結果データを自動的に記録するため、第２ウェハー検査において、スキップするチップ情報を人為的なミスにより誤ることなく、検査することが可能となる。

（実施の形態５）
図１０は、本発明の実施の形態５の半導体集積回路およびその検査装置の構成を示す概要図である。図１０に示す半導体ウェハー１００は、第１ウェハー検査を完了したウェハーであり、不良品チップ１０１ｂにはインクマーク１００４が打たれている。検査装置１１２は、半導体ウェハー１００を検査するためのプローブカード１１１と、インクマーク１００４の有無を識別できるセンサー１０１４とを含む。この検査装置１１２は、第１ウェハー検査結果データとして不良品チップ１０１ｂに打たれているインクマーク１００４をセンサー１０１４が認識した場合は、その不良品チップ１０１ｂの検査をスキップするようにプローブカード１１１の動きを制御できる構成となっている。

このように構成された本実施の形態５の半導体集積回路および検査装置について、その動作を説明する。メモリ部の検査である第１ウェハー検査において、全ての製品チップ１０１に対して検査が完了すると、不良品チップ１０１ｂを識別するために、不良品チップ１０１ｂに対して自動的にインクマーク１００４を打つ。

続いてロジック部の検査である第２ウェハー検査を実施することになるが、製品チップ１０１に対し検査が開始され、その検査を進めていくと、図１０に示すように第１ウェハー検査の不良品チップ１０１ｂにはインクマーク１００４が打たれているため、センサー１０１４により不良品チップであることを検知して、その結果を検査装置１１２に伝達する。それにもとづき、検査装置１１２は、不良品チップ１０１ｂの検査をスキップするようにプローブカード１１１を制御する。この結果、第１ウェハー検査にて発見された不良品チップ１０１ｂがスキップされ、無駄なプローブコンタクトを行うことなく第２ウェハー検査を実施することが可能となる。

このように、本実施の形態５における半導体集積回路および検査装置および検査方法では、第１ウェハー検査において不良品チップ１０１ｂにインクマーク１００４を打つとともに、第２ウェハー検査においてインクマーク１００４が打たれた不良品チップ１０１ｂを認識し、これを検査せずにスキップする機能を有することにより、第２ウェハー検査において不良品チップ１０１ｂに対しプローブ針を落とさずスキップできて、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができる。さらに、第１ウェハー検査時に不良品チップ１０１ｂに自動的にインクマークを打つことができるため、第２ウェハー検査において、スキップするチップ情報を人為的なミスにより誤ることなく検査することが可能となる。

本発明にかかる半導体集積回路、その検査装置、その検査方法は、第２ウェハー検査において、不良品チップに対してプローブ針を落とさずスキップして、検査時間の短縮およびウェハー検査枚数当たりのプローブ針の磨耗の軽減を図ることができ、さらに、第２ウェハー検査において、スキップするチップ情報を誤ることがないようにすることができるので、これら半導体集積回路、その検査装置、その検査方法等として有用である。

本発明の実施の形態１の半導体集積回路およびその検査装置であって、第１ウェハー検査を行っている様子を示す概要図図１の半導体集積回路およびその検査装置において第２ウェハー検査を行っている様子を示す概要図本発明の実施の形態２の半導体集積回路およびその検査装置であって、第１ウェハー検査を行っている様子を示す概要図図３の半導体集積回路およびその検査装置において第２ウェハー検査を行っている様子を示す概要図図３の半導体集積回路に別の第２ウェハー検査を行っている様子を示す概要図本発明の実施の形態３の半導体集積回路およびその検査装置であって、第１ウェハー検査を行っている様子を示す概要図図６の半導体集積回路およびその検査装置において第２ウェハー検査を行っている様子を示す概要図本発明の実施の形態４の半導体集積回路およびその検査装置であって、第１ウェハー検査を行っている様子を示す概要図図８の半導体集積回路およびその検査装置において第２ウェハー検査を行っている様子を示す概要図本発明の実施の形態５の半導体集積回路およびその検査装置であって、第２ウェハー検査を行っている様子を示す概要図従来の半導体集積回路の概要図

符号の説明

１００半導体ウェハー
１０１チップ
１０１ａ良品チップ
１０１ｂ不良品チップ
１０１Ａスタートチップ
１０１Ｚエンドチップ
１１１プローブカード
１１２検査装置
４０３データを持つタイプのチップ
８０７非接触ＴＡＧチップ
１００４インクマーク

Claims

第１ウェハー検査の結果をデータとして記録する機能を有する半導体集積回路であって、スタートチップを除く任意のチップが不良品チップである場合に、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせた半導体集積回路。
第１ウェハー検査の際と第２ウェハー検査の際とのいずれの際にも不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせた請求項１記載の半導体集積回路。
第１ウェハー検査の際に不良品チップの後に検査されるとともに第２ウェハー検査の際に不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせた請求項１記載の半導体集積回路。
第１ウェハー検査の結果をヒューズトリミングにより記録できる機能または不揮発性メモリにより記録できる機能を有する請求項１から３までのいずれか１項記載の半導体集積回路。
第１ウェハー検査の結果をデータとして記録する機能を有する半導体集積回路であって、前記第１ウェハー検査の後に行われる第２ウェハー検査において最初に検査されるチップが、第１ウェハー検査の結果を記録する専用のチップとして構成されている半導体集積回路。
第１ウェハー検査の結果をデータとして記録する機能を有する半導体集積回路であって、前記第１ウェハー検査の結果を記録する専用のＴＡＧチップをウェハー内に設けた半導体集積回路。
第１ウェハー検査の結果をデータとして記録する機能を有する半導体集積回路のための検査装置であって、
スタートチップを除く任意のチップが不良品チップである場合に、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせる手段と、
前記第２ウェハー検査の際に、スタートチップを除く任意の不良品チップの前の良品チップに持たせてあるデータを読み出し、不良品チップを検査せずにスキップする手段とを有する半導体集積回路の検査装置。
第１ウェハー検査の際に不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせる手段と、複数のチップについて第２ウェハー検査を第１ウェハー検査と同じ順番で行う手段とを有する請求項７記載の半導体集積回路の検査装置。
第１ウェハー検査の際に不良品チップの後に検査される良品チップに、前のチップが不良であることを示すデータを持たせる手段と、複数のチップについて第２ウェハー検査を第１ウェハー検査とは逆の順番で行う手段とを有する請求項７記載の半導体集積回路の検査装置。
半導体集積回路は第１ウェハー検査の結果をヒューズトリミングにより記録できる機能または不揮発性メモリにより記録できる機能を有する請求項７から９までのいずれか１項記載の半導体集積回路の検査装置。
半導体集積回路のための検査装置であって、前記半導体集積回路は、第１ウェハー検査の結果を記録する専用のチップを有し、前記検査装置は、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記専用のチップを検査して、不良品チップを検査せずにスキップする手段を有する半導体集積回路の検査装置。
半導体集積回路のための検査装置であって、前記半導体集積回路は、第１ウェハー検査の結果を記録する専用のＴＡＧチップをウェハー内に有し、前記検査装置は、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記専用のＴＡＧチップを検査して、不良品チップを検査せずにスキップする手段を有する半導体集積回路の検査装置。
半導体集積回路のための検査装置であって、第１ウェハー検査の際に不良品チップにマークを付す手段と、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記マークが付された不良品チップを認識することにより、この不良品チップを検査せずにスキップする手段とを有する半導体集積回路の検査装置。
第１ウェハー検査の結果をデータとして記録する機能を有する半導体集積回路のための検査方法であって、スタートチップを除く任意のチップが不良品チップである場合に、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせ、前記第２ウェハー検査の際に、スタートチップを除く任意の不良品チップの前の良品チップに持たせてあるデータを読み出し、不良品チップを検査せずにスキップする半導体集積回路の検査方法。
第１ウェハー検査の際に不良品チップの前に検査される良品チップに、次のチップが不良であることを示すデータを持たせ、複数のチップについて第２ウェハー検査を第１ウェハー検査と同じ順番で行う請求項１４記載の半導体集積回路の検査方法。
第１ウェハー検査の際に不良品チップの後に検査される良品チップに、前のチップが不良であることを示すデータを持たせ、複数のチップについて第２ウェハー検査を第１ウェハー検査とは逆の順番で行う請求項１４記載の半導体集積回路の検査方法。
半導体集積回路は第１ウェハー検査の結果をヒューズトリミングにより記録できる機能または不揮発性メモリにより記録できる機能を有する請求項１４から１６までのいずれか１項記載の半導体集積回路の検査方法。
半導体集積回路のための検査方法であって、前記半導体集積回路は、第１ウェハー検査の結果を記録する専用のチップを有し、前記検査方法は、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記専用のチップを検査して、不良品チップを検査せずにスキップする半導体集積回路の検査方法。
半導体集積回路のための検査方法であって、前記半導体集積回路は、第１ウェハー検査の結果を記録する専用のＴＡＧチップをウェハー内に有し、前記検査方法は、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記専用のＴＡＧチップを検査して、不良品チップを検査せずにスキップする半導体集積回路の検査方法。
半導体集積回路のための検査方法であって、第１ウェハー検査の際に不良品チップにマークを付し、前記第１ウェハー検査の後に行われる第２ウェハー検査の際に前記マークが付された不良品チップを認識することにより、この不良品チップを検査せずにスキップする半導体集積回路の検査方法。