JP2005045942A - Dc−dcコンバータ - Google Patents

Dc−dcコンバータ Download PDF

Info

Publication number
JP2005045942A
JP2005045942A JP2003278630A JP2003278630A JP2005045942A JP 2005045942 A JP2005045942 A JP 2005045942A JP 2003278630 A JP2003278630 A JP 2003278630A JP 2003278630 A JP2003278630 A JP 2003278630A JP 2005045942 A JP2005045942 A JP 2005045942A
Authority
JP
Japan
Prior art keywords
voltage
output
circuit
converter
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003278630A
Other languages
English (en)
Other versions
JP4370128B2 (ja
Inventor
Hiroki Akashi
裕樹 明石
Takuya Ishii
卓也 石井
Manabu Inoue
学 井上
Keiji Akamatsu
慶治 赤松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003278630A priority Critical patent/JP4370128B2/ja
Publication of JP2005045942A publication Critical patent/JP2005045942A/ja
Application granted granted Critical
Publication of JP4370128B2 publication Critical patent/JP4370128B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】 各種電子機器に用いられ、バッテリ等の直流電圧を入力して負荷に制御された直流電圧を供給し、過渡時における出力直流電圧のオーバーシュートやアンダーシュートが改善されたDC−DCコンバータを提供する。
【解決手段】 本発明のDC−DCコンバータは、入力直流電源から入力直流電圧を入力し、出力直流電圧Voを負荷へ供給するDC−DCコンバータであって、前記出力直流電圧を目標電圧Eoに近づけるように動作すると共に、前記出力直流電圧が前記目標電圧を含む所定の電圧範囲内(E1〜E2)にある場合には、前記出力直流電圧の時間変化率(dVo/dt)をゼロに近づけるように動作する。
【選択図】図1

Description

本発明は各種電子機器に用いられ、バッテリ等の直流電圧を入力されて負荷に制御された直流電圧を供給するDC−DCコンバータであって、特に所定の過渡応答特性を要求されるDC−DCコンバータに関する。
このような従来のDC−DCコンバータとして、出力電流の時間変化率を検出して制御回路へ帰還することにより、負荷急変への応答性を改善するものが知られている(例えば特許文献1及び特許文献2)。従来のDC−DCコンバータの回路構成を図8に示す。従来のDC−DCコンバータは、入力直流電源1から入力直流電圧Eiを入力され、スイッチ2とダイオード3とインダクタ4とコンデンサ5と電圧検出回路7と電流検出回路12とパルス幅制御回路13からなり、コンデンサ5から負荷6へ出力直流電圧Voを供給する。
スイッチ2はパルス幅制御回路13からの駆動パルスに従って、所定のスイッチング周波数でオンオフ動作する。スイッチ2の1スイッチング周期におけるオン時間の占める割合を時比率δ(0<δ<1)とすると、出力直流電圧Voは下記の式(1)で表される。尚、ダイオード3の順方向電圧降下等は無視し、各構成要素は理想的に動作するものとした。
Vo=δ・Ei (1)
このように、スイッチ2とダイオード3とインダクタ4とコンデンサ5は、降圧型のコンバータを構成し、時比率δを調整することによって出力直流電圧Voを制御することができる。出力直流電圧Voは、電圧検出回路7によって検出され、電圧検出回路7は出力直流電圧Voと目標電圧との誤差を増幅した誤差信号を出力する。この誤差信号を入力されたパルス幅制御回路13は、誤差をゼロに近づけるように、スイッチ2への駆動パルスのパルス幅を調整(制御)することによって、時比率δの値を制御する。これにより出力直流電圧Voは所望する電圧(目標電圧)となるように制御される。
さて負荷6が急激に増加もしくは減少すると、電圧検出回路7での位相補償等の応答遅れに起因するアンダーシュートもしくはオーバーシュートが出力直流電圧Voに発生する。電流検出回路12は、この負荷6の急変に伴う出力電流の時間変化率を検出し、パルス幅制御回路13へ信号を出力する。パルス幅制御回路13は、電流検出回路12からの信号により、出力電流が急増した場合にはいち早く時比率δを大きくする。このことにより、負荷6への供給電力を増やして出力直流電圧のアンダーシュートを抑制する。また、出力電流が急減した場合にはいち早く時比率δを小さくし、負荷6への供給電力を減らして出力直流電圧のオーバーシュートを抑制する。
特許文献1では、トランスを有する絶縁型のフォワードコンバータに上記の手段を適用し、パルス幅制御回路13において、電圧検出回路7からの誤差信号と電流検出回路12からの信号を比較検出する技術が開示されている。特許文献2では、カレントモードの降圧型DC−DCコンバータに上記の手段を適用し、パルス幅制御回路13においてインダクタ4の電流を検出し、電流検出回路12からの信号をインダクタ電流の検出信号に加算したものと、電圧検出回路7からの誤差信号と比較する技術が開示されている。
実開昭63−156585号公報 特開2002−281742号公報
従来のDC−DCコンバータの構成では、出力電流の時間変化率を検出する電流検出回路が必要である。このような電流検出回路は、負荷と直列に抵抗またはカレントトランスといった電流検出素子を挿入しなければならず、電流検出回路において電力損失が発生するという問題があった。
本発明は、DC−DCコンバータの出力電流を検出することなく、出力の立上りや負荷急変といった過渡時において、出力直流電圧のオーバーシュートやアンダーシュートを抑制できる、過渡応答性の優れたDC−DCコンバータの提供を目的とする。
上記課題を解決するため、本発明は下記の構成を有する。本発明の1つの観点によるDC−DCコンバータは、入力直流電源から入力直流電圧を入力し、出力直流電圧Voを負荷へ供給するDC−DCコンバータであって、前記出力直流電圧を目標電圧Eoに近づけるように動作すると共に、前記出力直流電圧が前記目標電圧を含む所定の電圧範囲内(E1〜E2)にある場合には、前記出力直流電圧の時間変化率(dVo/dt)をゼロに近づけるように動作する。
本発明の他の観点による上記のDC−DCコンバータは、前記出力直流電圧Voを時間微分する微分回路を有する。
本発明の別の観点による上記のDC−DCコンバータは、前記出力直流電圧Voと前記目標電圧Eoとの誤差を増幅して誤差信号を出力する電圧検出回路と、前記誤差信号に前記微分回路の出力信号を加算する演算回路と、を更に有する。
本発明の別の観点による上記のDC−DCコンバータは、所定のスイッチング周期でスイッチングするスイッチを有するスイッチング方式のDC−DCコンバータであって、前記スイッチの1スイッチング周期におけるオン時間の割合である時比率δ(0<δ<1)を前記演算回路の出力信号に基づいて制御することにより、前記出力直流電圧を前記目標電圧に近づける。
本発明の別の観点による上記のDC−DCコンバータは、可変インピーダンス手段を有するシリーズレギュレータ方式のDC−DCコンバータであって、前記演算回路の出力信号に基づいて前記可変インピーダンス手段のインピーダンスを制御することにより、前記出力直流電圧を前記目標電圧に近づける。
本発明の別の観点による上記のDC−DCコンバータは、入力直流電源から入力直流電圧を入力し、出力直流電圧Voを負荷へ供給すると共に、入力電流を検出してその最大値を最大閾値以下に制限することにより過電流保護を行うDC−DCコンバータであって、前記出力直流電圧Voを目標電圧Eoに近づけるように動作すると共に、前記出力直流電圧が前記目標電圧を含む所定の電圧範囲内(E1〜E2)にある場合には、前記出力直流電圧の時間変化率(dVo/dt)を用いて前記最大閾値を決定する。
本発明によれば、DC−DCコンバータの出力電流を検出することなく、出力の立上りや負荷急変といった過渡時において、出力直流電圧のオーバーシュートやアンダーシュートを抑制できる、過渡応答性の優れたDC−DCコンバータを実現出来るという有利な効果が得られる。出力直流電圧が所定の電圧範囲内にない場合は、オーバーシュートやアンダーシュートを抑制しないので、例えば起動時に、出力直流電圧を従来と同様に速やかに目標電圧近傍の電圧に到達させることができる。
本発明に係るDC−DCコンバータは、出力直流電圧Voが所定の範囲内(E1<Vo<E2)にある場合、出力直流電圧Voの時間変化率を微分信号Vdとしてパルス幅制御回路に出力し、誤差信号Veとのアナログ和に基づいて制御する。このことにより、過渡時に発生する出力直流電圧Voのアンダーシュートやオーバーシュートを抑制することができる。例えば、DC−DCコンバータが電圧モード制御方式のDC−DCコンバータである場合には、いち早く時比率δ(0<δ<1)を変化させる。DC−DCコンバータが電流モード制御方式のDC−DCコンバータである場合には、いち早くスイッチ電流のピーク値を変化させる。DC−DCコンバータがシリーズレギュレータである場合には、いち早く入出力間インピーダンスを変化させる。出力直流電圧Voが所定の範囲外(Vo<E1又はVo>E2)にある場合には、微分信号Vdをゼロにしておき目標電圧Eoまでの到達を阻害しないようにしておく。
本発明に係るDC−DCコンバータは、微分信号Vdを用いて過電流保護回路の動作設定を変化させることにより、オーバーシュートを抑制することができる。出力直流電圧が所定の電圧範囲内にない場合は、オーバーシュートを抑制しないので、例えば起動時に、出力直流電圧を従来と同様に速やかに目標電圧近傍の電圧に到達させることができる。
本発明のDC−DCコンバータは、降圧型、昇圧型又は昇降圧型のDC−DCコンバータであっても良い。
以下本発明の実施をするための最良の形態を具体的に示した実施の形態について、図面とともに記載する。
《実施の形態1》
図1及び図2を用いて、実施の形態1のDC−DCコンバータについて説明する。図1は本発明に係る実施の形態1のDC−DCコンバータの構成を示す回路図である。図1に示すように、本発明に係る実施の形態1のDC−DCコンバータは、入力直流電源1から入力直流電圧Eiが入力されており、スイッチ2、ダイオード3、インダクタ4、コンデンサ5、電圧検出回路70、微分回路80及びパルス幅制御回路90が設けられている。コンデンサ5の電圧は出力直流電圧Voとして負荷6に出力される。
スイッチ2はパルス幅制御回路90からの駆動パルスに従って、所定のスイッチング周波数でオンオフ動作する。スイッチ2の1スイッチング周期におけるオン時間の占める割合を時比率δ(0<δ<1)とすると、出力直流電圧Voは下記の式(1)で表される。尚、ダイオード3の順方向電圧降下等は無視し、各構成要素は理想的に動作するものとした。
Vo=δ・Ei (1)
このように、スイッチ2とダイオード3とインダクタ4とコンデンサ5は、降圧型のコンバータを構成し、時比率δを調整(制御)することによって出力直流電圧Voを制御することができる。
電圧検出回路70は、基準電圧源700と、出力検出抵抗701及び702と、誤差増幅器703と、位相補償コンデンサ704と、出力検出抵抗705、706及び707と、比較器708及び709と、ORゲート710と、NチャンネルMOSFETであるスイッチ711とを有する。
電圧検出回路70において、出力直流電圧Voは出力検出抵抗701及び702とで分圧検出され、誤差増幅器703によって基準電圧源700の基準電圧Erと比較される。誤差増幅器703は誤差信号Veを出力する。誤差増幅器703の出力端子と検出電圧を入力される反転入力端子には位相補償コンデンサ704が接続される。出力検出抵抗701及び702による分圧比をαとすると、誤差増幅器703の反転入力端子に入力される検出電圧はα・Voで表される。誤差信号Veは、検出電圧α・Voが基準電圧Erより大きくなろうとすると低下し、逆に検出電圧α・Voが基準電圧Erより小さくなろうとすると上昇する。検出電圧α・Voと基準電圧Erが等しい場合、出力直流電圧Voが目標電圧となる。この目標電圧Eoは下記の式(2)で表される。
Eo=Er/α (2)
また、電圧検出回路70において、出力直流電圧Voは出力検出抵抗705、706及び707とで分圧検出される。抵抗705と抵抗706との接続点での分圧比をβ1とすると、検出電圧はβ1・Voで表される。抵抗706と抵抗707との接続点での分圧比をβ2とすると、検出電圧は、β2・Voで表される。分圧比β1は前述の分圧比αより大きく、分圧比β2は前述の分圧比αより小さく設定する。検出電圧β1・Voと検出電圧β2・Voは、それぞれ比較器708と比較器709によって、基準電圧源700の基準電圧Erと比較される。比較器708は検出電圧β1・Voが基準電圧Erより大きいとローレベルを出力し、逆に検出電圧β1・Voが基準電圧Erより小さいとハイレベルを出力する。一方、比較器709は検出電圧β2・Voが基準電圧Erより大きいとハイレベルを出力し、逆に検出電圧β2・Voが基準電圧Erより小さいとローレベルを出力する。検出電圧β1・Voが基準電圧Erに等しい場合の出力直流電圧を第1の電圧E1とすると、第1の電圧E1は下記の式(3)で表される。第1の電圧E1は目標電圧Eoより小さくなる。
E1=Er/β1(<Eo) (3)
また、検出電圧β2・Voが基準電圧Erに等しい場合の出力直流電圧を第2の電圧E2とすると、第2の電圧E2は下記の式(4)で表される。第2の電圧E2は目標電圧Eoより大きくなる。
E2=Er/β2(>Eo) (4)
比較器708の出力と比較器709の出力はORゲート710に入力され、ORゲート710の出力はスイッチ711を駆動する。即ち、検出電圧β1・Voが基準電圧Erより大きく、且つ検出電圧β2・Voが基準電圧Erより小さい場合にスイッチ711はオフ状態となり、それ以外の場合はオン状態となる。換言すると、スイッチ711は、出力直流電圧Voが第1の電圧E1より大きく且つ第2の電圧E2より小さい場合(E1<Vo<E2)にオフ状態となり、それ以外の場合はオン状態となる。
微分回路80は、演算増幅器800と、コンデンサ801と、抵抗802とを有する。出力直流電圧Voはコンデンサ801を介して演算増幅器800の反転入力端子に印加される。演算増幅器800の非反転入力端子は接地されており、出力端子と反転入力端子には抵抗802が接続される。コンデンサ801の静電容量をCとし、抵抗802の抵抗値をRとすると、演算増幅器800の出力端子に発生する電圧Vdは、下記の式(5)で表される。
Vd=−CR・dVo/dt (5)
即ち、出力直流電圧Voの微分値に比例した出力が得られる。従って、以後演算増幅器800の出力Vdを微分信号Vdと呼ぶ。
尚、演算増幅器800の反転入力端子には電圧検出回路70のスイッチ711が接続されており、スイッチ711がオン状態にある時、演算増幅器800の反転入力端子は接地される。このため、微分回路80の微分信号Vdが上記の式(5)のような出力直流電圧Voの微分値に比例した値を示すのは、スイッチ711がオフ状態の場合である。スイッチ711がオン状態の場合、微分回路80の微分信号Vdはゼロとなる。以上をまとめると微分回路80が出力する微分信号Vdは下記の式(6)のように表せる。
Vd=−CR・dVo/dt at(E1<Vo<E2)
Vd=0 at(Vo<E1 or Vo>E2) (6)
パルス幅制御回路90は、加算回路900と、鋸波発振回路901と比較器902とを有する。加算回路900は誤差信号Veと微分信号Vdとを入力し、それらのアナログ和であるVe+Vdを出力する。鋸波発振回路901はスイッチング周波数fで増減する鋸波信号Vtを出力する。比較器902は加算回路900の出力Ve+Vdと鋸波信号Vtとを入力し、Ve+Vdが鋸波信号Vtより高い時にハイレベルとなる駆動パルスVgを出力する。Ve+Vdが高くなると、駆動パルスVgのパルス幅が広くなり、時比率δが大きくなる。逆にVe+Vdが低くなると、駆動パルスVgのパルス幅が狭くなり、時比率δが小さくなる。
以上のように、出力直流電圧Voは、電圧検出回路70によって検出され、電圧検出回路70は出力直流電圧Voと目標電圧Eoとの誤差を増幅した誤差信号Veを出力する。また、微分回路80は、出力直流電圧Voが目標電圧Eoを含む電圧範囲内(E1<Vo<E2)にある場合に微分信号Vdを出力する。通常の動作においては、出力直流電圧Vo変動することなく、微分信号Vdはゼロとなっている。この誤差信号Veと微分信号Vdとを入力されたパルス幅制御回路90は、誤差をゼロに近づけるように、スイッチ2への駆動パルスのパルス幅を調整(制御)することによって、時比率δを調整(制御)し、このことにより出力直流電圧Voは目標電圧Eoになるように制御される。
さて負荷6が急激に増加もしくは減少すると、位相補償コンデンサ704を接続された誤差増幅器703での応答遅れに起因するアンダーシュートもしくはオーバーシュートが出力直流電圧に発生するが、以下に説明するように、このアンダーシュートもしくはオーバーシュートが抑制される。
微分回路80が出力直流電圧Voの微分値即ち時間変化率を検出し、パルス幅制御回路90へ微分信号Vdを出力する。パルス幅制御回路90は、誤差信号Veと微分信号Vdとのアナログ和に基づいて駆動パルスVgのパルス幅を制御している。アンダーシュートの発生と同時に微分信号Vdは正となってVe+Vdを高くするため、パルス幅制御回路90はいち早く時比率δを大きくする。このことにより、負荷6への供給電力を増やして出力直流電圧のアンダーシュートを抑制する。
また、オーバーシュートが発生した場合には、微分信号Vdは負となってVe+Vdを低くし、いち早く時比率δを小さくする。このことにより、負荷6への供給電力を減らして出力直流電圧のオーバーシュートを抑制する。以上の動作は出力直流電圧Voが所定の範囲内(E1<Vo<E2)にある場合である。
図2(a)は本発明に係る実施の形態1のDC−DCコンバータが出力を立ち上げる際の各部動作波形である。図2(b)では、微分信号Vdが無い従来のDC−DCコンバータが出力を立ち上げる際の各部動作波形を、比較のために示した。図2において、横軸は時間軸である。
まず、図2(b)において、立ち上がってくる出力直流電圧Voが目標電圧Eoに達するまでは、時比率δは最大値となっている。出力直流電圧Voが目標電圧Eoを越えると、誤差信号Veは徐々に低下し始めて時比率δを小さくする。しかし負荷6への電力供給は過剰となり、オーバーシュートが発生する。発生したオーバーシュートを抑制すべく誤差信号Veは低下を続けるが、応答遅れのためにオーバーシュートが収まった後も低下を続けてしまい、負荷6への電力供給が不足してアンダーシュートが発生する。このように出力直流電圧Voが目標電圧Eoに収束するまで減衰振動を繰り返す。
これに対し、図2(a)に示す本発明の実施の形態1のDC−DCコンバータの場合、立ち上がってくる出力直流電圧Voが第1の電圧E1に達するまで、微分信号Vdはゼロであり、時比率δは最大値となっている。時刻t0において出力直流電圧Voが第1の電圧E1を越えると、出力直流電圧Voは正の傾きを有するので微分信号Vdは負の値を出力し、時比率δを小さくする。このため出力直流電圧Voの上昇斜度は緩和される。やがて出力直流電圧Voが目標電圧Eoを越えてオーバーシュートが発生するが、出力直流電圧Voの上昇斜度は緩和されているので、オーバーシュートも抑制される。逆にアンダーシュート発生時においては、微分信号Vdは正の値を出力し、時比率δを大きくする。このため出力直流電圧Voの下降斜度は緩和され、アンダーシュートも抑制される。その結果、出力直流電圧Voが目標電圧Eoに早く収束する。
以上のように、本実施の形態1によれば、出力直流電圧Voが所定の範囲内(E1<Vo<E2)にある場合、微分回路80が出力直流電圧Voの微分値即ち時間変化率を微分信号Vdとしてパルス幅制御回路90に出力する。パルス幅制御回路90は、微分信号Vdと誤差信号Veとのアナログ和に基づいて駆動パルスVgのパルス幅を制御しているので、アンダーシュートやオーバーシュートが発生した場合には、いち早く時比率δを変化させて抑制する。出力直流電圧Voが所定の範囲外(Vo<E1、又はVo>E2)にある場合には、微分信号Vdをゼロにしておき目標電圧Eoまでの到達を阻害しないようにしておく。
《実施の形態2》
図3〜5を用いて、実施の形態2のDC−DCコンバータについて説明する。図3は本発明に係る実施の形態2のDC−DCコンバータの構成を示す回路図である。実施の形態1で示したDC−DCコンバータは、電圧モードと呼ばれる制御方式を適用したものであった。これに対し、実施の形態2のDC−DCコンバータは、電流モードと呼ばれる制御方式を適用したものである。図3において、図1に示した実施の形態1のDC−DCコンバータと同様の構成要素については、同一の符号を付け、その説明を省略する。図1の構成と異なるのは、電圧検出回路71とパルス幅制御回路91の構成である。
電圧検出回路71は、基準電圧源700と、出力検出抵抗721、722、723及び724と、誤差増幅器725と、抵抗726とコンデンサ727の直列回路からなる積分回路と、比較器708及び709と、ORゲート710と、NチャンネルMOSFETであるスイッチ711とを有する。
電圧検出回路71において、出力直流電圧Voは出力検出抵抗721、722、723及び724とで分圧検出される。このうち、抵抗722と抵抗723との接続点が誤差増幅器725によって基準電圧源700の基準電圧Erと比較される。誤差増幅器725は誤差信号Veを出力する。誤差増幅器725の出力端子には抵抗726とコンデンサ727の直列回路からなる積分回路が接続され、高周波利得を低減する。
抵抗722と抵抗723との接続点の分圧比をαとすると、誤差増幅器725の反転入力端子に入力される検出電圧はα・Voで表される。検出電圧α・Voが基準電圧Erより大きくなろうとすると誤差信号Veは低下し、逆に検出電圧α・Voが基準電圧Erより小さくなろうとすると誤差信号Veは上昇する。検出電圧α・Voと基準電圧Erが等しい場合、出力直流電圧Voは目標電圧となる。この目標電圧Eoは下記の式(2)で表される。
Eo=Er/α (2)
また、抵抗721と抵抗722との接続点での分圧比をβ1とすると、検出電圧はβ1・Voで表される。抵抗723と抵抗724との接続点での分圧比をβ2とすると、検出電圧は、β2・Voで表される。検出電圧β1・Voと検出電圧β2・Voは、それぞれ比較器708と比較器709によって、基準電圧源700の基準電圧Erと比較される。検出電圧β1・Voが基準電圧Erに等しい場合の出力直流電圧を第1の電圧E1とすると、第1の電圧E1は下記の式(3)で表される。第1の電圧E1は目標電圧Eoより小さくなる。
E1=Er/β1(<Eo) (3)
また、検出電圧β2・Voが基準電圧Erに等しい場合の出力直流電圧を第2の電圧E2とすると、第2の電圧E2は下記の式(4)で表される。第2の電圧E2は目標電圧Eoより大きくなる。
E2=Er/β2(>Eo) (4)
比較器708の出力と比較器709の出力はORゲート710に入力され、ORゲート710の出力はスイッチ711を駆動する。この構成は前述の実施の形態1のDC−DCコンバータの構成と同様である。
また、微分回路80の構成は同様であるので、微分回路80が出力する微分信号Vdは下記の式(6)のように表せる。
Vd=−CR・dVo/dt at(E1<Vo<E2)
Vd=0 at(Vo<E1 or Vo>E2) (6)
パルス幅制御回路91は、加算回路900と、パルス発振回路911と比較器912と、電流検出回路913と、フリップフロップ914とを有する。加算回路900は、誤差信号Veと微分信号Vdとを入力し、それらのアナログ和であるVe+Vdを比較器912に出力する。電流検出回路913はスイッチ2に流れるスイッチ電流を検出し、スイッチ電流に比例した電流信号Viを出力する。比較器912は、加算回路900の出力Ve+Vdと電流検出回路913からの電流信号Viとを入力し、電流信号ViがVe+Vdより高くなるとリセットパルスをフリップフロップ914に出力する。パルス発振回路911はスイッチング周波数fのセットパルスを出力する。
フリップフロップ914は、パルス発振回路911からのセットパルスを受けるとハイレベルとなり、比較器912からの出力パルスを受けるとローレベルとなる駆動パルスVgを出力する。Ve+Vdが低くなると、スイッチ電流のピーク値を低減させるように駆動パルスのパルス幅が小さくなる。即ち、時比率δが小さくなり、負荷6への電力供給を抑える。逆にVe+Vdが高くなると、スイッチ電流のピーク値を上昇させるように駆動パルスのパルス幅が大きくなる。即ち、時比率δが大きくなり、負荷6への電力供給を大きくする。
以上のように、出力直流電圧Voは、電圧検出回路71によって検出され、電圧検出回路71は出力直流電圧Voと目標電圧Eoとの誤差を増幅した誤差信号Veを出力する。また、微分回路80は、出力直流電圧Voが目標電圧Eoを含む電圧範囲内(E1<Vo<E2)にある場合に微分信号Vdを出力する。通常の動作においては、出力直流電圧Voは変動することなく、微分信号Vdはゼロとなっている。
この誤差信号Veと微分信号Vdとを入力されたパルス幅制御回路91は、誤差をゼロに近づけるように、スイッチ2に流れるスイッチ電流のピーク値を調整(制御)することによって、出力直流電圧Voは目標電圧Eoになるように制御される。
さて負荷6が急激に増加もしくは減少すると、誤差増幅器725での応答遅れに起因するアンダーシュートもしくはオーバーシュートが出力直流電圧に発生するが、以下に説明するように、このアンダーシュートもしくはオーバーシュートが抑制される。
微分回路80が出力直流電圧Voの微分値即ち時間変化率を検出し、パルス幅制御回路91に微分信号Vdを出力する。パルス幅制御回路91は、誤差信号Veと微分信号Vdとのアナログ和に基づいて駆動パルスVgのパルス幅を制御している。アンダーシュートの発生と同時に微分信号Vdは正となってVe+Vdを高くするため、パルス幅制御回路91はいち早くスイッチ電流のピーク値を大きくする。このことにより、負荷6への供給電力を増やして出力直流電圧のアンダーシュートを抑制する。
また、オーバーシュートが発生した場合には、微分信号Vdは負となってVe+Vdを低くし、いち早くスイッチ電流のピーク値を小さくする。このことにより、負荷6への供給電力を減らして出力直流電圧のオーバーシュートを抑制する。以上の動作は出力直流電圧Voが所定の範囲内(E1<Vo<E2)にある場合である。
図4(a)は本発明に係る実施の形態2のDC−DCコンバータが出力を立ち上げる際の各部動作波形である。図4(b)では、微分信号Vdが無い従来のDC−DCコンバータが出力を立ち上げる際の各部動作波形を、比較のために示した。図4において、横軸は時間軸である。
まず、図4(b)において、立ち上がってくる出力直流電圧Voが目標電圧Eoに達するまでは、スイッチ電流のピーク値は最大値となっている。出力直流電圧Voが目標電圧Eoを越えると、誤差信号Veは徐々に低下し始めてスイッチ電流のピーク値を小さくする。しかし負荷6への電力供給は過剰となり、オーバーシュートが発生する。発生したオーバーシュートを抑制すべく誤差信号Veは低下を続けるが、応答遅れのためにオーバーシュートが収まった後も低下を続けてしまい、負荷6への電力供給が不足してアンダーシュートが発生する。このように出力直流電圧Voが目標電圧Eoに収束するまで減衰振動を繰り返す。
これに対し、図4(a)に示す本発明の実施の形態2のDC−DCコンバータの場合、立ち上がってくる出力直流電圧Voが第1の電圧E1に達するまで、微分信号Vdはゼロであり、スイッチ電流のピーク値は最大値となっている。時刻t0において出力直流電圧Voが第1の電圧E1を越えると、出力直流電圧Voは正の傾きを有するので微分信号Vdは負の値を出力し、スイッチ電流のピーク値を小さくする。このため出力直流電圧Voの上昇斜度は緩和される。やがて出力直流電圧Voが目標電圧Eoを越えてオーバーシュートが発生するが、出力直流電圧Voの上昇斜度は緩和されているので、オーバーシュートも抑制される。逆にアンダーシュート発生時においては、微分信号Vdは正の値を出力し、スイッチ電流のピーク値を大きくする。このため出力直流電圧Voの下降斜度は緩和され、アンダーシュートも抑制される。その結果、出力直流電圧Voが目標電圧Eoに早く収束する。
以上のように、本実施の形態2によれば、出力直流電圧Voが所定の範囲内(E1<Vo<E2)にある場合、微分回路80が出力直流電圧Voの微分値即ち時間変化率を微分信号Vdとしてパルス幅制御回路91へ出力し、誤差信号Veとのアナログ和に基づいてスイッチ電流のピーク値を調整するので、アンダーシュートやオーバーシュートが発生した場合には、いち早くスイッチ電流のピーク値を変化させて抑制する。出力直流電圧Voが所定の範囲外(Vo<E1又はVo>E2)にある場合には、微分信号Vdをゼロにしておき目標電圧Eoまでの到達を阻害しないようにしておく。
実施の形態1及び実施の形態2では、制御回路として電圧モードと電流モードといった差異はあるものの、いずれも降圧型のDC−DCコンバータについて説明してきた。しかしながら本発明は、出力直流電圧Voの時間変化率を誤差信号に加算することによって、過渡時における出力直流電圧Voのオーバーシュート及びアンダーシュートを抑制するものであり、降圧型のDC−DCコンバータに限定されるものではない。昇圧型や昇降圧型といった他の方式のDC−DCコンバータや、シリーズレギュレータにも適用可能である。
図5は電流モード制御方式の昇圧コンバータに本発明を適用したDC−DCコンバータの回路構成図である。図5において、入力直流電源1は入力直流電圧Eiを出力し、スイッチ20とダイオード30とインダクタ40とコンデンサ5と電圧検出回路71と微分回路80とパルス幅制御回路91からなり、コンデンサ5から負荷6へ出力直流電圧Voを供給するDC−DCコンバータである。
スイッチ20はパルス幅制御回路91からの駆動パルスに従って、所定のスイッチング周波数でオンオフ動作する。スイッチ20の1スイッチング周期におけるオン時間の占める割合を時比率δとすると、出力直流電圧Voは下記の式(7)で表される。尚、ダイオード30の順方向電圧降下等は無視し、各構成要素は理想的に動作するものとした。
Vo=Ei/(1−δ) (7)
このように、スイッチ20とダイオード30とインダクタ40とコンデンサ5は、昇圧型のコンバータを構成し、時比率δを調整(制御)することによって出力直流電圧Voを制御することができる。目標電圧Eoは上記の式(2)で表される。
電圧検出回路71と微分回路80とパルス幅制御回路91の構成と動作は、前述の図3に示した電流モード制御方式の降圧型コンバータと同様である。出力直流電圧Voは、電圧検出回路71によって検出され、電圧検出回路71は出力直流電圧Voと目標電圧Eoとの誤差を増幅した誤差信号Veを出力する。また、微分回路80は、出力直流電圧Voが目標電圧Eoを含む電圧範囲内(E1<Vo<E2)にある場合に微分信号Vdを出力する。通常の動作においては、出力直流電圧Voは変動することなく、微分信号Vdはゼロとなっている。
この誤差信号Veと微分信号Vdを入力されたパルス幅制御回路91は、誤差をゼロに近づけるように、スイッチ2に流れるスイッチ電流のピーク値を調整(制御)する。これによって、出力直流電圧Voは目標電圧Eoになるように制御される。
出力直流電圧Voが所定の範囲内(E1<Vo<E2)にある場合、微分回路80が出力直流電圧Voの微分値即ち時間変化率を微分信号Vdとしてパルス幅制御回路91に出力する。パルス幅制御回路91は、微分信号Vdと誤差信号Veとのアナログ和に基づいてスイッチ電流のピーク値を調整するので、アンダーシュートやオーバーシュートが発生した場合には、いち早くスイッチ電流のピーク値を変化させて抑制する。
図3及び図5の回路を合成し、降圧回路(図3)が動作するモードと昇圧回路(図5)が動作するモードとを自動的に切り換える所定の切り換え回路を付加することにより、本発明を適用した昇降圧型DC−DCコンバータを実現できる。
尚、実施の形態1及び実施の形態2のようなスイッチング方式のDC−DCコンバータの場合、出力直流電圧Voにはスイッチング周波数に同期した出力リップル電圧が重畳される。微分回路がこの出力リップルによる変化にまで応答しないように、スイッチング周波数に余裕を持って高周波利得を低減しておく必要がある。
《実施の形態3》
図6を用いて、実施の形態3のDC−DCコンバータについて説明する。実施の形態3のDC−DCコンバータは、シリーズレギュレータである。図6は本発明に係る実施の形態3のシリーズレギュレータの回路構成図である。図6において、入力直流電源1は入力直流電圧Eiを出力し、NPNトランジスタ21(可変インピーダンス手段を構成する。)のコレクタ−エミッタを介して出力直流電圧Voがコンデンサ5から負荷6へ供給される。目標電圧Eoは上記の式(2)で表される。
NPNトランジスタ21のベースには入力直流電圧Eiから抵抗22を介してベース電流が供給され、このベース電流はさらに抵抗23を介して加算回路900に接続される。
電圧検出回路70及び微分回路80の構成と動作は図1に示した実施の形態1のDC−DCコンバータのものと同様である。出力直流電圧Voは電圧検出回路70によって検出され、電圧検出回路70は出力直流電圧Voと目標電圧Eoとの誤差を増幅した誤差信号Veを出力する。また、微分回路80は、出力直流電圧Voが目標電圧Eoを含む電圧範囲内(E1<Vo<E2)にある場合に微分信号Vdを出力する。通常の動作においては、出力直流電圧Voは変動することなく、微分信号Vdはゼロとなっている。
加算回路900からの出力は、誤差をゼロに近づけるように、トランジスタ21へのベース電流を調整(制御)し、トランジスタ21のコレクタ−エミッタ間のインピーダンスを制御する。このことにより出力直流電圧Voは目標電圧Eoになるように制御される。
出力直流電圧Voが所定の範囲内(E1<Vo<E2)にある場合、微分回路80が出力直流電圧Voの微分値即ち時間変化率を微分信号Vdとして出力する。加算回路900は、微分信号Vdと誤差信号Veとのアナログ和に基づいてトランジスタ21へのベース電流を調整しているので、アンダーシュートやオーバーシュートが発生した場合には、いち早くトランジスタ21のコレクタ−エミッタ間のインピーダンスを変化させて抑制することができる。
《実施の形態4》
図7を用いて、実施の形態4のDC−DCコンバータについて説明する。実施の形態1から実施の形態3のDC−DCコンバータは、出力直流電圧Voの時間変化率を示す微分信号Vdを誤差増幅器の出力である誤差信号Veに加算することによって、アンダーシュートやオーバーシュートへの応答を高速化した。しかしながら、負荷6への致命的なストレスを回避するため、オーバーシュートのみを抑制できればよいような場合には、微分信号Vdを用いて過電流保護回路を動作させてもよい。
図7(a)は、本発明の実施の形態4のDC−DCコンバータの回路構成図である。図7(a)において、図3に示した実施の形態2のDC−DCコンバータと同様の構成要素については、同一の符号を付け、その説明は省略する。図3の構成と異なるのは、パルス幅制御回路92の構成である。目標電圧Eoは上記の式(2)で表される。
パルス幅制御回路92は、図7(a)に示すように、加算回路900と、パルス発振回路911と、電流検出回路913と、フリップフロップ914と、電圧源921と、比較器922と、クランプ回路923とを有する。電圧検出回路71から出力された誤差信号Veは、比較器922の第1の反転入力端子に印加される。微分回路80から出力された微分信号Vdは、クランプ回路923に入力され、クランプ回路923は信号Vd1を出力する。クランプ回路923は、微分信号Vdが正値の場合はそれをゼロにクランプしてゼロレベルの信号Vd1を出力し、微分信号Vdが負値の場合は微分信号Vdを所定の比率で分圧した負値の信号Vd1を出力する機能を有する。
電圧源921は、最大ピーク電流を設定するための電圧Eclを出力する。信号Vd1と電圧Eclは加算回路900に入力され、それらのアナログ和(Vd1+Ecl)は比較器922の第2の反転入力端子に印加される。
電流検出回路913は、スイッチ2に流れるスイッチ電流を検出し、スイッチ電流に比例した電流信号Viを出力する。比較器922の非反転入力端子には、電流検出回路913からの電流信号Viが入力される。
比較器922は、電流信号ViがVeもしくは(Vd1+Ecl)より高くなるとリセットパルスをフリップフロップ914へ出力する。フリップフロップ914は、パルス発振回路911からのセットパルスを受けるとハイレベルとなり、比較器922からのリセットパルスを受けるとローレベルとなる駆動パルスVgを出力する。
電流信号Viが加算回路900の出力(Vd1+Ecl)より低い通常動作においては、例えば誤差信号Veが低くなると、スイッチ電流のピーク値を低減させるように駆動パルスのパルス幅が小さくなる。即ち、時比率δが小さくなり、負荷6への電力供給を抑える。
逆に誤差信号Veが高くなると、スイッチ電流のピーク値を上昇させるように駆動パルスのパルス幅が大きくなる。即ち、時比率δが大きくなり、負荷6への電力供給を大きくする。
一方、負荷6が急な変化をしない状態においては、出力直流電圧Voの時間変化率、即ち微分信号Vdはゼロであるので、加算回路900の出力(Vd1+Ecl)は電圧Eclである。負荷6が許容値以上に重くなって電流信号Viが電圧Eclに至ると、比較器922はフリップフロップ914へリセットパルスを出力し、駆動パルスVgをローレベルとしてスイッチ2をオフ状態にする。このように、スイッチ2に流れる電流のピーク値に上限を設定することにより、DC−DCコンバータの過電流保護を行う。
図7(b)にクランプ回路923の構成を示す。クランプ回路923において、Vccは回路電源電圧である。入力された微分信号Vdは抵抗230を介して、信号Vd1として出力される。信号Vd1はNPNトランジスタ231のエミッタに印加される。NPNトランジスタ231のコレクタとベースは、NPNトランジスタ233のベースに接続されるとともに抵抗232を介して電流を供給される。NPNトランジスタ233のエミッタは接地され、コレクタはPNPトランジスタ234に接続される。PNPトランジスタ234は、PNPトランジスタ235とカレントミラーを構成し、PNPトランジスタ235は抵抗236及びNPNトランジスタ237へベース電流を供給するように接続される。NPNトランジスタ237はオン状態になると信号Vd1をゼロレベルに短絡する。
以上のような構成により、クランプ回路923においては、信号Vd、即ちNPNトランジスタ231のエミッタが正の値になろうとすると、NPNトランジスタ231がオフ状態となってNPNトランジスタ233がオン状態となる。このため、カレントミラーを構成するPNPトランジスタ234と235がオン状態となり、NPNトランジスタ237にベース電流を供給する。従ってNPNトランジスタ237がオン状態となって信号Vd1をゼロに短絡する。
逆に、信号Vdが負の値になろうとすると、NPNトランジスタ231がオン状態となってNPNトランジスタ233がオフ状態となる。出力信号Vd1は、微分信号Vdが電源電圧Vccから抵抗232と抵抗230で分圧された負の値を示す。
さて負荷6が急激に減少すると、応答遅れに起因するオーバーシュートが出力直流電圧に発生しようとするが、以下に説明するようにこのオーバーシュートは抑制される。
微分回路80が出力直流電圧Voの微分値即ち時間変化率を検出し、微分信号Vdを出力する。この微分信号Vdはクランプ回路923を介して、加算回路900で電圧Eclに加算される。微分信号Vdは負の値を示すので、加算回路900の出力(Ecl+Vd1)は、電圧Eclより低い値となる。出力直流電圧Voの時間変化率が大きい、即ち信号Vd1の絶対値が大きいほど加算回路900の出力(Ecl+Vd1)は低くなり、誤差信号Veを下回る。比較器922は、電流信号Viが誤差信号Veより低くなった(Ecl+Vd1)に達することにより、駆動パルスVgを立ち下げてスイッチ2をオフ状態とする。このことにより、負荷6への供給電力を減らして出力直流電圧のオーバーシュートを抑制する。
出力直流電圧Voにアンダーシュートが発生した場合は、微分回路80は正値の微分信号Vdを出力する。クランプ回路923は正値の微分信号Vdをゼロレベルにクランプする。加算回路900の出力電圧はEclになる。この場合、実施の形態4のDC−DCコンバータの動作は、出力直流電圧Voのアンダーシュートの影響を受けない。
以上のように、本実施の形態4によれば、出力直流電圧Voが所定の範囲内(E1<Vo<E2)にある場合、微分回路80は出力直流電圧Voの微分値即ち時間変化率を微分信号Vdとしてクランプ回路923に出力する。パルス幅制御回路92は、クランプ回路923の出力信号Vd1と過電流設定電圧Eclとのアナログ和に基づいて、スイッチ電流のピーク値を調整(制御)するので、出力直流電圧Voにオーバーシュートが発生した場合には、いち早くスイッチ電流のピーク値を低減させてそのオーバーシュートを抑制することができる。出力直流電圧Voが所定の範囲外(Vo<E1又はVo>E2)にある場合には、微分信号Vdをゼロにしておき目標電圧Eoまでの到達を阻害しないようにしておく。
本発明の電源装置は、例えばパーソナルコンピュータ等の様々な機器の電源装置として有用である。
本発明の実施の形態1におけるDC−DCコンバータの構成を示す回路図 本発明の実施の形態1におけるDC−DCコンバータの動作を示す波形図 本発明の実施の形態2におけるDC−DCコンバータの構成を示す回路図 本発明の実施の形態2におけるDC−DCコンバータの動作を示す波形図 本発明の実施の形態2における他のDC−DCコンバータの構成を示す回路図 本発明の実施の形態3におけるシリーズレギュレータの構成を示す回路図 本発明の実施の形態4におけるDC−DCコンバータの構成を示す回路図 従来のDC−DCコンバータの構成を示す回路図
符号の説明
1 入力直流電源
2、20、711 スイッチ
3、30 ダイオード
4、40 インダクタ
5、704、801 コンデンサ
6 負荷
21、231、233、237 NPNトランジスタ
22、23、802、230、232、236、701、702、705、706、707 抵抗
70、71、7 電圧検出回路
80 微分回路
90、91、92、13 パルス幅制御回路
234、235 PNPトランジスタ
700 基準電圧源
703 誤差増幅器
708、709、902、912、922 比較器
710 ORゲート
800 演算増幅器
900 加算回路
901 鋸波発振回路
911 パルス発振回路
913、12 電流検出回路
914 フリップフロップ
921 電圧源
923 クランプ回路

Claims (6)

  1. 入力直流電源から入力直流電圧を入力し、出力直流電圧を負荷へ供給するDC−DCコンバータであって、
    前記出力直流電圧を目標電圧に近づけるように動作すると共に、前記出力直流電圧が前記目標電圧を含む所定の電圧範囲内にある場合には、前記出力直流電圧の時間変化率をゼロに近づけるように動作することを特徴とするDC−DCコンバータ。
  2. 前記出力直流電圧を時間微分する微分回路を有することを特徴とする請求項1に記載のDC−DCコンバータ。
  3. 前記出力直流電圧と前記目標電圧との誤差を増幅して誤差信号を出力する電圧検出回路と、前記誤差信号に前記微分回路の出力信号を加算する演算回路と、を更に有することを特徴とする請求項2に記載のDC−DCコンバータ。
  4. 所定のスイッチング周期でスイッチングするスイッチを有するスイッチング方式のDC−DCコンバータであって、前記スイッチの1スイッチング周期におけるオン時間の割合である時比率を前記演算回路の出力信号に基づいて制御することにより、前記出力直流電圧を前記目標電圧に近づけることを特徴とする請求項3に記載のDC−DCコンバータ。
  5. 可変インピーダンス手段を有するシリーズレギュレータ方式のDC−DCコンバータであって、前記演算回路の出力信号に基づいて前記可変インピーダンス手段のインピーダンスを制御することにより、前記出力直流電圧を前記目標電圧に近づけることを特徴とする請求項3に記載のDC−DCコンバータ。
  6. 入力直流電源から入力直流電圧を入力し、出力直流電圧を負荷へ供給すると共に、入力電流を検出してその最大値を最大閾値以下に制限することにより過電流保護を行うDC−DCコンバータであって、
    前記出力直流電圧を目標電圧に近づけるように動作すると共に、前記出力直流電圧が前記目標電圧を含む所定の電圧範囲内にある場合には、前記出力直流電圧の時間変化率を用いて前記最大閾値を決定することを特徴とするDC−DCコンバータ。
JP2003278630A 2003-07-23 2003-07-23 Dc−dcコンバータ Expired - Fee Related JP4370128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003278630A JP4370128B2 (ja) 2003-07-23 2003-07-23 Dc−dcコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003278630A JP4370128B2 (ja) 2003-07-23 2003-07-23 Dc−dcコンバータ

Publications (2)

Publication Number Publication Date
JP2005045942A true JP2005045942A (ja) 2005-02-17
JP4370128B2 JP4370128B2 (ja) 2009-11-25

Family

ID=34264983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003278630A Expired - Fee Related JP4370128B2 (ja) 2003-07-23 2003-07-23 Dc−dcコンバータ

Country Status (1)

Country Link
JP (1) JP4370128B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007195363A (ja) * 2006-01-20 2007-08-02 Fuji Electric Device Technology Co Ltd Dc−dcコンバータ
US8022574B2 (en) 2007-11-26 2011-09-20 Samsung Electronics Co., Ltd. Maximum voltage source selector
US8115467B2 (en) 2009-05-27 2012-02-14 Kabushiki Kaisha Toshiba DC-DC converter
US8278901B2 (en) 2007-11-20 2012-10-02 Ricoh Company, Ltd. Switching regulator configured to detect, and compensate for, decrease in output voltage
JP2012524401A (ja) * 2009-04-17 2012-10-11 ナショナル セミコンダクタ コーポレイション 光起電力システムにおける過剰電圧保護システム及び方法
JP2014155384A (ja) * 2013-02-12 2014-08-25 Denso Corp 電力変換装置
JPWO2019097746A1 (ja) * 2017-11-16 2019-11-21 三菱電機株式会社 電力変換装置
CN111628648A (zh) * 2019-02-27 2020-09-04 模拟设备国际无限公司 具有比例积分(pi)控制补偿网络钳位的开关调节器

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171467A (ja) * 1986-01-24 1987-07-28 Fuji Electric Co Ltd 直流チヨツパの出力電圧リツプル低減装置
JPH0731138A (ja) * 1993-07-08 1995-01-31 Toshiba Corp 共振形dc/dcコンバータ
JPH07203672A (ja) * 1993-12-29 1995-08-04 Ricoh Co Ltd Pwm制御方式を用いた電源装置
JPH07327363A (ja) * 1994-05-31 1995-12-12 Nemitsuku Ramuda Kk スイッチング電源装置
JP2000224852A (ja) * 1999-02-02 2000-08-11 Nagano Japan Radio Co スイッチング電源装置
JP2001286128A (ja) * 2000-03-30 2001-10-12 Seiko Instruments Inc スイッチングレギュレータ
JP2002014733A (ja) * 2000-06-30 2002-01-18 Denso Corp 直流電源回路
JP2002223567A (ja) * 2001-01-26 2002-08-09 Nippon Baruufu Kk 高周波形リモートセンサー制御装置
JP2002300779A (ja) * 2001-03-29 2002-10-11 Sharp Corp スイッチング電源装置
JP2003005847A (ja) * 2001-06-25 2003-01-08 Texas Instr Japan Ltd レギュレータ回路
JP2003047237A (ja) * 2001-07-26 2003-02-14 Sharp Corp スイッチング電源装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171467A (ja) * 1986-01-24 1987-07-28 Fuji Electric Co Ltd 直流チヨツパの出力電圧リツプル低減装置
JPH0731138A (ja) * 1993-07-08 1995-01-31 Toshiba Corp 共振形dc/dcコンバータ
JPH07203672A (ja) * 1993-12-29 1995-08-04 Ricoh Co Ltd Pwm制御方式を用いた電源装置
JPH07327363A (ja) * 1994-05-31 1995-12-12 Nemitsuku Ramuda Kk スイッチング電源装置
JP2000224852A (ja) * 1999-02-02 2000-08-11 Nagano Japan Radio Co スイッチング電源装置
JP2001286128A (ja) * 2000-03-30 2001-10-12 Seiko Instruments Inc スイッチングレギュレータ
JP2002014733A (ja) * 2000-06-30 2002-01-18 Denso Corp 直流電源回路
JP2002223567A (ja) * 2001-01-26 2002-08-09 Nippon Baruufu Kk 高周波形リモートセンサー制御装置
JP2002300779A (ja) * 2001-03-29 2002-10-11 Sharp Corp スイッチング電源装置
JP2003005847A (ja) * 2001-06-25 2003-01-08 Texas Instr Japan Ltd レギュレータ回路
JP2003047237A (ja) * 2001-07-26 2003-02-14 Sharp Corp スイッチング電源装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007195363A (ja) * 2006-01-20 2007-08-02 Fuji Electric Device Technology Co Ltd Dc−dcコンバータ
US8278901B2 (en) 2007-11-20 2012-10-02 Ricoh Company, Ltd. Switching regulator configured to detect, and compensate for, decrease in output voltage
US8022574B2 (en) 2007-11-26 2011-09-20 Samsung Electronics Co., Ltd. Maximum voltage source selector
JP2012524401A (ja) * 2009-04-17 2012-10-11 ナショナル セミコンダクタ コーポレイション 光起電力システムにおける過剰電圧保護システム及び方法
US8115467B2 (en) 2009-05-27 2012-02-14 Kabushiki Kaisha Toshiba DC-DC converter
US8531167B2 (en) 2009-05-27 2013-09-10 Kabushiki Kaisha Toshiba Circuit
JP2014155384A (ja) * 2013-02-12 2014-08-25 Denso Corp 電力変換装置
JPWO2019097746A1 (ja) * 2017-11-16 2019-11-21 三菱電機株式会社 電力変換装置
US11108319B2 (en) 2017-11-16 2021-08-31 Mitsubishi Electric Corporation Power conversion device with an intermediate capacitor and a smoothing capacitor
CN111628648A (zh) * 2019-02-27 2020-09-04 模拟设备国际无限公司 具有比例积分(pi)控制补偿网络钳位的开关调节器

Also Published As

Publication number Publication date
JP4370128B2 (ja) 2009-11-25

Similar Documents

Publication Publication Date Title
JP5277952B2 (ja) スイッチング電源回路
US8368475B2 (en) Oscillator circuit
US20050007167A1 (en) PWM switching regulator control circuit
JP5118940B2 (ja) 電源装置
US20060087303A1 (en) Controller for a DC to DC converter having linear mode and switch mode capabilities
KR20060049915A (ko) Dc-dc 컨버터 회로
JP2011259659A (ja) スイッチング電源装置
US20180183331A1 (en) Pulse width modulation device and dc-to-dc converter including the same
KR102216799B1 (ko) 벅 컨버터
US10326362B2 (en) Switching regulator
JP6860118B2 (ja) 力率改善回路及び半導体装置
US10742120B1 (en) Pulse frequency modulation control of a power converter
JP6932056B2 (ja) スイッチングレギュレータ
JP4548100B2 (ja) Dc−dcコンバータ
JP4370128B2 (ja) Dc−dcコンバータ
JP2013198252A (ja) スイッチングレギュレータ
TW201445858A (zh) 用於電源轉換器的時間產生器及時間信號產生方法
JP5869265B2 (ja) Dc−dcコンバータ回路の制御回路及びdc−dcコンバータ回路
US8797772B2 (en) Low noise voltage regulator
JP2010246294A (ja) 電源回路および電子機器
JP2010136506A (ja) Dc/dcコンバータ
JP5187753B2 (ja) スイッチング電源回路の制御回路
JP4464263B2 (ja) スイッチング電源装置
JP2007236051A (ja) スイッチングレギュレータ
JP5645466B2 (ja) 電源の制御回路及び電子機器

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060518

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090831

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees