JP2005045942A - Dc−dcコンバータ - Google Patents
Dc−dcコンバータ Download PDFInfo
- Publication number
- JP2005045942A JP2005045942A JP2003278630A JP2003278630A JP2005045942A JP 2005045942 A JP2005045942 A JP 2005045942A JP 2003278630 A JP2003278630 A JP 2003278630A JP 2003278630 A JP2003278630 A JP 2003278630A JP 2005045942 A JP2005045942 A JP 2005045942A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- converter
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【解決手段】 本発明のDC−DCコンバータは、入力直流電源から入力直流電圧を入力し、出力直流電圧Voを負荷へ供給するDC−DCコンバータであって、前記出力直流電圧を目標電圧Eoに近づけるように動作すると共に、前記出力直流電圧が前記目標電圧を含む所定の電圧範囲内(E1〜E2)にある場合には、前記出力直流電圧の時間変化率(dVo/dt)をゼロに近づけるように動作する。
【選択図】図1
Description
Vo=δ・Ei (1)
このように、スイッチ2とダイオード3とインダクタ4とコンデンサ5は、降圧型のコンバータを構成し、時比率δを調整することによって出力直流電圧Voを制御することができる。出力直流電圧Voは、電圧検出回路7によって検出され、電圧検出回路7は出力直流電圧Voと目標電圧との誤差を増幅した誤差信号を出力する。この誤差信号を入力されたパルス幅制御回路13は、誤差をゼロに近づけるように、スイッチ2への駆動パルスのパルス幅を調整(制御)することによって、時比率δの値を制御する。これにより出力直流電圧Voは所望する電圧(目標電圧)となるように制御される。
本発明は、DC−DCコンバータの出力電流を検出することなく、出力の立上りや負荷急変といった過渡時において、出力直流電圧のオーバーシュートやアンダーシュートを抑制できる、過渡応答性の優れたDC−DCコンバータの提供を目的とする。
本発明のDC−DCコンバータは、降圧型、昇圧型又は昇降圧型のDC−DCコンバータであっても良い。
図1及び図2を用いて、実施の形態1のDC−DCコンバータについて説明する。図1は本発明に係る実施の形態1のDC−DCコンバータの構成を示す回路図である。図1に示すように、本発明に係る実施の形態1のDC−DCコンバータは、入力直流電源1から入力直流電圧Eiが入力されており、スイッチ2、ダイオード3、インダクタ4、コンデンサ5、電圧検出回路70、微分回路80及びパルス幅制御回路90が設けられている。コンデンサ5の電圧は出力直流電圧Voとして負荷6に出力される。
Vo=δ・Ei (1)
このように、スイッチ2とダイオード3とインダクタ4とコンデンサ5は、降圧型のコンバータを構成し、時比率δを調整(制御)することによって出力直流電圧Voを制御することができる。
電圧検出回路70において、出力直流電圧Voは出力検出抵抗701及び702とで分圧検出され、誤差増幅器703によって基準電圧源700の基準電圧Erと比較される。誤差増幅器703は誤差信号Veを出力する。誤差増幅器703の出力端子と検出電圧を入力される反転入力端子には位相補償コンデンサ704が接続される。出力検出抵抗701及び702による分圧比をαとすると、誤差増幅器703の反転入力端子に入力される検出電圧はα・Voで表される。誤差信号Veは、検出電圧α・Voが基準電圧Erより大きくなろうとすると低下し、逆に検出電圧α・Voが基準電圧Erより小さくなろうとすると上昇する。検出電圧α・Voと基準電圧Erが等しい場合、出力直流電圧Voが目標電圧となる。この目標電圧Eoは下記の式(2)で表される。
Eo=Er/α (2)
E1=Er/β1(<Eo) (3)
また、検出電圧β2・Voが基準電圧Erに等しい場合の出力直流電圧を第2の電圧E2とすると、第2の電圧E2は下記の式(4)で表される。第2の電圧E2は目標電圧Eoより大きくなる。
E2=Er/β2(>Eo) (4)
Vd=−CR・dVo/dt (5)
即ち、出力直流電圧Voの微分値に比例した出力が得られる。従って、以後演算増幅器800の出力Vdを微分信号Vdと呼ぶ。
Vd=−CR・dVo/dt at(E1<Vo<E2)
Vd=0 at(Vo<E1 or Vo>E2) (6)
微分回路80が出力直流電圧Voの微分値即ち時間変化率を検出し、パルス幅制御回路90へ微分信号Vdを出力する。パルス幅制御回路90は、誤差信号Veと微分信号Vdとのアナログ和に基づいて駆動パルスVgのパルス幅を制御している。アンダーシュートの発生と同時に微分信号Vdは正となってVe+Vdを高くするため、パルス幅制御回路90はいち早く時比率δを大きくする。このことにより、負荷6への供給電力を増やして出力直流電圧のアンダーシュートを抑制する。
また、オーバーシュートが発生した場合には、微分信号Vdは負となってVe+Vdを低くし、いち早く時比率δを小さくする。このことにより、負荷6への供給電力を減らして出力直流電圧のオーバーシュートを抑制する。以上の動作は出力直流電圧Voが所定の範囲内(E1<Vo<E2)にある場合である。
まず、図2(b)において、立ち上がってくる出力直流電圧Voが目標電圧Eoに達するまでは、時比率δは最大値となっている。出力直流電圧Voが目標電圧Eoを越えると、誤差信号Veは徐々に低下し始めて時比率δを小さくする。しかし負荷6への電力供給は過剰となり、オーバーシュートが発生する。発生したオーバーシュートを抑制すべく誤差信号Veは低下を続けるが、応答遅れのためにオーバーシュートが収まった後も低下を続けてしまい、負荷6への電力供給が不足してアンダーシュートが発生する。このように出力直流電圧Voが目標電圧Eoに収束するまで減衰振動を繰り返す。
図3〜5を用いて、実施の形態2のDC−DCコンバータについて説明する。図3は本発明に係る実施の形態2のDC−DCコンバータの構成を示す回路図である。実施の形態1で示したDC−DCコンバータは、電圧モードと呼ばれる制御方式を適用したものであった。これに対し、実施の形態2のDC−DCコンバータは、電流モードと呼ばれる制御方式を適用したものである。図3において、図1に示した実施の形態1のDC−DCコンバータと同様の構成要素については、同一の符号を付け、その説明を省略する。図1の構成と異なるのは、電圧検出回路71とパルス幅制御回路91の構成である。
電圧検出回路71において、出力直流電圧Voは出力検出抵抗721、722、723及び724とで分圧検出される。このうち、抵抗722と抵抗723との接続点が誤差増幅器725によって基準電圧源700の基準電圧Erと比較される。誤差増幅器725は誤差信号Veを出力する。誤差増幅器725の出力端子には抵抗726とコンデンサ727の直列回路からなる積分回路が接続され、高周波利得を低減する。
Eo=Er/α (2)
E1=Er/β1(<Eo) (3)
また、検出電圧β2・Voが基準電圧Erに等しい場合の出力直流電圧を第2の電圧E2とすると、第2の電圧E2は下記の式(4)で表される。第2の電圧E2は目標電圧Eoより大きくなる。
E2=Er/β2(>Eo) (4)
また、微分回路80の構成は同様であるので、微分回路80が出力する微分信号Vdは下記の式(6)のように表せる。
Vd=−CR・dVo/dt at(E1<Vo<E2)
Vd=0 at(Vo<E1 or Vo>E2) (6)
この誤差信号Veと微分信号Vdとを入力されたパルス幅制御回路91は、誤差をゼロに近づけるように、スイッチ2に流れるスイッチ電流のピーク値を調整(制御)することによって、出力直流電圧Voは目標電圧Eoになるように制御される。
微分回路80が出力直流電圧Voの微分値即ち時間変化率を検出し、パルス幅制御回路91に微分信号Vdを出力する。パルス幅制御回路91は、誤差信号Veと微分信号Vdとのアナログ和に基づいて駆動パルスVgのパルス幅を制御している。アンダーシュートの発生と同時に微分信号Vdは正となってVe+Vdを高くするため、パルス幅制御回路91はいち早くスイッチ電流のピーク値を大きくする。このことにより、負荷6への供給電力を増やして出力直流電圧のアンダーシュートを抑制する。
また、オーバーシュートが発生した場合には、微分信号Vdは負となってVe+Vdを低くし、いち早くスイッチ電流のピーク値を小さくする。このことにより、負荷6への供給電力を減らして出力直流電圧のオーバーシュートを抑制する。以上の動作は出力直流電圧Voが所定の範囲内(E1<Vo<E2)にある場合である。
まず、図4(b)において、立ち上がってくる出力直流電圧Voが目標電圧Eoに達するまでは、スイッチ電流のピーク値は最大値となっている。出力直流電圧Voが目標電圧Eoを越えると、誤差信号Veは徐々に低下し始めてスイッチ電流のピーク値を小さくする。しかし負荷6への電力供給は過剰となり、オーバーシュートが発生する。発生したオーバーシュートを抑制すべく誤差信号Veは低下を続けるが、応答遅れのためにオーバーシュートが収まった後も低下を続けてしまい、負荷6への電力供給が不足してアンダーシュートが発生する。このように出力直流電圧Voが目標電圧Eoに収束するまで減衰振動を繰り返す。
スイッチ20はパルス幅制御回路91からの駆動パルスに従って、所定のスイッチング周波数でオンオフ動作する。スイッチ20の1スイッチング周期におけるオン時間の占める割合を時比率δとすると、出力直流電圧Voは下記の式(7)で表される。尚、ダイオード30の順方向電圧降下等は無視し、各構成要素は理想的に動作するものとした。
Vo=Ei/(1−δ) (7)
このように、スイッチ20とダイオード30とインダクタ40とコンデンサ5は、昇圧型のコンバータを構成し、時比率δを調整(制御)することによって出力直流電圧Voを制御することができる。目標電圧Eoは上記の式(2)で表される。
この誤差信号Veと微分信号Vdを入力されたパルス幅制御回路91は、誤差をゼロに近づけるように、スイッチ2に流れるスイッチ電流のピーク値を調整(制御)する。これによって、出力直流電圧Voは目標電圧Eoになるように制御される。
尚、実施の形態1及び実施の形態2のようなスイッチング方式のDC−DCコンバータの場合、出力直流電圧Voにはスイッチング周波数に同期した出力リップル電圧が重畳される。微分回路がこの出力リップルによる変化にまで応答しないように、スイッチング周波数に余裕を持って高周波利得を低減しておく必要がある。
図6を用いて、実施の形態3のDC−DCコンバータについて説明する。実施の形態3のDC−DCコンバータは、シリーズレギュレータである。図6は本発明に係る実施の形態3のシリーズレギュレータの回路構成図である。図6において、入力直流電源1は入力直流電圧Eiを出力し、NPNトランジスタ21(可変インピーダンス手段を構成する。)のコレクタ−エミッタを介して出力直流電圧Voがコンデンサ5から負荷6へ供給される。目標電圧Eoは上記の式(2)で表される。
NPNトランジスタ21のベースには入力直流電圧Eiから抵抗22を介してベース電流が供給され、このベース電流はさらに抵抗23を介して加算回路900に接続される。
加算回路900からの出力は、誤差をゼロに近づけるように、トランジスタ21へのベース電流を調整(制御)し、トランジスタ21のコレクタ−エミッタ間のインピーダンスを制御する。このことにより出力直流電圧Voは目標電圧Eoになるように制御される。
図7を用いて、実施の形態4のDC−DCコンバータについて説明する。実施の形態1から実施の形態3のDC−DCコンバータは、出力直流電圧Voの時間変化率を示す微分信号Vdを誤差増幅器の出力である誤差信号Veに加算することによって、アンダーシュートやオーバーシュートへの応答を高速化した。しかしながら、負荷6への致命的なストレスを回避するため、オーバーシュートのみを抑制できればよいような場合には、微分信号Vdを用いて過電流保護回路を動作させてもよい。
パルス幅制御回路92は、図7(a)に示すように、加算回路900と、パルス発振回路911と、電流検出回路913と、フリップフロップ914と、電圧源921と、比較器922と、クランプ回路923とを有する。電圧検出回路71から出力された誤差信号Veは、比較器922の第1の反転入力端子に印加される。微分回路80から出力された微分信号Vdは、クランプ回路923に入力され、クランプ回路923は信号Vd1を出力する。クランプ回路923は、微分信号Vdが正値の場合はそれをゼロにクランプしてゼロレベルの信号Vd1を出力し、微分信号Vdが負値の場合は微分信号Vdを所定の比率で分圧した負値の信号Vd1を出力する機能を有する。
電流検出回路913は、スイッチ2に流れるスイッチ電流を検出し、スイッチ電流に比例した電流信号Viを出力する。比較器922の非反転入力端子には、電流検出回路913からの電流信号Viが入力される。
比較器922は、電流信号ViがVeもしくは(Vd1+Ecl)より高くなるとリセットパルスをフリップフロップ914へ出力する。フリップフロップ914は、パルス発振回路911からのセットパルスを受けるとハイレベルとなり、比較器922からのリセットパルスを受けるとローレベルとなる駆動パルスVgを出力する。
逆に誤差信号Veが高くなると、スイッチ電流のピーク値を上昇させるように駆動パルスのパルス幅が大きくなる。即ち、時比率δが大きくなり、負荷6への電力供給を大きくする。
一方、負荷6が急な変化をしない状態においては、出力直流電圧Voの時間変化率、即ち微分信号Vdはゼロであるので、加算回路900の出力(Vd1+Ecl)は電圧Eclである。負荷6が許容値以上に重くなって電流信号Viが電圧Eclに至ると、比較器922はフリップフロップ914へリセットパルスを出力し、駆動パルスVgをローレベルとしてスイッチ2をオフ状態にする。このように、スイッチ2に流れる電流のピーク値に上限を設定することにより、DC−DCコンバータの過電流保護を行う。
逆に、信号Vdが負の値になろうとすると、NPNトランジスタ231がオン状態となってNPNトランジスタ233がオフ状態となる。出力信号Vd1は、微分信号Vdが電源電圧Vccから抵抗232と抵抗230で分圧された負の値を示す。
微分回路80が出力直流電圧Voの微分値即ち時間変化率を検出し、微分信号Vdを出力する。この微分信号Vdはクランプ回路923を介して、加算回路900で電圧Eclに加算される。微分信号Vdは負の値を示すので、加算回路900の出力(Ecl+Vd1)は、電圧Eclより低い値となる。出力直流電圧Voの時間変化率が大きい、即ち信号Vd1の絶対値が大きいほど加算回路900の出力(Ecl+Vd1)は低くなり、誤差信号Veを下回る。比較器922は、電流信号Viが誤差信号Veより低くなった(Ecl+Vd1)に達することにより、駆動パルスVgを立ち下げてスイッチ2をオフ状態とする。このことにより、負荷6への供給電力を減らして出力直流電圧のオーバーシュートを抑制する。
2、20、711 スイッチ
3、30 ダイオード
4、40 インダクタ
5、704、801 コンデンサ
6 負荷
21、231、233、237 NPNトランジスタ
22、23、802、230、232、236、701、702、705、706、707 抵抗
70、71、7 電圧検出回路
80 微分回路
90、91、92、13 パルス幅制御回路
234、235 PNPトランジスタ
700 基準電圧源
703 誤差増幅器
708、709、902、912、922 比較器
710 ORゲート
800 演算増幅器
900 加算回路
901 鋸波発振回路
911 パルス発振回路
913、12 電流検出回路
914 フリップフロップ
921 電圧源
923 クランプ回路
Claims (6)
- 入力直流電源から入力直流電圧を入力し、出力直流電圧を負荷へ供給するDC−DCコンバータであって、
前記出力直流電圧を目標電圧に近づけるように動作すると共に、前記出力直流電圧が前記目標電圧を含む所定の電圧範囲内にある場合には、前記出力直流電圧の時間変化率をゼロに近づけるように動作することを特徴とするDC−DCコンバータ。 - 前記出力直流電圧を時間微分する微分回路を有することを特徴とする請求項1に記載のDC−DCコンバータ。
- 前記出力直流電圧と前記目標電圧との誤差を増幅して誤差信号を出力する電圧検出回路と、前記誤差信号に前記微分回路の出力信号を加算する演算回路と、を更に有することを特徴とする請求項2に記載のDC−DCコンバータ。
- 所定のスイッチング周期でスイッチングするスイッチを有するスイッチング方式のDC−DCコンバータであって、前記スイッチの1スイッチング周期におけるオン時間の割合である時比率を前記演算回路の出力信号に基づいて制御することにより、前記出力直流電圧を前記目標電圧に近づけることを特徴とする請求項3に記載のDC−DCコンバータ。
- 可変インピーダンス手段を有するシリーズレギュレータ方式のDC−DCコンバータであって、前記演算回路の出力信号に基づいて前記可変インピーダンス手段のインピーダンスを制御することにより、前記出力直流電圧を前記目標電圧に近づけることを特徴とする請求項3に記載のDC−DCコンバータ。
- 入力直流電源から入力直流電圧を入力し、出力直流電圧を負荷へ供給すると共に、入力電流を検出してその最大値を最大閾値以下に制限することにより過電流保護を行うDC−DCコンバータであって、
前記出力直流電圧を目標電圧に近づけるように動作すると共に、前記出力直流電圧が前記目標電圧を含む所定の電圧範囲内にある場合には、前記出力直流電圧の時間変化率を用いて前記最大閾値を決定することを特徴とするDC−DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003278630A JP4370128B2 (ja) | 2003-07-23 | 2003-07-23 | Dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003278630A JP4370128B2 (ja) | 2003-07-23 | 2003-07-23 | Dc−dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005045942A true JP2005045942A (ja) | 2005-02-17 |
JP4370128B2 JP4370128B2 (ja) | 2009-11-25 |
Family
ID=34264983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003278630A Expired - Fee Related JP4370128B2 (ja) | 2003-07-23 | 2003-07-23 | Dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4370128B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007195363A (ja) * | 2006-01-20 | 2007-08-02 | Fuji Electric Device Technology Co Ltd | Dc−dcコンバータ |
US8022574B2 (en) | 2007-11-26 | 2011-09-20 | Samsung Electronics Co., Ltd. | Maximum voltage source selector |
US8115467B2 (en) | 2009-05-27 | 2012-02-14 | Kabushiki Kaisha Toshiba | DC-DC converter |
US8278901B2 (en) | 2007-11-20 | 2012-10-02 | Ricoh Company, Ltd. | Switching regulator configured to detect, and compensate for, decrease in output voltage |
JP2012524401A (ja) * | 2009-04-17 | 2012-10-11 | ナショナル セミコンダクタ コーポレイション | 光起電力システムにおける過剰電圧保護システム及び方法 |
JP2014155384A (ja) * | 2013-02-12 | 2014-08-25 | Denso Corp | 電力変換装置 |
JPWO2019097746A1 (ja) * | 2017-11-16 | 2019-11-21 | 三菱電機株式会社 | 電力変換装置 |
CN111628648A (zh) * | 2019-02-27 | 2020-09-04 | 模拟设备国际无限公司 | 具有比例积分(pi)控制补偿网络钳位的开关调节器 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62171467A (ja) * | 1986-01-24 | 1987-07-28 | Fuji Electric Co Ltd | 直流チヨツパの出力電圧リツプル低減装置 |
JPH0731138A (ja) * | 1993-07-08 | 1995-01-31 | Toshiba Corp | 共振形dc/dcコンバータ |
JPH07203672A (ja) * | 1993-12-29 | 1995-08-04 | Ricoh Co Ltd | Pwm制御方式を用いた電源装置 |
JPH07327363A (ja) * | 1994-05-31 | 1995-12-12 | Nemitsuku Ramuda Kk | スイッチング電源装置 |
JP2000224852A (ja) * | 1999-02-02 | 2000-08-11 | Nagano Japan Radio Co | スイッチング電源装置 |
JP2001286128A (ja) * | 2000-03-30 | 2001-10-12 | Seiko Instruments Inc | スイッチングレギュレータ |
JP2002014733A (ja) * | 2000-06-30 | 2002-01-18 | Denso Corp | 直流電源回路 |
JP2002223567A (ja) * | 2001-01-26 | 2002-08-09 | Nippon Baruufu Kk | 高周波形リモートセンサー制御装置 |
JP2002300779A (ja) * | 2001-03-29 | 2002-10-11 | Sharp Corp | スイッチング電源装置 |
JP2003005847A (ja) * | 2001-06-25 | 2003-01-08 | Texas Instr Japan Ltd | レギュレータ回路 |
JP2003047237A (ja) * | 2001-07-26 | 2003-02-14 | Sharp Corp | スイッチング電源装置 |
-
2003
- 2003-07-23 JP JP2003278630A patent/JP4370128B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62171467A (ja) * | 1986-01-24 | 1987-07-28 | Fuji Electric Co Ltd | 直流チヨツパの出力電圧リツプル低減装置 |
JPH0731138A (ja) * | 1993-07-08 | 1995-01-31 | Toshiba Corp | 共振形dc/dcコンバータ |
JPH07203672A (ja) * | 1993-12-29 | 1995-08-04 | Ricoh Co Ltd | Pwm制御方式を用いた電源装置 |
JPH07327363A (ja) * | 1994-05-31 | 1995-12-12 | Nemitsuku Ramuda Kk | スイッチング電源装置 |
JP2000224852A (ja) * | 1999-02-02 | 2000-08-11 | Nagano Japan Radio Co | スイッチング電源装置 |
JP2001286128A (ja) * | 2000-03-30 | 2001-10-12 | Seiko Instruments Inc | スイッチングレギュレータ |
JP2002014733A (ja) * | 2000-06-30 | 2002-01-18 | Denso Corp | 直流電源回路 |
JP2002223567A (ja) * | 2001-01-26 | 2002-08-09 | Nippon Baruufu Kk | 高周波形リモートセンサー制御装置 |
JP2002300779A (ja) * | 2001-03-29 | 2002-10-11 | Sharp Corp | スイッチング電源装置 |
JP2003005847A (ja) * | 2001-06-25 | 2003-01-08 | Texas Instr Japan Ltd | レギュレータ回路 |
JP2003047237A (ja) * | 2001-07-26 | 2003-02-14 | Sharp Corp | スイッチング電源装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007195363A (ja) * | 2006-01-20 | 2007-08-02 | Fuji Electric Device Technology Co Ltd | Dc−dcコンバータ |
US8278901B2 (en) | 2007-11-20 | 2012-10-02 | Ricoh Company, Ltd. | Switching regulator configured to detect, and compensate for, decrease in output voltage |
US8022574B2 (en) | 2007-11-26 | 2011-09-20 | Samsung Electronics Co., Ltd. | Maximum voltage source selector |
JP2012524401A (ja) * | 2009-04-17 | 2012-10-11 | ナショナル セミコンダクタ コーポレイション | 光起電力システムにおける過剰電圧保護システム及び方法 |
US8115467B2 (en) | 2009-05-27 | 2012-02-14 | Kabushiki Kaisha Toshiba | DC-DC converter |
US8531167B2 (en) | 2009-05-27 | 2013-09-10 | Kabushiki Kaisha Toshiba | Circuit |
JP2014155384A (ja) * | 2013-02-12 | 2014-08-25 | Denso Corp | 電力変換装置 |
JPWO2019097746A1 (ja) * | 2017-11-16 | 2019-11-21 | 三菱電機株式会社 | 電力変換装置 |
US11108319B2 (en) | 2017-11-16 | 2021-08-31 | Mitsubishi Electric Corporation | Power conversion device with an intermediate capacitor and a smoothing capacitor |
CN111628648A (zh) * | 2019-02-27 | 2020-09-04 | 模拟设备国际无限公司 | 具有比例积分(pi)控制补偿网络钳位的开关调节器 |
Also Published As
Publication number | Publication date |
---|---|
JP4370128B2 (ja) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5277952B2 (ja) | スイッチング電源回路 | |
US8368475B2 (en) | Oscillator circuit | |
US20050007167A1 (en) | PWM switching regulator control circuit | |
JP5118940B2 (ja) | 電源装置 | |
US20060087303A1 (en) | Controller for a DC to DC converter having linear mode and switch mode capabilities | |
KR20060049915A (ko) | Dc-dc 컨버터 회로 | |
JP2011259659A (ja) | スイッチング電源装置 | |
US20180183331A1 (en) | Pulse width modulation device and dc-to-dc converter including the same | |
KR102216799B1 (ko) | 벅 컨버터 | |
US10326362B2 (en) | Switching regulator | |
JP6860118B2 (ja) | 力率改善回路及び半導体装置 | |
US10742120B1 (en) | Pulse frequency modulation control of a power converter | |
JP6932056B2 (ja) | スイッチングレギュレータ | |
JP4548100B2 (ja) | Dc−dcコンバータ | |
JP4370128B2 (ja) | Dc−dcコンバータ | |
JP2013198252A (ja) | スイッチングレギュレータ | |
TW201445858A (zh) | 用於電源轉換器的時間產生器及時間信號產生方法 | |
JP5869265B2 (ja) | Dc−dcコンバータ回路の制御回路及びdc−dcコンバータ回路 | |
US8797772B2 (en) | Low noise voltage regulator | |
JP2010246294A (ja) | 電源回路および電子機器 | |
JP2010136506A (ja) | Dc/dcコンバータ | |
JP5187753B2 (ja) | スイッチング電源回路の制御回路 | |
JP4464263B2 (ja) | スイッチング電源装置 | |
JP2007236051A (ja) | スイッチングレギュレータ | |
JP5645466B2 (ja) | 電源の制御回路及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050523 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060518 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090831 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |