JP2005005656A - セラミック積層型電気機械変換素子とその製造方法 - Google Patents
セラミック積層型電気機械変換素子とその製造方法 Download PDFInfo
- Publication number
- JP2005005656A JP2005005656A JP2003191362A JP2003191362A JP2005005656A JP 2005005656 A JP2005005656 A JP 2005005656A JP 2003191362 A JP2003191362 A JP 2003191362A JP 2003191362 A JP2003191362 A JP 2003191362A JP 2005005656 A JP2005005656 A JP 2005005656A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- electrode
- electrodes
- partial
- electromechanical transducer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】工業的に生産が容易で、電界印加時のき裂の発生を防止することが可能なセラミック積層型電気機械変換素子の提供。
【解決手段】セラミック積層型電気機械変換素子１は、電界の印加により変位する複数のセラミックス層２と、セラミックス層２と交互に重ねられてセラミックス層２と共に積層体４を形成する複数の内部電極層３と、を備えている。各セラミックス層２に所定の電界を印加する外部電極９は、内部電極層３に一層おきに接続される。複数の内部電極層３は、複数の部分電極層５と、１対の全面電極６と、を含む。部分電極層５は、部分電極７と無電極部８とを有する。無電極部８では、積層方向に隣り合ったセラミックス層２同士が一体化している。全面電極６は、積層方向に隣り合ったセラミックス層２同士を完全に分離する。
【選択図】 図１
【解決手段】セラミック積層型電気機械変換素子１は、電界の印加により変位する複数のセラミックス層２と、セラミックス層２と交互に重ねられてセラミックス層２と共に積層体４を形成する複数の内部電極層３と、を備えている。各セラミックス層２に所定の電界を印加する外部電極９は、内部電極層３に一層おきに接続される。複数の内部電極層３は、複数の部分電極層５と、１対の全面電極６と、を含む。部分電極層５は、部分電極７と無電極部８とを有する。無電極部８では、積層方向に隣り合ったセラミックス層２同士が一体化している。全面電極６は、積層方向に隣り合ったセラミックス層２同士を完全に分離する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、セラミック積層型電気機械変換素子とその製造方法に関する。
【０００２】
【従来の技術】
セラミック積層型電気機械変換素子は、一般に、複数のセラミックス層と複数の内部電極層とが交互に重ねられて一体に焼結された積層体と、１対の外部電極と、を備え、各内部電極層は、内部電極としての部分電極を有する。外部電極は、積層体の２つの側面上にそれぞれ配置され、部分電極に一層おきに電気的に接続される。
【０００３】
各部分電極は、電極面積が素子（積層体）の断面積よりも小さく、その縁端面は、２つの外部電極が配置された積層体の２つの側面の少なくとも一方で露出している。各部分電極は、自身の縁端面が露出する積層体の側面においてこの側面上に配置された外部電極とは電気的に接続するが、縁端面が露出しない積層体の側面上に配置された外部電極とは電気的に接続していない。
【０００４】
セラミックス層は、圧電又は電歪セラミックスを主成分とし、外部電極間に電圧が印加されることにより機械的に変位する。各内部電極層の部分電極が設けられていない領域（以下、無電極部という）の存在により、１対の隣り合う内部電極層間のセラミックス層には、当該２つの内部電極層の部分電極に挟まれた部分と挟まれない部分とが存在する。外部電極間に電圧が印加されたとき、上記２つの部分のうち部分電極に挟まれた部分は変位するが、部分電極に挟まれない部分は変位せず、両者の境界付近に応力が発生する。そして、発生する最大応力がセラミックス層の破壊強度を超えてしまうと、き裂が発生して破損を生じる恐れがある。また、き裂は、耐湿特性を著しく劣化させる原因となる。このため、高湿度雰囲気中で素子に電界を印加して駆動すると、き裂を通して内部電極を形成する金属がマイグレーションを起こし、絶縁性が要求される部位において部分電極と外部電極とが電気的に導通してしまう恐れがある。
【０００５】
このような不都合を回避することを目的とした構造として、素子の積層方向と平行な側面上に、幅０．１ｍｍ、深さ０．１ｍｍの溝を、素子の周囲全体に２ｍｍの間隔で形成したものがある（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特公平６−５７９４号公報
【０００７】
【発明が解決しようとする課題】
しかし、特許文献１の構造では、素子（積層体）の長さに対して形成する溝の数が多い。例えば、素子の長さが３０ｍｍの場合には、１４本の溝を形成しなければならず、製造上の負担となり、工数及びコストの増大を招く。また、溝を素子の周囲全体に形成することも、製造上の負担となり、工数及びコストの増大を招く。
【０００８】
そこで、本発明は、工業的に生産が容易で、電界印加時のき裂の発生を防止することが可能なセラミック積層型電気機械変換素子とその製造方法の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明に係るセラミック積層型電気機械変換素子は、積層体と１対の外部電極とを備えている。積層体は、電界の印加により変位する材質よりなる複数のセラミックス層と、複数の内部電極と、が交互に重ねられ、両者が一体に焼結されたものである。１対の外部電極は、積層体の側面に配置されている。内部電極は、１対の外部電極と一層おきに交互に電気的に接続されている。複数の内部電極は、少なくとも１対の全面電極と、複数の部分電極と、を備えている。
【００１０】
セラミックス層は、いわゆる圧電セラミックスや電歪セラミックスを主成分とする。全内部電極のうち全面電極の占める割合は、部分電極に比して極めて少ない。
【００１１】
上記構成では、外部電極に電圧が印加されたとき、セラミックス層のうち積層方向で隣り合って対となる２つの部分電極に挟まれた部分は変位するが、この２つの部分電極に挟まれない部分は変位しない。このため、両者の境界（隣り合う２つの部分電極に挟まれる部分と挟まれない部分との境界）に応力が発生する。発生する応力の大きさは、積層体の積層方向の両端から中央部に向かって増大し、所定位置で最大応力となる。
【００１２】
この最大応力は、部分電極が連続する領域（部分電極連続領域）の積層方向の長さの増減に応じて増減する。これに対し、本発明では、内部電極は、少なくとも１対（２枚）の全面電極を含んでいる。全面電極は、セラミックス層全面に形成され、その電極面積が素子（積層体）の断面積とほぼ等しい電極であり、積層方向両側で隣接する２つのセラミックス層同士を完全に分離する。各全面電極の周縁端は、積層体の側面で露出する。一方の全面電極の周縁端は、一方の外部電極とは電気的に接続されているが、他方の外部電極とは間に絶縁体を介在させることにより電気的に接続されない。反対に、他方の全面電極の周縁端は、他方の外部電極とは電気的に接続されているが、一方の外部電極とは間に絶縁体を介在させることにより電気的に接続されない。全面電極の間のセラミックス層では、外部電極に電圧が印加されたとき、層全体に亘って均一に変位が生じる。
【００１３】
このような全面電極により、部分電極の連続性が遮断されるので、積層体の内部電極を全て部分電極で形成した場合に比して、部分電極連続領域の積層方向の長さが短くなり、最大応力が低減され、き裂の発生を抑えることができる。
【００１４】
また、少数の全面電極を部分電極の間に混在させることは、多数の溝を形成するよりも製造上の負担が少なくて済み、工業的に生産が容易である。
【００１５】
セラミックス層に所定の電界が印加されたときに部分電極連続領域においてき裂が発生する部分電極連続領域の積層方向の最小の長さ（以下、最小破壊長さと称する）を実験的に又は計算によって予め求め、各部分電極連続領域の積層方向の長さがこの最小破壊長さよりも小さくなるように、全面電極を配置しても良い。
【００１６】
この最小破壊長さは、印加する電界の強さ、セラミックス層の材質や寸法形状、部分電極の寸法形状等の諸条件によって決定される。従って、部分電極連続領域の積層方向の長さが最小破壊長さよりも小さくなるように全面電極を配置することによって、き裂の発生をより確実に防止することができる。
【００１７】
全面電極を、部分電極連続領域のセラミックス層の破壊強度を超える最大応力発生部の近傍に配置しても良い。
【００１８】
これにより、部分電極連続領域に発生する最大応力を、セラミックス層の破壊強度よりも小さくなるように効果的に低減させることができ、き裂の発生をより確実に抑えることができる。
【００１９】
全面電極を、積層体の積層方向の全体の長さをほぼ等分割する位置に配置しても良い。
【００２０】
最大応力の大きさが部分電極連続領域の積層方向の長さによって一律に決定される場合、各部分電極連続領域の積層方向の長さがほぼ等しくなるように全面電極を配置することによって、各部分電極連続領域における最大応力がセラミックス層の破壊強度を超えないように、発生する応力を効率的に分散させることができる。従って、積層体の全域において、最大応力を効率良く低減させて、き裂の発生を抑えることができる。
【００２１】
全面電極間のセラミックス層の厚さを、部分電極間のセラミックス層の厚さよりも大きく形成しても良い。
【００２２】
これにより、印加する電圧の大きさを小さく抑えつつ素子の変位量を増大させるために部分電極間のセラミックス層の厚さを小さく設定した場合であっても、全面電極と外部電極とを電気的に絶縁させる絶縁体の配置スペースを広く設定することができ、工業的生産が一段と容易となる。
【００２３】
本発明に係るセラミック積層型電気機械変換素子は、セラミック粉末と有機バインダとを含むセラミックス層形成用グリーンシートの表面に、内部電極を形成する金属ペーストを塗布し、このグリーンシートを積層し、積層されたグリーンシートの集合体を焼結することにより製造しても良い。
【００２４】
上記製造方法は、焼結後の集合体から露出する全面電極の側縁の所定部分を、エアロゾルデポジション法によって絶縁体で被覆する工程をさらに備えても良い。
【００２５】
【発明の実施の形態】
本発明の一実施形態を、図面に基づいて説明する。
【００２６】
図１は本発明に係るセラミック積層型電気機械変換素子の一実施形態を示す斜視図、図２（ａ）は図１のＩＩａ−ＩＩａ断面図、図２（ｂ）は図１のＩＩｂ−ＩＩｂ断面図、図３（ａ）は図１のＩＩＩａ−ＩＩＩａ断面図、図３（ｂ）は図１のＩＩＩｂ−ＩＩＩｂ断面図である。
【００２７】
図１〜図３に示すように、セラミック積層型電気機械変換素子１は、電界の印加により変位する複数のセラミックス層２と、セラミックス層２と交互に重ねられてセラミックス層２と共に一体化された積層体４を形成する複数の内部電極層３と、を備えている。内部電極層３の内部電極（後述する部分電極７及び全面電極６）は一層おきに外部電極９に接続され、外部電極９からの電圧印加によって各セラミックス層２に所定の電界が印加される。セラミックス層２及び内部電極層３は共に矩形板形状であり、積層体４は角柱状である。各セラミックス層２は、ほぼ同じ厚さを有している。なお、積層体４の形状は、角柱状に限定されず、例えば円柱状や中空円筒状等、様々な形状に設定することができる。
【００２８】
複数の内部電極層３は、複数の部分電極層５と、少なくとも１対（本実施形態では１対）の全面電極６と、を含む。従って、全内部電極層３のうち全面電極６の占める割合は、部分電極層５に比して極めて少ない。
【００２９】
部分電極層５は、部分電極７と無電極部８とを有する。全面電極６及び部分電極７は、矩形板形状を有し、積層体４の積層方向に対して略直交するように配置されている。部分電極７は、積層体４の４つの側面のうち３つの側面でその周縁が露出するような寸法形状を有し（図２（ａ），図２（ｂ）参照）、全面電極６は、積層体の４つの側面全てでその周縁が露出するような寸法形状を有する（図３（ａ），図３（ｂ）参照）。各部分電極層５において、部分電極７が設けられていない領域が無電極部８を構成し、無電極部８では、部分電極７は積層体４の側面から露出しない。
【００３０】
１対（２枚）の全面電極６は、積層体４の積層方向の全長Ｌをほぼ等分割する位置に配置されている。本実施形態では、全面電極６の数が１対であり、積層体４の積層方向の略中央（２等分する位置）に配置されている。すなわち、積層体４の一端から２枚の全面電極６間の中心までの長さは、積層体４の全長Ｌのほぼ１／２に設定されている。
【００３１】
無電極部８は、積層体４の２つの略平行な側面（特定側面）４ａ，４ｂ上に、積層方向に沿って交互に配置されている。換言すると、積層体４の２つの特定側面４ａ，４ｂ上において、部分電極７がそれぞれ交互に露出する。２つの特定側面４ａ．４ｂ上には、外部電極９がそれぞれ形成され、各部分電極７は外部電極９に並列的に接続されている。
【００３２】
これに対し、全面電極６は、特定側面４ａ，４ｂ上において連続して露出する。このため、全面電極６においても部分電極７と同様に外部電極９に交互に接続されるように、一方の特定側面４ａ上における一方の外部電極９と一方（図１中上方）の全面電極６との間、及び他方の特定側面４ｂ上における他方の外部電極９と他方（図１中下方）の全面電極６との間には、ガラス等の絶縁体１０がそれぞれ配置されている。この絶縁体１０は、積層体４（セラミックス層２）に固定されている。
【００３３】
無電極部８では、積層方向に隣り合った２つのセラミックス層２同士が一体化している。これに対し、全面電極６は、積層方向に隣り合ったセラミックス層２同士を完全に分離している。
【００３４】
セラミックス層２は、いわゆる圧電セラミックス又は電歪セラミックスからなる。圧電セラミックス及び電歪セラミックスは、共に電界（電圧）を印加すると歪む（変位する）という特性を有する。圧電セラミックスの代表的な材料としては、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３ やＢａＴｉＯ３ などがある。電歪セラミックスの代表的な材料としては、Ｐｂ（Ｍｇ１／３ Ｎｂ２／３ ）Ｏ３ −ＰｂＴｉＯ３ やＰｂ（Ｎｉ１／３ Ｎｂ２／３ ）Ｏ３ −ＰｂＴｉＯ３ や（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３ などがある。なお、圧電セラミックスの場合、分極の向きを一方向に揃えるためのいわゆる分極処理を施す必要がある。また、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３ はＰＺＴと、ＢａＴｉＯ３ はＢＴと、Ｐｂ（Ｍｇ１／３Ｎｂ２／３ ）Ｏ３ −ＰｂＴｉＯ３ はＰＭＮ−ＰＴと、Ｐｂ（Ｎｉ１／３Ｎｂ２／３ ）Ｏ３ −ＰｂＴｉＯ３ はＰＮＮ−ＰＴと、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３ はＰＬＺＴと、それぞれ略称される。
【００３５】
部分電極７が連続する領域（部分電極連続領域）では、セラミックス層２のうち隣り合った対の部分電極７に挟まれる部分は電界の印加によって積層方向へ変位（伸張）するが、部分電極７に挟まれない部分は変位せず、この両者の境界付近に応力が発生する。これに対し、全面電極６に挟まれたセラミックス層２では、電界の印加により層全域に亘って均一に変位が生じ、積層方向への歪み（変位）が拘束されることがないので、積層方向への応力は基本的に発生しない。
【００３６】
また、本実施形態のように、セラミックス層２の形状及び配置方向が積層方向において一様であり、無電極部８が積層方向に沿って交互に配置され、各セラミックス層２がほぼ同じ厚さを有している場合、部分電極連続領域における最大応力は、その積層方向のほぼ中央部分で生じ、その最大応力の大きさは、部分電極連続領域の積層方向の長さＬ１の増減に応じて増減する。そして、電界を印加した際に、部分電極連続領域の積層方向の長さＬ１が所定値（最小破壊長さ）Ｌｍ以上であるとき、最大応力発生部においてセラミックス層２にき裂が発生する。この最小破壊長さＬｍは、印加する電界の強さ、セラミックス層２の材質や寸法形状、部分電極７の寸法形状等の諸条件によって一義的に決定される。本実施形態では、全面電極６は、全ての内部電極層３が部分電極７のみによって構成されている（全面電極６が存在せず積層体４の全領域が部分電極連続領域である）場合に最大応力が発生する積層体４の中央部分（最大応力発生部）に配置され、部分電極連続領域の積層方向の長さＬ１は、最小破壊長さＬｍよりも小さく設定されている。
【００３７】
例えば、全長Ｌが３０ｍｍ、積層方向と直交する断面が７ｍｍ×７ｍｍの略正方形、セラミックス層と内部電極層とを合わせた１層の長さ（高さ）が８０μｍ、積層数が３７５層であり、内部電極層が部分電極のみから構成された積層体（素子）に対し、印加する電圧の強さを徐々に上昇させると、９２０Ｖ／ｍｍの電界を印加したときに、積層方向の略中央付近において、積層体の側面に、部分電極の端から無電極部へ向けて内部電極層に沿った小さなき裂が発生する。このような結果は、破壊実験を行ったり、有限要素法等を用いた計算などを行うことによって得ることができる。すなわち、上記積層体では、９２０Ｖ／ｍｍの電界印加時の最小破壊長さＬｍが３０ｍｍであり、積層体の全長が３０ｍｍ以上となる場合に、部分電極連続領域の長さが３０ｍｍ未満となるように、全面電極を設ければ良い。
【００３８】
全面電極６の数は、部分電極連続領域の積層方向の長さが最小破壊長さＬｍよりも小さく設定されるように決定すれば良い。この場合、全面電極６の配置は絶縁体１０の形成を伴い、構造の複雑化や製造作業の煩雑化を招くため、全面電極６の数はできるだけ少ない方が好ましい。具体的には、積層体４の全長Ｌと最小破壊長さＬｍと全面電極６の配置個所の数ｎとの関係が、Ｌ／ｎ＜Ｌｍを満たす最小整数値のｎを求め、ｎ対の全面電極６を、積層体４の全長Ｌを（ｎ＋１）等分する位置に１対ずつ配置すれば良い。例えば、配置する全面電極６が２対の場合（２カ所に設ける場合）には積層体４の積層方向の全長Ｌをほぼ３等分する位置に、３対の場合（３カ所に設ける場合）にはほぼ４等分する位置にそれぞれ配置すれば良い。
【００３９】
本実施形態に係る素子１は、例えばセラミックコンデンサ等の製造に用いられるセラミックグリーンシートの積層体を焼結する方法によって得ることができる。具体的には、圧電あるいは電歪セラミックス粉末を作成する工程と、粉末に有機バインダ等を加えて混練しグリーンシート化する工程と、図４に示すように、得られたグリーンシート１１の表面に部分電極７又は全面電極６となる金属電極ペースト１２を印刷する工程と、印刷後のグリーンシート１１を積層する工程と、この積層体を焼結して一体化する工程と、焼結後の積層体から露出する全面電極６の側縁の所定部分を絶縁体１０で被覆する工程と、全ての部分電極７及び全面電極６を並列接続するように外部電極９を形成する工程と、によって製造される。なお、圧電セラミックスの場合には、最後に、外部電極間に直流電圧を印加する分極処理工程が加えられる。
【００４０】
焼結後の積層体から露出する全面電極の側縁の所定部分を絶縁体で被覆する方法としては、従来より、ガラス粉末をいわゆる電気泳動法を用いて全面電極の側縁上に付着させた後、これを熱処理して溶解させる方法が知られている。本発明者は、この電気泳動法を用いた方法に代えて、いわゆるエアロゾルデポジション法を使用することにより簡便に、且つ効率よく絶縁体被覆が可能であることを見出した。
【００４１】
エアロゾルデポジション法では、まず、絶縁体の原料となるドライな絶縁性超微粒子材料（例えばセラミック粉末）を、エアロゾル化チャンバー内でガスと攪拌・混合してエアロゾル化する。次に、エアロゾル化した絶縁性材料を、成膜チャンバーに搬送する。成膜チャンバーは真空ポンプによって５０〜１ｋＰａ前後に減圧されており、絶縁性材料の搬送は、両チャンバー間の圧力差により生じるガスの流れにより行われる。成膜チャンバーでは、絶縁性材料は、スリット状のノズルを通過して加速し、露出した全面電極の側縁に吹き付けられる。その際、図７（ｂ），（ｃ）に示すように、積層体の集合体５５の特定側面４ａ，４ｂを覆うように、マスク５１，５２を配置する。各マスク５１，５２は、全面電極６の側縁を開放する微細な開口５１ａ，５２ａを有し、ノズルは、開口５１ａ，５２ａに沿って全面電極６に対して相対移動される。これにより、図８（ａ），（ｂ），（ｃ）に示すように、絶縁体１０は、特定側面４ａから露出する一方の全面電極６（図８（ｃ）の上側）の側縁と、特定側面４ｂから露出する他方の全面電極６（図８（ｃ）の下側）の側縁とを覆った状態で、特定側面４ａ，４ｂ上にそれぞれ固定される。そして、図８（ｂ）中破線５３で示す位置で集合体５５を切断して積層体４を形成し、図８（ｃ）に示すように、積層体４の特定側面４ａ，４ｂ上に外部電極９を形成する。
【００４２】
このようなエアロゾルデポジション法を使用して全面電極を形成することによって、下記に示すように、電気泳動法を使用する場合に伴う様々な不都合を一挙に解消できた。
【００４３】
すなわち、電気泳動法では、ガラス粉末を付着させる工程と熱処理工程の２つの工程が必要であるのに対し、エアロゾルデポジション法では、熱処理工程が不要となり、工数の低減を図ることができる。電気泳動法では、全面電極が特定側面上において連続した線状で完全に露出していることが必要であるのに対し、エアロゾルデポジション法では、全面電極が完全に露出している必要がなく、不連続であっても絶縁体を形成することができる。セラミックスに対してガラスを固定する電気泳動法よりも、セラミックス同士を固定するエアロゾルデポジション法の方が、素子と絶縁体との密着強度が増大し、信頼性が向上する。絶縁体としてガラスを使用する電気泳動法よりも、セラミックスを使用するエアロゾルデポジション法の方が、絶縁耐圧が高く、この点からも信頼性が向上する。さらに、電気泳動法では、専用の特殊なガラス粉末を必要とするのに対し、エアロゾルデポジション法では、専用の特殊なセラミックスを必要としない。
【００４４】
本実施形態によれば、部分電極層５の連続性が全面電極６によって遮断されるため、積層体４の内部電極層３を全て部分電極層５で形成した場合に比して、部分電極連続領域の積層方向の長さを短くすることができる。このため、発生する最大応力が低減され、き裂の発生を抑えることができる。
【００４５】
部分電極連続領域の積層方向の長さＬ１が、外部電極９に所定の電圧が印加されたときに部分電極連続領域においてき裂が発生する最小破壊長さＬｍよりも小さくなるように、全面電極６が配置されているので、き裂の発生をより確実に防止することができる。
【００４６】
各部分電極連続領域の積層方向の長さＬ１がほぼ等しくなるように全面電極６が配置されているので、発生する応力を各部分電極連続領域に均等に分散させることができる。従って、積層体４の全域において効率良く最大応力の低減を図ることができる。
【００４７】
少数の全面電極６を部分電極層５の間に混在させることは、多数の溝を形成するよりも製造上の負担が少なくて済み、工業的に生産が容易である。
【００４８】
全面電極６を、全面電極６を除去した状態で形成される部分電極連続領域の最大応力発生部となる積層体４の中央部分に配置したので、発生する最大応力をより効果的に低減させることができる。
【００４９】
さらに、全面電極６間のセラミックス層２の厚さを、部分電極７間のセラミックス層２の厚さよりも大きく形成しても良い。
【００５０】
一般に、印加する電圧の大きさを小さく抑えつつ素子１の変位量を増大させるためには、部分電極７間のセラミックス層２の厚さをできるだけ小さく設定する方が有利である。一方、絶縁体１０の形成作業性の点からは、絶縁体１０の配置スペースを広く設定する方が有利である。ここで、本実施形態では、全面電極６の数は部分電極７の数に比して極めて少なく、且つ、全面電極６は最大応力の低減を主たる目的として設けられている。従って、全面電極６間のセラミックス層２の厚さを、部分電極７間のセラミックス層２の厚さよりも大きく形成することによって、製造の煩雑化を招くことなく、低電圧による変位量の増大化を図ることができる。
【００５１】
また、全面電極の側縁を絶縁体で被覆する方法として、いわゆるエアロゾルデポジション法を使用することにより、電気泳動法を使用する場合に比して、工業的生産性及び信頼性が向上する。
【００５２】
図５及び図６に、上記実施形態の変形例を示す。これらの変形例は、部分電極の形状が上記実施形態と相違し、これに合わせて外部電極を配置したものであり、その他の基本構成は上記実施形態と同様である。なお、図５及び図６では、部分電極連続領域のみを図示し、全面電極を省略している。また、便宜上セラミックス層を透視して部分電極を示している。
【００５３】
図５の部分電極１３は、矩形板形状の四隅のうち一つの角部が切除された形状を有し、この切除された角部が無電極部１４を構成する。複数の部分電極１３は、積層体４の２カ所の対称側辺に交互に位置するように積層される。外部電極１５は、無電極部１４が配置される積層体４の２カ所の対称側辺上に設けられる。
【００５４】
図６の部分電極１６は、積層体４の４つの側面のうち１つの側面でのみその周縁が露出するような矩形板形状を有し、部分電極１６が設けられていない領域が無電極部１７を構成する。複数の部分電極１６は、積層体４の一側面とその反対側の側面にて交互に露出するように積層される。外部電極１８は、部分電極１６が露出する２つの側面上に設けられる。
【００５５】
【実施例】
図１に示す本実施形態に係るセラミック積層型電気機械変換素子と比較サンプルとを、下記の方法に従ってそれぞれ作製し、比較試験を行った。
【００５６】
ＰＺＴ系圧電セラミックス粉末を準備し、粉末１００重量部に対してアクリル樹脂５重量部、テルピネオールを主成分とした有機溶剤２０重量部とを混合したスラリーを作製し、これをＰＥＴフィルム上にキャスティング後乾燥して、厚さが約０．１ｍｍのセラミックグリーンシートとした。内部電極材料用金属ペーストには白金ペーストを使用し、上記グリーンシートの片面上に印刷塗布を施した（図４参照）。部分電極構造を有するグリーンシート５０枚を、ペースト印刷面を上にしてまず積み重ね、次いで全面電極構造のグリーンシートを２枚積層し、さらに部分電極構造を有するグリーンシート４９枚を積層し、その上にペーストを印刷していないグリーンシートを重ねて、熱プレスを用いて圧着した（図４参照）。得られた生積層体を、４００℃の温度で４８時間熱処理して脱脂し、その後１２００℃の温度で１時間焼結し一体化した。焼結後の各内部電極の層間は約０．０８ｍｍであった。この焼結体を、断面７ｍｍ×７ｍｍ、長さ１０ｍｍの寸法に加工した。焼結体の側面上に露出した全面電極の側縁端部を覆うように絶縁体ペーストを塗布し、その反対側の面上でも同様に他の全面電極の側縁端部を覆うように絶縁ペーストを塗布した。そして、外部電極ペーストを素子側面に塗布して乾燥させ、各内部電極（部分電極）を電気的に並列接続した。
【００５７】
得られた素子に対して２つの外部電極間に１６０Ｖ（電界強度約２ｋＶ／ｍｍ）の直流電圧を１分間印加して分極処理を施したが、素子にき裂が生じることはなかった。その後再び分極時と同方向に１６０Ｖの直流電圧を印加したところ、素子は長さ方向（積層方向）で０．０１２ｍｍの伸び変位を発生していることが確認された。また、最大変位が０．０１２ｍｍとなるように変調したパルス電圧を印加して間歇駆動を行ったが、素子が機械的に破壊することはなかった。
【００５８】
他方、上記と同じ寸法形状で全ての内部電極層が部分電極である素子（比較サンプル）を作製し、１６０Ｖの直流電圧を印加して分極処理を施したところ、長さ方向（積層方向）の中央部分の側面に内部電極層に沿ったき裂が生じた。この状態で、上記条件で間歇駆動を行ったところ、数万サイクル程度で素子はき裂部分から機械的に破壊した。
【００５９】
本発明は、一例として説明した上述の実施形態、その変形例、及び実施例に限定されることはない。すなわち、上述の実施形態等以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、工業的に生産が容易で、且つ電界印加時のき裂の発生を防止することが可能なセラミック積層型電気機械変換素子を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るセラミック積層型電気機械変換素子の一実施形態を示す斜視図である。
【図２】図１の要部断面図であり、（ａ）は図１のＩＩａ−ＩＩａ断面を、（ｂ）は図１のＩＩｂ−ＩＩｂ断面をそれぞれ示している。
【図３】図１の要部断面図であり、（ａ）は図１のＩＩＩａ−ＩＩＩａ断面を、（ｂ）は図１のＩＩＩｂ−ＩＩＩｂ断面をそれぞれ示している。
【図４】図１の素子の製造工程の一部を示す斜視図である。
【図５】変形例を示す斜視図である。
【図６】他の変形例を示す斜視図である。
【図７】エアロゾルデポジション法による絶縁体の形成を説明する図であり、（ａ）は絶縁体を形成する前の積層体の集合体の斜視図、（ｂ）は積層体の集合体をマスクにより被覆した状態を示す斜視図、（ｃ）は（ｂ）の要部断面図である。
【図８】エアロゾルデポジション法による絶縁体の形成を説明する図であり、（ａ）は絶縁体が形成された積層体の集合体の斜視図、（ｂ）は集合体を切断する前の状態を示す斜視図、（ｃ）は集合体を切断した積層体に外部電極を形成した状態を示す正面図である。
【符号の説明】
１ セラミック積層型電気機械変換素子
２ セラミックス層
３ 内部電極層
４ 積層体
５ 部分電極層
６ 全面電極（内部電極）
７、１３、１６ 部分電極（内部電極）
８、１４、１７ 無電極部
９、１５、１８ 外部電極
【発明の属する技術分野】
本発明は、セラミック積層型電気機械変換素子とその製造方法に関する。
【０００２】
【従来の技術】
セラミック積層型電気機械変換素子は、一般に、複数のセラミックス層と複数の内部電極層とが交互に重ねられて一体に焼結された積層体と、１対の外部電極と、を備え、各内部電極層は、内部電極としての部分電極を有する。外部電極は、積層体の２つの側面上にそれぞれ配置され、部分電極に一層おきに電気的に接続される。
【０００３】
各部分電極は、電極面積が素子（積層体）の断面積よりも小さく、その縁端面は、２つの外部電極が配置された積層体の２つの側面の少なくとも一方で露出している。各部分電極は、自身の縁端面が露出する積層体の側面においてこの側面上に配置された外部電極とは電気的に接続するが、縁端面が露出しない積層体の側面上に配置された外部電極とは電気的に接続していない。
【０００４】
セラミックス層は、圧電又は電歪セラミックスを主成分とし、外部電極間に電圧が印加されることにより機械的に変位する。各内部電極層の部分電極が設けられていない領域（以下、無電極部という）の存在により、１対の隣り合う内部電極層間のセラミックス層には、当該２つの内部電極層の部分電極に挟まれた部分と挟まれない部分とが存在する。外部電極間に電圧が印加されたとき、上記２つの部分のうち部分電極に挟まれた部分は変位するが、部分電極に挟まれない部分は変位せず、両者の境界付近に応力が発生する。そして、発生する最大応力がセラミックス層の破壊強度を超えてしまうと、き裂が発生して破損を生じる恐れがある。また、き裂は、耐湿特性を著しく劣化させる原因となる。このため、高湿度雰囲気中で素子に電界を印加して駆動すると、き裂を通して内部電極を形成する金属がマイグレーションを起こし、絶縁性が要求される部位において部分電極と外部電極とが電気的に導通してしまう恐れがある。
【０００５】
このような不都合を回避することを目的とした構造として、素子の積層方向と平行な側面上に、幅０．１ｍｍ、深さ０．１ｍｍの溝を、素子の周囲全体に２ｍｍの間隔で形成したものがある（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特公平６−５７９４号公報
【０００７】
【発明が解決しようとする課題】
しかし、特許文献１の構造では、素子（積層体）の長さに対して形成する溝の数が多い。例えば、素子の長さが３０ｍｍの場合には、１４本の溝を形成しなければならず、製造上の負担となり、工数及びコストの増大を招く。また、溝を素子の周囲全体に形成することも、製造上の負担となり、工数及びコストの増大を招く。
【０００８】
そこで、本発明は、工業的に生産が容易で、電界印加時のき裂の発生を防止することが可能なセラミック積層型電気機械変換素子とその製造方法の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明に係るセラミック積層型電気機械変換素子は、積層体と１対の外部電極とを備えている。積層体は、電界の印加により変位する材質よりなる複数のセラミックス層と、複数の内部電極と、が交互に重ねられ、両者が一体に焼結されたものである。１対の外部電極は、積層体の側面に配置されている。内部電極は、１対の外部電極と一層おきに交互に電気的に接続されている。複数の内部電極は、少なくとも１対の全面電極と、複数の部分電極と、を備えている。
【００１０】
セラミックス層は、いわゆる圧電セラミックスや電歪セラミックスを主成分とする。全内部電極のうち全面電極の占める割合は、部分電極に比して極めて少ない。
【００１１】
上記構成では、外部電極に電圧が印加されたとき、セラミックス層のうち積層方向で隣り合って対となる２つの部分電極に挟まれた部分は変位するが、この２つの部分電極に挟まれない部分は変位しない。このため、両者の境界（隣り合う２つの部分電極に挟まれる部分と挟まれない部分との境界）に応力が発生する。発生する応力の大きさは、積層体の積層方向の両端から中央部に向かって増大し、所定位置で最大応力となる。
【００１２】
この最大応力は、部分電極が連続する領域（部分電極連続領域）の積層方向の長さの増減に応じて増減する。これに対し、本発明では、内部電極は、少なくとも１対（２枚）の全面電極を含んでいる。全面電極は、セラミックス層全面に形成され、その電極面積が素子（積層体）の断面積とほぼ等しい電極であり、積層方向両側で隣接する２つのセラミックス層同士を完全に分離する。各全面電極の周縁端は、積層体の側面で露出する。一方の全面電極の周縁端は、一方の外部電極とは電気的に接続されているが、他方の外部電極とは間に絶縁体を介在させることにより電気的に接続されない。反対に、他方の全面電極の周縁端は、他方の外部電極とは電気的に接続されているが、一方の外部電極とは間に絶縁体を介在させることにより電気的に接続されない。全面電極の間のセラミックス層では、外部電極に電圧が印加されたとき、層全体に亘って均一に変位が生じる。
【００１３】
このような全面電極により、部分電極の連続性が遮断されるので、積層体の内部電極を全て部分電極で形成した場合に比して、部分電極連続領域の積層方向の長さが短くなり、最大応力が低減され、き裂の発生を抑えることができる。
【００１４】
また、少数の全面電極を部分電極の間に混在させることは、多数の溝を形成するよりも製造上の負担が少なくて済み、工業的に生産が容易である。
【００１５】
セラミックス層に所定の電界が印加されたときに部分電極連続領域においてき裂が発生する部分電極連続領域の積層方向の最小の長さ（以下、最小破壊長さと称する）を実験的に又は計算によって予め求め、各部分電極連続領域の積層方向の長さがこの最小破壊長さよりも小さくなるように、全面電極を配置しても良い。
【００１６】
この最小破壊長さは、印加する電界の強さ、セラミックス層の材質や寸法形状、部分電極の寸法形状等の諸条件によって決定される。従って、部分電極連続領域の積層方向の長さが最小破壊長さよりも小さくなるように全面電極を配置することによって、き裂の発生をより確実に防止することができる。
【００１７】
全面電極を、部分電極連続領域のセラミックス層の破壊強度を超える最大応力発生部の近傍に配置しても良い。
【００１８】
これにより、部分電極連続領域に発生する最大応力を、セラミックス層の破壊強度よりも小さくなるように効果的に低減させることができ、き裂の発生をより確実に抑えることができる。
【００１９】
全面電極を、積層体の積層方向の全体の長さをほぼ等分割する位置に配置しても良い。
【００２０】
最大応力の大きさが部分電極連続領域の積層方向の長さによって一律に決定される場合、各部分電極連続領域の積層方向の長さがほぼ等しくなるように全面電極を配置することによって、各部分電極連続領域における最大応力がセラミックス層の破壊強度を超えないように、発生する応力を効率的に分散させることができる。従って、積層体の全域において、最大応力を効率良く低減させて、き裂の発生を抑えることができる。
【００２１】
全面電極間のセラミックス層の厚さを、部分電極間のセラミックス層の厚さよりも大きく形成しても良い。
【００２２】
これにより、印加する電圧の大きさを小さく抑えつつ素子の変位量を増大させるために部分電極間のセラミックス層の厚さを小さく設定した場合であっても、全面電極と外部電極とを電気的に絶縁させる絶縁体の配置スペースを広く設定することができ、工業的生産が一段と容易となる。
【００２３】
本発明に係るセラミック積層型電気機械変換素子は、セラミック粉末と有機バインダとを含むセラミックス層形成用グリーンシートの表面に、内部電極を形成する金属ペーストを塗布し、このグリーンシートを積層し、積層されたグリーンシートの集合体を焼結することにより製造しても良い。
【００２４】
上記製造方法は、焼結後の集合体から露出する全面電極の側縁の所定部分を、エアロゾルデポジション法によって絶縁体で被覆する工程をさらに備えても良い。
【００２５】
【発明の実施の形態】
本発明の一実施形態を、図面に基づいて説明する。
【００２６】
図１は本発明に係るセラミック積層型電気機械変換素子の一実施形態を示す斜視図、図２（ａ）は図１のＩＩａ−ＩＩａ断面図、図２（ｂ）は図１のＩＩｂ−ＩＩｂ断面図、図３（ａ）は図１のＩＩＩａ−ＩＩＩａ断面図、図３（ｂ）は図１のＩＩＩｂ−ＩＩＩｂ断面図である。
【００２７】
図１〜図３に示すように、セラミック積層型電気機械変換素子１は、電界の印加により変位する複数のセラミックス層２と、セラミックス層２と交互に重ねられてセラミックス層２と共に一体化された積層体４を形成する複数の内部電極層３と、を備えている。内部電極層３の内部電極（後述する部分電極７及び全面電極６）は一層おきに外部電極９に接続され、外部電極９からの電圧印加によって各セラミックス層２に所定の電界が印加される。セラミックス層２及び内部電極層３は共に矩形板形状であり、積層体４は角柱状である。各セラミックス層２は、ほぼ同じ厚さを有している。なお、積層体４の形状は、角柱状に限定されず、例えば円柱状や中空円筒状等、様々な形状に設定することができる。
【００２８】
複数の内部電極層３は、複数の部分電極層５と、少なくとも１対（本実施形態では１対）の全面電極６と、を含む。従って、全内部電極層３のうち全面電極６の占める割合は、部分電極層５に比して極めて少ない。
【００２９】
部分電極層５は、部分電極７と無電極部８とを有する。全面電極６及び部分電極７は、矩形板形状を有し、積層体４の積層方向に対して略直交するように配置されている。部分電極７は、積層体４の４つの側面のうち３つの側面でその周縁が露出するような寸法形状を有し（図２（ａ），図２（ｂ）参照）、全面電極６は、積層体の４つの側面全てでその周縁が露出するような寸法形状を有する（図３（ａ），図３（ｂ）参照）。各部分電極層５において、部分電極７が設けられていない領域が無電極部８を構成し、無電極部８では、部分電極７は積層体４の側面から露出しない。
【００３０】
１対（２枚）の全面電極６は、積層体４の積層方向の全長Ｌをほぼ等分割する位置に配置されている。本実施形態では、全面電極６の数が１対であり、積層体４の積層方向の略中央（２等分する位置）に配置されている。すなわち、積層体４の一端から２枚の全面電極６間の中心までの長さは、積層体４の全長Ｌのほぼ１／２に設定されている。
【００３１】
無電極部８は、積層体４の２つの略平行な側面（特定側面）４ａ，４ｂ上に、積層方向に沿って交互に配置されている。換言すると、積層体４の２つの特定側面４ａ，４ｂ上において、部分電極７がそれぞれ交互に露出する。２つの特定側面４ａ．４ｂ上には、外部電極９がそれぞれ形成され、各部分電極７は外部電極９に並列的に接続されている。
【００３２】
これに対し、全面電極６は、特定側面４ａ，４ｂ上において連続して露出する。このため、全面電極６においても部分電極７と同様に外部電極９に交互に接続されるように、一方の特定側面４ａ上における一方の外部電極９と一方（図１中上方）の全面電極６との間、及び他方の特定側面４ｂ上における他方の外部電極９と他方（図１中下方）の全面電極６との間には、ガラス等の絶縁体１０がそれぞれ配置されている。この絶縁体１０は、積層体４（セラミックス層２）に固定されている。
【００３３】
無電極部８では、積層方向に隣り合った２つのセラミックス層２同士が一体化している。これに対し、全面電極６は、積層方向に隣り合ったセラミックス層２同士を完全に分離している。
【００３４】
セラミックス層２は、いわゆる圧電セラミックス又は電歪セラミックスからなる。圧電セラミックス及び電歪セラミックスは、共に電界（電圧）を印加すると歪む（変位する）という特性を有する。圧電セラミックスの代表的な材料としては、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３ やＢａＴｉＯ３ などがある。電歪セラミックスの代表的な材料としては、Ｐｂ（Ｍｇ１／３ Ｎｂ２／３ ）Ｏ３ −ＰｂＴｉＯ３ やＰｂ（Ｎｉ１／３ Ｎｂ２／３ ）Ｏ３ −ＰｂＴｉＯ３ や（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３ などがある。なお、圧電セラミックスの場合、分極の向きを一方向に揃えるためのいわゆる分極処理を施す必要がある。また、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３ はＰＺＴと、ＢａＴｉＯ３ はＢＴと、Ｐｂ（Ｍｇ１／３Ｎｂ２／３ ）Ｏ３ −ＰｂＴｉＯ３ はＰＭＮ−ＰＴと、Ｐｂ（Ｎｉ１／３Ｎｂ２／３ ）Ｏ３ −ＰｂＴｉＯ３ はＰＮＮ−ＰＴと、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３ はＰＬＺＴと、それぞれ略称される。
【００３５】
部分電極７が連続する領域（部分電極連続領域）では、セラミックス層２のうち隣り合った対の部分電極７に挟まれる部分は電界の印加によって積層方向へ変位（伸張）するが、部分電極７に挟まれない部分は変位せず、この両者の境界付近に応力が発生する。これに対し、全面電極６に挟まれたセラミックス層２では、電界の印加により層全域に亘って均一に変位が生じ、積層方向への歪み（変位）が拘束されることがないので、積層方向への応力は基本的に発生しない。
【００３６】
また、本実施形態のように、セラミックス層２の形状及び配置方向が積層方向において一様であり、無電極部８が積層方向に沿って交互に配置され、各セラミックス層２がほぼ同じ厚さを有している場合、部分電極連続領域における最大応力は、その積層方向のほぼ中央部分で生じ、その最大応力の大きさは、部分電極連続領域の積層方向の長さＬ１の増減に応じて増減する。そして、電界を印加した際に、部分電極連続領域の積層方向の長さＬ１が所定値（最小破壊長さ）Ｌｍ以上であるとき、最大応力発生部においてセラミックス層２にき裂が発生する。この最小破壊長さＬｍは、印加する電界の強さ、セラミックス層２の材質や寸法形状、部分電極７の寸法形状等の諸条件によって一義的に決定される。本実施形態では、全面電極６は、全ての内部電極層３が部分電極７のみによって構成されている（全面電極６が存在せず積層体４の全領域が部分電極連続領域である）場合に最大応力が発生する積層体４の中央部分（最大応力発生部）に配置され、部分電極連続領域の積層方向の長さＬ１は、最小破壊長さＬｍよりも小さく設定されている。
【００３７】
例えば、全長Ｌが３０ｍｍ、積層方向と直交する断面が７ｍｍ×７ｍｍの略正方形、セラミックス層と内部電極層とを合わせた１層の長さ（高さ）が８０μｍ、積層数が３７５層であり、内部電極層が部分電極のみから構成された積層体（素子）に対し、印加する電圧の強さを徐々に上昇させると、９２０Ｖ／ｍｍの電界を印加したときに、積層方向の略中央付近において、積層体の側面に、部分電極の端から無電極部へ向けて内部電極層に沿った小さなき裂が発生する。このような結果は、破壊実験を行ったり、有限要素法等を用いた計算などを行うことによって得ることができる。すなわち、上記積層体では、９２０Ｖ／ｍｍの電界印加時の最小破壊長さＬｍが３０ｍｍであり、積層体の全長が３０ｍｍ以上となる場合に、部分電極連続領域の長さが３０ｍｍ未満となるように、全面電極を設ければ良い。
【００３８】
全面電極６の数は、部分電極連続領域の積層方向の長さが最小破壊長さＬｍよりも小さく設定されるように決定すれば良い。この場合、全面電極６の配置は絶縁体１０の形成を伴い、構造の複雑化や製造作業の煩雑化を招くため、全面電極６の数はできるだけ少ない方が好ましい。具体的には、積層体４の全長Ｌと最小破壊長さＬｍと全面電極６の配置個所の数ｎとの関係が、Ｌ／ｎ＜Ｌｍを満たす最小整数値のｎを求め、ｎ対の全面電極６を、積層体４の全長Ｌを（ｎ＋１）等分する位置に１対ずつ配置すれば良い。例えば、配置する全面電極６が２対の場合（２カ所に設ける場合）には積層体４の積層方向の全長Ｌをほぼ３等分する位置に、３対の場合（３カ所に設ける場合）にはほぼ４等分する位置にそれぞれ配置すれば良い。
【００３９】
本実施形態に係る素子１は、例えばセラミックコンデンサ等の製造に用いられるセラミックグリーンシートの積層体を焼結する方法によって得ることができる。具体的には、圧電あるいは電歪セラミックス粉末を作成する工程と、粉末に有機バインダ等を加えて混練しグリーンシート化する工程と、図４に示すように、得られたグリーンシート１１の表面に部分電極７又は全面電極６となる金属電極ペースト１２を印刷する工程と、印刷後のグリーンシート１１を積層する工程と、この積層体を焼結して一体化する工程と、焼結後の積層体から露出する全面電極６の側縁の所定部分を絶縁体１０で被覆する工程と、全ての部分電極７及び全面電極６を並列接続するように外部電極９を形成する工程と、によって製造される。なお、圧電セラミックスの場合には、最後に、外部電極間に直流電圧を印加する分極処理工程が加えられる。
【００４０】
焼結後の積層体から露出する全面電極の側縁の所定部分を絶縁体で被覆する方法としては、従来より、ガラス粉末をいわゆる電気泳動法を用いて全面電極の側縁上に付着させた後、これを熱処理して溶解させる方法が知られている。本発明者は、この電気泳動法を用いた方法に代えて、いわゆるエアロゾルデポジション法を使用することにより簡便に、且つ効率よく絶縁体被覆が可能であることを見出した。
【００４１】
エアロゾルデポジション法では、まず、絶縁体の原料となるドライな絶縁性超微粒子材料（例えばセラミック粉末）を、エアロゾル化チャンバー内でガスと攪拌・混合してエアロゾル化する。次に、エアロゾル化した絶縁性材料を、成膜チャンバーに搬送する。成膜チャンバーは真空ポンプによって５０〜１ｋＰａ前後に減圧されており、絶縁性材料の搬送は、両チャンバー間の圧力差により生じるガスの流れにより行われる。成膜チャンバーでは、絶縁性材料は、スリット状のノズルを通過して加速し、露出した全面電極の側縁に吹き付けられる。その際、図７（ｂ），（ｃ）に示すように、積層体の集合体５５の特定側面４ａ，４ｂを覆うように、マスク５１，５２を配置する。各マスク５１，５２は、全面電極６の側縁を開放する微細な開口５１ａ，５２ａを有し、ノズルは、開口５１ａ，５２ａに沿って全面電極６に対して相対移動される。これにより、図８（ａ），（ｂ），（ｃ）に示すように、絶縁体１０は、特定側面４ａから露出する一方の全面電極６（図８（ｃ）の上側）の側縁と、特定側面４ｂから露出する他方の全面電極６（図８（ｃ）の下側）の側縁とを覆った状態で、特定側面４ａ，４ｂ上にそれぞれ固定される。そして、図８（ｂ）中破線５３で示す位置で集合体５５を切断して積層体４を形成し、図８（ｃ）に示すように、積層体４の特定側面４ａ，４ｂ上に外部電極９を形成する。
【００４２】
このようなエアロゾルデポジション法を使用して全面電極を形成することによって、下記に示すように、電気泳動法を使用する場合に伴う様々な不都合を一挙に解消できた。
【００４３】
すなわち、電気泳動法では、ガラス粉末を付着させる工程と熱処理工程の２つの工程が必要であるのに対し、エアロゾルデポジション法では、熱処理工程が不要となり、工数の低減を図ることができる。電気泳動法では、全面電極が特定側面上において連続した線状で完全に露出していることが必要であるのに対し、エアロゾルデポジション法では、全面電極が完全に露出している必要がなく、不連続であっても絶縁体を形成することができる。セラミックスに対してガラスを固定する電気泳動法よりも、セラミックス同士を固定するエアロゾルデポジション法の方が、素子と絶縁体との密着強度が増大し、信頼性が向上する。絶縁体としてガラスを使用する電気泳動法よりも、セラミックスを使用するエアロゾルデポジション法の方が、絶縁耐圧が高く、この点からも信頼性が向上する。さらに、電気泳動法では、専用の特殊なガラス粉末を必要とするのに対し、エアロゾルデポジション法では、専用の特殊なセラミックスを必要としない。
【００４４】
本実施形態によれば、部分電極層５の連続性が全面電極６によって遮断されるため、積層体４の内部電極層３を全て部分電極層５で形成した場合に比して、部分電極連続領域の積層方向の長さを短くすることができる。このため、発生する最大応力が低減され、き裂の発生を抑えることができる。
【００４５】
部分電極連続領域の積層方向の長さＬ１が、外部電極９に所定の電圧が印加されたときに部分電極連続領域においてき裂が発生する最小破壊長さＬｍよりも小さくなるように、全面電極６が配置されているので、き裂の発生をより確実に防止することができる。
【００４６】
各部分電極連続領域の積層方向の長さＬ１がほぼ等しくなるように全面電極６が配置されているので、発生する応力を各部分電極連続領域に均等に分散させることができる。従って、積層体４の全域において効率良く最大応力の低減を図ることができる。
【００４７】
少数の全面電極６を部分電極層５の間に混在させることは、多数の溝を形成するよりも製造上の負担が少なくて済み、工業的に生産が容易である。
【００４８】
全面電極６を、全面電極６を除去した状態で形成される部分電極連続領域の最大応力発生部となる積層体４の中央部分に配置したので、発生する最大応力をより効果的に低減させることができる。
【００４９】
さらに、全面電極６間のセラミックス層２の厚さを、部分電極７間のセラミックス層２の厚さよりも大きく形成しても良い。
【００５０】
一般に、印加する電圧の大きさを小さく抑えつつ素子１の変位量を増大させるためには、部分電極７間のセラミックス層２の厚さをできるだけ小さく設定する方が有利である。一方、絶縁体１０の形成作業性の点からは、絶縁体１０の配置スペースを広く設定する方が有利である。ここで、本実施形態では、全面電極６の数は部分電極７の数に比して極めて少なく、且つ、全面電極６は最大応力の低減を主たる目的として設けられている。従って、全面電極６間のセラミックス層２の厚さを、部分電極７間のセラミックス層２の厚さよりも大きく形成することによって、製造の煩雑化を招くことなく、低電圧による変位量の増大化を図ることができる。
【００５１】
また、全面電極の側縁を絶縁体で被覆する方法として、いわゆるエアロゾルデポジション法を使用することにより、電気泳動法を使用する場合に比して、工業的生産性及び信頼性が向上する。
【００５２】
図５及び図６に、上記実施形態の変形例を示す。これらの変形例は、部分電極の形状が上記実施形態と相違し、これに合わせて外部電極を配置したものであり、その他の基本構成は上記実施形態と同様である。なお、図５及び図６では、部分電極連続領域のみを図示し、全面電極を省略している。また、便宜上セラミックス層を透視して部分電極を示している。
【００５３】
図５の部分電極１３は、矩形板形状の四隅のうち一つの角部が切除された形状を有し、この切除された角部が無電極部１４を構成する。複数の部分電極１３は、積層体４の２カ所の対称側辺に交互に位置するように積層される。外部電極１５は、無電極部１４が配置される積層体４の２カ所の対称側辺上に設けられる。
【００５４】
図６の部分電極１６は、積層体４の４つの側面のうち１つの側面でのみその周縁が露出するような矩形板形状を有し、部分電極１６が設けられていない領域が無電極部１７を構成する。複数の部分電極１６は、積層体４の一側面とその反対側の側面にて交互に露出するように積層される。外部電極１８は、部分電極１６が露出する２つの側面上に設けられる。
【００５５】
【実施例】
図１に示す本実施形態に係るセラミック積層型電気機械変換素子と比較サンプルとを、下記の方法に従ってそれぞれ作製し、比較試験を行った。
【００５６】
ＰＺＴ系圧電セラミックス粉末を準備し、粉末１００重量部に対してアクリル樹脂５重量部、テルピネオールを主成分とした有機溶剤２０重量部とを混合したスラリーを作製し、これをＰＥＴフィルム上にキャスティング後乾燥して、厚さが約０．１ｍｍのセラミックグリーンシートとした。内部電極材料用金属ペーストには白金ペーストを使用し、上記グリーンシートの片面上に印刷塗布を施した（図４参照）。部分電極構造を有するグリーンシート５０枚を、ペースト印刷面を上にしてまず積み重ね、次いで全面電極構造のグリーンシートを２枚積層し、さらに部分電極構造を有するグリーンシート４９枚を積層し、その上にペーストを印刷していないグリーンシートを重ねて、熱プレスを用いて圧着した（図４参照）。得られた生積層体を、４００℃の温度で４８時間熱処理して脱脂し、その後１２００℃の温度で１時間焼結し一体化した。焼結後の各内部電極の層間は約０．０８ｍｍであった。この焼結体を、断面７ｍｍ×７ｍｍ、長さ１０ｍｍの寸法に加工した。焼結体の側面上に露出した全面電極の側縁端部を覆うように絶縁体ペーストを塗布し、その反対側の面上でも同様に他の全面電極の側縁端部を覆うように絶縁ペーストを塗布した。そして、外部電極ペーストを素子側面に塗布して乾燥させ、各内部電極（部分電極）を電気的に並列接続した。
【００５７】
得られた素子に対して２つの外部電極間に１６０Ｖ（電界強度約２ｋＶ／ｍｍ）の直流電圧を１分間印加して分極処理を施したが、素子にき裂が生じることはなかった。その後再び分極時と同方向に１６０Ｖの直流電圧を印加したところ、素子は長さ方向（積層方向）で０．０１２ｍｍの伸び変位を発生していることが確認された。また、最大変位が０．０１２ｍｍとなるように変調したパルス電圧を印加して間歇駆動を行ったが、素子が機械的に破壊することはなかった。
【００５８】
他方、上記と同じ寸法形状で全ての内部電極層が部分電極である素子（比較サンプル）を作製し、１６０Ｖの直流電圧を印加して分極処理を施したところ、長さ方向（積層方向）の中央部分の側面に内部電極層に沿ったき裂が生じた。この状態で、上記条件で間歇駆動を行ったところ、数万サイクル程度で素子はき裂部分から機械的に破壊した。
【００５９】
本発明は、一例として説明した上述の実施形態、その変形例、及び実施例に限定されることはない。すなわち、上述の実施形態等以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、工業的に生産が容易で、且つ電界印加時のき裂の発生を防止することが可能なセラミック積層型電気機械変換素子を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るセラミック積層型電気機械変換素子の一実施形態を示す斜視図である。
【図２】図１の要部断面図であり、（ａ）は図１のＩＩａ−ＩＩａ断面を、（ｂ）は図１のＩＩｂ−ＩＩｂ断面をそれぞれ示している。
【図３】図１の要部断面図であり、（ａ）は図１のＩＩＩａ−ＩＩＩａ断面を、（ｂ）は図１のＩＩＩｂ−ＩＩＩｂ断面をそれぞれ示している。
【図４】図１の素子の製造工程の一部を示す斜視図である。
【図５】変形例を示す斜視図である。
【図６】他の変形例を示す斜視図である。
【図７】エアロゾルデポジション法による絶縁体の形成を説明する図であり、（ａ）は絶縁体を形成する前の積層体の集合体の斜視図、（ｂ）は積層体の集合体をマスクにより被覆した状態を示す斜視図、（ｃ）は（ｂ）の要部断面図である。
【図８】エアロゾルデポジション法による絶縁体の形成を説明する図であり、（ａ）は絶縁体が形成された積層体の集合体の斜視図、（ｂ）は集合体を切断する前の状態を示す斜視図、（ｃ）は集合体を切断した積層体に外部電極を形成した状態を示す正面図である。
【符号の説明】
１ セラミック積層型電気機械変換素子
２ セラミックス層
３ 内部電極層
４ 積層体
５ 部分電極層
６ 全面電極（内部電極）
７、１３、１６ 部分電極（内部電極）
８、１４、１７ 無電極部
９、１５、１８ 外部電極
Claims (7)
- 電界の印加により変位する材質よりなる複数のセラミックス層と複数の内部電極とが交互に重ねられて一体に焼結された積層体と、該積層体の側面に配置された１対の外部電極とを備え、前記内部電極は、前記１対の外部電極と一層おきに交互に電気的に接続されるセラミック積層型電気機械変換素子であって、
前記複数の内部電極は、少なくとも１対の全面電極と、複数の部分電極と、を備えた
ことを特徴とするセラミック積層型電気機械変換素子。 - 請求項１に記載のセラミック積層型電気機械変換素子であって、
前記全面電極は、前記積層体の積層方向において前記部分電極が連続する部分電極連続領域の積層方向の長さを、前記セラミックス層に所定の電界が印加されたときに前記部分電極連続領域においてき裂が発生する最小破壊長さよりも小さく抑えている
ことを特徴とするセラミック積層型電気機械変換素子。 - 請求項１又は請求項２に記載のセラミック積層型電気機械変換素子であって、
前記全面電極は、当該全面電極を除去した状態の部分電極連続領域において、前記セラミックス層に所定の電界が印加されたときに発生する応力が最大となる部分の近傍に配置されている
ことを特徴とするセラミック積層型電気機械変換素子。 - 請求項１〜請求項３のいずれかに記載のセラミック積層型電気機械変換素子であって、
前記全面電極は、前記積層体の積層方向の全体の長さをほぼ等分割する位置に配置されている
ことを特徴とするセラミック積層型電気機械変換素子。 - 請求項１〜請求項４のいずれかに記載のセラミック積層型電気機械変換素子であって、
前記全面電極の間のセラミックス層の厚さは、前記部分電極の間のセラミックス層の厚さよりも大きく形成されている
ことを特徴とするセラミック積層型電気機械変換素子。 - 請求項１〜請求項５のいずれかに記載のセラミック積層型電気機械変換素子の製造方法であって、
セラミック粉末と有機バインダとを含むセラミックス層形成用グリーンシートの表面に、内部電極を形成する金属ペーストを塗布し、
前記金属ペーストが塗布されたグリーンシートを積層し、
積層されたグリーンシートの集合体を焼結する
ことを特徴とするセラミック積層型電気機械変換素子の製造方法。 - 請求項６に記載のセラミック積層型電気機械変換素子の製造方法であって、
焼結後の集合体から露出する全面電極の側縁の所定部分を、エアロゾルデポジション法によって絶縁体で被覆する工程をさらに備えた
ことを特徴とするセラミック積層型電気機械変換素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003191362A JP4359873B2 (ja) | 2003-04-15 | 2003-07-03 | セラミック積層型電気機械変換素子とその製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003110849 | 2003-04-15 | ||
| JP2003191362A JP4359873B2 (ja) | 2003-04-15 | 2003-07-03 | セラミック積層型電気機械変換素子とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005005656A true JP2005005656A (ja) | 2005-01-06 |
| JP4359873B2 JP4359873B2 (ja) | 2009-11-11 |
Family
ID=34106227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003191362A Expired - Fee Related JP4359873B2 (ja) | 2003-04-15 | 2003-07-03 | セラミック積層型電気機械変換素子とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4359873B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010035323A (ja) * | 2008-07-29 | 2010-02-12 | Ngk Spark Plug Co Ltd | 超音波振動子及びその製造方法 |
| JP2013055085A (ja) * | 2011-08-31 | 2013-03-21 | Seiko Epson Corp | 液体噴射ヘッドの製造方法、液体噴射ヘッド、圧電素子の製造方法および圧電素子 |
| US11094874B2 (en) | 2015-09-10 | 2021-08-17 | Murata Manufacturing Co., Ltd. | Piezoelectric vibration device |
| CN117412660A (zh) * | 2023-12-14 | 2024-01-16 | 乌镇实验室 | 一种共烧型多层压电致动器 |
-
2003
- 2003-07-03 JP JP2003191362A patent/JP4359873B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010035323A (ja) * | 2008-07-29 | 2010-02-12 | Ngk Spark Plug Co Ltd | 超音波振動子及びその製造方法 |
| JP2013055085A (ja) * | 2011-08-31 | 2013-03-21 | Seiko Epson Corp | 液体噴射ヘッドの製造方法、液体噴射ヘッド、圧電素子の製造方法および圧電素子 |
| US11094874B2 (en) | 2015-09-10 | 2021-08-17 | Murata Manufacturing Co., Ltd. | Piezoelectric vibration device |
| CN117412660A (zh) * | 2023-12-14 | 2024-01-16 | 乌镇实验室 | 一种共烧型多层压电致动器 |
| CN117412660B (zh) * | 2023-12-14 | 2024-04-16 | 乌镇实验室 | 一种共烧型多层压电致动器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4359873B2 (ja) | 2009-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04214686A (ja) | 電歪効果素子 | |
| JP4843948B2 (ja) | 積層型圧電素子 | |
| JP2008130842A (ja) | 積層型圧電素子 | |
| JPH08274381A (ja) | 積層型圧電アクチュエータ及びその製造方法 | |
| JP4802445B2 (ja) | 積層型圧電素子とその製造方法 | |
| JP4359873B2 (ja) | セラミック積層型電気機械変換素子とその製造方法 | |
| JP4670260B2 (ja) | 積層型電子部品 | |
| JPH10241993A (ja) | 積層セラミック電子部品 | |
| JPH053349A (ja) | 積層型圧電アクチユエータおよびその製造方法 | |
| JP5153093B2 (ja) | 積層型圧電素子 | |
| JP2007266468A (ja) | 積層型圧電素子 | |
| JP6035773B2 (ja) | 積層型圧電アクチュエータおよびその製造方法 | |
| JPH10233538A (ja) | 積層圧電素子 | |
| KR20150042953A (ko) | 압전 소자 및 그 제조방법 | |
| JP2000332312A (ja) | 積層型圧電セラミック部品の製造方法 | |
| JP2884378B2 (ja) | 積層型圧電アクチュエータおよびその製造方法 | |
| JP2013016548A (ja) | 圧電素子 | |
| JP4724385B2 (ja) | 積層型電子部品及び積層中間体 | |
| JP2005011913A (ja) | セラミック積層型電気機械変換素子とその製造方法 | |
| JP2010199272A (ja) | 積層型圧電素子およびその製法ならびに振動体 | |
| JP2827299B2 (ja) | 積層圧電セラミックス素子の製造方法 | |
| JP6898167B2 (ja) | 積層型圧電素子 | |
| JP2009016617A (ja) | 積層型圧電素子 | |
| JP2791838B2 (ja) | 積層型圧電アクチュエータおよびその製造方法 | |
| JP2000174581A (ja) | 積層型圧電共振子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090717 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090730 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140821 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |