JP2004535680A - 高周波パワー素子のための電圧制限保護 - Google Patents

高周波パワー素子のための電圧制限保護 Download PDF

Info

Publication number
JP2004535680A
JP2004535680A JP2003513104A JP2003513104A JP2004535680A JP 2004535680 A JP2004535680 A JP 2004535680A JP 2003513104 A JP2003513104 A JP 2003513104A JP 2003513104 A JP2003513104 A JP 2003513104A JP 2004535680 A JP2004535680 A JP 2004535680A
Authority
JP
Japan
Prior art keywords
voltage limiting
power transistor
capacitor
limiting element
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003513104A
Other languages
English (en)
Other versions
JP2004535680A5 (ja
Inventor
ケニス ピー ブレワー
ハワード ディー バートロー
ジョハン エイ ダーマワン
Original Assignee
クリー マイクロウエイブ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クリー マイクロウエイブ インコーポレイテッド filed Critical クリー マイクロウエイブ インコーポレイテッド
Publication of JP2004535680A publication Critical patent/JP2004535680A/ja
Publication of JP2004535680A5 publication Critical patent/JP2004535680A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

第１の半導体チップ内に組み立てられたパワートランジスタと、第２の半導体チップ内に組み立てられた「ＭＯＳＣＡＰ」型構造体とを含むＲＦパワー素子。パワートランジスタを入力電圧スパイクから保護するために、電圧制限素子が設けられ、好ましくは、「ＭＯＳＣＡＰ」と共に半導体チップ内に組み立てられる。代替的に、電圧制限素子は、コンデンサ半導体チップ上に組み立てられるか、又はそれに隣接する個別素子とすることができる。電圧制限素子をパワートランジスタチップから取り除くことにより、電圧制限素子の製作及び試験が改善され、パワー素子のための半導体面積が増加して素子製作の柔軟性を促進する。

Description

【技術分野】
【０００１】
本発明は、一般的に高パワー電気素子に関し、より具体的には、本発明は、半導体パワー素子の電圧制限及び静電気放電保護に関する。
【背景技術】
【０００２】
一般的に高周波数で作動する「ＭＥＳＦＥＴ」又はバイポーラトランジスタのようなパワー半導体素子は、入力周波数及びインピーダンスマッチングのために、個別「ＭＯＳＣＡＰ」のようなコンデンサ素子に接続される。個別「ＭＯＳＣＡＰ」素子は、半導体トランジスタチップと共に半導体パッケージに装着され、ワイヤボンディングのような適切な手段によりそれらと相互接続される。
パワー素子は、素子を損傷又は破壊し得る入力電圧過負荷に対して保護されるべきである。従来、ツェナーダイオード、アバランシェダイオード、又はトランジスタのような電圧制限又は静電放電素子（ＥＳＤ）が、パワートランジスタチップ又はパワー集積回路チップに組み込まれてきた。パワーチップ上のこの構成要素の統合は、製作工程において容易に達成されるが、「ＥＳＤ」素子のためにパワーチップを使用することは、パワーチップのスペースがなくなるので犠牲が大きくなる。更に、静電放電素子及び／又はトランジスタを個別に試験する能力と共に静電放電素子の大きさ及び柔軟性が妥協される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、従来技術のパワー素子構造体のこれらの限界を克服することに関する。
【課題を解決するための手段】
【０００４】
本発明によれば、高周波数用途のためのパワートランジスタ素子は、第１の個別半導体チップ内のパワートランジスタ、第２の個別半導体チップ内のコンデンサ及び電圧制限素子、及び、第１及び第２半導体チップを収容して密封するためのパッケージを含む。電気コネクタは、第２チップ内のコンデンサ及び電圧制限素子を第１チップ内のパワートランジスタに接続する。
本発明の好ましい実施形態においては、電圧制限素子は、ダイオード又はトランジスタを含み、コンデンサは、「ＭＯＳＣＡＰ」であり、これらは、並列に接続される。「ＭＯＳＣＡＰ」チップは、電圧制限又は「ＥＳＤ」素子を組み立てるための十分なスペースを有するので、パワートランジスタのためのより多くのスペースが半導体チップ内で利用可能であり、従って、パワー素子の製作におけるより大きな柔軟性を可能にする。
本発明とその目的及び特徴は、図面を参照することにより、以下の詳細説明及び特許請求の範囲からより容易に明らかになるであろう。
図の同じ要素は、同じ参照番号を有する。
【発明を実施するための最良の形態】
【０００５】
図１Ａ及び１Ｂは、従来技術によるＲＦパワートランジスタの回路図及び物理的配置の平面図である。図１Ａに示すように、パワー素子へのＲＦ入力は、ワイヤボンディングとすることができる誘導素子１０と短絡コンデンサ１２とを通じて印加され、これらは、第１のチップ２１内にある。入力信号は、次に、第２のチップ２２内のラテラル「ＤＭＯＳ］トランジスタ１８のようなパワートランジスタのゲート１６にワイヤボンディング１４を通じて印加される。パワー出力は、トランジスタ１８のドレーン２０で取られ、一方、ツェナーダイオード２４のような電圧制限素子が、ゲート１６とパワートランジスタ１８のソース２６との間に接続され、トランジスタを入力の電圧スパイクから保護する。図１Ｂに示すように、チップ２１及びチップ２２は、半導体パッケージ３０に装着され、ワイヤボンディング１４が、チップ２１のコンデンサを「ＥＳＤ」素子２４及びパワートランジスタ１８に相互接続する。
上述の通り、パワートランジスタ１８を有するチップ内に静電放電素子２４を備えることは、その構造体の製作を容易にするが、「ＥＳＤ」素子が貴重な半導体チップの面積を占有し、パワートランジスタの柔軟性及び大きさを制限する。更に、製作中に電圧制限素子がパワートランジスタと相互接続されているために、その素子を試験することがより困難である。
【０００６】
本発明によれば、コンデンサチップ上への電圧制限素子の配置は、柔軟性と電圧制限素子の試験とを容易にする一方で、チップ面積、処理の流れ、及び構造体に課される制限が非常に少なくなる。すなわち、コストが低減され、電圧制限構造体は、トランジスタ構造体及びコンデンサ構造体の両方とは別に試験することができる。
図２Ａ及び２Ｂにおいて、「ＥＳＤ」素子２４は、チップ２１上に置かれ、ワイヤボンディング１０が、「ＭＯＳＣＡＰ」１２を「ＥＳＤ」素子２４に接続し、ワイヤボンディング１４が、「ＭＯＳＣＡＰ」１２をチップ２２内のパワー「ＦＥＴ」に接続している。
【０００７】
図３は、チップ１２内に組み立てられたダイオード２４のような電圧制限素子を有するチップ２１の表面上に形成された「ＭＯＳＣＡＰ」１２を示す側面断面図である。ダイオード２４の電気特性は、ダイオードをワイヤボンディング１４によって「ＭＯＳＣＡＰ」１２と相互接続する前に容易に試験することができる。ここでもまた、ダイオード２４は、ツェナー又はアバランシェダイオード、又は電圧制限トランジスタ構造体とすることができる。
【０００８】
本発明によるパワートランジスタは、パワートランジスタチップに課せられる制限を取り除き、電圧制限素子の試験及び使用の柔軟性を提供する。パワートランジスタダイのコストは低減され、トランジスタの配置により大きな柔軟性をもたらす。本発明を特定の実施形態に関して説明したが、説明は本発明を例示するものであり、本発明を制限するように解釈されないものとする。例えば、好ましい実施形態は、「ＥＳＤ」素子を「ＭＯＳＣＡＰ」半導体ダイに含むが、別々の個別「ＥＳＤ」又は電圧制限素子を「ＭＯＳＣＡＰ」及びパワー「ＦＥＴ」ダイと共にトランジスタパッケージに装着することができるであろう。すなわち、本発明は、特定の実施形態を参照して説明されたが、その説明は本発明を例示するものであり、本発明を制限するように解釈されてはならない。特許請求の範囲に規定された本発明の精神及び範囲から逸脱することなく、当業者は、様々な修正及び応用を考えることができる。
【図面の簡単な説明】
【０００９】
【図１Ａ】従来技術によるパッケージ化パワートランジスタの回路図である。
【図１Ｂ】従来技術によるパッケージ化パワートランジスタの物理的構造体の平面図である。
【図２Ａ】本発明の一実施形態によるパッケージ化パワートランジスタ素子の回路図である。
【図２Ｂ】本発明の一実施形態によるパッケージ化パワートランジスタ素子の物理的配置の平面図である。
【図３】本発明の一実施形態による「ＭＯＳＣＡＰ」及びダイオードの側面断面図である。

Claims (13)

  1. 高周波用途のためのパワートランジスタ素子であって、
    ａ）第１の個別半導体チップ内のパワートランジスタと、
    ｂ）第２の個別半導体チップ内のコンデンサと、
    ｃ）電圧制限素子と、
    ｄ）前記パワートランジスタ、コンデンサ、及び電圧制限素子を収容して密封するためのパッケージと、
    ｅ）前記コンデンサ及び電圧制限素子を前記パワートランジスタに接続する電気コネクタと、
    を含むことを特徴とする素子。
  2. 前記電圧制限素子は、前記コンデンサと共に前記第２の個別半導体チップ内に組み立てられることを特徴とする請求項１に記載のパワートランジスタ素子。
  3. 前記電圧制限素子は、トランジスタを含むことを特徴とする請求項１に記載のパワートランジスタ素子。
  4. 前記電圧制限素子は、ダイオードを含むことを特徴とする請求項１に記載のパワートランジスタ素子。
  5. 前記電気コネクタは、ワイヤボンディングを含むことを特徴とする請求項１に記載のパワートランジスタ素子。
  6. 前記コンデンサは、「ＭＯＳＣＡＰ」又は他のコンデンサ構造体であることを特徴とする請求項１に記載のパワートランジスタ素子。
  7. 前記電圧制限素子は、ダイオードを含むことを特徴とする請求項６に記載のパワートランジスタ素子。
  8. 前記電気コネクタは、ワイヤボンディングを含むことを特徴とする請求項７に記載のパワートランジスタ素子。
  9. 個別半導体チップ内に組み立てられたパワートランジスタと共に使用するためのコンデンサ構造体であって、
    個別半導体チップと、
    前記半導体チップ内に組み立てられたコンデンサ素子と、
    前記半導体チップ内に組み立てられて、コンデンサ構造体と並列に接続可能な電圧制限素子と、
    を含むことを特徴とする構造体。
  10. 前記電圧制限素子は、ダイオードを含むことを特徴とする請求項９に記載のコンデンサ構造体。
  11. 前記電圧制限素子は、トランジスタを含むことを特徴とする請求項９に記載のコンデンサ構造体。
  12. 前記コンデンサと前記電圧制限素子とを電気的に接続するためのワイヤボンディングを含むことを特徴とする請求項９に記載のコンデンサ構造体。
  13. 「ＭＯＳＣＡＰ」又は他のコンデンサ構造体を含むことを特徴とする請求項９に記載のコンデンサ構造体。
JP2003513104A 2001-07-13 2002-07-12 高周波パワー素子のための電圧制限保護 Pending JP2004535680A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/905,294 US6548869B2 (en) 2001-07-13 2001-07-13 Voltage limiting protection for high frequency power device
PCT/US2002/022198 WO2003007451A1 (en) 2001-07-13 2002-07-12 Voltage limiting protection for high frequency power device

Publications (2)

Publication Number Publication Date
JP2004535680A true JP2004535680A (ja) 2004-11-25
JP2004535680A5 JP2004535680A5 (ja) 2006-01-05

Family

ID=25420581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003513104A Pending JP2004535680A (ja) 2001-07-13 2002-07-12 高周波パワー素子のための電圧制限保護

Country Status (8)

Country Link
US (1) US6548869B2 (ja)
EP (1) EP1415378A4 (ja)
JP (1) JP2004535680A (ja)
KR (1) KR100874795B1 (ja)
CN (1) CN100397742C (ja)
CA (1) CA2453562C (ja)
TW (1) TW571478B (ja)
WO (1) WO2003007451A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2841058A1 (fr) * 2002-06-14 2003-12-19 St Microelectronics Sa Dispositif electrique comprenant deux supports et une borne de connexion reliee a un condensateur serie et a un limiteur de tension
JP2005303940A (ja) * 2004-04-16 2005-10-27 Matsushita Electric Ind Co Ltd アンテナスイッチ回路、ならびにそれを用いた複合高周波部品および移動体通信機器
US20060132996A1 (en) * 2004-12-17 2006-06-22 Poulton John W Low-capacitance electro-static discharge protection
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US20110309872A1 (en) 2010-06-17 2011-12-22 Cynthia Blair Voltage Spike Protection for Power DMOS Devices
CN102023238B (zh) * 2010-11-04 2012-09-12 中国电子科技集团公司第十三研究所 用于SiC MESFET直流测试的夹具
TWI544303B (zh) 2015-01-30 2016-08-01 財團法人工業技術研究院 單光子雪崩光電二極體的超額偏壓控制系統與方法
JP6406486B1 (ja) * 2017-03-17 2018-10-17 株式会社村田製作所 薄膜ｅｓｄ保護デバイス
DE112017007345T5 (de) 2017-03-28 2019-12-12 Mitsubishi Electric Corporation Halbleitervorrichtung
CN110364511A (zh) * 2019-07-24 2019-10-22 德淮半导体有限公司 半导体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758873A (en) * 1986-05-16 1988-07-19 National Semiconductor Corporation Balanced MOS capacitor with low stray capacitance and high ESD survival
US5134320A (en) * 1991-03-07 1992-07-28 Hughes Aircraft Company High efficiency FET driver with energy recovery
US5264736A (en) * 1992-04-28 1993-11-23 Raytheon Company High frequency resonant gate drive for a power MOSFET
JPH06232332A (ja) * 1993-02-08 1994-08-19 Hitachi Ltd 半導体装置
DE4306361A1 (de) * 1993-03-02 1994-09-08 Daimler Benz Ag Datenkommunikationssystem
US5532639A (en) * 1994-03-31 1996-07-02 Sgs-Thomson Microelectronics, Inc. Method and structure for improving RF amplifier gain, linearity, and switching speed utilizing Schottky diode technology
US6066890A (en) * 1995-11-13 2000-05-23 Siliconix Incorporated Separate circuit devices in an intra-package configuration and assembly techniques
US6198136B1 (en) * 1996-03-19 2001-03-06 International Business Machines Corporation Support chips for buffer circuits
JPH1167486A (ja) * 1997-08-14 1999-03-09 Oki Electric Ind Co Ltd Ｅｓｄ保護回路及びｅｓｄ保護回路を含むパッケージ
US6486548B1 (en) * 1997-10-20 2002-11-26 Hitachi, Ltd. Semiconductor module and power converting apparatus using the module
KR100351920B1 (ko) * 1999-05-17 2002-09-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
EP1415378A1 (en) 2004-05-06
EP1415378A4 (en) 2008-10-08
KR100874795B1 (ko) 2008-12-19
US20030011031A1 (en) 2003-01-16
CN1528039A (zh) 2004-09-08
CA2453562A1 (en) 2003-01-23
WO2003007451A1 (en) 2003-01-23
KR20040011599A (ko) 2004-02-05
TW571478B (en) 2004-01-11
CA2453562C (en) 2012-03-13
US6548869B2 (en) 2003-04-15
CN100397742C (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
US6552597B1 (en) Integrated circuit with closely coupled high voltage output and offline transistor pair
US6624999B1 (en) Electrostatic discharge protection using inductors
US8847317B2 (en) Isolated epitaxial modulation device
JP2013509732A (ja) 低ｅｍｉ回路のためのパッケージ構成
US20060176638A1 (en) Minimized wire bonds in transient blocking unit packaging
US6479869B1 (en) Semiconductor device with enhanced protection from electrostatic breakdown
JP2004535680A (ja) 高周波パワー素子のための電圧制限保護
KR100655363B1 (ko) 반도체 스위치 회로 장치
TW200404356A (en) Semiconductor device
US7173291B2 (en) Vertical protecting element formed in semiconductor substrate and semiconductor device using the same
US7250659B2 (en) Semiconductor component with ESD protection
JP2005353991A (ja) 半導体装置
US20230369983A1 (en) Monolithic half-bridge die
US20060290455A1 (en) Radio frequency receiver chip with improved electrostatic discharge level
NL2027146B1 (en) A radiofrequency power package and device with improved ESD performance
EP1701385A1 (en) Semiconductor device comprising electrostatic breakdown protection element
JP2003229428A (ja) 半導体装置
JP2006073568A (ja) 保護素子およびそれを用いた半導体装置
JPH11195744A (ja) 半導体集積回路
JPH1140746A (ja) サージ保護回路装置およびこれに用いる半導体素子構造
JPS62156848A (ja) チツプ・キヤリヤ
JPH03235363A (ja) 半導体集積回路
JPH034552A (ja) 電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080813

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090413