KR20040011599A - 고주파용 전력 트랜지스터 장치 및 이를 위한 커패시터구조물 - Google Patents

고주파용 전력 트랜지스터 장치 및 이를 위한 커패시터구조물 Download PDF

Info

Publication number
KR20040011599A
KR20040011599A KR10-2004-7000516A KR20047000516A KR20040011599A KR 20040011599 A KR20040011599 A KR 20040011599A KR 20047000516 A KR20047000516 A KR 20047000516A KR 20040011599 A KR20040011599 A KR 20040011599A
Authority
KR
South Korea
Prior art keywords
voltage limiting
power transistor
limiting element
capacitor
semiconductor chip
Prior art date
Application number
KR10-2004-7000516A
Other languages
English (en)
Other versions
KR100874795B1 (ko
Inventor
케네쓰피. 브루어
하워드디. 바트로
조안에이. 다마완
Original Assignee
크리 마이크로웨이브 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리 마이크로웨이브 인크. filed Critical 크리 마이크로웨이브 인크.
Publication of KR20040011599A publication Critical patent/KR20040011599A/ko
Application granted granted Critical
Publication of KR100874795B1 publication Critical patent/KR100874795B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6644Packaging aspects of high-frequency amplifiers
    • H01L2223/6655Matching arrangements, e.g. arrangement of inductive and capacitive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12035Zener diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13063Metal-Semiconductor Field-Effect Transistor [MESFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/19011Structure including integrated passive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

제 1 반도체 칩 내에 제작되는 전력 트랜지스터와 제 2 반도체 칩 내에 제작되는 MOSCAP 형 구조물을 포함하는 RF 전력 장치가 소개된다. 입력 전압 스파이크로부터 전력 트랜지스터를 보호하기 위해 전압 제한 소자가 제공되며, 전압 제한 소자가 MOSCAP과 함께 상기 반도체 칩 내에 제작되는 것이 바람직하다. 대안으로, 전압 제한 소자가 커패시터 반도체 칩 상에 제작되거나 이에 인접하게 위치하는 별도의 소자일 수도 있다. 전압 제한 소자를 전력 트랜지스터 칩으로부터 제거함으로서, 전압 제한 소자의 제작 및 테스트가 개선되고, 전력 장치를 위한 반도체 면적이 증가하여 소자 제작의 유연성을 높인다.

Description

고주파용 전력 트랜지스터 장치 및 이를 위한 커패시터 구조물{VOLTAGE LIMITING PROTECTION FOR HIGH FREQUENCY POWER DEVICE}
고주파수에서 동작하는 MESFET나 쌍극성 트랜지스터같은 전력 반도체 소자들은 통상적으로 입력 주파수 및 임피던스 정합을 위해 MOSCAP같은 용량성 소자에 연결된다. 이 MOSCAP 소자들은 반도체 트랜지스터 칩과 함께 반도체 패키지 내에 장착되고, 배선 접합(wire bonding)같은 적절한 수단에 의해 서로 상호연결된다.
상기 전력 소자는 소자에 손상을 입히거나 소자를 파괴시키는 입력 전압 과부하에 대해 보호되어야 한다. 지금까지, 제너 다이오드, 아발란체 다이오드, 또는 트랜지스터같은 전압 제한/정전적 방전 소자(ESD)가 전력 트랜지스터 칩이나 전력 집적 회로 칩에 통합장착되었다. 전력 칩에 소자들을 통합시키는 것이 제작 공정에서 쉽게 달성될 수 있으나, ESD 소자를 위한 전력 칩 이용은 전력 칩 공간의 손실 측면의 댓가를 치러야 한다. 더욱이, 정전적 방전 소자나 트랜지스터를 테스트하는 기능과 함께 정전적 방전 소자의 크기 및 유연성은 절충된다.
본 발명은 공지 기술의 전력 소자 구조에서 이러한 제약들을 극복하는 것을지향한다.
본 발명은 고전력 전기 장치에 관한 것으로서, 특히 반도체 전력 소자에서 전압 제한 및 정전적 방전 보호에 관한 것이다.
도 1A와 1B는 공지 기술에 따른 패키지형 전력 트랜지스터의 물리적 구조의 평면도.
도 2A와 2B는 본 발명의 한 실시예에 따른 전력 트랜지스터 소자의 물리적 배열 평면도.
도 3은 발명의 한 실시예에 따른 MOSCAP와 다이오드의 측면단면도.
발명에 따르면, 고주파 애플리케이션용 전력 트랜지스터 장치는 제 1 반도체 칩 내에 전력 트랜지스터를, 그리고 제 2 반도체 칩 내에 커패시터와 전압 제한 소자를, 그리고 제 1, 2 반도체 칩을 수용하고 밀폐시키기 위한 패키지를 포함한다. 제 2 칩의 커패시터 및 전압 제한 소자를 제 1 칩의 전력 트랜지스터에 전기 커넥터가 연결한다.
발명의 선호되는 실시예에서, 전압 제한 소자는 다이오드나 트랜지스터를 포함하고, 커패시터는 병렬로 연결되는 MOSCAP이다. MOSCAP 칩이 전압 제한/ESD 소자를 제작하기 위해 충분한 공간을 가지기 때문에, 전력트랜지스터를 위한 반도체 칩 내 공간 증가가 가용하며, 따라서 전력 장치 제작에 유연성을 높인다.
도 1A와 1B는 공지 기술에 따른 RF 전력 트랜지스터의 물리적 배열에 대한 전기적 평면도이다. 도 1A에 도시되는 바와 같이, 전력 소자에 대한 RF 입력이, 배선접합될 수 있는 유도 소자(10)에 공급되며, 다시 배선 접합과 션트 커패시터(12)에 공급될 수 있다. 이 소자들(10, 12, 14)은 모두 제 1 칩(21) 내에 위치한다. 입력 신호는 배선 접합(14)을 통해 제 2 칩(22) 내에 위치한 래터럴 DMOS 트랜지스터(18)같은 전력 트랜지스터의 게이트(16)에 공급된다. 전력 출력은 트랜지스터(18)의 드레인(20)에서 나타나며, 제너 다이오드(24)같은 전압 제한 소자가 전력 트랜지스터(18)의 게이트(16)와 소스(26) 사이에 연결되어, 입력에 따른 전압 스파이크에 대해 트랜지스터를 보호하게 한다. 도 1B에 도시되는 바와 같이, 칩(21)과 칩(22)은 칩(21)의 커패시터를 ESD 소자(24)와 전력 트랜지스터(18)에 상호연결시키는 배선접합(14)과 함께 반도체 패키지(30)에 장착된다.
상술한 바와 같이, 전력 트랜지스터(18)를 지닌 칩에서 정전적 방전 소자(24)를 제공함으로서 구조물 제작이 촉진되지만, ESD 소자는 가치있는 반도체 칩 영역을 점유하고, 전력 트랜지스터의 유연성(flexibility) 및 크기를 제한한다. 더욱이, 전압 제한 소자가 제작 중 전력 트랜지스터에 상호연결되기 때문에 전압 제한 소자의 테스트가 더 어렵다.
본 발명에 따르면, 전압 제한 소자를 커패시터 칩 상에 위치시킴으로서, 전압 제한 소자의 유연성과 테스트가 촉진되고, 동시에, 칩 면적, 공정 흐름, 그리고 구조에 대한 제한이 거의 없어진다. 따라서, 비용이 절감되고, 전압 제한 구조물은 트랜지스터와 커패시터 구조물로부터 별도로 테스트될 수 있다.
도 2A와 2B에서, ESD 소자(24)는 MOSCAP(12)를 ESD 소자(24)에 연결시키는 배선 접합(10)과 함께 칩(21)에 위치하며, 배선접합(14)은 칩(22)의 전력 FET에MOSCAP(12)을 연결시킨다.
도 3은 칩(21)에 제작되는 다이오드(24)같은 전압 제한 소자와 함께 칩(21) 표면 상에 형성되는 MOSCAP(12)을 설명하는 측면단면도이다. 다이오드(24)의 전기적 특성은 배선 접합(14)을 통해 다이오드를 MOSCAP(12)과 연결시키기 전에 쉽게 테스트될 수 있다. 또한, 다이오드(24)가 제너/아발란체 다이오드, 또는 전압 제한 트랜지스터 구조물일 수 있다.
발명에 따른 전력 트랜지스터는 전력 트랜지스터 칩에 부여되는 제한들을 제거하며, 전압 제한 소자의 이용 및 테스트에 있어 유연성(flexibility)을 제공한다. 전력 트랜지스터 다이의 비용이 절감되고 트랜지스터 배치에 대한 유연성이 커진다. 발명이 특정 실시예에 대하여 설명되었으나, 이는 설명을 위한 것으로서 발명을 제한하는 것으로 이해하여서는 안될 것이다. 가령, 선호되는 실ㄹ시예가 MOSCAP 반도체 다이에 ESD 소자를 포함하지만, 별도의 ESD나 전압 제한 소자가 MOSCAP과 전력 FET 다이와 함께 트랜지스터 패키지에 장착될 수 있다.

Claims (13)

  1. 고주파수 장치용 전력 트랜지스터 장치로서, 이 장치는,
    a) 제 1 반도체 칩의 전력 트랜지스터,
    b) 제 2 반도체 칩의 커패시터,
    c) 전압 제한 소자,
    d) 상기 전력 트랜지스터, 커패시터, 그리고 전압 제한 소자를 수용하여 밀폐시키기 위한 패키지, 그리고
    e) 상기 커패시터와 전압 제한 소자를 전력 트랜지스터에 연결하는 전기 커넥터
    를 포함하는 것을 특징으로 하는 전력 트랜지스터 장치.
  2. 제 1 항에 있어서, 상기 전압 제한 소자가 커패시터와 함께 제 2 반도체 칩내에 제작되는 것을 특징으로 하는 전력 트랜지스터 장치.
  3. 제 1 항에 있어서, 상기 전압 제한 소자가 트랜지스터를 포함하는 것을 특징으로 하는 전력 트랜지스터 장치.
  4. 제 1 항에 있어서, 상기 전압 제한 소자가 다이오드를 포함하는 것을 특징으로 하는 전력 트랜지스터 장치.
  5. 제 1 항에 있어서, 상기 전기 커넥터가 배선 접합(wire bonding)을 포함하는 것을 특징으로 하는 전력 트랜지스터 장치.
  6. 제 1 항에 있어서, 상기 커패시터가 MOSCAP이거나 그 외 다른 커패시터 구조물인 것을 특징으로 하는 전력 트랜지스터 장치.
  7. 제 6 항에 있어서, 상기 전압 제한 소자가 다이오드를 포함하는 것을 특징으로 하는 전력 트랜지스터 장치.
  8. 제 7 항에 있어서, 상기 전기 커넥터가 배선 접합(wire bonding)을 포함하는 것을 특징으로 하는 전력 트랜지스터 장치.
  9. 반도체 칩 내에 제작되는 전력 트랜지스터로 이용하기 위한 커패시터 구조물로서, 이 커패시터 구조물은,
    - 반도체 칩,
    - 상기 반도체 칩 내에 제작되는 용량성 소자, 그리고
    - 상기 반도체 칩 내에 제작되어 커패시터 구조물과 병렬로 연결가능한 전압 제한 소자
    를 포함하는 것을 특징으로 하는 커패시터 구조물.
  10. 제 9 항에 있어서, 상기 전압 제한 소자가 다이오드를 포함하는 것을 특징으로 하는 커패시터 구조물.
  11. 제 9 항에 있어서, 상기 전압 제한 소자가 트랜지스터를 포함하는 것을 특징으로 하는 커패시터 구조물.
  12. 제 9 항에 있어서, 커패시터와 전압 제한 소자를 전기적으로 연결하기 위한 배선 접합을 포함하는 것을 특징으로 하는 커패시터 구조물.
  13. 제 9 항에 있어서, 상기 커패시터 구조물이 MOSCAP, 또는 그 외 다른 커패시터 구조를 포함하는 것을 특징으로 하는 커패시터 구조물.
KR1020047000516A 2001-07-13 2002-07-12 고주파용 전력 트랜지스터 장치 및 이를 위한 커패시터구조물 KR100874795B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/905,294 2001-07-13
US09/905,294 US6548869B2 (en) 2001-07-13 2001-07-13 Voltage limiting protection for high frequency power device
PCT/US2002/022198 WO2003007451A1 (en) 2001-07-13 2002-07-12 Voltage limiting protection for high frequency power device

Publications (2)

Publication Number Publication Date
KR20040011599A true KR20040011599A (ko) 2004-02-05
KR100874795B1 KR100874795B1 (ko) 2008-12-19

Family

ID=25420581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047000516A KR100874795B1 (ko) 2001-07-13 2002-07-12 고주파용 전력 트랜지스터 장치 및 이를 위한 커패시터구조물

Country Status (8)

Country Link
US (1) US6548869B2 (ko)
EP (1) EP1415378A4 (ko)
JP (1) JP2004535680A (ko)
KR (1) KR100874795B1 (ko)
CN (1) CN100397742C (ko)
CA (1) CA2453562C (ko)
TW (1) TW571478B (ko)
WO (1) WO2003007451A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2841058A1 (fr) * 2002-06-14 2003-12-19 St Microelectronics Sa Dispositif electrique comprenant deux supports et une borne de connexion reliee a un condensateur serie et a un limiteur de tension
JP2005303940A (ja) * 2004-04-16 2005-10-27 Matsushita Electric Ind Co Ltd アンテナスイッチ回路、ならびにそれを用いた複合高周波部品および移動体通信機器
US20060132996A1 (en) * 2004-12-17 2006-06-22 Poulton John W Low-capacitance electro-static discharge protection
US7767543B2 (en) 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US20110309872A1 (en) 2010-06-17 2011-12-22 Cynthia Blair Voltage Spike Protection for Power DMOS Devices
CN102023238B (zh) * 2010-11-04 2012-09-12 中国电子科技集团公司第十三研究所 用于SiC MESFET直流测试的夹具
TWI544303B (zh) 2015-01-30 2016-08-01 財團法人工業技術研究院 單光子雪崩光電二極體的超額偏壓控制系統與方法
JP6406486B1 (ja) * 2017-03-17 2018-10-17 株式会社村田製作所 薄膜esd保護デバイス
JP6316512B1 (ja) * 2017-03-28 2018-04-25 三菱電機株式会社 半導体装置
CN110364511A (zh) * 2019-07-24 2019-10-22 德淮半导体有限公司 半导体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758873A (en) * 1986-05-16 1988-07-19 National Semiconductor Corporation Balanced MOS capacitor with low stray capacitance and high ESD survival
US5134320A (en) * 1991-03-07 1992-07-28 Hughes Aircraft Company High efficiency FET driver with energy recovery
US5264736A (en) * 1992-04-28 1993-11-23 Raytheon Company High frequency resonant gate drive for a power MOSFET
JPH06232332A (ja) * 1993-02-08 1994-08-19 Hitachi Ltd 半導体装置
DE4306361A1 (de) * 1993-03-02 1994-09-08 Daimler Benz Ag Datenkommunikationssystem
US5532639A (en) * 1994-03-31 1996-07-02 Sgs-Thomson Microelectronics, Inc. Method and structure for improving RF amplifier gain, linearity, and switching speed utilizing Schottky diode technology
US6066890A (en) * 1995-11-13 2000-05-23 Siliconix Incorporated Separate circuit devices in an intra-package configuration and assembly techniques
US6198136B1 (en) * 1996-03-19 2001-03-06 International Business Machines Corporation Support chips for buffer circuits
JPH1167486A (ja) * 1997-08-14 1999-03-09 Oki Electric Ind Co Ltd Esd保護回路及びesd保護回路を含むパッケージ
JP3648451B2 (ja) * 1997-10-20 2005-05-18 株式会社日立製作所 半導体モジュール及びそれを用いる電力変換装置
KR100351920B1 (ko) * 1999-05-17 2002-09-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
EP1415378A1 (en) 2004-05-06
EP1415378A4 (en) 2008-10-08
JP2004535680A (ja) 2004-11-25
US6548869B2 (en) 2003-04-15
TW571478B (en) 2004-01-11
US20030011031A1 (en) 2003-01-16
CA2453562A1 (en) 2003-01-23
CA2453562C (en) 2012-03-13
WO2003007451A1 (en) 2003-01-23
KR100874795B1 (ko) 2008-12-19
CN100397742C (zh) 2008-06-25
CN1528039A (zh) 2004-09-08

Similar Documents

Publication Publication Date Title
US6624999B1 (en) Electrostatic discharge protection using inductors
US6552597B1 (en) Integrated circuit with closely coupled high voltage output and offline transistor pair
US4819047A (en) Protection system for CMOS integrated circuits
KR100874795B1 (ko) 고주파용 전력 트랜지스터 장치 및 이를 위한 커패시터구조물
US7423499B2 (en) High-frequency switching apparatus
US6479869B1 (en) Semiconductor device with enhanced protection from electrostatic breakdown
CN107851635B (zh) 用于配电的导电密封环
JP2004254086A (ja) スイッチ回路装置
US6753204B1 (en) Method for assembling integrated circuits with protection of the circuits against electrostatic discharge
KR960030398A (ko) Esd 보호 회로를 갖는 반도체장치
CN101814458B (zh) 半导体装置
US7250659B2 (en) Semiconductor component with ESD protection
US6201308B1 (en) Semiconductor chip having a low-noise ground line
US6426531B1 (en) Semiconductor integrated circuit device and a method of assembly thereof
US5633517A (en) Semiconductor device constituting multi-stage power amplifier
NL2027146B1 (en) A radiofrequency power package and device with improved ESD performance
US20060290455A1 (en) Radio frequency receiver chip with improved electrostatic discharge level
US20230369983A1 (en) Monolithic half-bridge die
KR950010054A (ko) 여러가지 전기적 과도 현상으로부터 집적회로를 보호하기 위한 방법 및 시스템
EP3640981A1 (en) Integrated circuit with electrostatic discharge protection
KR100324322B1 (ko) 정전방전 보호회로
JPH1140746A (ja) サージ保護回路装置およびこれに用いる半導体素子構造
JPH03214632A (ja) マイクロ波・ミリ波回路
JPH03235363A (ja) 半導体集積回路
JP2004063754A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 11