CN110364511A - 半导体装置 - Google Patents

Abstract

本公开涉及一种半导体装置。半导体装置包括：器件，器件具有端子；以及保护电路，保护电路被配置为与器件的端子连接，保护电路至少包括反并联连接的两个单向导通电路，两个单向导通电路被配置为在开启状态下具有彼此相反的电流方向，其中，保护电路被配置为：在器件的端子处的电压处于预定的保护电压范围之外时，两个单向导通电路中的至少一个开启以释放端子处积累的电荷。

Description

半导体装置

技术领域

本公开涉及半导体技术领域，具体来说，涉及一种半导体装置。

背景技术

在半导体制备工艺中，常常涉及等离子处理工艺，例如等离子蚀刻，很容易在半导体装置中形成等离子损伤，例如造成场效应晶体管的栅电容击穿等，从而导致成品率的降低。

此外，在半导体技术中，还常常需要对半导体装置进行电学特性等测试。在测试过程中，也可能由于较高的测试电压或电流导致半导体装置被损坏。

发明内容

根据本公开的一个方面，提供了一种半导体装置，所述半导体装置包括：器件，所述器件具有端子；以及保护电路，所述保护电路被配置为与所述器件的所述端子连接，所述保护电路至少包括反并联连接的两个单向导通电路，所述两个单向导通电路被配置为在开启状态下具有彼此相反的电流方向，其中，所述保护电路被配置为：在所述器件的所述端子处的电压处于预定的保护电压范围之外时，所述两个单向导通电路中的至少一个开启以释放所述端子处积累的电荷。

通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得更为清楚。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1示出了一种半导体装置的结构示意图；

图2示出了另一种半导体装置的结构示意图；

图3示出了根据本公开一个示例性实施例的半导体装置的结构示意图；

图4示出了根据本公开一个示例性实施例的测试输入信号；

图5示出了根据本公开一个示例性实施例的场效应晶体管的栅电容的CV特性曲线。

注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在一些情况中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，本公开并不限于附图等所公开的位置、尺寸及范围等。

具体实施方式

下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的结构及方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本公开的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

在半导体制备工艺中，为了形成半导体装置的各结构，通常涉及到等离子处理工艺，例如等离子蚀刻。然而，在等离子处理工艺中，已经形成的金属线或多晶硅等导体会收集由等离子产生的电荷，在半导体装置中的栅电容、钝化层等绝缘层上产生电压。当产生的电压过高，绝缘层上积累的电荷不能被及时释放时，很容易在绝缘层中产生等离子损伤，甚至击穿绝缘层，使半导体装置的成品率降低。此外，在半导体装置制备完成后，往往还需要在一定的目标测试电压范围内测量其电学特性参数等。在测试过程中，也可能由于所施加的测试电压较高，在器件的端子处相应产生较高的电压，而产生安全隐患。为了避免上述制备和测试过程中半导体装置的破坏，可以在其中设置保护电路。

图1示出了一种半导体装置的结构示意图。如图1所示，半导体装置可以包括器件200’和与器件200’的端子连接的保护电路100’。在图1所示的示例中，器件200’为N型金属氧化物半导体场效应晶体管(NMOS)，保护电路100’为二极管，且二极管的正极与NMOS的栅端子(栅极)g’连接。二极管的负极和NMOS的体端子b’被示出为均接地。在制备NMOS的过程中，在通过等离子处理工艺对将要形成栅端子g’的导电层进行处理(例如刻蚀)来形成NMOS的栅端子g’之前，保护电路100’与将要形成栅端子g’的导电层连接。于是，在等离子处理工艺中，当栅端子g’上由于等离子引起一定的电压时，保护电路100’可以释放栅端子g’上积累的电荷，从而减小在栅端子g’处的电压。

在后文中，开启阈值是指使单向导通电路或单向导通器件正向导通的最小偏置电压，击穿阈值是指使得单向导通电路或单向导通器件反向击穿的最小偏置电压。如图1所示，当栅端子g’处的正偏置电压大于或等于单向导通器件(二极管)的开启阈值Vt’(例如，Vt’＝0.6伏(V))时，二极管处于正向导通状态，从而栅端子g’上积累的电荷能够通过二极管100’被释放至地。当栅端子g’处的反向偏置电压的绝对值大于或等于二极管的击穿阈值Vb’(例如，Vb’＝5V)时，二极管处于反向导通(击穿)状态，栅端子g’上积累的电荷同样可以通过二极管100’被释放至地。从而，可以保护器件200。

当栅端子g’上的偏置电压在上述两状态之间(例如，大于-Vb’(-5V)且小于Vt’(+0.6V))时，二极管处于关断状态，此时栅端子g’上积累的电荷是通过二极管的漏电流释放的。考虑到二极管的漏电流相比其正向导通和反向导通状态下的电流小得多，因此在此情况下，栅端子g’上积累的电荷的释放速率会很慢，在采用图1所示的保护电路100’的情况下，仍然可能在NMOS的栅电容中引入等离子损伤。

此外，在半导体装置的制备过程中或制备完成后，还往往需要测量其中器件(诸如NMOS)的电学特性。端子处还可能由于对端子施加了偏置电压(测试电压)而积累了电荷。以电容电压(CV)特性的测试为例，在测试过程中，可以通过信号发生电路(图中未示出)向NMOS的端子施加测试输入信号。以上面所描述的二极管为例，在图1中，当需要测试在-Vdd1～0(其中，0<Vdd1<Vb’，例如设Vdd1＝1.2V)之间的NMOS栅电容的CV特性时，若栅端子g’上的负(反向)偏置电压Vg’在正常的-Vdd1～0的目标测试电压范围内，那么二极管处于关断状态，不会影响对NMOS的测试。当栅端子g’上的负偏置电压Vg’的绝对值大于或等于二极管的击穿阈值Vb’时，二极管反向击穿，使得栅端子g’与地之间导通，从而避免在栅端子g’上积累更严重的负偏置电压，以在测试过程中起到对半导体装置的保护作用。

然而，在测试过程中，若需要测试0～+Vdd2(其中，Vdd2>0)之间的NMOS的栅电容的CV特性，那么当栅端子g’上的正偏置电压Vg’大于二极管的开启阈值Vt’时，图1中的二极管正向开启，使得测试不能正常进行。通常，二极管的开启阈值Vt’很小，难以满足在Vdd2>Vt’情况下对NMOS的电学特性的测量。

同理，图2示出了另一种半导体装置的结构示意图，其与图1所示的半导体装置的不同之处仅在于：其中保护电路100’的二极管在半导体装置中的接入方向与图1中相反。类似地，在NMOS的制备过程中，该二极管也可以起到一定的保护作用。但是，在二极管的远离栅极的一端(地)与栅极g’处的电压之间的电压差大于二极管的阈值的情况下，二极管开启，使得不能正常进行测试。

类似地，当栅端子g’上的偏置电压在二极管开启阈值Vt’(例如，0.6V，考虑其接入方向与图1中所示的相反，相比于图1的电路配置，也可以对其赋予负值-0.6V)和击穿阈值Vb’(例如，+5V)之间时，栅端子g’上积累的电荷的释放速率较为缓慢，仍然可能存在在栅电容中引入等离子损伤的隐患。

此外，在该半导体装置的测试过程中，当采用图2所示的保护电路100’时，虽然可以在0～+Vdd2的目标测试电压范围内提供一定的保护，但是由于二极管的开启阈值通常较小，因此难以实现在-Vdd1～-Vt’的目标测试电压范围内的正常测试。

为了在半导体装置的制备过程中，避免器件的端子处的偏置电压的绝对值过大，以及在更大的目标测试电压范围内，提供对半导体装置的测试保护，提出了本公开的实施例。

在本公开的一示例性实施例中，提出了一种半导体装置。如图3所示，半导体装置包括：器件200，器件200具有端子；以及保护电路100，保护电路100被配置为与器件200的端子连接。保护电路100可以至少包括反并联连接的两个单向导通电路(图3中所示例的为第一单向导通电路110和第二单向导通电路120)。两个单向导通电路被配置为在开启状态下具有彼此相反的电流方向。保护电路100可以被配置为：在器件200的端子处的电压处于预定的保护电压范围之外时，两个单向导通电路中的至少一个开启以释放端子处积累的电荷。

在一些实施例中，该器件200具体可以为可变电容器，其中所述端子包括可变电容器的电极端子。在电极端子之间，可变电容器的电容可调。

或者，在一些实施例中，该器件200也可以为场效应晶体管，其中端子包括场效应晶体管的栅端子。例如，场效应晶体管可以被包括在测试单元中。在一些实施例中，测试单元可以是在晶圆加工中为了监测制备工艺而设置的。

在该半导体装置的制备过程中，保护电路100在等离子处理工艺(例如，等离子蚀刻)之前与形成器件200的端子的导电层连接。在图3中，以器件200为NMOS为例，详细阐述保护电路100的工作原理。

具体的，保护电路100可以包括第一单向导通电路110和第二单向导通电路120。每个单向导通电路可以包括至少一个单向导通器件。如图3所示，该单向导通器件具体可以是二极管等。

这里为了说明的方便，假设NMOS的栅端子g上因等离子处理工艺产生的偏置电压为Vg，第一单向导通电路110的第一开启阈值为Vt1，第一击穿阈值为Vb1，第二单向导通电路120的第二开启阈值为Vt2，第二击穿阈值为Vb2，且Vb1>Vt1>0，Vb2>Vt2>0。为了简便起见，进一步假设Vt1<Vb2，Vt2<Vb1。在其他情况下，本领域技术人员可以在不付出创造性劳动的前提下，根据本公开的示例性实施例适当调整保护电路100，以实现对半导体装置的保护，这里不再赘述。

当栅端子g被反向偏置(也即，其上的偏置电压Vg为负值)时，如果Vg≤-Vt1，即|Vg|≥Vt1，则第一单向导通电路110处于正向导通状态。在此情况下，栅端子g上积累的电荷可以通过第一单向导通电路110的正向导通电流快速释放。

当栅端子g被正向偏置(也即，其上的偏置电压Vg为正值)时，如果Vg≥Vt2，则第二单向导通电路120处于正向导通状态。在此情况下，栅端子g上积累的电荷可以通过第二单向导通电路120的正向导通电流快速释放。

当栅极端子g上的偏置电压Vg满足-Vt1<Vg<Vt2时，第一单向导通电路110和第二单向导通电路120均处于关断状态。

如此，可以避免由于栅端子g上积累的电荷引起的击穿。此外，由于Vt1、Vt2可以被设置为比击穿阈值Vb1、Vb2小，因此与图1或图2所示的方案相比，栅端子g上可能累积的偏置电压Vg的最大值被大幅减小(例如其绝对值|Vg|小于Vt1和Vt2中的最大值)。从而，提出了一种具有更好保护效果的保护电路100。

图3中的保护电路100还可以用在对NMOS的电学特性测试中。在一些实施例中，器件200的端子可以用于接收测试电压。测试电压可以处于目标测试电压范围内。通过设置合适的第一开启阈值Vt1和第二开启阈值Vt2，在栅端子g上的偏置电压Vg可以覆盖目标测试电压范围(例如，-Vdd1～+Vdd2，Vdd1和Vdd2可以相等或不等)，且不会超出预定的安全电压阈值Vs。例如，在一些实施例中，安全电压阈值可以被设置为或者接近晶体管栅极电容的击穿电压。一般地，Vs可以被设置为大于或者远大于目标测试电压范围的电压值，例如Vs可以被设置为大于Vdd1和Vdd2。根据本公开的实施例，可实现测试过程中在不同方向电压偏置的保护。

在一具体示例中，各个单向导通电路的开启阈值被设置为大于对应的测试电压，例如，可以设置为大于测试电压的绝对值的最大值。当施加到NMOS的栅端子g上的电压Vg处于测试电压范围-Vdd1～+Vdd2之内时，第一单向导通电路110和第二单向导通电路120均处于关断状态，不会影响到对NMOS的特性参数测试。

当然，在其他具体示例中，第一单向导通电路110的第一开启阈值Vt1和第二单向导通电路120的第二开启阈值Vt2也可以根据在不同偏置方向下的测试电压的最大值分别设置。

此外，第一开启阈值Vt1可以和第二开启阈值Vt2可以是相等的，也可以是不相等的，以满足不同的半导体装置的需求。

在一些实施例中，保护电压范围可以被设置为包含或等于目标测试电压范围。这样，在半导体装置的制备过程中，满足保护电压范围的保护电路100可以地避免或减少对器件的等离子损伤；另一方面，由于目标测试电压范围处于保护电压范围之内，因此保护电路100在测试过程中仍然可以提供对器件的保护。此外，保护电压范围可以被设置为包含或等于目标测试电压范围，还可以使得保护电路100在测试过程中不会过早地开启而影响测试的正常进行。

在一些实施例中，安全电压阈值Vs是与器件200的所述端子关联的安全电压阈值Vs(Vs>0)。作为示例，在一些实施例中，安全电压阈值可以是与端子关联的电容的击穿电压，例如晶体管栅极电介质(或者说栅电容)的击穿电压；但应理解，本申请并不限于此。各个单向导通电路的开启阈值Vt可以被设置为小于或等于安全电压阈值Vs，以保障测试过程中半导体装置是安全的。以前述的NMOS为例，当NMOS的栅端子g上的反向偏置电压Vg(为负值)<-Vs，即NMOS的栅端子g上的负偏置电压的绝对值|Vg|>Vs时，第一单向导通电路110处于导通状态，从而将NMOS的栅端子g的电压Vg的绝对值钳位到安全电压阈值Vs之下。同理，当NMOS的栅端子g的(正向)偏置电压Vg>Vs时，第二单向导通电路120处于导通状态，从而将NMOS的栅端子g的电压Vg的绝对值钳位到安全电压阈值Vs之下。如此，可以避免NMOS晶体管被击穿。

通常，保护电压范围的绝对值的最大值被设置为小于或等于安全电压阈值，从而在半导体装置的制备和测试过程中实现全面保护。特别地，在半导体装置的制备过程中，可以通过保护电路100实现在安全电压阈值以下的保护电压范围，以进一步保障制备过程的可靠性，提高半导体装置的成品率。

在测试过程中，可以设置信号发生电路(图中未示出)和特性获取电路(图中未示出)等。其中，信号发生电路被配置为向器件200的端子提供测试输入信号。在一示例性实施例中，测试输入信号为如图4所示的扫描电压信号，测试电压Vtest满足-Vdd1≤Vtest≤+Vdd2。

特性获取电路被配置为获取器件200的特性参数，以确定器件200的电学性能。在一示例性实施例中，可以测试半导体装置中NMOS的栅电容的CV特性。对于该NMOS而言，其栅电容的CV特性曲线如图5中所示，具有积累区、耗尽区和反转区。

进一步的，一个单向导通电路可以包括至少一个单向导通器件。如图3所示，该单向导通器件具体可以是二极管等。由于每个单向导通器件具有一定的开启阈值，因此可以通过选择各单向导通器件的开启阈值以及在相同方向上所串联的单向导通器件的数目，控制各单向导通电路的开启阈值。

在一具体示例中，一个单向导通电路可以包括至少两个在相同方向上串联连接的单向导通器件，且同一单向导通电路中的各单向导通器件的开启阈值相同，以简化单向导通电路的设置。需要注意的是，这里的开启阈值相同并不排除由于器件制备工艺等因素引入的开启阈值之间的微小的偏差，也就是说，开启阈值基本相同的单向导通器件也可以用于形成单向导通电路。

在另一具体示例中，一个单向导通电路可以包括至少两个在相同方向上串联连接且具有不同的开启阈值的单向导通器件，以提高单向导通电路设置的灵活性。在单向导通电路中，其中开启阈值的绝对值较大的单向导通器件有助于减少该单向导通电路中单向导通器件的总数目，从而简化电路结构；而开启阈值的绝对值较小的单向导通器件可以帮助微调该单向导通电路的开启阈值，以满足更精细的保护和/或测试需求。

在一具体示例中，第一单向导通电路110和第二单向导通电路120可以分别由三个开启阈值为0.6V、击穿阈值为5V的二极管参考图3所示的连接方式串联连接而成，且第一单向导通电路110和第二单向导通电路120在半导体装置中的接入方向相反。那么，第一单向导通电路110的第一开启阈值为-1.8V，第一击穿阈值为+15V；第二单向导通电路120的第二开启阈值为+1.8V，第二击穿阈值为-15V。如图3所示，在制备过程中，端子处可能由于通过等离子处理工艺形成端子而积累了电荷，进而引起偏置电压。当栅端子g上的偏置电压Vg满足Vg<-1.8V或Vg>+1.8V时，第一单向导通电路110或第二单向导通电路120分别处于开启状态，从而迅速地释放栅端子g上的积累电荷，以保护NMOS的栅电容。

而在测试过程中，假设CV测试的目标测试电压范围为-1.2V～+1.2V，即栅端子g上的偏置电压Vg满足-1.2V≤Vg≤1.2V时，则第一单向导通电路110和第二单向导通电路120在此范围内均处于关断状态，不会影响正常测量。

另一方面，由于第一单向导通电路110和第二单向导通电路120的上述设置，使得在测试过程中NMOS的栅端子g上的偏置电压Vg不会超出-1.8V～+1.8V的范围。从而，可以保护器件免于被击穿。在其他具体示例中，可以根据所需的保护电压范围，确定第一导通电路110和第二导通电路120中串联连接的单向导通器件的数目。

在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。

如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。

如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪声以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。

另外，前面的描述可能提及了被“连接”或“耦接”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦接”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦接”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。

另外，仅仅为了参考的目的，还可以在本文中使用“第一”、“第二”等类似术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。

还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。

在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。

本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。

虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。

另外，本公开的实施方式还可以包括以下示例：

1、一种半导体装置，包括：

器件，所述器件具有端子；以及

保护电路，所述保护电路被配置为与所述器件的所述端子连接，所述保护电路至少包括反并联连接的两个单向导通电路，所述两个单向导通电路被配置为在开启状态下具有彼此相反的电流方向，

其中，所述保护电路被配置为：在所述器件的所述端子处的电压处于预定的保护电压范围之外时，所述两个单向导通电路中的至少一个开启以释放所述端子处积累的电荷。

2、根据1所述的半导体装置，所述器件的端子用于接收测试电压，所述测试电压处于目标测试电压范围内；

各个所述单向导通电路的开启阈值被设置为大于所述测试电压的绝对值的最大值。

3、根据2所述的半导体装置，所述保护电压范围被设置为包含或等于所述目标测试电压范围。

4、根据2所述的半导体装置，所述器件具有与所述端子关联的安全电压阈值；

各个所述单向导通电路的开启阈值被设置为小于或等于所述安全电压阈值。

5、根据4所述的半导体装置，所述保护电压范围的绝对值的最大值被设置为小于或等于所述安全电压阈值。

6、根据1所述的半导体装置，各个所述单向导通电路包括至少一个单向导通器件。

7、根据1所述的半导体装置，各个所述单向导通电路包括至少两个在相同方向上串联连接的单向导通器件。

8、根据7所述的半导体装置，所述至少两个在相同方向上串联连接的单向导通器件具有相同的开启阈值。

9、根据7所述的半导体装置，所述至少两个在相同方向上串联连接的单向导通器件具有不同的开启阈值。

10、根据6至9中任一项所述的半导体装置，所述单向导通器件为二极管。

11、根据1所述的半导体装置，所述器件为可变电容器，其中所述端子包括所述可变电容器的电极端子；或者

所述器件为场效应晶体管，其中所述端子包括所述场效应晶体管的栅端子。

12、根据1所述的半导体装置，所述端子处积累的电荷是在通过等离子处理工艺形成所述端子时积累的电荷。

13、根据1所述的半导体装置，所述端子处积累的电荷是在对所述端子施加测试电压时积累的电荷。

Claims (10)

1.一种半导体装置，其特征在于，包括：

器件，所述器件具有端子；以及

保护电路，所述保护电路被配置为与所述器件的所述端子连接，所述保护电路至少包括反并联连接的两个单向导通电路，所述两个单向导通电路被配置为在开启状态下具有彼此相反的电流方向，

其中，所述保护电路被配置为：在所述器件的所述端子处的电压处于预定的保护电压范围之外时，所述两个单向导通电路中的至少一个开启以释放所述端子处积累的电荷。

2.根据权利要求1所述的半导体装置，其特征在于，

所述器件的端子用于接收测试电压，所述测试电压处于目标测试电压范围内；

各个所述单向导通电路的开启阈值被设置为大于所述测试电压的绝对值的最大值。

3.根据权利要求2所述的半导体装置，其特征在于，所述保护电压范围被设置为包含或等于所述目标测试电压范围。

4.根据权利要求2所述的半导体装置，其特征在于，

所述器件具有与所述端子关联的安全电压阈值；

各个所述单向导通电路的开启阈值被设置为小于或等于所述安全电压阈值。

5.根据权利要求4所述的半导体装置，其特征在于，所述保护电压范围的绝对值的最大值被设置为小于或等于所述安全电压阈值。

6.根据权利要求1所述的半导体装置，其特征在于，各个所述单向导通电路包括至少两个在相同方向上串联连接的单向导通器件。

7.根据权利要求6所述的半导体装置，其特征在于，所述单向导通器件为二极管。

8.根据权利要求1所述的半导体装置，其特征在于，

所述器件为可变电容器，其中所述端子包括所述可变电容器的电极端子；或者

所述器件为场效应晶体管，其中所述端子包括所述场效应晶体管的栅端子。

9.根据权利要求1所述的半导体装置，其特征在于，所述端子处积累的电荷是在通过等离子处理工艺形成所述端子时积累的电荷。

10.根据权利要求1所述的半导体装置，其特征在于，所述端子处积累的电荷是在对所述端子施加测试电压时积累的电荷。