JP2004533715A - 低温Si及びSiGeエピタキシーにおけるn−型オートドーピングの抑制 - Google Patents
低温Si及びSiGeエピタキシーにおけるn−型オートドーピングの抑制 Download PDFInfo
- Publication number
- JP2004533715A JP2004533715A JP2002577951A JP2002577951A JP2004533715A JP 2004533715 A JP2004533715 A JP 2004533715A JP 2002577951 A JP2002577951 A JP 2002577951A JP 2002577951 A JP2002577951 A JP 2002577951A JP 2004533715 A JP2004533715 A JP 2004533715A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sige
- growth
- epitaxial
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims 3
- 238000000407 epitaxy Methods 0.000 title description 3
- 230000001629 suppression Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 239000002019 doping agent Substances 0.000 claims description 25
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 229910001339 C alloy Inorganic materials 0.000 claims description 3
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims 2
- 229910045601 alloy Inorganic materials 0.000 claims 2
- 239000000956 alloy Substances 0.000 claims 2
- 229910052785 arsenic Inorganic materials 0.000 claims 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 claims 1
- 239000007789 gas Substances 0.000 description 20
- 230000008569 process Effects 0.000 description 16
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 16
- 239000002243 precursor Substances 0.000 description 6
- 238000010926 purge Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000001627 detrimental effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/907—Continuous processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/909—Controlled atmosphere
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/916—Autodoping control or utilization
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
半導体材料のn-型ドープド層とこれに続く少なくとも一つの半導体材料のさらなる層を含むスタックをエピタキシャル成長させるステップを含み、前記スタックが一つの連続する成長サイクルにて成長されることを特徴とする半導体デバイスを製造する方法が開示される。
Description
【技術分野】
【0001】
本発明は請求項1のプリアンブルに記載されるような半導体デバイスを製造する方法に係る。
【0002】
この方法は単結晶Si層の上にドープドエピタキシャルSi或いはSi1-xGex(SiGe)層を化学蒸着法(chemical vapour deposition, CVD)により成長させることに係る。このようなエピタキシャル層内のドーパント濃度及びドーパントプロフィルを制御することは挑戦的課題であることが知られている。
【0003】
当分野においては、Si或いはSiGeのエピタキシャル成長を低温ドーピングと組合わせて遂行する場合、ドーパントの供給を止めた後も、ドーパントの取り込みが継続されることが知られている。この過程は、通常、オートドーピング現象として知られている。このタイプのエピタキシャル成長過程におけるこの現象のために、得られるドーパントプロフィルが所望のプロフィルからずれることがある。典型的には、このオートドーピング現象は、下側層からのドーパントが成長されたエピタキシャル層内に(高温)拡散されること、エピタキシー反応器の壁及び基板ホルダからドーパント種が放出されること、及び基板の前面及び背面からドーパント種の蒸発することに起因して発生する。
【0004】
オートドーピングは、こうして、エピタキシャル層内のドーパント濃度を予測不能に変化させる。
【0005】
従来は、ウェーハは、エピタキシャル成長過程を開始する前に、表面から自然酸化膜(native oxide)を除去するために、水素含有環境内で高温(約1000°C或いはそれ以上)にさらされた。この高温処理は、とりわけ減圧(reduced pressure)にて遂行された場合は、反応器チャンバの内側面及びウェーハ表面の所に吸着されるドーパント種の量も低減する。これがオートドーピングを低減するための通常のやり方である。ただし、高温での処理は、マイクロエレクトロニックデバイスの製造においては、デバイスの形状サイズがこのような高温におけるドーパントの拡散距離(diffusion length)と較べて小さなため、有害である。
【0006】
米国特許第3,669,769号明細書は、単結晶Si上にエピタキシャル層を、エピタキシャル層のオートドーピングを最小限に押さえながら成長させる方法を開示する。ただし、この方法では、エピタキシャル層の初期成長速度は非常に低く抑えられ、層の厚さがある最小限の厚さに達した後に増加される。この過程の際の温度は800°Cから1300°Cの間とされる。
【0007】
米国特許第6,007,624号明細書は、エピタキシャルSi層を成長する方法であって、オートドーピングが制御される方法を開示する。低温超高真空CVD過程(500°Cから850°C)にて、エピタキシャルシリコンの薄いキャッピング層が成長される。このキャッピング層を形成した後に温度が上げられ、さらなるエピタキシャル層が成長される。ただし、短所として、キャッピング層を成長させる際の処理温度が低いために、キャッピング層が完全にエピタキシャル成長しないことがある。加えて、この米国特許第6,007,624号明細書の方法は、埋め込み層からのオートドーピングの特定の排除のみに係る。
【0008】
特開平8-203831号公報は、異なる電子特性を有する二つ或いはそれ以上の(サブ)層から成る単結晶層を、CVDエピタキシャル過程にて、成長させる方法を開示する。この特開平8-203831号公報の方法は、高温(1080°Cから1120°C)でのSiのエピタキシャル成長に係る。さらに、この方法は、(少なくとも8マイクロメータの)比較的厚いSiエピタキシャル層に係る。
【0009】
短所として、従来の技術によるこれら全ての方法は、少なくとも1ミクロンの膜厚を有するエピタキシャル層に係る。さらに、従来の技術によるこれら各方法においては、ある時点において、半導体材が高温ステップにさらされ、このため半導体材料内のドーパントプロフィルがこのような高温での比較的迅速な拡散により劣化する。
【0010】
更に、良く定義され、かつ、鋭いn-型ドーパントプロフィルを有する浅い(つまり、1マイクロメータよりかなり浅い)層の形成は、従来の技術によるこれら方法を用いては、実現可能のように思われる。
【0011】
本発明の目的は、請求項1のプリアンブルに記載されるような半導体デバイスを製造する方法であって、エピタキシャル層内のn-型オートドーピングが強く抑圧されることを特徴とする方法を提供することにある。
【0012】
この目的が請求項1のプリアンブルに記載されるような半導体デバイスを製造する方法であって、スタックが一つの連続する成長サイクルにて成長されることを特徴とする方法によって達成される。
【0013】
一つの好ましい実施例においては、パージングサイクル(purging cycles)を省略することで、成長が一つの連続する成長サイクルにて行なわれ、この結果としてn-型オートドーピング現象が抑圧される。本発明によるこの成長方法によると、エピタキシャル層内のドーパントプロフィル(dopant profiles)の境界及び形状がより良く定義(区画)される。更に、この方法にて、厚いドープドエピタキシャル層(スパイク)を成長させることもできる。
【0014】
以下では、本発明を幾つかの図面を参照しながら説明するが、これは、専ら解説の目的とし、添付のクレームに記載される保護の範囲を制限することを意図するものではない。
【発明を実施するための最良の形態】
【0015】
以下では本発明による成長方法を、n-型ドープドエピタキシャルSi或いはSiGe層の成長に関する幾つかの実験を用いて説明する。これら実験から得られたドーパントプロフィルが二次イオン質量分析法(Secondary Ion Mass Spectroscopy, SIMS)を用いて測定された。これら結果の分析は、本発明による方法を用いてn-型ドープドエピタキシャルSi或いはSiGe層を成長させることで達成される改善を明白に示す。
【0016】
図1は、従来の技術による、SiH4フローを(H2をキャリアガスとして)用いる成長方法によって製造された、Siキャッピング層を有するp-ドープドエピタキシャルSi層(Pスパイク)のSIMSプロットを示す。
【0017】
このSIMSプロットはリン(P)のプロフィルをサンプル内のスパッタリング深度(sputtering depth)の関数として示す。このPスパイクは、Si表面をPH3蒸気に、Si前駆体SiH4の不在下で、露出することで成長される。しばらくした後に、PH3源が止められ、エピタキシャル成長が継続或いは開始される。
【0018】
オートドーピング現象(autodoping effect)が明らかに観察される。Pのスパイクは約100nmの深さの所に位置する。このP信号内には、約100nmから約25nmの間に長いオートドーピングテールが見られ;P濃度はPピークの表面側ではSIMS検出限界までは落ちない。ただし、Pスパイクは、オートドーピングテールより規模が約一桁大きなために使用することはできる。
【0019】
図2は、従来の技術による、SiH2Cl2フローを用いる成長方法によって製造された、Siキャッピング層を有するP-スパイクのSIMSプロットを示す。このSIMSプロットはリン(P)のプロフィルをサンプル内のスパッタリング深さの関数として示す。
【0020】
このようなPスパイクを成長させるためには、上で説明したそれと類似する実験が、Si前駆体としてSiH4の代りに、ジクロロシラン(SiH2Cl2)を用いる過程を介して遂行された。図2には、SiH2Cl2から成長される、キャッピング層を有するPスパイクを成長させる試みの典型例が示される。
【0021】
SiH4をSiの前駆体として用いて成長される図1のドーパントプロフィルとは対照的に、この場合はスパイクは存在せず、単にオートドーピングテールのみが存在する。これら2つのプロフィル間の差は、最も大きな可能性として、SiH2Cl2内のClの存在によるものと考えられる。
【0022】
図1に示すそれと類似のドーパントプロフィルを、例えば、ヘテロ接合バイポーラトランジスタ(heterojunction bipolar transistor, HBT)のコレクタ内に用いることを試みた場合、Pスパイクが全ての界面(Si/SiGe、SiGe/SiGe[B]、SiGe/Si)の所に現れ、目標プロフィルが破壊される恐れがある。
【0023】
従来の方法によると、層の組成を変えとき、ガスフローを安定化させるために、成長が中断されるが、このとき、Pは引き続きウェーハの表面に供給され、蓄積を続ける。
【0024】
図3は、従来の技術による、SiH4フローの一時的中断を伴う成長方法にて製造された、Siキャッピング層を有するP-スパイクのSIMSプロットを示す。
【0025】
このSIMSプロットはリン(S)のプロフィルをサンプル内のスパッタリング深さの関数として示す。
【0026】
このプロットから、このエピタキシャル層は、図1のやり方と、キャッピング層の成長がこの層の途中で1分間中断され、その後継続されたという事実を除いて、同一のやり方で成長されたことがわかる。
【0027】
当業者においては周知のように、HBT構造のような複雑なエピタキシャルマルチ層の成長では、幾度か成長が中断される。このような中断は、例えば、SiからSiGeへの切換え、或いは無ドープ層からドープ層或いはこの逆への切換えの際に発生する。
【0028】
n-型ドーパントの蓄積は、とりわけ、Si/SiGe遷移の所では有害であり、このため、in-situ(インサイチュウ)n-型ドーパントを低温減圧下にて用いることは不可能である。
【0029】
図1に示すようなPプロフィルは、長いオートドーピングテールを有するが、それでも、例えば、HBT構造のコレクタ部分のin-situドーピングに用いることはできる。これは、二次Pスパイクが回避されるように成長過程を適合化することで達成される。
【0030】
本発明による半導体エピタキシャル層を成長する方法は、成長過程におけるこれら中断の重要性の認識に基づく。成長を中断しなければ、ドーパント元素Pは層遷移の所に蓄積されず、二次Pスパイクが抑制されることが発見された。
【0031】
このことは、現実には、成長過程の際の、層の組成の変更に伴うガスフローの遷移(transients)のための、フロー安定化フェーズをスキップすることで達成される。この結果として、遷移(transition)の幅は増加するが、通常は、これによってトランジスタの性能が損なわれることはない。
【0032】
本発明の方法を用いると、AsH3とSiH4の組合わせにて、Asスパイクを成長させることが可能となり、この結果、図1、2及び3においてPスパイクに対して示されるそれと類似するAsプロフィルが得られる。
【0033】
n-型ドープドSi及びSiGe層の低温減圧エピタキシーの際に各界面の所にn-型ドープドスパイクが発生する問題は、層の組成を変更するき、成長過程を中断しないようにすることで回避することができる。この結果として、層間の遷移幅は劣化するが、通常は問題とならない。この成長方法は、とりわけ、HBT構造のコレクタ部分をin-situ n-型ドーピングステップにて成長するのに適する。
【0034】
図4は、本発明による成長方法にて製造された、典型的なエピタキシャルSi[P]/SiGe/SiBe[B]/SiGe/Si[B]マルチ層内のドーパントの分布のSIMSプロットを示す。
【0035】
このSIMSプロットはリン(P)、ゲルマニウム(Ge)、及びホウ素(B)のプロフィルをサンプル内のスパッタリング深さの関数として示す。各プロフィルはその化学記号にて示される。
【0036】
このマルチ層は以下のように製造される。最初に、第一の層として用いられる半導体表面の上にリンにてドープされたSi[P]層が成長される。次にこのSi[P]層の上に、第一の真性エピタキシャルSiGe層が成長される。次にこの真性エピタキシャルSiGe層の上に、ホウ素にてドープされたエピタキシャルSiGe[B]層が堆積される。次に、第二の真性SiGe層が成長される。最後にエピタキシャルドープドSi[B]のトップ層が堆積される。
【0037】
このマルチ層は、低温減圧過程(例えば、700°C、2.66×103Pa)にて、以下に図5との関連で説明するガスフロー及びフロー切換えスキームを用いて成長される。
【0038】
図4において、重要な点は、リンの分布は概ね50から100nmの間にあることにである。従来の技術による方法を用いて成長されたプロフィルとは異なり、デバイスの機能を妨害するような大きなPのピークは存在しない。PH3フローが止められた後、Pのレベルは落ちる。PH3フローの停止は矢印A1にて示される。
【0039】
この場合もある程度の偏析(segregation)は発生する。つまり、成長環境内に、矢印A2にて示されるように、B2H6が解放されると、P信号が(約68nmなる深さにおいて)増加する。ただし、Pレベルは、HBT構造に悪影響を与えるほど高くはならない。
【0040】
また、この新たな成長方法は(SiGe/SiGe[B]/SiGe層)内のGeプロフィルを若干劣化させることもわかる。SiGe/SiGe[B]/SiGe層のリーディング及びトレーリングスロープは、成長の際にガスフローの中断がされる場合ほどは鋭くない。ただし、このスロープの鋭さの低減は、本質的な問題ではなく、単なるエピタキシャル反応器のハードウェアの欠陥に過ぎないことに注意する。
【0041】
図5は、成長過程を反応物質(プロセスガス)の切替えの観点から簡略的に示す。Y-軸はフローの大きさを示し、X-軸は持続時間を示す。両方の軸において任意単位が用いられている。各処理時間と層の厚さ間の実際の比は示されてないことに注意する。更に、個々のフローの相対的な高さは、各フローの比を示すものではない。各ガスフローは斜線を付けられたエリアとして示され、各ガスの化学式にて識別されている。
【0042】
成長過程の開始において、Si前駆体(例えば、SiH4)のガスフローが開かれる。同時に、PH3のガスフローが開かれる。ある時間の後、PH3のフローが少し低減される。Si[P]層の成長が完了した後に、PH3ガスフローが停止される。
【0043】
同時に、GeH4ガスフローが開かれ、SiGe層の成長が開始される。第一の真性SiGe層の成長の後に、B2H6のガスフローが開かれ、SiGe層がホウ素にてドープされ、ドープドSiGe[B]層が形成される。
【0044】
ドープドSiGe[B]層が完結された後に、B2H6ガスフローが止められる。Si前駆体のガスフローとGeH4ガスフローは開いたままで、第二の真性SiGe層が成長される。
【0045】
最後に、GeH4ガスフローが止められ、B2H6ガスフローが開かれ、ホウ素にてドープされたSi[B]のトップ層が成長される。
【0046】
エピタキシャルSi[P]/SiGe/SiGe[B]/SiGe/Si[B]マルチ層を完結した後に、Si前駆体のガスフローとB2H6ガスフローが止められる。この処理サイクルは、当分野において周知のように、処理チャンバをパージと、マルチ層がその上に堆積された半導体ウェーハを冷却することから成る仕上げサイクルにて終了する。
【0047】
Si[P]/SiGe/SiGe[B]/SiGe/Si[B]マルチ層内の個々の層の成長の間にはパージングサイクルは適用されないことに注意する。パージングサイクルを省くこと、従来の技術では行なわれていた成長サイクルを中断しないこと、及びエピタキシャル層全体を一つの連続した成長サイクルにて成長させることで、図4のSIMSプロットに示されるように、ドーパントプロフィルが改善される。
【0048】
更に、本発明の方法は、ドープドシリコン・ゲルマニウム・カーボン合金(SiGe:C)層の製造においても、これらSiGe:C層内のn-型オートドーピングを抑制するために用いることができる。
【図面の簡単な説明】
【0049】
【図1】従来の技術による、SiH4フローを用いる方法によって製造された、Siキャッピング層を有するp-ドープドエピタキシャルSi層(Pスパイク)の二次イオン質量分析(SIMS)のプロットを示す。
【図2】従来の技術による、SiH2Cl2フローを用いる成長方法によって製造された、Siキャッピング層を有するP-スパイクのSIMSプロットを示す。
【図3】従来の技術による、SiH4フローの一時的中断を伴う成長方法にて製造された、Siキャッピング層を有するP-スパイクのSIMSプロットを示す。
【図4】本発明による成長方法にて製造された、典型的なエピタキシャルSi-SiGe-Siマルチ層内のドーパントの分布のSIMSプロットを示す。
【図5】本発明による成長過程の際の各ガスフローの切り替えを簡略的に示す。
【0001】
本発明は請求項1のプリアンブルに記載されるような半導体デバイスを製造する方法に係る。
【0002】
この方法は単結晶Si層の上にドープドエピタキシャルSi或いはSi1-xGex(SiGe)層を化学蒸着法(chemical vapour deposition, CVD)により成長させることに係る。このようなエピタキシャル層内のドーパント濃度及びドーパントプロフィルを制御することは挑戦的課題であることが知られている。
【0003】
当分野においては、Si或いはSiGeのエピタキシャル成長を低温ドーピングと組合わせて遂行する場合、ドーパントの供給を止めた後も、ドーパントの取り込みが継続されることが知られている。この過程は、通常、オートドーピング現象として知られている。このタイプのエピタキシャル成長過程におけるこの現象のために、得られるドーパントプロフィルが所望のプロフィルからずれることがある。典型的には、このオートドーピング現象は、下側層からのドーパントが成長されたエピタキシャル層内に(高温)拡散されること、エピタキシー反応器の壁及び基板ホルダからドーパント種が放出されること、及び基板の前面及び背面からドーパント種の蒸発することに起因して発生する。
【0004】
オートドーピングは、こうして、エピタキシャル層内のドーパント濃度を予測不能に変化させる。
【0005】
従来は、ウェーハは、エピタキシャル成長過程を開始する前に、表面から自然酸化膜(native oxide)を除去するために、水素含有環境内で高温(約1000°C或いはそれ以上)にさらされた。この高温処理は、とりわけ減圧(reduced pressure)にて遂行された場合は、反応器チャンバの内側面及びウェーハ表面の所に吸着されるドーパント種の量も低減する。これがオートドーピングを低減するための通常のやり方である。ただし、高温での処理は、マイクロエレクトロニックデバイスの製造においては、デバイスの形状サイズがこのような高温におけるドーパントの拡散距離(diffusion length)と較べて小さなため、有害である。
【0006】
米国特許第3,669,769号明細書は、単結晶Si上にエピタキシャル層を、エピタキシャル層のオートドーピングを最小限に押さえながら成長させる方法を開示する。ただし、この方法では、エピタキシャル層の初期成長速度は非常に低く抑えられ、層の厚さがある最小限の厚さに達した後に増加される。この過程の際の温度は800°Cから1300°Cの間とされる。
【0007】
米国特許第6,007,624号明細書は、エピタキシャルSi層を成長する方法であって、オートドーピングが制御される方法を開示する。低温超高真空CVD過程(500°Cから850°C)にて、エピタキシャルシリコンの薄いキャッピング層が成長される。このキャッピング層を形成した後に温度が上げられ、さらなるエピタキシャル層が成長される。ただし、短所として、キャッピング層を成長させる際の処理温度が低いために、キャッピング層が完全にエピタキシャル成長しないことがある。加えて、この米国特許第6,007,624号明細書の方法は、埋め込み層からのオートドーピングの特定の排除のみに係る。
【0008】
特開平8-203831号公報は、異なる電子特性を有する二つ或いはそれ以上の(サブ)層から成る単結晶層を、CVDエピタキシャル過程にて、成長させる方法を開示する。この特開平8-203831号公報の方法は、高温(1080°Cから1120°C)でのSiのエピタキシャル成長に係る。さらに、この方法は、(少なくとも8マイクロメータの)比較的厚いSiエピタキシャル層に係る。
【0009】
短所として、従来の技術によるこれら全ての方法は、少なくとも1ミクロンの膜厚を有するエピタキシャル層に係る。さらに、従来の技術によるこれら各方法においては、ある時点において、半導体材が高温ステップにさらされ、このため半導体材料内のドーパントプロフィルがこのような高温での比較的迅速な拡散により劣化する。
【0010】
更に、良く定義され、かつ、鋭いn-型ドーパントプロフィルを有する浅い(つまり、1マイクロメータよりかなり浅い)層の形成は、従来の技術によるこれら方法を用いては、実現可能のように思われる。
【0011】
本発明の目的は、請求項1のプリアンブルに記載されるような半導体デバイスを製造する方法であって、エピタキシャル層内のn-型オートドーピングが強く抑圧されることを特徴とする方法を提供することにある。
【0012】
この目的が請求項1のプリアンブルに記載されるような半導体デバイスを製造する方法であって、スタックが一つの連続する成長サイクルにて成長されることを特徴とする方法によって達成される。
【0013】
一つの好ましい実施例においては、パージングサイクル(purging cycles)を省略することで、成長が一つの連続する成長サイクルにて行なわれ、この結果としてn-型オートドーピング現象が抑圧される。本発明によるこの成長方法によると、エピタキシャル層内のドーパントプロフィル(dopant profiles)の境界及び形状がより良く定義(区画)される。更に、この方法にて、厚いドープドエピタキシャル層(スパイク)を成長させることもできる。
【0014】
以下では、本発明を幾つかの図面を参照しながら説明するが、これは、専ら解説の目的とし、添付のクレームに記載される保護の範囲を制限することを意図するものではない。
【発明を実施するための最良の形態】
【0015】
以下では本発明による成長方法を、n-型ドープドエピタキシャルSi或いはSiGe層の成長に関する幾つかの実験を用いて説明する。これら実験から得られたドーパントプロフィルが二次イオン質量分析法(Secondary Ion Mass Spectroscopy, SIMS)を用いて測定された。これら結果の分析は、本発明による方法を用いてn-型ドープドエピタキシャルSi或いはSiGe層を成長させることで達成される改善を明白に示す。
【0016】
図1は、従来の技術による、SiH4フローを(H2をキャリアガスとして)用いる成長方法によって製造された、Siキャッピング層を有するp-ドープドエピタキシャルSi層(Pスパイク)のSIMSプロットを示す。
【0017】
このSIMSプロットはリン(P)のプロフィルをサンプル内のスパッタリング深度(sputtering depth)の関数として示す。このPスパイクは、Si表面をPH3蒸気に、Si前駆体SiH4の不在下で、露出することで成長される。しばらくした後に、PH3源が止められ、エピタキシャル成長が継続或いは開始される。
【0018】
オートドーピング現象(autodoping effect)が明らかに観察される。Pのスパイクは約100nmの深さの所に位置する。このP信号内には、約100nmから約25nmの間に長いオートドーピングテールが見られ;P濃度はPピークの表面側ではSIMS検出限界までは落ちない。ただし、Pスパイクは、オートドーピングテールより規模が約一桁大きなために使用することはできる。
【0019】
図2は、従来の技術による、SiH2Cl2フローを用いる成長方法によって製造された、Siキャッピング層を有するP-スパイクのSIMSプロットを示す。このSIMSプロットはリン(P)のプロフィルをサンプル内のスパッタリング深さの関数として示す。
【0020】
このようなPスパイクを成長させるためには、上で説明したそれと類似する実験が、Si前駆体としてSiH4の代りに、ジクロロシラン(SiH2Cl2)を用いる過程を介して遂行された。図2には、SiH2Cl2から成長される、キャッピング層を有するPスパイクを成長させる試みの典型例が示される。
【0021】
SiH4をSiの前駆体として用いて成長される図1のドーパントプロフィルとは対照的に、この場合はスパイクは存在せず、単にオートドーピングテールのみが存在する。これら2つのプロフィル間の差は、最も大きな可能性として、SiH2Cl2内のClの存在によるものと考えられる。
【0022】
図1に示すそれと類似のドーパントプロフィルを、例えば、ヘテロ接合バイポーラトランジスタ(heterojunction bipolar transistor, HBT)のコレクタ内に用いることを試みた場合、Pスパイクが全ての界面(Si/SiGe、SiGe/SiGe[B]、SiGe/Si)の所に現れ、目標プロフィルが破壊される恐れがある。
【0023】
従来の方法によると、層の組成を変えとき、ガスフローを安定化させるために、成長が中断されるが、このとき、Pは引き続きウェーハの表面に供給され、蓄積を続ける。
【0024】
図3は、従来の技術による、SiH4フローの一時的中断を伴う成長方法にて製造された、Siキャッピング層を有するP-スパイクのSIMSプロットを示す。
【0025】
このSIMSプロットはリン(S)のプロフィルをサンプル内のスパッタリング深さの関数として示す。
【0026】
このプロットから、このエピタキシャル層は、図1のやり方と、キャッピング層の成長がこの層の途中で1分間中断され、その後継続されたという事実を除いて、同一のやり方で成長されたことがわかる。
【0027】
当業者においては周知のように、HBT構造のような複雑なエピタキシャルマルチ層の成長では、幾度か成長が中断される。このような中断は、例えば、SiからSiGeへの切換え、或いは無ドープ層からドープ層或いはこの逆への切換えの際に発生する。
【0028】
n-型ドーパントの蓄積は、とりわけ、Si/SiGe遷移の所では有害であり、このため、in-situ(インサイチュウ)n-型ドーパントを低温減圧下にて用いることは不可能である。
【0029】
図1に示すようなPプロフィルは、長いオートドーピングテールを有するが、それでも、例えば、HBT構造のコレクタ部分のin-situドーピングに用いることはできる。これは、二次Pスパイクが回避されるように成長過程を適合化することで達成される。
【0030】
本発明による半導体エピタキシャル層を成長する方法は、成長過程におけるこれら中断の重要性の認識に基づく。成長を中断しなければ、ドーパント元素Pは層遷移の所に蓄積されず、二次Pスパイクが抑制されることが発見された。
【0031】
このことは、現実には、成長過程の際の、層の組成の変更に伴うガスフローの遷移(transients)のための、フロー安定化フェーズをスキップすることで達成される。この結果として、遷移(transition)の幅は増加するが、通常は、これによってトランジスタの性能が損なわれることはない。
【0032】
本発明の方法を用いると、AsH3とSiH4の組合わせにて、Asスパイクを成長させることが可能となり、この結果、図1、2及び3においてPスパイクに対して示されるそれと類似するAsプロフィルが得られる。
【0033】
n-型ドープドSi及びSiGe層の低温減圧エピタキシーの際に各界面の所にn-型ドープドスパイクが発生する問題は、層の組成を変更するき、成長過程を中断しないようにすることで回避することができる。この結果として、層間の遷移幅は劣化するが、通常は問題とならない。この成長方法は、とりわけ、HBT構造のコレクタ部分をin-situ n-型ドーピングステップにて成長するのに適する。
【0034】
図4は、本発明による成長方法にて製造された、典型的なエピタキシャルSi[P]/SiGe/SiBe[B]/SiGe/Si[B]マルチ層内のドーパントの分布のSIMSプロットを示す。
【0035】
このSIMSプロットはリン(P)、ゲルマニウム(Ge)、及びホウ素(B)のプロフィルをサンプル内のスパッタリング深さの関数として示す。各プロフィルはその化学記号にて示される。
【0036】
このマルチ層は以下のように製造される。最初に、第一の層として用いられる半導体表面の上にリンにてドープされたSi[P]層が成長される。次にこのSi[P]層の上に、第一の真性エピタキシャルSiGe層が成長される。次にこの真性エピタキシャルSiGe層の上に、ホウ素にてドープされたエピタキシャルSiGe[B]層が堆積される。次に、第二の真性SiGe層が成長される。最後にエピタキシャルドープドSi[B]のトップ層が堆積される。
【0037】
このマルチ層は、低温減圧過程(例えば、700°C、2.66×103Pa)にて、以下に図5との関連で説明するガスフロー及びフロー切換えスキームを用いて成長される。
【0038】
図4において、重要な点は、リンの分布は概ね50から100nmの間にあることにである。従来の技術による方法を用いて成長されたプロフィルとは異なり、デバイスの機能を妨害するような大きなPのピークは存在しない。PH3フローが止められた後、Pのレベルは落ちる。PH3フローの停止は矢印A1にて示される。
【0039】
この場合もある程度の偏析(segregation)は発生する。つまり、成長環境内に、矢印A2にて示されるように、B2H6が解放されると、P信号が(約68nmなる深さにおいて)増加する。ただし、Pレベルは、HBT構造に悪影響を与えるほど高くはならない。
【0040】
また、この新たな成長方法は(SiGe/SiGe[B]/SiGe層)内のGeプロフィルを若干劣化させることもわかる。SiGe/SiGe[B]/SiGe層のリーディング及びトレーリングスロープは、成長の際にガスフローの中断がされる場合ほどは鋭くない。ただし、このスロープの鋭さの低減は、本質的な問題ではなく、単なるエピタキシャル反応器のハードウェアの欠陥に過ぎないことに注意する。
【0041】
図5は、成長過程を反応物質(プロセスガス)の切替えの観点から簡略的に示す。Y-軸はフローの大きさを示し、X-軸は持続時間を示す。両方の軸において任意単位が用いられている。各処理時間と層の厚さ間の実際の比は示されてないことに注意する。更に、個々のフローの相対的な高さは、各フローの比を示すものではない。各ガスフローは斜線を付けられたエリアとして示され、各ガスの化学式にて識別されている。
【0042】
成長過程の開始において、Si前駆体(例えば、SiH4)のガスフローが開かれる。同時に、PH3のガスフローが開かれる。ある時間の後、PH3のフローが少し低減される。Si[P]層の成長が完了した後に、PH3ガスフローが停止される。
【0043】
同時に、GeH4ガスフローが開かれ、SiGe層の成長が開始される。第一の真性SiGe層の成長の後に、B2H6のガスフローが開かれ、SiGe層がホウ素にてドープされ、ドープドSiGe[B]層が形成される。
【0044】
ドープドSiGe[B]層が完結された後に、B2H6ガスフローが止められる。Si前駆体のガスフローとGeH4ガスフローは開いたままで、第二の真性SiGe層が成長される。
【0045】
最後に、GeH4ガスフローが止められ、B2H6ガスフローが開かれ、ホウ素にてドープされたSi[B]のトップ層が成長される。
【0046】
エピタキシャルSi[P]/SiGe/SiGe[B]/SiGe/Si[B]マルチ層を完結した後に、Si前駆体のガスフローとB2H6ガスフローが止められる。この処理サイクルは、当分野において周知のように、処理チャンバをパージと、マルチ層がその上に堆積された半導体ウェーハを冷却することから成る仕上げサイクルにて終了する。
【0047】
Si[P]/SiGe/SiGe[B]/SiGe/Si[B]マルチ層内の個々の層の成長の間にはパージングサイクルは適用されないことに注意する。パージングサイクルを省くこと、従来の技術では行なわれていた成長サイクルを中断しないこと、及びエピタキシャル層全体を一つの連続した成長サイクルにて成長させることで、図4のSIMSプロットに示されるように、ドーパントプロフィルが改善される。
【0048】
更に、本発明の方法は、ドープドシリコン・ゲルマニウム・カーボン合金(SiGe:C)層の製造においても、これらSiGe:C層内のn-型オートドーピングを抑制するために用いることができる。
【図面の簡単な説明】
【0049】
【図1】従来の技術による、SiH4フローを用いる方法によって製造された、Siキャッピング層を有するp-ドープドエピタキシャルSi層(Pスパイク)の二次イオン質量分析(SIMS)のプロットを示す。
【図2】従来の技術による、SiH2Cl2フローを用いる成長方法によって製造された、Siキャッピング層を有するP-スパイクのSIMSプロットを示す。
【図3】従来の技術による、SiH4フローの一時的中断を伴う成長方法にて製造された、Siキャッピング層を有するP-スパイクのSIMSプロットを示す。
【図4】本発明による成長方法にて製造された、典型的なエピタキシャルSi-SiGe-Siマルチ層内のドーパントの分布のSIMSプロットを示す。
【図5】本発明による成長過程の際の各ガスフローの切り替えを簡略的に示す。
Claims (12)
- 半導体材料のn-型ドープド層とこれに続く半導体材料の少なくとも一つのさらなる層を含むスタックをエピタキシャル成長させるステップを含み、前記スタックが一つの連続する成長サイクルにて成長されることを特徴とする半導体デバイスを製造する方法。
- 前記少なくとも一つの更なる層として、p-型ドープド層或いは偶発的にドープド層であることを特徴とする請求項1記載の方法。
- 前記成長過程が減圧下にて遂行されることを特徴とする請求項1記載の方法。
- 前記成長過程が約665Paから13300Paの範囲内の減圧下にて遂行されることを特徴とする請求項3記載の方法。
- 前記p-型ドープド層の半導体材料として、シリコン、シリコン・ゲルマニウム合金、或いはシリコン・ゲルマニウム・炭素合金のいずれかが用いられることを特徴とする請求項1乃至4のいずれかに記載の方法。
- 前記少なくとも一つの更なる層の半導体材料として、シリコン、シリコン・ゲルマニウム合金、或いはシリコン・ゲルマニウム・炭素合金のいずれかが用いられることを特徴とする請求項1乃至5のいずれかに記載の方法。
- 前記p-型ドープド層がp-型ドーパントガスを用いて成長され、このドーパントガスとしてリン含有化合物或いはヒ素含有化合物が用いられることを特徴とする請求項1乃至6のいずれかに記載の方法。
- 前記リン含有化合物としてホスフィン(PH3)が用いられることを特徴とする請求項7記載の方法。
- 前記ヒ素含有化合物としてアルシン(AsH3)が用いられることを特徴とする請求項7記載の方法。
- 前記成長過程が約800°Cより低い温度にて遂行されることを特徴とする請求項1乃至9のいずれかに記載の方法。
- 前記成長過程が約700°Cなる温度にて遂行されることを特徴とする請求項10記載の方法。
- 前記半導体デバイスがヘテロ接合バイポーラトランジスタから成ることを特徴とする請求項1乃至11のいずれかに記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01201235 | 2001-03-30 | ||
EP01201236 | 2001-03-30 | ||
EP01203900 | 2001-10-12 | ||
PCT/IB2002/000640 WO2002079551A1 (en) | 2001-03-30 | 2002-03-04 | Suppression of n-type autodoping in low-temperature si and sige epitaxy |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004533715A true JP2004533715A (ja) | 2004-11-04 |
Family
ID=27224277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002577951A Pending JP2004533715A (ja) | 2001-03-30 | 2002-03-04 | 低温Si及びSiGeエピタキシーにおけるn−型オートドーピングの抑制 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6838359B2 (ja) |
EP (1) | EP1377697A1 (ja) |
JP (1) | JP2004533715A (ja) |
KR (1) | KR20030007758A (ja) |
WO (1) | WO2002079551A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7517768B2 (en) * | 2003-03-31 | 2009-04-14 | Intel Corporation | Method for fabricating a heterojunction bipolar transistor |
DE10341806B4 (de) * | 2003-09-10 | 2008-11-06 | Texas Instruments Deutschland Gmbh | Verfahren zur Herstellung einer epitaktischen Silizium-Germanium Basisschicht eines heterobipolaren pnp Transistors |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3660180A (en) * | 1969-02-27 | 1972-05-02 | Ibm | Constrainment of autodoping in epitaxial deposition |
JPS5322029B2 (ja) * | 1973-12-26 | 1978-07-06 | ||
JPS5623739A (en) * | 1979-08-04 | 1981-03-06 | Tohoku Metal Ind Ltd | Manufactue of semiconductor element having buried layer |
US4507157A (en) * | 1981-05-07 | 1985-03-26 | General Electric Company | Simultaneously doped light-emitting diode formed by liquid phase epitaxy |
JPH01161826A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | 気相エピタキシャル成長法 |
US4859626A (en) * | 1988-06-03 | 1989-08-22 | Texas Instruments Incorporated | Method of forming thin epitaxial layers using multistep growth for autodoping control |
JPH02184019A (ja) * | 1989-01-11 | 1990-07-18 | Sumitomo Electric Ind Ltd | 気相成長装置 |
DE4440390A1 (de) * | 1994-11-11 | 1996-05-15 | Stuttgart Mikroelektronik | Epitaxie-Verfahren zur Herstellung von Halbleiterschichtsystemen mit ultrakurzen, lateralen Dotierungsübergängen |
DE69632175T2 (de) * | 1995-08-31 | 2004-09-02 | Texas Instruments Inc., Dallas | Herstellungsverfahren einer epitaktischen Schicht mit minimaler Selbstdotierung |
JP2778553B2 (ja) * | 1995-09-29 | 1998-07-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
KR100275544B1 (ko) * | 1995-12-20 | 2001-01-15 | 이계철 | 선택적 컬렉터 박막 성장을 이용한 초자기정렬 바이폴러 트랜지스터의 제조방법 |
DE19714054A1 (de) * | 1997-04-05 | 1998-10-08 | Daimler Benz Ag | SiGe-Photodetektor mit hohem Wirkungsgrad |
US6313017B1 (en) * | 1999-01-26 | 2001-11-06 | University Of Vermont And State Agricultural College | Plasma enhanced CVD process for rapidly growing semiconductor films |
US6346452B1 (en) * | 1999-05-03 | 2002-02-12 | National Semiconductor Corporation | Method for controlling an N-type dopant concentration depth profile in bipolar transistor epitaxial layers |
US6803598B1 (en) * | 1999-05-07 | 2004-10-12 | University Of Delaware | Si-based resonant interband tunneling diodes and method of making interband tunneling diodes |
US6316795B1 (en) * | 2000-04-03 | 2001-11-13 | Hrl Laboratories, Llc | Silicon-carbon emitter for silicon-germanium heterojunction bipolar transistors |
FR2813707B1 (fr) * | 2000-09-07 | 2002-11-29 | St Microelectronics Sa | Fabrication d'un transistor bipolaire |
CN1254026C (zh) * | 2000-11-21 | 2006-04-26 | 松下电器产业株式会社 | 通信系统用仪器 |
-
2002
- 2002-03-04 JP JP2002577951A patent/JP2004533715A/ja active Pending
- 2002-03-04 KR KR1020027016218A patent/KR20030007758A/ko not_active Application Discontinuation
- 2002-03-04 WO PCT/IB2002/000640 patent/WO2002079551A1/en active Application Filing
- 2002-03-04 EP EP02702608A patent/EP1377697A1/en not_active Withdrawn
- 2002-04-01 US US10/113,053 patent/US6838359B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020168791A1 (en) | 2002-11-14 |
WO2002079551A1 (en) | 2002-10-10 |
KR20030007758A (ko) | 2003-01-23 |
EP1377697A1 (en) | 2004-01-07 |
US6838359B2 (en) | 2005-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4117914B2 (ja) | 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層 | |
US9312131B2 (en) | Selective epitaxial formation of semiconductive films | |
US6426265B1 (en) | Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology | |
JP3650727B2 (ja) | 炭化珪素製造方法 | |
TWI382456B (zh) | 鬆弛矽化鍺層的磊晶成長 | |
US20030183819A1 (en) | Semiconductor device and method for fabricating the same | |
JPH04230037A (ja) | インサイチュ・ドープされたn型シリコン層の付着方法およびNPNトランジスタ | |
US6346452B1 (en) | Method for controlling an N-type dopant concentration depth profile in bipolar transistor epitaxial layers | |
US6806158B2 (en) | Mixed crystal layer growing method and device, and semiconductor device | |
EP3552228A1 (en) | Methods for silicide formation | |
US8102052B2 (en) | Process for the simultaneous deposition of crystalline and amorphous layers with doping | |
JP2000077425A (ja) | バイポーラトランジスタ | |
US6579752B2 (en) | Phosphorus dopant control in low-temperature Si and SiGe epitaxy | |
US6013129A (en) | Production of heavily-doped silicon | |
JP2004533715A (ja) | 低温Si及びSiGeエピタキシーにおけるn−型オートドーピングの抑制 | |
US20020038874A1 (en) | Hetero-bipolar transistor and method of manufacture thereof | |
JPWO2002099890A1 (ja) | 半導体層及びその形成方法、並びに半導体装置及びその製造方法 | |
Bashir et al. | Phosphorus and arsenic profile control for high performance epitaxial base bipolar junction devices | |
US20150221730A1 (en) | Carbon addition for low resistivity in situ doped silicon epitaxy | |
TWI300268B (en) | Suppression of n-type autodoping in low-temperature Si and SiGe epitaxy | |
US6294443B1 (en) | Method of epitaxy on a silicon substrate comprising areas heavily doped with boron | |
KR20040079065A (ko) | 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자 | |
Nguyen et al. | Low-temperature epitaxy of highly-doped n-type Si at high growth rate by chemical vapor deposition for bipolar transistor application | |
Jung et al. | Si-based epitaxial growth by rapid thermal processing chemical vapor deposition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070914 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080226 |