JP2004532516A - 金属種が注入されたエッチ・ストップ層を有する金属ゲート・スタック - Google Patents

金属種が注入されたエッチ・ストップ層を有する金属ゲート・スタック Download PDF

Info

Publication number
JP2004532516A
JP2004532516A JP2002574109A JP2002574109A JP2004532516A JP 2004532516 A JP2004532516 A JP 2004532516A JP 2002574109 A JP2002574109 A JP 2002574109A JP 2002574109 A JP2002574109 A JP 2002574109A JP 2004532516 A JP2004532516 A JP 2004532516A
Authority
JP
Japan
Prior art keywords
metal
layer
tin
metal layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002574109A
Other languages
English (en)
Other versions
JP4076862B2 (ja
JP2004532516A5 (ja
Inventor
アール. ベセル ポール
ダクシナ−マーシー スリカンテスワラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2004532516A publication Critical patent/JP2004532516A/ja
Publication of JP2004532516A5 publication Critical patent/JP2004532516A5/ja
Application granted granted Critical
Publication of JP4076862B2 publication Critical patent/JP4076862B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/947Subphotolithographic processing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • Y10S438/949Energy beam treating radiation resist on semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

金属ゲート構造と、例えば、TiNから作られる第1金属層(34)に金属不純物(36)を導入する金属ゲート構造を形成する方法である。不純物(36)は、エッチング選択性の高い表面領域(37)を作り、これは、金属ゲート構造が形成される間、その上に載置されるタングステン・ゲート(38)のエッチング中における、TiN(34)のオーバエッチングを防止する。TiN(34)のオーバエッチングを防止することは、ゲート酸化物(32)を好ましくない劣化から保護する。金属不純物(36)として、アルミニウムまたはタンタルを提供することは、十分なエッチ・ストップ機能を提供し、TiN(34)の仕事関数に好ましくない影響を与えない。

Description

【関連出願】
【0001】
本発明は、2001年4月3日に出願された米国出願番号第09/824,218号(代理人整理番号50432−112)において開示されたものと類似する発明を含む。
【技術分野】
【0002】
本発明は、半導体プロセスに関し、さらに詳しくは金属ゲート電極の形成に関する。
【背景技術】
【0003】
集積回路回路(IC)業界では、金属酸化物半導体(Metal−Oxide semiconductor:MOS)トランジスタは通常、ポリシリコン・ゲート電極を使って形成されてきた。ポリシリコン材料は、耐熱性があるので(すなわち、ポリシリコンは、後の高温工程に対する耐性に優れている)、MOSゲート電極として使用されることが好ましかった。ポリシリコンは、高温工程中でも強靭であるため、ソース領域およびドレイン領域とともに、高温でアニーリングできる。さらに、ポリシリコンは、チャネル領域内へのドープ原子のイオン注入を阻止できることが利点である。ポリシリコンのイオン注入阻止能により、ゲートのパターン形成が完了後におけるソース構造とドレイン構造との自己整合性が容易に得られるようになっている。
【0004】
しかし、ポリシリコン・ゲート電極には多少の難点がある。例えば、ポリシリコン・ゲート電極は、半導体材料から形成され、該材料は、ほとんどの金属材料よりも固有抵抗が高いことによってダメージを受ける。このため、ポリシリコン・ゲート電極は、金属材料から作られるゲートに比べてかなり低速度で動作するおそれがある。固有抵抗の高さを部分的に補うため、ポリシリコン材料は、動作速度を許容可能な水準まで上昇させるために、広範囲に費用のかかるシリコン化合物プロセス(silicide process)を必要とすることが多い。
【0005】
このため、金ポリシリコン・ゲートに置き換えるものとして属ゲートが検討されている。金属ゲートは、ポリシリコン・ゲートの製造工程と同様の方法で製造される。図1Aに、金属ゲート構造の典型的な層構造を示す。最初に、ゲート酸化物層12が、基盤10の上に堆積される。障壁層14は、例えば、窒化チタン(TiN)から作られ、ゲート酸化物層12の上に形成される。障壁層14は、主として、トランジスタ構造の閾値電圧を決定する適切な仕事関数(workiing function)特性が得られるように選択される。障壁層はまた、後に形成される金属ゲートの粘着性を助ける。TiNは、物理蒸着法(PVD)など、従来の方法によって堆積できる。TaN,TaSixy,WNなどの代替的材料もこの目的に使用できる。
【0006】
ついで、金属ゲート層16が障壁層14の上に形成される。金属ゲート層16の材料としてタングステンを示したが、他の材料を使用してもよい。タングステンは、物理蒸着法などの従来の方法によって堆積される。
【0007】
金属ゲート層16上にはSiRN反射防止膜(Anti-Reflective Coating:ARC)18が形成される。ついで、このARC層18の上にキャップ層20が形成される。キャップ層20は、例えば、窒化シリコン(SiN)を含んでよもよい。反射防止膜18とキャップ層20は、ゲートを形成するのに使用される反応性イオン・エッチング加工の前に、ゲートのパターン形成を助ける。反射防止膜18,20により、リソグラフィー工程における解像度が高められる。
【0008】
層12から20を基板10の上に堆積した後、ここで金属ゲートがエッチングされる。これは、従来のパターン形成技術とエッチング技術によって達成する。タングステン層は通常、SF6/またはSF6/Cl2/N2などのフッ素含有化学物質でエッチングされ、WF6が主な生成物(product) 活性種である。後者の化学物質は優れた特性をもたらした。後者の場合、最良の特性をもたらすように、適切なSF6/Cl2比を選択できる。配合は、必要に応じて、SF6よりもCl2を多く含有してもよい。ゲート酸化物に損傷を与えることなく、タングステンをウエハ全体から除去するためには、エッチング液は、障壁層14のTiNに対し、十分な選択性を有することが好ましい。
このため、TiNは理想的には、タングステンのエッチングの間、エッチ・ストップ層として働く。理想的なエッチング工程を図1Bに示す。これは、異方性反応性イオン・エッチング工程による金属ゲート電極のパターン形成を示し、障壁層14においてTiNの上で止まる。しかし、この図は、TiNが実際には不十分なエッチ・ストップ層であることが判明しているので、理想的な図に過ぎない。図1Cに示すように、タングステンがウエハの残りから除去されるとき、ウエハのある部分ではTiNが完全にエッチングされて(図1Cの参照番号22で示す)、化学エッチングがゲート酸化物12を侵食する。
TiNは、Cl2を含有するタングステン化学エッチングでエッチングされやすいので、このような現象が生じる。この結果、ゲート酸化物が、W化学エッチングからのFに晒されるか、またはTiNエッチングの過程で、ClベースのTiN化学エッチングに晒されて、ともに結果的に、ゲート酸化物にダメージを与える。タングステン種(species)からの光放射などによる終点モニタを使用して、Wフィルムが除去された時点でWエッチングの進行をストップしても、W膜の除去によるこの問題の解決が信頼できるものとはならない。終点を検出している間でもTiN薄膜のエッチングは急速に進行するからである。
このため、W終点が検出されたときに、たとえゲート酸化物に対して選択的なTiNエッチングが使用される場合でも、Wエッチング工程自体の間におけるTiNの侵食が、この方式を実際的に信頼性の低いものにする。単にTiNの膜厚自体を増加することは、応力が増加して剥離の可能性を招くこと、および/またはシート抵抗が増加することから、非現実的である。タングステンのエッチング中に、TiNを完全にエッチングで除去することは、ゲート酸化物の劣化と歩留まりの減少を招く。
【発明の開示】
【発明が解決しようとする課題】
【0009】
TiNを種々のエッチ・ストップ材料に置き換えると、TiNの仕事関数に有害な影響を及ぼす可能性があり、また、これらのエッチ・ストップ材料は、TiNに望ましい粘着特性を示さないおそれがある。しかしながら、金属ゲートの仕事関数に有害な影響を及ぼさずに、適切にエッチ・ストップ層上でストップしてウエハ全域のゲート酸化物を保護するCl2/SF/N2工程を用いて、タングステンのエッチングを可能するという改良された構造が要求されている。
【課題を解決するための手段】
【0010】
上記その他の要求は、ウエハ上に金属ゲートを形成する方法を提供する本発明の実施例によって満足され、この方法は、基板上にゲート酸化物を形成する過程と、前記ゲート酸化物の上に第1金属層を形成する過程とからなる。第1金属層の少なくとも表面領域のエッチング選択性が大きくなる。第2金属層は、第1金属層の上に形成される。ついで、第2金属層がエッチングされて、金属ゲートを形成し、エッチングは、第1金属層の表面領域の上でストップする。
【0011】
本発明のある特定の実施例では、第1金属層はTiNからなり、エッチング選択比は、TiN内に金属種(metal species)を注入することによって大きくなる。本発明のある特定の実施例では、この金属種は、W化学エッチング剤の性質に依存して、アルミニウムまたはタンタルからなる。W化学エッチング剤がFを豊富に含有する場合には、ALF3蒸気圧が低いことから、エッチ・ストップ層として、アルミニウムを使用できる。
他方、W化学エッチング剤がClを豊富に含有する場合には、TaF5,WF6およびTiCl4とは逆に、TaCl5の蒸気圧が大幅に低いことから、この場合も結果としてエッチング速度が実質的に減速され、Wの除去が検出される時点でエッチングを終了することができる。TiNの表面領域は、注入された金属種を含有しており、金属種を含有していないTiNの領域に比べて、エッチング選択性が高い。このため、エッチング選択性は新たに層を追加することなく、かつ、TiNの仕事関数に大きな影響を及ぼすことなく改良される。
従って、タングステンのエッチングは、TiN層まで進んでこの層の上でストップし、これにより、エッチ・ストップ層の下にあるゲート酸化物と、第1金属層のTiNとを確実に保護する。同様の方式は、例えば、TaN,TaSiNまたはWNが下層の金属ゲートとして使用されるときにも使用できる。これは、WエッチングのF成分が、ゲート酸化物のみならず、これらの材料を侵食しやすいからである。アルミニウムを注入した層を使用すると、HBr,O2またはN2などの適切な添加剤を入れたCl2ベースのエッチングに切り換える機会を提供することになり、この場合、これらの材料のエッチング速度はかなり減速され、結果的に、ゲート酸化物材料の選択性が大きくなる。
【0012】
上記の要求は、本発明の別の実施例によっても満足され、これは、ゲート酸化物と、ゲート酸化物の上の第1金属層とからなる金属ゲート構造を提供する。第1金属層は、第1金属層の残りの領域よりもエッチング選択性が大きい表面領域を有する。第2金属層は、第1金属層の上にある。本発明のある特定の実施例では、第1金属層はTiNを含み、第2金属層はタングステンを含む。ある特定の実施例では、TiNは表面領域内に金属を注入し、この金属は一部の実施例ではタンタルからなり、他の実施例ではアルミニウムからなる。
【0013】
上記の必要性はまた、本発明のさらなる実施例によっても満足され、これは、下部領域と、金属不純物を入れた表面領域とを有するTiN層からなる金属ゲート構造を提供する。表面領域は、下部領域よりも、エッチング選択性が高い。タングステン・ゲートは、TiN層の上に設けられる。
【0014】
本発明の上記その他の特性、側面および利点は、添付図面と併せて、本発明の下記の詳細な説明からより明らかになろう。
【発明を実施するための最良の形態】
【0015】
本発明は、金属ゲート構造の形成に関わる問題、特に、ウエハ全域におけるゲート酸化物の劣化を起こすおそれのある金属ゲートのエッチングに関わる問題に対処し、これらを解決する。これらおよびその他の問題は、一部分は、金属ゲートで現在使用されるTiNのエッチング選択性を大きくする本発明によって解決される。これは、本発明の実施例では、アルミニウムまたはタンタルなどの金属種を、TiNの表面領域に注入することによって達成される。金属ゲートのタングステンまたはその他の金属をエッチングするに際して、エッチング選択性が大きくなっている表面領域を有するTiNは、従来のTiNよりも、エッチングを適切にストップする。これは、エッチングがTiNを貫通して、ウエハ全域にわたりゲート酸化物が劣化するのを防止する。
TiNのエッチング選択性を大きくするように注入が採用されるので、別途にエッチ・ストップ層を追加することは不要で、従ってスタックの高さも実質的に変化しない。電気的制約により、ゲート構造を形成するために、注入等の改変が行われていないTiN膜にある程度の厚みを持たせることが要求される場合、これによる、注入領域の膜厚が制限されることを補償するために、TiN層を従来よりも若干厚くすることが必要となる場合もある。改良されたTiN層は、十分なエッチ・ストップ機能を提供し、注入された金属種は、TiNの仕事関数に有害な影響を及ぼさない。注入された活性種はそれ自体、W化学エッチングに使用される以外の化学物質でエッチングが可能でなければならない。例えば、A1は、Clベースの化学物質でエッチングでき、Taは、短いFベースのブレークスルー(breakthrough)または長いClベースの過程によって除去できる。
【0016】
図2は、本発明の実施例による形成中の金属ゲート構造の一部分を表す。基板30は、従来の方法によりゲート酸化物層32を具備して設けられる。ゲート酸化物層32は、本発明の実施例では約15から30Åの膜厚を有する。第1金属層34は、ゲート酸化物層32の上に形成される。第1金属層34は、本発明のある特定の実施例ではTiNから構成できるが、他の金属を使用することもできる。TiNは、例えば、物理蒸着法などの従来の方法により堆積される。第1金属層34の膜厚は、本発明の実施例では約100から約200Åの間とすることができる。第1金属層34は、障壁層の役割を果たし、ある特定の実施例では粘着層の役割を果たす。従来技術では、TiN金属層が、エッチ・ストップ層の機能を果たした。しかし、未処理のTiNは、載置する金属ゲート層のエッチング中に、ウエハ全域に及ぶ下層のゲート酸化物を保護できないので、この機能が不十分であることが判明した。
【0017】
タングステンのエッチング中のエッチ・ストップ機能を改良し、ウエハ全域に及ぶ下層のゲート酸化物を保護するために、第1金属層34は、層34の少なくとも表面領域のエッチング選択性を改良するように処理される。図3に示すように、本発明は、金属不純物38を第1金属層34の少なくとも表面領域37の中に導入する。注入エネルギーに依存して、表面領域37は、第1金属層34を完全に貫通するほど伸びることができる。図に示すような、本発明の他の実施例では、表面領域37は、第1金属層34の一部分にしか伸びていない。このような実施例では、第1金属層34の下部領域35は、不純物をほとんどまたは全く含有しない。
【0018】
蒸気圧表およびその他の考慮要件をベースに、第1金属層34のTiNに導入される金属種38は、1つまたは複数の異なる金属とすることができる。金属種の候補には、アルミニウム,タンタル,銅および金が含まれる。これらの物質のうち、銅と金はトランジスタに有害な影響を与えるので、アルミニウムとタンタルが好ましい。アルミニウムは、通常の陰極温度(50℃)で安定した不揮発性フッ化物AlF3を形成し、F含有のW化学エッチングを十分にストップできる。
塩化タンタルは、TaF5およびWF6に比べて蒸気圧が大幅に低く、Cl2を豊富に含むSF6/Cl2/N2のタングステンの化学エッチングでは、エッチング速度をかなり低下できる。アルミニウムとタンタルは、第1金属層34では典型的な金属種として示されているが、他の材料または材料の組み合わせも、本発明の適用範囲を逸脱することなく使用できる。
【0019】
本発明のある特定の実施例では、イオン注入工程を使用して、第1金属層34の表面領域37内に金属種38を導入する。アルミニウムまたはタンタルの金属種の典型的なイオン注入工程では、約20-40 E10イオン/cm2の間のビーム電流密度を使用する。ある特定の典型的な実施例では、1000eV未満などの低い電力でイオンが注入される。典型的な電力は約100eVである。これらの工程パラメータは典型的なものに過ぎず、第1金属層34の材料、注入される金属種38と、必要なエッチング選択性などと、当業者には既知の他のパラメータとに依存して変化する可能性がある。
【0020】
第1金属層34の表面領域37のエッチング選択性を大きくするための注入の使用は、金属ゲート・スタックの高さには影響を与えずに、第1金属層34のエッチ・ストップ機能を高め、第1金属層34におけるTiNの仕事関数にそれほど影響を与えない。
【0021】
図4を参照して、金属ゲート構造の残りが、第1金属層34の上に設けられる。これは、例えば、PVDにより堆積されたタングステンによって形成される金属ゲートを含む。タングステンは、約500から約1,000Åの間の厚さまで、第2金属層38として堆積できる。タングステンは典型的な材料として記載されるが、他の金属または金属合金も、第2金属層38に使用できる。
【0022】
SiRN ARCなどの反射防止膜40が、第2金属層38に施される。ついで、キャップ層42が、ARC層40の上に形成される。ARC層40は約300から約1,000Åの間とすることができる。キャップ層42は、例えば、窒化シリコン(SiN)とすることができ、約300から約1,000Åの間とすることができる。層40とキャップ層42の反射防止膜は、金属ゲート構造のパターン形成を助ける。
【0023】
レジスト・マスクの形成とパターン形成後、金属ゲートがエッチングされ、その結果を図5に示す。反応性イオン・エッチング工程(異方性エッチング)が実施される。従来の方法のように、第2金属層38内のタングステンは、Cl2/SF6/N2工程によってエッチングされるのが好ましく、これは現在、最良のタングステン特性を提供する。しかし、このような工程は、金属種38の注入前に、第1金属層34などの従来技術に係るTiN層上でストップすることが難しい。ウエハの一部におけるTiNが完全にエッチングされるという望ましくない現象が起こると、ゲート酸化物の劣化を招くことになる。
しかし、本発明により提供されるように、表面領域37内では、第1金属層34のTiNの改良されたエッチング選択性によって、ゲート酸化物層32に達っしてしまうような、意図に反するエッチングを防ぐことができる。このため、第1金属層34の表面領域37に達するまで、エッチング工程が進行する。注入種としてアルミニウムが使用される場合には、通常の陰極温度(50℃)で安定した不揮発性であるAlF3に富む層が形成されるので、エッチングが実際にストップする。
また、Cl2を豊富に含むCl2/SF6/N2タングステンの化学エッチング剤を使用するとともに注入種としてタンタルが使用される場合には、TaF5またはWF6に比べて、TaCl5の蒸気圧が大幅に低いことから、エッチング速度がかなり減速する。これにより、下層のTiNの侵食が発生する前に、Wエッチングを終了できる。これによって、第1金属層34のTiNがエッチングにエッチングされてゲート酸化物層32内のゲート酸化物が劣化してしまうことが防止される。
【0024】
図6に示すように、ここでは異なる化学エッチングが使用されて、金属ゲートの第2金属層38の下部を除く領域内で、ゲート酸化物32上の第1金属層34を除去する。言い換えれば、第1金属層34は、金属ゲート構造内をのぞき、ウエハ全域でエッチングされる。しかし、エッチングは、ゲート酸化物の劣化を防ぐように正確に制御できる。第1金属層34のTiNをエッチングする適切な化学エッチングは、当業者には周知であり、適切に選択できる。
【0025】
図7は、キャップ層42と反射防止膜40が従来のエッチング技術によって除去された後の図6の金属ゲート構造を示す。これは、ゲート酸化物を有する金属ゲート構造,金属不純物が注入されたTiNのPVD層および金属ゲート層を残す。エッチング選択性が向上したTiN層は、金属ゲートのエッチング中、ウエハ全域のゲート酸化物を保護し、歩留まりを向上させる働きをする。同時に、金属ゲート・スタックの高さは変らず、TiNの仕事関数も有害な影響を受けない。
本発明を詳細に説明し図に示してきたが、これは図示および例示目的であって、制限するものと解釈せず、本発明の範囲は、添付請求の範囲の請求項によってのみ限定されることを明確に理解されたい。
【図面の簡単な説明】
【0026】
【図1A】従来技術に係る金属ゲートのパターン形成前の金属ゲート・スタックの説明図。
【図1B】従来技術による理想的なエッチング工程後の金属ゲートの説明図。
【図1C】従来技術の方法による実際のエッチング工程後の金属ゲートで、劣化したゲート酸化物の領域の説明図。
【図2】本発明の一実施形態に係る金属ゲート形成中の金属ゲート構造の一部分の断面図。
【図3】本発明の一実施形態に係る金属ゲート構造の第1金属層の表面領域の中にイオンを注入した後の図2の構造の説明図。
【図4】本発明の一実施形態に係る金属ゲートと反射防止膜とを堆積後の図3の構造の説明図。
【図5】本発明の一実施形態に係る金属ゲートと第1金属層とをエッチングするためにエッチングが実施された後の図4の構造の説明図。
【図6】本発明の一実施形態に係る、第1金属層がウエハから除去された後の図5の金属ゲート構造の説明図。
【図7】本発明の一実施形態により反射防止膜が除去された後の図6の金属ゲート構造の説明図。

Claims (10)

  1. ウエハ上に金属ゲートを形成する方法であって、
    基板(30)の上にゲート酸化物(32)を形成する過程を有し、
    前記ゲート酸化物(32)の上に第1金属層(34)を形成する過程を有し、
    前記第1金属層(34)の少なくとも表面領域(37)において、エッチング選択性を高くする過程を有し、
    前記第1金属層(34)上に、第2金属層を形成する過程を有し、
    前記第2金属層(38)をエッチングして金属ゲートを形成する過程を有し、前記エッチングは、前記第1金属層(34)の前記表面領域(37)上でストップする、方法。
  2. 前記第1金属層(34)はTiNを含む、請求項1記載の方法。
  3. 前記エッチング選択性を高くする過程は、前記第1金属層(34)内に金属種(36)を注入する過程を含む、請求項2記載の方法。
  4. 前記第1金属層(34)内に注入された前記金属種(36)は、アルミニウムまたはタンタルを含む、請求項3記載の方法。
  5. 前記第2金属層(38)はタングステンを含む、請求項4記載の方法。
  6. 金属ゲート構造であって、
    ゲート酸化物(32)を有し、
    前記ゲート酸化物(32)上の第1金属層(34)を有し、当該第1金属層(34)は、前記第1金属層(34)の他の領域よりもエッチング選択性が高くされた表面領域(37)を具備しており、
    前記第1金属層(34)の上の第2金属層(38)を有する、金属ゲート構造。
  7. 前記第1金属層(34)は、前記表面領域(37)内に注入された金属(36)を有するTiNを含む、請求項6記載の金属ゲート構造。
  8. 前記第2金属層(38)はタングステンを含む、請求項7記載の金属ゲート構造。
  9. 金属ゲート構造であって、
    下部領域(35)と金属不純物(36)を有する表面領域(37)とを具備するTiN層(34)を有し、前記表面領域(37)は、前記下部領域(35)よりもエッチング選択性が高くされており、
    前記TiN層(34)上のタングステン・ゲート(38)を有する、金属ゲート構造。
  10. 前記金属不純物(36)は、アルミニウムまたはタンタルを含む、請求項14記載の金属ゲート構造。
JP2002574109A 2001-03-19 2002-02-06 ウエハ上に金属ゲートを形成する方法 Expired - Fee Related JP4076862B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/810,348 US6444513B1 (en) 2001-03-19 2001-03-19 Metal gate stack with etch stop layer having implanted metal species
PCT/US2002/003556 WO2002075791A2 (en) 2001-03-19 2002-02-06 Metal gate stack with etch stop layer improved through implantation of metallic atoms

Publications (3)

Publication Number Publication Date
JP2004532516A true JP2004532516A (ja) 2004-10-21
JP2004532516A5 JP2004532516A5 (ja) 2005-12-22
JP4076862B2 JP4076862B2 (ja) 2008-04-16

Family

ID=25203650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002574109A Expired - Fee Related JP4076862B2 (ja) 2001-03-19 2002-02-06 ウエハ上に金属ゲートを形成する方法

Country Status (9)

Country Link
US (2) US6444513B1 (ja)
EP (1) EP1371088B1 (ja)
JP (1) JP4076862B2 (ja)
KR (1) KR100819193B1 (ja)
CN (1) CN1246883C (ja)
AU (1) AU2002238059A1 (ja)
DE (1) DE60211318T2 (ja)
TW (1) TWI246721B (ja)
WO (1) WO2002075791A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6511911B1 (en) * 2001-04-03 2003-01-28 Advanced Micro Devices, Inc. Metal gate stack with etch stop layer
US6815364B2 (en) * 2001-09-28 2004-11-09 Infineon Technologies North America Corp. Tungsten hard mask
US6589858B1 (en) * 2002-06-07 2003-07-08 Advanced Micro Devices, Inc. Method of making metal gate stack with etch endpoint tracer layer
US6734089B1 (en) * 2003-01-16 2004-05-11 Micron Technology Inc Techniques for improving wordline fabrication of a memory device
JP2005012179A (ja) * 2003-05-16 2005-01-13 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法
US7115488B2 (en) * 2003-08-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7952118B2 (en) * 2003-11-12 2011-05-31 Samsung Electronics Co., Ltd. Semiconductor device having different metal gate structures
US7332439B2 (en) * 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
JP2007080995A (ja) * 2005-09-13 2007-03-29 Toshiba Corp 半導体装置
US7511984B2 (en) * 2006-08-30 2009-03-31 Micron Technology, Inc. Phase change memory
GB0625004D0 (en) * 2006-12-15 2007-01-24 Nxp Bv Semiconductor device and method of manufacture
KR100953050B1 (ko) * 2007-10-10 2010-04-14 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그의 제조 방법
US8524588B2 (en) * 2008-08-18 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a single metal that performs N work function and P work function in a high-k/metal gate process
US8211775B1 (en) 2011-03-09 2012-07-03 United Microelectronics Corp. Method of making transistor having metal gate
US8519487B2 (en) 2011-03-21 2013-08-27 United Microelectronics Corp. Semiconductor device
US9852870B2 (en) * 2011-05-23 2017-12-26 Corporation For National Research Initiatives Method for the fabrication of electron field emission devices including carbon nanotube field electron emisson devices
US20120313149A1 (en) * 2011-06-09 2012-12-13 Beijing Nmc Co., Ltd. Semiconductor structure and method for manufacturing the same
KR102060834B1 (ko) 2013-07-23 2019-12-30 삼성전자주식회사 반도체 장치 및 그 제조방법
US9455330B2 (en) * 2014-11-21 2016-09-27 International Business Machines Corporation Recessing RMG metal gate stack for forming self-aligned contact
EP3038140B1 (en) 2014-12-22 2017-11-22 IMEC vzw Method for tuning the effective work function of a metal
US9536974B2 (en) * 2015-04-17 2017-01-03 Globalfoundries Inc. FET device with tuned gate work function
DE202015004528U1 (de) * 2015-04-27 2016-07-28 Liebherr-Components Biberach Gmbh Arbeitsmaschine mit leistungsverzweigbarem Antrieb
US10658180B1 (en) 2018-11-01 2020-05-19 International Business Machines Corporation EUV pattern transfer with ion implantation and reduced impact of resist residue

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403759A (en) * 1992-10-02 1995-04-04 Texas Instruments Incorporated Method of making thin film transistor and a silicide local interconnect
US5618760A (en) * 1994-04-12 1997-04-08 The Board Of Trustees Of The Leland Stanford, Jr. University Method of etching a pattern on a substrate using a scanning probe microscope
KR100248123B1 (ko) * 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
TW471049B (en) 1998-05-22 2002-01-01 United Microelectronics Corp Metal gate structure and manufacturing method for metal oxide semiconductor
KR100532398B1 (ko) * 1998-12-24 2006-01-27 삼성전자주식회사 금속막으로구성된게이트전극을갖는모스트랜지스터
US6383879B1 (en) * 1999-12-03 2002-05-07 Agere Systems Guardian Corp. Semiconductor device having a metal gate with a work function compatible with a semiconductor device
US6444512B1 (en) * 2000-06-12 2002-09-03 Motorola, Inc. Dual metal gate transistors for CMOS process

Also Published As

Publication number Publication date
AU2002238059A1 (en) 2002-10-03
CN1246883C (zh) 2006-03-22
DE60211318D1 (de) 2006-06-14
CN1503986A (zh) 2004-06-09
KR20030086609A (ko) 2003-11-10
US6657268B2 (en) 2003-12-02
JP4076862B2 (ja) 2008-04-16
WO2002075791A3 (en) 2003-03-27
WO2002075791A2 (en) 2002-09-26
KR100819193B1 (ko) 2008-04-04
TWI246721B (en) 2006-01-01
DE60211318T2 (de) 2007-05-10
US20030003645A1 (en) 2003-01-02
US6444513B1 (en) 2002-09-03
EP1371088B1 (en) 2006-05-10
US20020132415A1 (en) 2002-09-19
EP1371088A2 (en) 2003-12-17

Similar Documents

Publication Publication Date Title
JP4076862B2 (ja) ウエハ上に金属ゲートを形成する方法
US6664604B1 (en) Metal gate stack with etch stop layer
US6323124B1 (en) Resputtering to achieve better step coverage
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
US7045073B2 (en) Pre-etch implantation damage for the removal of thin film layers
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
JPH07335674A (ja) Iii−v族半導体ゲート構造およびその製造方法
US6392280B1 (en) Metal gate with PVD amorphous silicon layer for CMOS devices and method of making with a replacement gate process
JP4409028B2 (ja) 半導体デバイス形成方法
US6548415B2 (en) Method for the etchback of a conductive material
US6228748B1 (en) Use of a getter layer to improve metal to metal contact resistance at low radio frequency power
US6146542A (en) Dry etching method of multilayer film
US6589866B1 (en) Metal gate with PVD amorphous silicon layer having implanted dopants for CMOS devices and method of making with a replacement gate process
US6440868B1 (en) Metal gate with CVD amorphous silicon layer and silicide for CMOS devices and method of making with a replacement gate process
US6103631A (en) Method of manufacturing semiconductor device
US6277736B1 (en) Method for forming gate
US6440867B1 (en) Metal gate with PVD amorphous silicon and silicide for CMOS devices and method of making the same with a replacement gate process
US6642590B1 (en) Metal gate with PVD amorphous silicon layer and barrier layer for CMOS devices and method of making with a replacement gate process
KR100299386B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP2004165555A (ja) 半導体装置の製造方法
JP3108929B2 (ja) ドライエッチング方法
US6589858B1 (en) Method of making metal gate stack with etch endpoint tracer layer
KR100520140B1 (ko) 반도체소자의캐패시터제조방법
KR100303357B1 (ko) 반도체 소자의 제조방법
JP3247100B2 (ja) 電極構造体の形成方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070305

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071205

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees