CN1246883C - 注入有金属物质的蚀刻阻挡层的金属栅极叠层构造及其制造方法 - Google Patents
注入有金属物质的蚀刻阻挡层的金属栅极叠层构造及其制造方法 Download PDFInfo
- Publication number
- CN1246883C CN1246883C CNB028067924A CN02806792A CN1246883C CN 1246883 C CN1246883 C CN 1246883C CN B028067924 A CNB028067924 A CN B028067924A CN 02806792 A CN02806792 A CN 02806792A CN 1246883 C CN1246883 C CN 1246883C
- Authority
- CN
- China
- Prior art keywords
- metal
- tin
- metal layer
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 142
- 239000002184 metal Substances 0.000 title claims abstract description 142
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 59
- 238000005530 etching Methods 0.000 claims abstract description 58
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 38
- 239000010937 tungsten Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 29
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 12
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 239000004411 aluminium Substances 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 abstract description 5
- 230000002265 prevention Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 23
- 239000000460 chlorine Substances 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 235000012431 wafers Nutrition 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 10
- 238000005240 physical vapour deposition Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 9
- 238000000576 coating method Methods 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 229910052801 chlorine Inorganic materials 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910016569 AlF 3 Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- -1 Nitride silicon nitride Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910004529 TaF 5 Inorganic materials 0.000 description 2
- 239000003518 caustics Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/949—Energy beam treating radiation resist on semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明揭露一种金属栅极结构，以及形成该金属栅极结构的方法，将金属杂质(36)引进到例如由TiN所制成的第一金属层(34)里。于金属栅极结构的形成期间，于覆于其上钨栅极(38)的蚀刻期间，杂质(36)产生预防TiN(34)过度蚀刻的具有较大蚀刻选择性的表面区域(37)。防止TiN(34)的过度蚀刻则保护栅极氧化物(32)免受到不必要的劣化。提供作为金属杂质(36)的铝或钛，提供了足够的蚀刻阻挡能力，而且不会不必要地影响TiN(34)的功函数。
Description
相关申请
本发明包含类似于在2001年4月3日申请的美国申请09/824,218所揭示的主题。
发明领域
本发明关于半导体工艺的领域，且更特别关于金属栅极的形成。
发明背景
在集成电路(IC)工业中，金属-氧化物半导体(MOS)晶体管，已典型地利用多晶硅栅极来形成。由于其抗热性，多晶硅物质已经优选地用作MOS的栅极(换言之，多晶硅可较佳地耐住接着发生的高温工艺)。于高温工艺期间，多晶硅的耐用允许多晶硅以及源极与栅极区域一同在高温回火。更进一步，多晶硅阻挡掺杂原子的离子注入到沟道区域的能力是有利的。由于阻挡多晶硅电位的离子注入，所以在完成栅极图案化之后，多晶硅则允许自对准的源极与漏极结构容易地形成。
然而，多晶硅栅极却具有某些缺点。例如，多晶硅栅极乃由半导体材料所形成，而该半导体材料比大部分的金属材料的电阻率高。因此，多晶硅栅极可用比由金属材料所制成地栅极还更加较低的速度来操作。而为了部份地补偿高电阻，多晶硅材料则经常需要大规模且昂贵的硅化物工艺，以将它们的操作速度增加到可接受的程度。
因此将金属栅极当作多晶硅栅极的替代物来研究。金属栅极以与多晶硅栅极所用制造过程的相同方式来制造。示范层结构描绘于金属栅极结构的图1A中。首先，栅极氧化物层12沉积于基板10上。例如由氮化钛所制的阻障层14，则形成于栅极氧化物层12上。根据适当的功函数特性选择层14，该特性则决定晶体管结构的阈值电压。阻障层也对接着形成的金属栅极的黏着有帮助。TiN可由现有的方法来沉积，例如物理气相沉积(PVD)。替代的材料，譬如TaN、TaSixNy、WN等，可用于该目的。
金属栅极层16随后则形成于阻障层14之上。虽然可使用其它的材料，但是金属栅极层16所用的示范材料是钨。钨乃藉由现有方法而沉积，譬如物理气相沉积。
SiRN(Silicon Rich Nitride多硅氮化硅)抗反射涂层(ARC)18形成于金属栅极层16上。紧接着，罩层20覆盖在ARC层18上面。罩层20可以包含例如氮化硅。抗反射涂层18与罩层20乃对在使用来形成栅极的反应离子蚀刻工艺之前的栅极图案有所帮助。于光刻工艺期间，抗反射涂层18、20使精度增加。
在覆盖于基板10上沉积层12-20的之后，将金属栅极蚀刻。此乃经由现有的图案化与蚀刻技术而完成。典型地，钨层以包含譬如SF6/N2或SF6/Cl2/N2的化学物质的氟化物来蚀刻，主要产物为WF6。后面的化学物质已产生良好的轮廓。在后面的例子里，可选择适当的SF6/Cl2比例来提供最佳的轮廓。当需要时，该菜单甚至可能富含Cl2甚于SF6。腐蚀剂希望对阻障层14的TiN具有良好的选择性，以便能在全部晶片的各处清洗钨，而不用侵蚀到栅极氧化物。因此，于钨的蚀刻期间内，TiN典型地当作蚀刻阻挡层。理想的蚀刻工艺则描绘于图1B中，该图显示经由各向异性反应离子蚀刻工艺，所产生的金属栅极的图案，其阻挡于阻障层14的TiN上。然而，此描绘仅仅为理想的描绘，因为TiN已经在实践中被证明为不适当的蚀刻阻挡层。如图1C所描绘，当将钨从剩余的晶片上清除时，在晶片上部分处，TiN则完全地被蚀刻(由图1C的参考数字22所标示)，这使得蚀刻剂侵蚀栅极氧化物12。这是因为TiN易于在含钨蚀刻剂的氯气中被蚀刻。这导致栅极氧化物暴露于来自钨蚀刻剂的氟中，或者受到TiN蚀刻过程所用的以氯为基础的TiN蚀刻剂，此两种结果均导致对栅极氧化物的损坏。终点监视器的使用，例如来自钨蚀刻剂的光发射以停止钨蚀刻，一旦钨膜清除也不能可靠地解决这个问题，因为当终点被检测到时，薄TiN膜会继续快速地蚀刻。因此，纵使当检测出钨终点时，可以应用对栅极氧化物有选择性的TiN蚀刻，在钨蚀刻工艺期间内的TiN的蚀刻使得该方法实际上不可靠。仅增加TiN厚度本身是不实用的，这是由于应力增加导致可能的分层和/或面电阻的增加。于钨蚀刻期间内的TiN的完全蚀刻乃导致栅极氧化物的劣化与产率的降低。
以不同的蚀刻阻挡物质来替换TiN，可不利地影响TiN的功函数，而且如此的蚀刻阻挡物质可能不显示所需的TiN的黏着特性。无论如何，有必要允许以Cl2/SF6/N2工艺来蚀刻钨，其适当地终止于蚀刻阻挡层，且保护栅极氧化物于晶片上，而不会不利地影响金属栅极的功函数。
发明概述
这个与其它的需求在本发明的具体实施例中得到满足，本发明的具体实施例提供将金属栅极形成于晶片上的方法，该方法包含将栅极氧化物形成于基板上，以及将第一金属层形成于栅极氧化物上的步骤。增加在至少第一金属层的表面区域里的蚀刻选择性。将第二金属层形成于第一金属层上。然后，将第二金属层蚀刻，以形成金属栅极，而蚀刻则停止于第一金属层的表面区域上。
在本发明的某实施例中，第一金属层包含TiN，蚀刻选择性则藉由将金属物质注入TiN内而来增加。在本发明的某实施例中，金属物质包含铝或钽，其取决钨蚀刻物质的特性。假如W蚀刻物质作用富含氟的话，铝则由于AlF3的低蒸气压力而可当作蚀刻阻挡层。另一方面，假如钨蚀刻物质富含氯的话，则相对于TaF5、WF6以及TiCl4的TaCl5的更低的蒸气压力，则同样地导致蚀刻速率的明显减速，其在检测到钨被清除时允许蚀刻结束。包含注入的金属物质的TiN的表面区域比不包含金属物质的TiN的区域还具有更好的蚀刻选择性。在不需要附加层且不明显影响TiN的功函数的情形下，蚀刻选择性则藉此而改良。因此，可进行钨蚀刻，并于TiN层上停止，藉此而确实地保护在蚀刻阻挡层下的栅极氧化物，以及第一金属层的TiN。因为钨蚀刻的氟成分将容易地侵蚀这些材料与栅极氧化物，所以当例如TaN、TaSiN或WN被用作下层的金属栅极时，亦可使用相似的方法。铝注入层的使用将提供切换到以Cl2为基础、具有譬如HBr、O2或N2的合适添加物的蚀刻的机会，在此，这些物质的蚀刻速率非常地小，并且同样地造成对栅极氧化物材料的选择性的增加。
较早提及的需求同样地经由本发明的另一具体实施例得到满足，该另一具体实施例提供金属栅极结构，而该金属栅极结构则包含栅极氧化物，以及在栅极氧化物上的第一金属层。第一金属层的表面区域比第一金属层的剩下区域还具有更大的蚀刻选择性。第二金属层在第一金属层上。在本发明的某具体实施例中，第一金属层包含TiN，而第二金属层包含钨。在某实施例中，在表面区域中，TiN具有注入的金属，在一些实施例中，此金属包含钽，在其它的实施例中，此金属则包含铝。
较早提及的需求则同样地藉由本发明进一步的具体实施例得到满足，本发明进一步的具体实施例则提供金属栅极结构，该结构包含具有较低区域与表面区域的TiN层，该表面区域则具有金属杂质。表面区域比较低区域还具有更大的蚀刻选择性。而钨栅极则设置在TiN层上。
本发明之上述与其它特征、方面与优点，在参考附图及本发明的详细说明而变得更明显。
附图简单说明
图1A表示一根据现有技术，在金属栅极图案化前金属栅极堆叠结构。
图1B表示一根据现有技术，经过理想的蚀刻工艺后的金属栅极。
图1C表示根据现有技术的方法，经过实际蚀刻工艺后的金属栅极，其展示了劣化的栅极氧化物区域。
图2表示根据本发明的具体实施例，在形成金属栅极时的金属栅极结构的一部分的剖面图。
图3表示根据本发明的具体实施例，在离子注入到金属栅极结构的第一金属层表面区域后的图2中的结构。
图4表示根据本发明的具体实施例，在沉积了金属栅极和抗发射涂层的图3中的结构。
图5表示根据本发明的具体实施例，在金属栅极和第一金属层被蚀刻后的图4中的结构。
图6表示根据本发明的具体实施例，在整个晶片的第一金属层被除去后的图5中的金属栅极结构。
图7表示根据本发明的具体实施例，在抗发射涂层被除去后的图6中的金属栅极结构。
发明详细说明
本发明提出并解决与金属栅极结构的形成有关的问题，特别是，与那些牵扯造成在晶片各处的可能栅极氧化物劣化的金属栅极蚀刻相关的问题。这些与其它的问题则部份地经由本发明而来解决，本发明增加现在用于金属栅极的TiN的蚀刻选择性。在本发明的具体实施例中，由将譬如铝或钽放入金属物质注入到TiN的表面区域里来获得。在蚀刻金属栅极的钨或其它金属时，具有增加蚀刻选择性的表面区域的TiN则阻挡该蚀刻，这比现有技术的TiN更好。这预防了穿过TiN的蚀刻，以及在晶片各处的栅极氧化物的劣化。因为采用了注入以增加TiN的蚀刻选择性，所以不需要独立的、附加的蚀刻阻挡层，故叠层结构的高度不会显著地改变。以前的TiN层的一些增加要求补偿注入区域的有限的厚度，如果电气限制确定未改性的(un-modified)TiN的某一厚度被要求定义栅极结构。改进的TiN层提供足够的蚀刻阻挡能力，且该注入的金属物质并无不利地影响TiN的功函数。注入物质的本身可以用非用于蚀刻钨蚀刻的化学物质来蚀刻。例如，铝可用以氯为基础的化学物质来蚀刻，而钽则可以氟为基础的短突破(short F based breakthrough)，或以氯为基础的更长步骤来清洗。
图2描绘根据本发明具体实施例而设计，于金属栅极结构形成期间的一部分金属栅极结构。由现有的方法，基板30设有栅极氧化物层32。在本发明的具体实施例中，栅极氧化物层32的厚度大约为15至30之间。第一金属层34形成于栅极氧化物层32之上。在本发明的某具体实施例中，虽然可以使用其它的金属，但是第一金属层34却可能包含TiN。TiN由现有方法所沉积，譬如例如物理气相沉积。在本发明的具体实施例中，第一金属层34的厚度则可在大约100与大约200之间。在某具体实施例中，第一金属层34则用作阻塞层以及黏附层。在现有技术中，TiN金属层用作蚀刻阻挡层的功能。然而，在覆于其上的金属栅极层的蚀刻期间，因为未处理的TiN无法保护位于其下，在晶片各处的栅极氧化物，所以未处理的TiN的该功能不适合。
为了改良于钨蚀刻期间内的蚀刻阻挡能力，并保护位于其下、在晶片各处的栅极氧化物，所以将第一金属层34处理，以改良至少层34的表面区域的蚀刻选择性。如在图3中所描述的，本发明将金属物质36引进入第一金属层34的至少一表面区域37。表面区域37可取决于注入能量，而完全地延伸经过第一金属层34。在本发明的其它具体实施例中，譬如所描述的，表面区域37仅延伸经过一部份第一金属层34。在该具体实施例中，第一金属层34的较低区域35则包含较少的金属物质36或没有。
以气相压力表及其它考虑为基础，引入于第一金属层34的TiN内的金属物质36可以是多种不同物质的一种或更多种。金属物质的选择包括铝、钽、铜与金。在这些物质中，因为铜与金对晶体管具有害作用，所以铝与钽是优选的。在典型的阴极温度(50℃)上，铝可形成稳定、非挥发性的氟化物AlF3，且可足够地阻挡包含氟的钨蚀刻物质作用。氯化钽则具有比TaF5以及WF6更低的气相压力，且可用富含Cl2的SF6/Cl2/N2的钨蚀刻物质作用来减缓蚀刻速率。虽然铝与钽用作第一金属层34中的示范性的金属物质，别的物质或其组合可被采用，且不背离本发明的范畴。
在本发明的某具体实施例中，应用离子注入工艺，以将金属物质36引入到第一金属层34的表面区域37内。铝或钽金属物质所用的示范性的离子注入工艺，则使用的束电流密度大约在20-40 E10 ions/cm2。在某示范性具体实施例中，以譬如小于1000eV(电子伏特)的低功率，将离子注入。示范性功率则大约为100eV(电子伏特)。这些工艺参数仅用作示范，并且可取决于第一金属层34的材料、注入之金属物质36、所需要的蚀刻选择性等，以及为本领域的技术人员所已知的其它参数而来改变。
使用注入以增加第一金属层34的表面区域37的蚀刻选择性，其并不影响金属栅极叠层结构的高度，其增加第一金属层34的蚀刻阻挡能力，且不显著地影响第一金属层34里TiN的功函数。
参考图4，金属栅极结构的残留物设置于第一金属层34上。这包括金属栅极，其用例如由PVD(物理气相沉积)所沉积的钨而形成。钨可沉积作为第二金属层38，该层的厚度则在大约500至1000之间。虽然钨以示范性材料来说明的，但是其它的金属或金属合金可应用于第二金属层38里。
抗反射涂层，譬如SiRN ARC(抗反射涂层)40，设置于第二金属层38之上。罩层(cap layer)42然后则形成在ARC层40之上。ARC层40可大约在300至1000之间。罩层42，例如可以是氮化硅(SiN)，则可大约在300至1000之间。在金属栅极结构的图案中，层40的抗反射涂层以及罩层42是有帮助的。
在形成光刻胶掩膜图案化形成之后，将金属栅极蚀刻，其结果则描绘于图5中。进行各向异性蚀刻的反应性离子蚀刻工艺。象现有方法一样，第二金属层38里的钨优选以Cl2/SF6/N2工艺而来蚀刻，目前其提供最佳的钨轮廓。然而，如此的工艺在现有TiN层，譬如在金属物质36注入之前的第一金属层34上停止有困难。在部份晶片上的TiN的不希望完全蚀刻，其将导致劣化的栅极氧化物。本发明提供的在表面区域37的第一金属层34的TiN的改进的蚀刻选择性，其可预防不必要的蚀刻穿过到栅极氧化物层32。因此，继续蚀刻工艺，直到达到第一金属层34的表面区域37为止。假如利用铝作为注入物质的话，则蚀刻因为在典型阴极温度(50℃)形成的稳定的、非挥发性的、富含AlF3层而有效地停止。或者，假如当使用富含Cl2的Cl2/SF6/N2的钨蚀刻物质作用时，利用钽作为注入物质的话，蚀刻则因为TaCl5相较于TaF5或WE6的低得多的气相压力而明显地减缓。这允许在覆于其下得TiN的任何蚀刻发生以前钨蚀刻的结束。藉此而防止第一金属层34得TiN的完全蚀刻，以及在栅极氧化物层32里栅极氧化物的劣化。
如图6所描绘的，利用不同的蚀刻物质去除不在金属栅极的第二金属层38之下的区域的栅极氧化物32之上的第一金属层34。换句话说，于晶片的各处，但除了在金属栅极结构之内以外，将第一金属层34蚀刻。然而，该蚀刻可被准确地控制，以预防栅极氧化物的劣化。蚀刻第一金属层34的TiN所用的合适腐蚀剂，为本领域的技术人员所熟知，且可适当地选择。
图7描绘在已经藉由现有蚀刻技术而将罩层42与抗反射涂层40去除以后的图6的金属栅极结构。这使金属栅极结构处于具有栅极氧化物、具有注入金属杂质的TiN的PVD层、以及金属栅极层。具有改进的蚀刻选择性的TiN层，于金属栅极的蚀刻期间，保护在晶片各处的栅极氧化物，并且适用于改善合格率。同时，金属栅极叠层结构的高度则没有改变，且TiN的功函数则不会被有害地影响。
虽然已经详细说明了本发明，但是令人清楚了解的是，本发明仅作为说明与实施例而不作为限制，而本发明的范围则仅由权利要求的范围来界定。
Claims (12)
1.一种在晶片上形成金属栅极的方法，其包含以下步骤：
于基板(30)上形成栅极氧化物(32)；
于该栅极氧化物(32)上形成第一金属层(34)；
于该第一金属层(34)的至少一表面区域(37)里由注入一金属物质而增加蚀刻选择性；
于该第一金属层(34)上形成第二金属层；以及
蚀刻该第二金属层(38)，以形成金属栅极，该蚀刻则在该第一金属层(34)的该表面区域(37)上停止。
2.如权利要求1所述的方法，其中该第一金属层(34)包含TiN。
3.如权利要求2所述的方法，其中增加蚀刻选择性的步骤包括注入一金属物质(36)到该第一金属层(34)。
4.如权利要求3所述的方法，其中注入到第一金属层(34)中的金属物质(36)包括铝或钽。
5.如权利要求4所述的方法，其中该第二金属层(38)包含钨。
6.一种金属栅极结构，其包含：
栅极氧化物(32)；
在该栅极氧化物(32)上的第一金属层(34)；具有一比该第一金属层(34)余下区域选择性更大的表面区域(37)的第一金属层(34)；以及
在该第一金属层(34)上的第二金属层(38)。
7.如权利要求6所述的金属栅极结构，其中该第一金属层(34)包含在表面区域(37)里具有注入金属物质(36)的TiN。
8.如权利要求7所述的金属栅极结构，其中该第二金属层包含钨。
9.一种金属栅极结构，其包含：
具有较低区域(35)与具有金属物质(36)的表面区域(37)的第一金属层(34)，该表面区域(37)比该较低区域(35)还具有较大的蚀刻选择性；以及
在该第一金属层(34)上的第二金属层(38)。
10.如权利要求9所述的金属栅极结构，其中该金属物质(36)包含铝或钽。
11.如权利要求9所述的金属栅极结构，其中该第一金属层(34)包含TiN。
12.如权利要求9所述的金属栅极结构，其中该第二金属层(38)包含钨。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/810,348 US6444513B1 (en) | 2001-03-19 | 2001-03-19 | Metal gate stack with etch stop layer having implanted metal species |
| US09/810,348 | 2001-03-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1503986A CN1503986A (zh) | 2004-06-09 |
| CN1246883C true CN1246883C (zh) | 2006-03-22 |
Family
ID=25203650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028067924A Expired - Fee Related CN1246883C (zh) | 2001-03-19 | 2002-02-06 | 注入有金属物质的蚀刻阻挡层的金属栅极叠层构造及其制造方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6444513B1 (zh) |
| EP (1) | EP1371088B1 (zh) |
| JP (1) | JP4076862B2 (zh) |
| KR (1) | KR100819193B1 (zh) |
| CN (1) | CN1246883C (zh) |
| AU (1) | AU2002238059A1 (zh) |
| DE (1) | DE60211318T2 (zh) |
| TW (1) | TWI246721B (zh) |
| WO (1) | WO2002075791A2 (zh) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6511911B1 (en) * | 2001-04-03 | 2003-01-28 | Advanced Micro Devices, Inc. | Metal gate stack with etch stop layer |
| US6815364B2 (en) * | 2001-09-28 | 2004-11-09 | Infineon Technologies North America Corp. | Tungsten hard mask |
| US6589858B1 (en) * | 2002-06-07 | 2003-07-08 | Advanced Micro Devices, Inc. | Method of making metal gate stack with etch endpoint tracer layer |
| US6734089B1 (en) * | 2003-01-16 | 2004-05-11 | Micron Technology Inc | Techniques for improving wordline fabrication of a memory device |
| JP2005012179A (ja) * | 2003-05-16 | 2005-01-13 | Seiko Epson Corp | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器、アクティブマトリクス基板の製造方法 |
| US7115488B2 (en) * | 2003-08-29 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US7952118B2 (en) * | 2003-11-12 | 2011-05-31 | Samsung Electronics Co., Ltd. | Semiconductor device having different metal gate structures |
| US7332439B2 (en) * | 2004-09-29 | 2008-02-19 | Intel Corporation | Metal gate transistors with epitaxial source and drain regions |
| JP2007080995A (ja) * | 2005-09-13 | 2007-03-29 | Toshiba Corp | 半導体装置 |
| US7511984B2 (en) * | 2006-08-30 | 2009-03-31 | Micron Technology, Inc. | Phase change memory |
| GB0625004D0 (en) * | 2006-12-15 | 2007-01-24 | Nxp Bv | Semiconductor device and method of manufacture |
| KR100953050B1 (ko) * | 2007-10-10 | 2010-04-14 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그의 제조 방법 |
| US8524588B2 (en) | 2008-08-18 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a single metal that performs N work function and P work function in a high-k/metal gate process |
| US8211775B1 (en) | 2011-03-09 | 2012-07-03 | United Microelectronics Corp. | Method of making transistor having metal gate |
| US8519487B2 (en) | 2011-03-21 | 2013-08-27 | United Microelectronics Corp. | Semiconductor device |
| US9852870B2 (en) | 2011-05-23 | 2017-12-26 | Corporation For National Research Initiatives | Method for the fabrication of electron field emission devices including carbon nanotube field electron emisson devices |
| US20120313149A1 (en) * | 2011-06-09 | 2012-12-13 | Beijing Nmc Co., Ltd. | Semiconductor structure and method for manufacturing the same |
| KR102060834B1 (ko) | 2013-07-23 | 2019-12-30 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| US9455330B2 (en) | 2014-11-21 | 2016-09-27 | International Business Machines Corporation | Recessing RMG metal gate stack for forming self-aligned contact |
| EP3038140B1 (en) | 2014-12-22 | 2017-11-22 | IMEC vzw | Method for tuning the effective work function of a metal |
| US9536974B2 (en) * | 2015-04-17 | 2017-01-03 | Globalfoundries Inc. | FET device with tuned gate work function |
| DE202015004528U1 (de) * | 2015-04-27 | 2016-07-28 | Liebherr-Components Biberach Gmbh | Arbeitsmaschine mit leistungsverzweigbarem Antrieb |
| US10658180B1 (en) | 2018-11-01 | 2020-05-19 | International Business Machines Corporation | EUV pattern transfer with ion implantation and reduced impact of resist residue |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5403759A (en) * | 1992-10-02 | 1995-04-04 | Texas Instruments Incorporated | Method of making thin film transistor and a silicide local interconnect |
| US5618760A (en) * | 1994-04-12 | 1997-04-08 | The Board Of Trustees Of The Leland Stanford, Jr. University | Method of etching a pattern on a substrate using a scanning probe microscope |
| KR100248123B1 (ko) * | 1997-03-04 | 2000-03-15 | 구본준 | 박막트랜지스터및그의제조방법 |
| TW471049B (en) | 1998-05-22 | 2002-01-01 | United Microelectronics Corp | Metal gate structure and manufacturing method for metal oxide semiconductor |
| KR100532398B1 (ko) * | 1998-12-24 | 2006-01-27 | 삼성전자주식회사 | 금속막으로구성된게이트전극을갖는모스트랜지스터 |
| US6383879B1 (en) * | 1999-12-03 | 2002-05-07 | Agere Systems Guardian Corp. | Semiconductor device having a metal gate with a work function compatible with a semiconductor device |
| US6444512B1 (en) * | 2000-06-12 | 2002-09-03 | Motorola, Inc. | Dual metal gate transistors for CMOS process |
-
2001
- 2001-03-19 US US09/810,348 patent/US6444513B1/en not_active Expired - Lifetime
-
2002
- 2002-02-06 EP EP02704371A patent/EP1371088B1/en not_active Expired - Lifetime
- 2002-02-06 KR KR1020037012166A patent/KR100819193B1/ko not_active IP Right Cessation
- 2002-02-06 AU AU2002238059A patent/AU2002238059A1/en not_active Abandoned
- 2002-02-06 WO PCT/US2002/003556 patent/WO2002075791A2/en active IP Right Grant
- 2002-02-06 JP JP2002574109A patent/JP4076862B2/ja not_active Expired - Fee Related
- 2002-02-06 DE DE60211318T patent/DE60211318T2/de not_active Expired - Lifetime
- 2002-02-06 CN CNB028067924A patent/CN1246883C/zh not_active Expired - Fee Related
- 2002-02-27 TW TW091103577A patent/TWI246721B/zh not_active IP Right Cessation
- 2002-08-27 US US10/228,045 patent/US6657268B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002075791A3 (en) | 2003-03-27 |
| DE60211318D1 (de) | 2006-06-14 |
| KR20030086609A (ko) | 2003-11-10 |
| CN1503986A (zh) | 2004-06-09 |
| US6657268B2 (en) | 2003-12-02 |
| KR100819193B1 (ko) | 2008-04-04 |
| EP1371088A2 (en) | 2003-12-17 |
| EP1371088B1 (en) | 2006-05-10 |
| DE60211318T2 (de) | 2007-05-10 |
| US20020132415A1 (en) | 2002-09-19 |
| TWI246721B (en) | 2006-01-01 |
| US20030003645A1 (en) | 2003-01-02 |
| US6444513B1 (en) | 2002-09-03 |
| JP4076862B2 (ja) | 2008-04-16 |
| WO2002075791A2 (en) | 2002-09-26 |
| JP2004532516A (ja) | 2004-10-21 |
| AU2002238059A1 (en) | 2002-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1246883C (zh) | 注入有金属物质的蚀刻阻挡层的金属栅极叠层构造及其制造方法 | |
| US6511911B1 (en) | Metal gate stack with etch stop layer | |
| US5342801A (en) | Controllable isotropic plasma etching technique for the suppression of stringers in memory cells | |
| US7045073B2 (en) | Pre-etch implantation damage for the removal of thin film layers | |
| KR100954107B1 (ko) | 반도체 소자의 제조방법 | |
| CN101051623A (zh) | 同时制造自对准接触窗和局部内连线的方法 | |
| CN1280893C (zh) | 铁电存储器晶体管的制造方法 | |
| US7326981B2 (en) | Methods and apparatuses for producing a polymer memory device | |
| US5700739A (en) | Method of multi-step reactive ion etch for patterning adjoining semiconductor metallization layers | |
| CN1155051C (zh) | 用于腐蚀的保护单元的方法和装置 | |
| US6074956A (en) | Method for preventing silicide residue formation in a semiconductor device | |
| US7045837B2 (en) | Hardmask with high selectivity for Ir barriers for ferroelectric capacitor manufacturing | |
| CN1591835A (zh) | 一种电可擦除可编程只读存储器单元的制造方法 | |
| US7439186B2 (en) | Method for structuring a silicon layer | |
| US6589858B1 (en) | Method of making metal gate stack with etch endpoint tracer layer | |
| KR100511895B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100351906B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100284139B1 (ko) | 반도체 소자의 텅스텐 플러그 형성 방법 | |
| KR100300860B1 (ko) | 반도체 소자의 알루미늄 금속배선 형성 방법 | |
| US6706590B2 (en) | Method of manufacturing semiconductor device having etch stopper for contact hole | |
| CN1623227A (zh) | 在集成电路中含硅导体区域形成改良的金属硅化物部分的方法 | |
| Ng et al. | FIB etching of Cu with minimal impact on neighboring circuitry, including dielectric | |
| JPH1174252A (ja) | 半導体装置および製造方法 | |
| KR20080029604A (ko) | 플래시 메모리 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: GLOBALFOUNDRIES Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC. Effective date: 20100702 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA, THE UNITED STATES TO: CAYMAN ISLANDS, BRITISH |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20100702 Address after: Grand Cayman, Cayman Islands Patentee after: Globalfoundries Semiconductor Inc. Address before: American California Patentee before: Advanced Micro Devices Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060322 Termination date: 20170206 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |