JP2004521585A - 高い動作電圧において開閉するための開閉装置 - Google Patents
高い動作電圧において開閉するための開閉装置 Download PDFInfo
- Publication number
- JP2004521585A JP2004521585A JP2003518050A JP2003518050A JP2004521585A JP 2004521585 A JP2004521585 A JP 2004521585A JP 2003518050 A JP2003518050 A JP 2003518050A JP 2003518050 A JP2003518050 A JP 2003518050A JP 2004521585 A JP2004521585 A JP 2004521585A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- high voltage
- connection
- switchgear
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Power Conversion In General (AREA)
Abstract
高い動作電圧において開閉するための開閉装置は、低電圧（ＮＶ）開閉素子（５０）と第１の高電圧（ＨＶ）開閉素子（１００）とを含み、カスコード回路に相互接続されている。さらに、第１の高電圧（ＨＶ）開閉素子（１００）と直列に接続された少なくとも１つの第２の高電圧（ＨＶ）開閉素子（２００）が設けられている。第１および第２の高電圧（ＨＶ）開閉素子（１００）ないし（２００）の高電圧（ＨＶ）グリッド接続部（１０３）ないし（２０３）の間には、第１の保護素子（１５０）が接続されている。
Description
【０００１】
本発明は、高い動作電圧において開閉するための開閉装置に関し、低電圧（ＮＶ）カソード接続部と、低電圧（ＮＶ）アノード接続部と、低電圧（ＮＶ）グリッド接続部とを備える少なくとも１つの低電圧（ＮＶ）開閉素子、第１の高電圧（ＨＶ）カソード接続部と、第１の高電圧（ＨＶ）アノード接続部と、第１の高電圧（ＨＶ）グリッド接続部とを備える第１の高電圧（ＨＶ）開閉素子を含み、ＮＶアノード接続部は第１のＨＶカソード接続部と、またＮＶカソード接続部は第１のＨＶグリッド接続部と、それぞれ電気的に短絡されているものである。
【０００２】
このような開閉装置は、米国特許第６，１５７，０４９号明細書及び欧州特許第００６３７４９ Ｂ１号明細書から公知である。それぞれに開示されている電子開閉装置は、前述したようなＮＶ開閉素子とＨＶ開閉素子の特殊な接続方式に基づいている。この接続方式は、カスコード回路とも呼ばれる。この開閉装置は高い電流を開閉するのに用いられ、高い動作電圧を確実に遮断することもできる。ＮＶ開閉素子で、ノーマリー・オフ型のＭＯＳＦＥＴはシリコン（Ｓｉ）で構成され、ノーマリー・オン型のＪＦＥＴとして構成されたＨＶ開閉素子との接続が、ノーマリー・オフ型のユニットを形成するように作用する。ＨＶ開閉素子は、ブレークダウン電界強度が１０６Ｖ／ｃｍを超える半導体材料で構成されている。そして遮断時にはＨＶ開閉素子が、カスコード回路にかかる遮断されるべき電圧の大部分を受けとめる。炭化ケイ素（ＳｉＣ）の半導体材料が、ＨＶ開閉素子の出発材料として特に適している。
【０００３】
たとえば回転数が可変な駆動装置などでも利用されている変換器技術では、出力が高いときに、すなわち一般に動作電圧も高いときに、できるだけ１００％に近い高い効率を発揮する開閉装置が必要である。開閉装置ができるだけ少ない静的および動的な損失を有していれば、ほぼ最適のエネルギー利用が実現され、これに伴って、必要な冷却コストの明らかな低減も実現される。
【０００４】
現在の変換器技術では、通常、６．５ｋＶまでの電圧領域ではＨＶ開閉素子としてシリコンＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート・バイポーラトランジスタ）またはシリコンＧＴＯ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ：ゲートターンオフ）サイリスタが用いられており、約１０ｋＶまでの電圧領域ではシリコンサイリスタが用いられている。しかしこれらの開閉素子においては、構造に起因して不可避のキャリヤ蓄積効果が開閉時に起こるために、ある程度の遅延時間と、かなりの動的な切換損失とを有するバイポーラ半導体デバイスが取扱われる。
【０００５】
この問題は、ユニポーラの開閉素子だけ、つまりたとえば電界効果トランジスタだけで構成されたカスコード回路で回避することができる。ユニポーラ開閉素子は静的な損失がもともと低いことに加えて、キャリヤ蓄積効果が生じないので開閉時間が短く、動的な損失も少ないことが特徴である。ＳｉＣで具体化された接合形電界効果トランジスタとして構成されたＨＶ開閉素子では、最大限許容される遮断電圧は２通りのやり方で得ることができる。一つのやり方は、ドリフトゾーンを延長することである。このことは、垂直型の接合形電界効果トランジスタの場合には、使用する基板上に厚いエピタキシャル層を成長させるのと同じことになる。もう一つのやり方は、エピタキシャル層内部のドーピング材料濃度を減らすことである。しかしながら、最大限許容される遮断電圧の観点からは好都合なこの両手段は、ドリフトオーム抵抗の増大を引き起こす。このことは、導通状態のとき（開閉素子が閉じているとき）、熱となって逃げる静的な損失出力が増えることにつながる。そのために、ＳｉＣからなるユニポーラのＨＶ開閉素子を使って具体化されたカスコード回路は、現在、最大限許容される遮断電圧が典型的な場合には３．５ｋＶのオーダーに限定される。しかし原理的には、これよりも高いたとえば５ｋＶの遮断電圧も可能である。
【０００６】
より高い遮断電圧用の開閉装置が必要な場合、このことは現在では、ユニポーラ開閉素子によって上述したように構成された複数の直列接続されたカスコード回路、または、複数のユニポーラ開閉素子の直列回路、または、上述したバイポーラシリコン開閉素子を使うことによってのみ可能である。バイポーラ開閉素子は、すでに説明したように長い開閉時間と大きな動的損失につながる。
【０００７】
複数のカスコード回路を直列につなぐと、各カスコード回路のＮＶ開閉素子に対して独自の制御が必要になる。しかも、このような能動的な制御がそれぞれ異なる電位で行われるというという問題もある。そのため、高い費用にもつながる少なからぬ回路技術上のコストが生じてしまう。
【０００８】
さらに独国特許出願公開第１９９２６１０９ Ａ１号明細書より、変形されたカスコード回路を基本とする、比較的高い遮断電圧用の開閉装置が公知である。この場合、カスコード回路は、当初はＮＶカソード接続部と第１のＨＶグリッド接続部との間に設けられていた短絡接続に、補助トランジスタの形態の付加の開閉素子を組み込むことによって変形される。それにより、ＨＶ開閉素子がその遮断状態に切り換えられる前に、ＮＶ開閉素子が高い遮断電圧を受けとめるようにしてあり、その結果、変形されたカスコード回路によって、全体として高められた遮断電圧を受けとめることができる。この変形されたカスコード回路の発展形の要諦は、変形されたカスコード回路の第１のＨＶ開閉素子と直列に、別のＨＶ開閉素子をつなぐことにある。この別の開閉素子の制御接続部の間には、それぞれ別の補助トランジスタが設けられている。さらに、防護のために、特に制御接続部の電位を制限するために、ツェナーダイオードの形態の保護素子が設けられていてよい。この開閉装置も、この独国特許出願公開第１９９２６１０９ Ａ１号明細書に発明の要部として記載されている補助トランジスタのために、少なからぬ回路コストと結びついている。
【０００９】
そこで本発明の課題は、高い遮断電圧を有していると同時に少ない回路技術上のコストで具体化することができる、冒頭に述べた種類の開閉装置を提供することである。
【００１０】
この課題は、本発明により請求項１の特徴部分に記載の構成要件によって解決される。
【００１１】
冒頭に述べた開閉装置は、第２のＨＶカソード接続部と、第２のＨＶアノード接続部と、第２のＨＶグリッド接続部とを備える少なくとも１つの第２のＨＶ開閉素子をさらに備えており、この第２のＨＶ開閉素子は第１のＨＶ開閉素子と直列に接続され、第１および第２のＨＶグリッド接続部の間には第１の保護素子が接続されていることを特徴としている。
【００１２】
本発明は、別のＨＶ開閉素子または複数の別のＨＶ開閉素子をカスコード回路と直列に、すなわち特に第１のＨＶ開閉素子と直列に設けることによって、ＮＶ開閉素子と第１のＨＶ開閉素子とで構成されたカスコード回路の遮断電圧耐性を簡単なやり方で、かつ段階付け可能に高めることができるという知見に依拠するものである。別のＨＶ開閉素子がただ１つである場合、両ＨＶ開閉素子のグリッド接続部の間に接続された第１の保護素子によって、別のＨＶ開閉素子を接続するために新たなカスコード回路を直列に接続するときに普通ならば必要となる別のＮＶ開閉素子が必要なくなり、この別のＮＶ開閉素子の制御も必要なくなる。むしろ保護素子を接続することは、自動的な引き込み効果を生む。すなわち、第１のＨＶ開閉素子が外部制御されるＮＶ開閉素子を介して遮断状態に移るや否や、別のＨＶ回路素子も遮断状態に移行するのである。このとき保護素子は、特に、第１のＨＶグリッド接続部から第２のＨＶグリッド接続部に向かう方向に通過挙動を示し、これと逆の方向には遮断挙動を示すように、両ＨＶグリッド接続部の間に接続される。
【００１３】
別の任意のＨＶ開閉素子の基本的に可能な直列接続によって、高い動作電圧における開閉に適していて特に高い遮断電圧を有する開閉装置を、直列に接続された複数のＨＶ開閉素子を通じて具体化することができる。この場合高い電圧とは、特に１０００Ｖを超える電圧、特に３．５ｋＶを超える電圧を意味している。さらに必要な回路コストも、個々のカスコード回路を直列に接続してその制御回路を含めたものと比べれば、明らかに低減する。何故なら一方では別のＮＶ開閉素子が必要なく、また別の外部の制御部も必要ないからである。それによって開閉装置の所要スペースも少なくなる。
【００１４】
この開閉装置の特別な実施形態は、請求項１に従属する各請求項に記載されている。
【００１５】
第２ＨＶ開閉素子に加えて、さらに第３のＨＶ開閉素子が、最初の２つのＨＶ開閉素子と直列に接続される実施形態が好都合である。それにより、全体として実現可能な最大限許容される遮断電圧を更に高めるすことができる。第３のＨＶ開閉素子は、第３のＨＶカソード接続部と、第３のＨＶアノード接続部と、第３のＨＶグリッド接続部とを有している。第３のＨＶ開閉素子をさらに接続することと関連して、付加の、すなわち第２の保護素子も設けられていると特に好ましい。この場合、この第２の保護素子は第３のＨＶグリッド接続部と、他の両ＨＶグリッド接続部のうちの一方との間に接続される。ここで、第１のＨＶグリッド接続部に接続をする回路バリエーションと、第２のＨＶグリッド接続部に接続をする回路バリエーションがいずれも可能である。第２の保護素子によって、有利な引込み効果が同じく第３のＨＶ開閉素子にまで及ぶので、第２の開閉素子が開閉装置のこの実施形態との関連で設定される最大の遮断電圧に達するや否や、第３のＨＶ開閉素子も遮断状態に切り換わる。最大限許容される遮断電圧をいっそう高くするために、別のＨＶ開閉素子と保護素子を同じやり方で開閉装置に付け加えることができる。
【００１６】
好都合な実施形態では、保護素子が、保護素子に印加される特定の電圧からは、遮断方向にブレークダウン挙動を示す。このいわば保護素子ブレークダウン電圧からは、もはや電流が遮断されるのではなく、遮断方向でも保護素子を介して電流が流れるようになる。このブレークダウン挙動が好ましい理由は、特に、他ならぬこの保護素子ブレークダウン電圧から流れる遮断電流が、第２または第３のＨＶ開閉素子を導電状態から遮断状態に切り換えさせるからである。保護素子の特に簡単な実施形態は、ダイオードの形態で得られる。この場合、シリコンからなる簡単なｐｎダイオードを用いることが可能である。特にシリコンからなるアバランシェダイオードは、上述した有利なブレークダウン挙動を有している。このようなアバランシェダイオードは、さまざまな保護素子ブレークダウン電圧のものを入手可能である。
【００１７】
第２のＨＶカソード接続部と第２のＨＶグリッド接続部の間に過電圧保護素子が接続された別の変形例が有利である。それにより、第２のＨＶ開閉素子で過電圧への安全性が得られる。もちろん、それ以外にさらに存在する他の各ＨＶ開閉素子にも、同様に過電圧保護素子が設けられることもできる。過電圧保護素子の特に好都合な実現化の形態はＺダイオードである。
【００１８】
使用するＨＶ開閉素子の少なくとも１つが、半導体材料の炭化ケイ素（ＳｉＣ）をベースとして実現するのが好ましい。この半導体材料によって、ＳｉＣの高いブレークダウン電界強度に基づき、非常に高い遮断電圧が実現される。この場合出発材料としては、種々のポリタイプの特徴をもつ炭化ケイ素、特に３Ｃ−Ｓｉｃ、４Ｈ−Ｓｉｃ、６Ｈ−Ｓｉｃ、１５Ｒ−Ｓｉｃとしての炭化ケイ素を用いることができる。
【００１９】
別の有利な実施形態は、ノーマリー・オン型の電界効果トランジスタとして構成されたＨＶ開閉素子を内容としている。それにより、開閉装置を介して流れる電流をきわめて簡単かつ迅速に制御することができる。電界効果トランジスタのユニポーラ特性に基づいて、非常に短い開閉時間と僅かな動的損失とが可能である。特に好都合な実施形態は、ノーマリー・オン型の接合形電界効果トランジスタ（ＪＦＥＴ）である。この関連で適しているＪＦＥＴ構造は、米国特許第６，０３４，３８５号明細書や欧州特許第１９８３３２１４ Ｃ１号明細書に記載されている。しかし接合形電界効果トランジスタについての他の構造も基本的に考え得る。
【００２０】
保護のために保護素子が設けられているＨＶ開閉素子がブレークダウンから確実に保護されるように、保護素子ブレークダウン電圧が選択される変形例が好ましい。そのために、保護素子ブレークダウン電圧はそれぞれ、各保護素子が並列に接続された開閉素子のすべての開閉素子ブレークダウン電圧の合計よりも小さくなるように設定される。この場合、保護素子がＨＶ開閉素子だけでなく、カスコード回路のＮＶ開閉素子にも並列に接続されていることに注意すべきである。このように、保護素子ブレークダウン電圧に対する設定規則において、非常に低いブレークダウン電圧も考慮に入れることができる。
【００２１】
ノーマリー・オン型の電界効果トランジスタとして構成されたＨＶ開閉素子の場合における保護素子ブレークダウン電圧に対する設定規則において、ノーマリー・オン型の電界効果トランジスタのいわゆるピンチオフ電圧も一緒に考慮されることによって、別の実施形態では、ブレークダウンに対するいっそう効果的な保護を、保護素子で保護されるＨＶ開閉素子について得ることができる。ピンチオフ電圧は、ノーマリー・オン型の電界効果トランジスタのＨＶカソード接続部とＨＶグリッド接続部との間にかかる電圧の電圧値を示し、その電圧値からは、ノーマリー・オン型の電界効果トランジスタのＨＶカソード接続部とＨＶアノード接続部の間で通電が確実になくなる。この場合、ＨＶグリッド接続部に保護素子が接続されてはいるが、ＨＶカソード接続部とＨＶアノード接続部の間のそのドリフトゾーンは保護素子と並列に接続されておらず、そのために保護素子の保護作用にも属していないようなノーマリー・オン型の電界効果トランジスタのピンチオフ電圧が配慮される。
【００２２】
つまり保護素子ブレークダウン電圧は、保護素子が並列に接続されている開閉素子の開閉素子ブレークダウン電圧の合計から、上述したピンチオフ電圧だけ減じたものよりも小さくなるように設定される。
【００２３】
次に、図面を参照しながら有利な実施例について詳しく説明する。図面は見やすくするため縮尺どおりに描かれてはおらず、またある種の構成要件は模式化して図示している。
【００２４】
互いに対応する部分には、図１から図３で同じ符号が付されている。
【００２５】
図１には、高い動作電圧ＵＢへの負荷５を接続、遮断するための開閉装置１０が示されている。動作電圧ＵＢは、図示した実施例では３０００Ｖである。負荷としては、たとえば回転数が可変の駆動装置で用いられる変換器分岐などが考慮の対象となる。
【００２６】
開閉装置１０は、ノーマリーオフ型のＭＯＳＦＥＴの形態の低電圧（ＮＶ）開閉素子５０と、それぞれノーマリー・オン型の接合形電界効果トランジスタ（ＪＦＥＴ）の形態の全部で３つの高電圧（ＨＶ）開閉素子１００、２００および３００と、それぞれシリコンで具体化されたアバランシェダイオードの形態の保護素子１５０および２５０とを含んでいる。
【００２７】
３つのＨＶ開閉素子１００、２００および３００は、ＨＶカソード接続部１０１、２０１、３０１と、ＨＶアノード接続部１０２、２０２、３０２と、ＨＶグリッド接続部１０３、２０３、３０３とをそれぞれ有している。ＭＯＳＦＥＴ５０は、ＮＶカソード接続部５１と、ＮＶアノード接続部５２と、ＮＶグリッド接続部５３とを有しており、最後に挙げたＮＶグリッド接続部５３は制御電圧ＵＣで作動することが意図されており、この制御電圧によって、開閉装置１０を導電状態と遮断状態の間で切り換えることができる。
【００２８】
遮断状態すなわちオフ状態では、３つのＪＦＥＴ１００、２００および３００が実質的に動作電圧ＵＢを受ける。構成に応じて、３つのＪＦＥＴ１００、２００および３００への動作電圧ＵＢの配分が行われる。本例では、動作電圧ＵＢは３つのＪＦＥＴ１００、２００および３００にほぼ均等に配分される。しかし図示しない別の実施形態では、均等配分とは異なる電圧配分が可能である。
【００２９】
ＭＯＳＦＥＴ５０とＪＦＥＴ１００は、いわゆるカスコード回路で接続されている。そのためにＮＶアノード接続部５２はＨＶカソード接続部１０１と、またＮＶカソード接続部５１はＨＶグリッド接続部１０３と、それぞれ電気的に短絡されている。米国特許第６，１５７，０４９号明細書および欧州特許出願第００６３７４９ Ｂ１号明細書には、このような種類のカスコード回路とその作用形式が記載されている。
【００３０】
図１の実施例では、ＭＯＳＦＥＴ５０はシリコン（Ｓｉ）で構成されており、ＪＦＥＴ１００は他の両ＪＦＥＴ２００および３００と同じく炭化ケイ素（ＳｉＣ）で構成されている。それにより、オン／オフを開始させるためにシリコンで実現可能な高い開閉速度と、それに加えて、炭化ケイ素で実現可能な高いブレークダウン電圧とが活用される。
【００３１】
カスコード回路を介してＮＶ−ＭＯＳＦＥＴ５０とオン・オフのために接続されているＪＦＥＴ１００とは異なり、他の両ＨＶ開閉素子２００および３００については、外部の制御電圧を介してオン／オフを開始させるＮＶ開閉素子との付加接続が設けられていない。このことは一方では回路技術上のコストの低減を意味し、他方では、ＪＦＥＴ２００および３００の適時のオン／オフを別のやり方で確保しなければならない。
【００３２】
この理由から、ＨＶグリッド接続部１０３および２０３の間、ないしＨＶグリッド接続部２０３および３０３の間には、アバランシェダイオード１５０および２５０が接続されている。これらのアバランシェダイオード１５０および２５０は、これらと並列に接続されたＪＦＥＴ１００ないし２００をブレークダウンから保護する。そのためにアバランシェダイオード１５０はＪＦＥＴ２００を、またアバランシェダイオード２５０はＪＦＥＴ３００を、それぞれ適時に遮断状態に移行させて、ＪＦＥＴ１００ないし２００がブレークダウンされないようにする。
【００３３】
この回路挙動について以下に詳しく説明する。ＭＯＳＦＥＴ５０は、たとえば少なくとも５０Ｖの開閉素子ブレークダウン電圧ＵＤ５０用として構成されている。それに対してＪＦＥＴ１００、２００および３３は、たとえば少なくとも１０００Ｖの逆方向に印加される開閉素子ブレークダウン電圧ＵＤ１００、ＵＤ２００ないしＵＤ３００に対しそれぞれ構成されている。さらに、３つのＪＦＥＴ１００、２００および３００は、約５０Ｖのピンチオフ電圧ＵＰ１００、ＵＰ２００ないしＵＰ３００をそれぞれ有している。ＨＶカソード接続部１０１が、ＪＦＥＴ１００のＨＶグリッド接続部１０３に対してピンチオフ電圧ＵＰ１００の値だけ負であると、つまり５０Ｖだけバイアスがかかっていると、ＪＦＥＴ１００ではＨＶカソード接続部１０１とＨＶアノード接続部１０２の間の通電チャネルが完全に封鎖される。するとＪＦＥＴ１００は遮断される。他の両方のＪＦＥＴ２００および３００のピンチオフと遮断も、同じようにして行われる。
【００３４】
ＭＯＳＦＥＴ５０が、制御電圧ＵＣの相応の値によって遮断状態になると、ＪＦＥＴ１００も、カスコード回路の作用形式に基づいてその遮断状態に移行する。このことは、ＨＶアノード接続部１０２で約１０００Ｖまで増加する電位が生成され、しかしこの電位が、最大限許容される開閉素子ブレークダウン電圧ＵＤ１００をなお常に下回っていることを意味している。すなわち、ＪＦＥＴ１００の電圧がブレークダウン電圧ＵＤ１００を上回る直前に、アバランシェダイオード１５０が相応に構成されていればＪＦＥＴ２００もその遮断状態に切り換わる。このことは、アバランシェダイオード１５０がその遮断方向で、保護素子ブレークダウン電圧ＵＤ１５０から始まるブレークダウン挙動を有している場合にちょうど実現される。この場合保護素子ブレークダウン電圧ＵＤ１５０は、ＨＶアノード接続部１０２における電位からピンチオフ電圧ＵＰ２００を差し引いたものよりも小さい。つまり次の設計規則が成立する。
ＵＤ１５０＜（ＵＤ５０＋ＵＤ１００）−ＵＰ２００ （１）
【００３５】
式（１）の設計規則が満たされていれば、ＭＯＳＦＥＴ５０またはＪＦＥＴ１００で各構成素子を損傷させる好ましくないブレークダウンが起こる前に、ＪＦＥＴ２００が確実にその遮断状態に切り換わる。本例では、アバランシェダイオード１５０は約９５０Ｖの保護素子ブレークダウン電圧ＵＤ１５０を有している。
【００３６】
アバランシェダイオード２５０についても、類似のやり方で適応した設計規則を導き出すことができる。アバランシェダイオード２５０は実質的にＪＦＥＴ２００と並列に接続されており、ＪＦＥＴ２００をブレークダウンから保護するためのものである。つまりこのときの条件は、ＨＶカソード接続部２０１とＨＶアノード接続部２０２の間にかかる電圧が最大限許容されるブレークダウン電圧ＵＤ２００よりも大きくなる前に、ＪＦＥＴ３００がその遮断状態に移行することである。この第２の設計規則には、ＨＶカソード接続部３０１とＨＶグリッド接続部３０３の間におけるＪＦＥＴ３００の確実な封鎖のために必要なピンチオフ電圧ＵＰ３００も関与する。したがってアバランシェダイオード２５０については次の設計規則が得られる。
ＵＤ２５０＜ＵＤ２００−ＵＰ３００ （２）
【００３７】
アバランシェダイオード２５０についても、図１の実施例では約９５０Ｖの保護素子ブレークダウン電圧ＵＤ２５０が考慮されている。
【００３８】
図１の個々の構成素子の前述の電圧値は、一例に過ぎない。たとえば１０ｋＶの動作電圧ＵＢと、それぞれ約３．３３ｋＶのブレークダウン電圧ＵＤ１００、ＵＤ２００およびＵＤ３００とを備える図示しない別の実施形態が可能である。さらに、必要な場合には、別のＨＶ開閉素子を別のＪＦＥＴの形態で、別の保護素子を別のアバランシェダイオードの形態で、類似のやり方で構成することも同様に問題なく可能である。このことは、たとえばさらに高い動作電圧ＵＢが存在している場合や、ＪＥＴ１００、２００および３００が上に挙げた開閉素子ブレークダウン電圧よりも低いＵＤ１００、ＵＤ２００ないしＵＤ３００を有している場合に有意義であり得る。
【００３９】
図２には、図１の開閉装置１０の基本構成にほぼ基づく別の開閉装置２０が図示されている。開閉装置１０との相違点は、図２の開閉装置２０は２つのＺダイオード１７５および２７５の形態の付加の過電圧保護素子を有していることにある。Ｚダイオード１７５および２７５は、ある程度の範囲内で選択可能なＺ電圧ＵＺ１７５ないしＵＺ２７５で入手可能な市販のシリコン構成素子である。
【００４０】
Ｚダイオード１７５および２７５は、ＨＶカソード接続部２０１とＨＶグリッド接続部２０３の間、ないしＨＶカソード接続部３０１とＨＶグリッド接続部３０２の間に接続されており、ＪＦＥＴ２００ないしＪＦＥＴ３００の過電圧保護に用いられる。Ｚ電圧ＵＺ１７５およびＵＺ２７５は、それぞれＺダイオード１７５および２７５によって保護されるべきＪＦＥＴ２００ないし３００のピンチオフ電圧ＵＰ２００ないしＵＰ３００とほぼ同じ値を有している。すなわち本例では、Ｚ電圧ＵＺ１７５およびＵＺ２７５については、約５０Ｖのオーダーの値が考慮される。
【００４１】
Ｚ電圧ＵＺ１５０の値がピンチオフ電圧ＵＰ２００よりも明らかに低いと、ＪＦＥＴ２００の通電チャネルが不完全にしか封鎖されず、その結果、ＪＦＥＴ２００の遮断挙動が低下するというケースが生じる可能性がある。それに対してＺ電圧ＵＺ１７５がピンチオフ電圧ＵＰ２００よりも明らかに高く選ばれると、もともと意図されているＺダイオード１７５の保護作用が限定された範囲でしか発揮されない。すなわちこの場合には、ＨＶグリッド接続部２０３とＨＶカソード接続部２０１の間のＪＦＥＴ２００の内部ダイオードが、ＪＦＥＴ２００における主要な電圧降下を規定することになる。したがって、Ｚ電圧ＵＺ１７５の値はピンチオフ電圧ＵＰ２００の値ほぼ一致するのがもっとも好都合である。
【００４２】
図３には、図１の開閉装置１０の基本構成の別の変形例である別の開閉装置３０が示されている。開閉装置１０と異なり、ＪＦＥＴ３００のＨＶグリッド接続部３０３に接続されたアバランシェダイオード２５１は、ＪＦＥＴ２００のＨＶグリッド接続部２０３ではなく、ＪＦＥＴ１００のＨＶグリッド接続部１０３に接続されている。しかしこのことは、アバランシェダイオード１５０および２５１の形態の保護素子による保護回路の基本的な作用形式には何ら変化をもたらさない。ＪＦＥＴ３００が適時に遮断状態に切り換わることを保証するために、アバランシェダイオード２５１の保護素子ブレークダウン電圧ＵＤ２５１は、次式
ＵＤ２５１＜（ＵＤ５０＋ＵＤ１００＋ＵＤ２００）−ＵＰ３００ （３）
に従って選択される。したがって図３の実施例では、保護素子ブレークダウン電圧ＵＤ２５１について２０００Ｖの値が考慮される。図１の実施例とは異なり、アバランシェダイオード２５１はＪＦＥＴ２００だけでなく、ＪＦＥＴ１００およびＭＯＳＦＥＴ５０とも並列に接続されている。したがって、これらの開閉素子５０ないし１００の対応する開閉素子ブレークダウン電圧ＵＤ５０およびＵＤ１００も、式（３）に関与している。しかし、このようにアバランシェダイオード２５１の設計規則がわずかに変形されているにも拘らず、開閉装置３０は原則として開閉装置２０または開閉装置１０と同じ動作挙動を示す。
【００４３】
図１から図３に示すように、低電圧ＭＯＳＦＥＴと高電圧ＪＦＥＴからなるカスコード回路を有する複数の高電圧ＪＦＥＴを縦続接続することによって、簡単なやり方と僅かな回路技術上のコストで、高い電圧で作動することができ、特に同じく非常に簡単なやり方で別の縦続素子（＝高電圧ＪＦＥＴ）を付加して接続することによって所定の高い動作電圧に適合化させることができる開閉装置を実現することができる。さらに上述した開閉装置１０、２０および３０は、ユニポーラの開閉素子（ＭＯＳＦＥＴ、ＪＦＥＴ）を用いているので非常に短い反応時間を有しており、したがって高い開閉周波数における利用に適している。そのうえユニポーラ構成素子の使用は、非常に低い動的損失しかもたらさない。
【図面の簡単な説明】
【図１】
高い電圧における動作に適性を備えた本発明の開閉装置の１実施例の接続図である。
【図２】
高い電圧における動作に適性を備えた本発明の開閉装置の別の実施例の接続図である。
【図３】
高い電圧における動作に適性を備えた本発明の開閉装置の更に別の実施例の接続図である。
【符号の説明】
５ 負荷
１０ 開閉装置
２０ 開閉装置
５０ 低電圧（ＮＶ）開閉素子
５１ 低電圧（ＮＶ）カソード接続部
５２ 低電圧（ＮＶ）アノード接続部
５３ 低電圧（ＮＶ）グリッド接続部
１００ 高電圧（ＨＶ）開閉素子
１０１ 高電圧（ＨＶ）カソード接続部
１０２ 高電圧（ＨＶ）アノード接続部
１０３ 高電圧（ＨＶ）グリッド接続部
１５０ 保護素子
１７５ 過電圧保護素子
２００ 高電圧（ＨＶ）開閉素子
２０１ 高電圧（ＨＶ）カソード接続部
２０２ 高電圧（ＨＶ）アノード接続部
２０３ 高電圧（ＨＶ）グリッド接続部
２５０ 保護素子
２５１ 保護素子
２７５ 過電圧保護素子
３００ 高電圧（ＨＶ）開閉素子
３０１ 高電圧（ＨＶ）カソード接続部
３０２ 高電圧（ＨＶ）アノード接続部
３０３ 高電圧（ＨＶ）グリッド接続部
本発明は、高い動作電圧において開閉するための開閉装置に関し、低電圧（ＮＶ）カソード接続部と、低電圧（ＮＶ）アノード接続部と、低電圧（ＮＶ）グリッド接続部とを備える少なくとも１つの低電圧（ＮＶ）開閉素子、第１の高電圧（ＨＶ）カソード接続部と、第１の高電圧（ＨＶ）アノード接続部と、第１の高電圧（ＨＶ）グリッド接続部とを備える第１の高電圧（ＨＶ）開閉素子を含み、ＮＶアノード接続部は第１のＨＶカソード接続部と、またＮＶカソード接続部は第１のＨＶグリッド接続部と、それぞれ電気的に短絡されているものである。
【０００２】
このような開閉装置は、米国特許第６，１５７，０４９号明細書及び欧州特許第００６３７４９ Ｂ１号明細書から公知である。それぞれに開示されている電子開閉装置は、前述したようなＮＶ開閉素子とＨＶ開閉素子の特殊な接続方式に基づいている。この接続方式は、カスコード回路とも呼ばれる。この開閉装置は高い電流を開閉するのに用いられ、高い動作電圧を確実に遮断することもできる。ＮＶ開閉素子で、ノーマリー・オフ型のＭＯＳＦＥＴはシリコン（Ｓｉ）で構成され、ノーマリー・オン型のＪＦＥＴとして構成されたＨＶ開閉素子との接続が、ノーマリー・オフ型のユニットを形成するように作用する。ＨＶ開閉素子は、ブレークダウン電界強度が１０６Ｖ／ｃｍを超える半導体材料で構成されている。そして遮断時にはＨＶ開閉素子が、カスコード回路にかかる遮断されるべき電圧の大部分を受けとめる。炭化ケイ素（ＳｉＣ）の半導体材料が、ＨＶ開閉素子の出発材料として特に適している。
【０００３】
たとえば回転数が可変な駆動装置などでも利用されている変換器技術では、出力が高いときに、すなわち一般に動作電圧も高いときに、できるだけ１００％に近い高い効率を発揮する開閉装置が必要である。開閉装置ができるだけ少ない静的および動的な損失を有していれば、ほぼ最適のエネルギー利用が実現され、これに伴って、必要な冷却コストの明らかな低減も実現される。
【０００４】
現在の変換器技術では、通常、６．５ｋＶまでの電圧領域ではＨＶ開閉素子としてシリコンＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート・バイポーラトランジスタ）またはシリコンＧＴＯ（Ｇａｔｅ Ｔｕｒｎ Ｏｆｆ：ゲートターンオフ）サイリスタが用いられており、約１０ｋＶまでの電圧領域ではシリコンサイリスタが用いられている。しかしこれらの開閉素子においては、構造に起因して不可避のキャリヤ蓄積効果が開閉時に起こるために、ある程度の遅延時間と、かなりの動的な切換損失とを有するバイポーラ半導体デバイスが取扱われる。
【０００５】
この問題は、ユニポーラの開閉素子だけ、つまりたとえば電界効果トランジスタだけで構成されたカスコード回路で回避することができる。ユニポーラ開閉素子は静的な損失がもともと低いことに加えて、キャリヤ蓄積効果が生じないので開閉時間が短く、動的な損失も少ないことが特徴である。ＳｉＣで具体化された接合形電界効果トランジスタとして構成されたＨＶ開閉素子では、最大限許容される遮断電圧は２通りのやり方で得ることができる。一つのやり方は、ドリフトゾーンを延長することである。このことは、垂直型の接合形電界効果トランジスタの場合には、使用する基板上に厚いエピタキシャル層を成長させるのと同じことになる。もう一つのやり方は、エピタキシャル層内部のドーピング材料濃度を減らすことである。しかしながら、最大限許容される遮断電圧の観点からは好都合なこの両手段は、ドリフトオーム抵抗の増大を引き起こす。このことは、導通状態のとき（開閉素子が閉じているとき）、熱となって逃げる静的な損失出力が増えることにつながる。そのために、ＳｉＣからなるユニポーラのＨＶ開閉素子を使って具体化されたカスコード回路は、現在、最大限許容される遮断電圧が典型的な場合には３．５ｋＶのオーダーに限定される。しかし原理的には、これよりも高いたとえば５ｋＶの遮断電圧も可能である。
【０００６】
より高い遮断電圧用の開閉装置が必要な場合、このことは現在では、ユニポーラ開閉素子によって上述したように構成された複数の直列接続されたカスコード回路、または、複数のユニポーラ開閉素子の直列回路、または、上述したバイポーラシリコン開閉素子を使うことによってのみ可能である。バイポーラ開閉素子は、すでに説明したように長い開閉時間と大きな動的損失につながる。
【０００７】
複数のカスコード回路を直列につなぐと、各カスコード回路のＮＶ開閉素子に対して独自の制御が必要になる。しかも、このような能動的な制御がそれぞれ異なる電位で行われるというという問題もある。そのため、高い費用にもつながる少なからぬ回路技術上のコストが生じてしまう。
【０００８】
さらに独国特許出願公開第１９９２６１０９ Ａ１号明細書より、変形されたカスコード回路を基本とする、比較的高い遮断電圧用の開閉装置が公知である。この場合、カスコード回路は、当初はＮＶカソード接続部と第１のＨＶグリッド接続部との間に設けられていた短絡接続に、補助トランジスタの形態の付加の開閉素子を組み込むことによって変形される。それにより、ＨＶ開閉素子がその遮断状態に切り換えられる前に、ＮＶ開閉素子が高い遮断電圧を受けとめるようにしてあり、その結果、変形されたカスコード回路によって、全体として高められた遮断電圧を受けとめることができる。この変形されたカスコード回路の発展形の要諦は、変形されたカスコード回路の第１のＨＶ開閉素子と直列に、別のＨＶ開閉素子をつなぐことにある。この別の開閉素子の制御接続部の間には、それぞれ別の補助トランジスタが設けられている。さらに、防護のために、特に制御接続部の電位を制限するために、ツェナーダイオードの形態の保護素子が設けられていてよい。この開閉装置も、この独国特許出願公開第１９９２６１０９ Ａ１号明細書に発明の要部として記載されている補助トランジスタのために、少なからぬ回路コストと結びついている。
【０００９】
そこで本発明の課題は、高い遮断電圧を有していると同時に少ない回路技術上のコストで具体化することができる、冒頭に述べた種類の開閉装置を提供することである。
【００１０】
この課題は、本発明により請求項１の特徴部分に記載の構成要件によって解決される。
【００１１】
冒頭に述べた開閉装置は、第２のＨＶカソード接続部と、第２のＨＶアノード接続部と、第２のＨＶグリッド接続部とを備える少なくとも１つの第２のＨＶ開閉素子をさらに備えており、この第２のＨＶ開閉素子は第１のＨＶ開閉素子と直列に接続され、第１および第２のＨＶグリッド接続部の間には第１の保護素子が接続されていることを特徴としている。
【００１２】
本発明は、別のＨＶ開閉素子または複数の別のＨＶ開閉素子をカスコード回路と直列に、すなわち特に第１のＨＶ開閉素子と直列に設けることによって、ＮＶ開閉素子と第１のＨＶ開閉素子とで構成されたカスコード回路の遮断電圧耐性を簡単なやり方で、かつ段階付け可能に高めることができるという知見に依拠するものである。別のＨＶ開閉素子がただ１つである場合、両ＨＶ開閉素子のグリッド接続部の間に接続された第１の保護素子によって、別のＨＶ開閉素子を接続するために新たなカスコード回路を直列に接続するときに普通ならば必要となる別のＮＶ開閉素子が必要なくなり、この別のＮＶ開閉素子の制御も必要なくなる。むしろ保護素子を接続することは、自動的な引き込み効果を生む。すなわち、第１のＨＶ開閉素子が外部制御されるＮＶ開閉素子を介して遮断状態に移るや否や、別のＨＶ回路素子も遮断状態に移行するのである。このとき保護素子は、特に、第１のＨＶグリッド接続部から第２のＨＶグリッド接続部に向かう方向に通過挙動を示し、これと逆の方向には遮断挙動を示すように、両ＨＶグリッド接続部の間に接続される。
【００１３】
別の任意のＨＶ開閉素子の基本的に可能な直列接続によって、高い動作電圧における開閉に適していて特に高い遮断電圧を有する開閉装置を、直列に接続された複数のＨＶ開閉素子を通じて具体化することができる。この場合高い電圧とは、特に１０００Ｖを超える電圧、特に３．５ｋＶを超える電圧を意味している。さらに必要な回路コストも、個々のカスコード回路を直列に接続してその制御回路を含めたものと比べれば、明らかに低減する。何故なら一方では別のＮＶ開閉素子が必要なく、また別の外部の制御部も必要ないからである。それによって開閉装置の所要スペースも少なくなる。
【００１４】
この開閉装置の特別な実施形態は、請求項１に従属する各請求項に記載されている。
【００１５】
第２ＨＶ開閉素子に加えて、さらに第３のＨＶ開閉素子が、最初の２つのＨＶ開閉素子と直列に接続される実施形態が好都合である。それにより、全体として実現可能な最大限許容される遮断電圧を更に高めるすことができる。第３のＨＶ開閉素子は、第３のＨＶカソード接続部と、第３のＨＶアノード接続部と、第３のＨＶグリッド接続部とを有している。第３のＨＶ開閉素子をさらに接続することと関連して、付加の、すなわち第２の保護素子も設けられていると特に好ましい。この場合、この第２の保護素子は第３のＨＶグリッド接続部と、他の両ＨＶグリッド接続部のうちの一方との間に接続される。ここで、第１のＨＶグリッド接続部に接続をする回路バリエーションと、第２のＨＶグリッド接続部に接続をする回路バリエーションがいずれも可能である。第２の保護素子によって、有利な引込み効果が同じく第３のＨＶ開閉素子にまで及ぶので、第２の開閉素子が開閉装置のこの実施形態との関連で設定される最大の遮断電圧に達するや否や、第３のＨＶ開閉素子も遮断状態に切り換わる。最大限許容される遮断電圧をいっそう高くするために、別のＨＶ開閉素子と保護素子を同じやり方で開閉装置に付け加えることができる。
【００１６】
好都合な実施形態では、保護素子が、保護素子に印加される特定の電圧からは、遮断方向にブレークダウン挙動を示す。このいわば保護素子ブレークダウン電圧からは、もはや電流が遮断されるのではなく、遮断方向でも保護素子を介して電流が流れるようになる。このブレークダウン挙動が好ましい理由は、特に、他ならぬこの保護素子ブレークダウン電圧から流れる遮断電流が、第２または第３のＨＶ開閉素子を導電状態から遮断状態に切り換えさせるからである。保護素子の特に簡単な実施形態は、ダイオードの形態で得られる。この場合、シリコンからなる簡単なｐｎダイオードを用いることが可能である。特にシリコンからなるアバランシェダイオードは、上述した有利なブレークダウン挙動を有している。このようなアバランシェダイオードは、さまざまな保護素子ブレークダウン電圧のものを入手可能である。
【００１７】
第２のＨＶカソード接続部と第２のＨＶグリッド接続部の間に過電圧保護素子が接続された別の変形例が有利である。それにより、第２のＨＶ開閉素子で過電圧への安全性が得られる。もちろん、それ以外にさらに存在する他の各ＨＶ開閉素子にも、同様に過電圧保護素子が設けられることもできる。過電圧保護素子の特に好都合な実現化の形態はＺダイオードである。
【００１８】
使用するＨＶ開閉素子の少なくとも１つが、半導体材料の炭化ケイ素（ＳｉＣ）をベースとして実現するのが好ましい。この半導体材料によって、ＳｉＣの高いブレークダウン電界強度に基づき、非常に高い遮断電圧が実現される。この場合出発材料としては、種々のポリタイプの特徴をもつ炭化ケイ素、特に３Ｃ−Ｓｉｃ、４Ｈ−Ｓｉｃ、６Ｈ−Ｓｉｃ、１５Ｒ−Ｓｉｃとしての炭化ケイ素を用いることができる。
【００１９】
別の有利な実施形態は、ノーマリー・オン型の電界効果トランジスタとして構成されたＨＶ開閉素子を内容としている。それにより、開閉装置を介して流れる電流をきわめて簡単かつ迅速に制御することができる。電界効果トランジスタのユニポーラ特性に基づいて、非常に短い開閉時間と僅かな動的損失とが可能である。特に好都合な実施形態は、ノーマリー・オン型の接合形電界効果トランジスタ（ＪＦＥＴ）である。この関連で適しているＪＦＥＴ構造は、米国特許第６，０３４，３８５号明細書や欧州特許第１９８３３２１４ Ｃ１号明細書に記載されている。しかし接合形電界効果トランジスタについての他の構造も基本的に考え得る。
【００２０】
保護のために保護素子が設けられているＨＶ開閉素子がブレークダウンから確実に保護されるように、保護素子ブレークダウン電圧が選択される変形例が好ましい。そのために、保護素子ブレークダウン電圧はそれぞれ、各保護素子が並列に接続された開閉素子のすべての開閉素子ブレークダウン電圧の合計よりも小さくなるように設定される。この場合、保護素子がＨＶ開閉素子だけでなく、カスコード回路のＮＶ開閉素子にも並列に接続されていることに注意すべきである。このように、保護素子ブレークダウン電圧に対する設定規則において、非常に低いブレークダウン電圧も考慮に入れることができる。
【００２１】
ノーマリー・オン型の電界効果トランジスタとして構成されたＨＶ開閉素子の場合における保護素子ブレークダウン電圧に対する設定規則において、ノーマリー・オン型の電界効果トランジスタのいわゆるピンチオフ電圧も一緒に考慮されることによって、別の実施形態では、ブレークダウンに対するいっそう効果的な保護を、保護素子で保護されるＨＶ開閉素子について得ることができる。ピンチオフ電圧は、ノーマリー・オン型の電界効果トランジスタのＨＶカソード接続部とＨＶグリッド接続部との間にかかる電圧の電圧値を示し、その電圧値からは、ノーマリー・オン型の電界効果トランジスタのＨＶカソード接続部とＨＶアノード接続部の間で通電が確実になくなる。この場合、ＨＶグリッド接続部に保護素子が接続されてはいるが、ＨＶカソード接続部とＨＶアノード接続部の間のそのドリフトゾーンは保護素子と並列に接続されておらず、そのために保護素子の保護作用にも属していないようなノーマリー・オン型の電界効果トランジスタのピンチオフ電圧が配慮される。
【００２２】
つまり保護素子ブレークダウン電圧は、保護素子が並列に接続されている開閉素子の開閉素子ブレークダウン電圧の合計から、上述したピンチオフ電圧だけ減じたものよりも小さくなるように設定される。
【００２３】
次に、図面を参照しながら有利な実施例について詳しく説明する。図面は見やすくするため縮尺どおりに描かれてはおらず、またある種の構成要件は模式化して図示している。
【００２４】
互いに対応する部分には、図１から図３で同じ符号が付されている。
【００２５】
図１には、高い動作電圧ＵＢへの負荷５を接続、遮断するための開閉装置１０が示されている。動作電圧ＵＢは、図示した実施例では３０００Ｖである。負荷としては、たとえば回転数が可変の駆動装置で用いられる変換器分岐などが考慮の対象となる。
【００２６】
開閉装置１０は、ノーマリーオフ型のＭＯＳＦＥＴの形態の低電圧（ＮＶ）開閉素子５０と、それぞれノーマリー・オン型の接合形電界効果トランジスタ（ＪＦＥＴ）の形態の全部で３つの高電圧（ＨＶ）開閉素子１００、２００および３００と、それぞれシリコンで具体化されたアバランシェダイオードの形態の保護素子１５０および２５０とを含んでいる。
【００２７】
３つのＨＶ開閉素子１００、２００および３００は、ＨＶカソード接続部１０１、２０１、３０１と、ＨＶアノード接続部１０２、２０２、３０２と、ＨＶグリッド接続部１０３、２０３、３０３とをそれぞれ有している。ＭＯＳＦＥＴ５０は、ＮＶカソード接続部５１と、ＮＶアノード接続部５２と、ＮＶグリッド接続部５３とを有しており、最後に挙げたＮＶグリッド接続部５３は制御電圧ＵＣで作動することが意図されており、この制御電圧によって、開閉装置１０を導電状態と遮断状態の間で切り換えることができる。
【００２８】
遮断状態すなわちオフ状態では、３つのＪＦＥＴ１００、２００および３００が実質的に動作電圧ＵＢを受ける。構成に応じて、３つのＪＦＥＴ１００、２００および３００への動作電圧ＵＢの配分が行われる。本例では、動作電圧ＵＢは３つのＪＦＥＴ１００、２００および３００にほぼ均等に配分される。しかし図示しない別の実施形態では、均等配分とは異なる電圧配分が可能である。
【００２９】
ＭＯＳＦＥＴ５０とＪＦＥＴ１００は、いわゆるカスコード回路で接続されている。そのためにＮＶアノード接続部５２はＨＶカソード接続部１０１と、またＮＶカソード接続部５１はＨＶグリッド接続部１０３と、それぞれ電気的に短絡されている。米国特許第６，１５７，０４９号明細書および欧州特許出願第００６３７４９ Ｂ１号明細書には、このような種類のカスコード回路とその作用形式が記載されている。
【００３０】
図１の実施例では、ＭＯＳＦＥＴ５０はシリコン（Ｓｉ）で構成されており、ＪＦＥＴ１００は他の両ＪＦＥＴ２００および３００と同じく炭化ケイ素（ＳｉＣ）で構成されている。それにより、オン／オフを開始させるためにシリコンで実現可能な高い開閉速度と、それに加えて、炭化ケイ素で実現可能な高いブレークダウン電圧とが活用される。
【００３１】
カスコード回路を介してＮＶ−ＭＯＳＦＥＴ５０とオン・オフのために接続されているＪＦＥＴ１００とは異なり、他の両ＨＶ開閉素子２００および３００については、外部の制御電圧を介してオン／オフを開始させるＮＶ開閉素子との付加接続が設けられていない。このことは一方では回路技術上のコストの低減を意味し、他方では、ＪＦＥＴ２００および３００の適時のオン／オフを別のやり方で確保しなければならない。
【００３２】
この理由から、ＨＶグリッド接続部１０３および２０３の間、ないしＨＶグリッド接続部２０３および３０３の間には、アバランシェダイオード１５０および２５０が接続されている。これらのアバランシェダイオード１５０および２５０は、これらと並列に接続されたＪＦＥＴ１００ないし２００をブレークダウンから保護する。そのためにアバランシェダイオード１５０はＪＦＥＴ２００を、またアバランシェダイオード２５０はＪＦＥＴ３００を、それぞれ適時に遮断状態に移行させて、ＪＦＥＴ１００ないし２００がブレークダウンされないようにする。
【００３３】
この回路挙動について以下に詳しく説明する。ＭＯＳＦＥＴ５０は、たとえば少なくとも５０Ｖの開閉素子ブレークダウン電圧ＵＤ５０用として構成されている。それに対してＪＦＥＴ１００、２００および３３は、たとえば少なくとも１０００Ｖの逆方向に印加される開閉素子ブレークダウン電圧ＵＤ１００、ＵＤ２００ないしＵＤ３００に対しそれぞれ構成されている。さらに、３つのＪＦＥＴ１００、２００および３００は、約５０Ｖのピンチオフ電圧ＵＰ１００、ＵＰ２００ないしＵＰ３００をそれぞれ有している。ＨＶカソード接続部１０１が、ＪＦＥＴ１００のＨＶグリッド接続部１０３に対してピンチオフ電圧ＵＰ１００の値だけ負であると、つまり５０Ｖだけバイアスがかかっていると、ＪＦＥＴ１００ではＨＶカソード接続部１０１とＨＶアノード接続部１０２の間の通電チャネルが完全に封鎖される。するとＪＦＥＴ１００は遮断される。他の両方のＪＦＥＴ２００および３００のピンチオフと遮断も、同じようにして行われる。
【００３４】
ＭＯＳＦＥＴ５０が、制御電圧ＵＣの相応の値によって遮断状態になると、ＪＦＥＴ１００も、カスコード回路の作用形式に基づいてその遮断状態に移行する。このことは、ＨＶアノード接続部１０２で約１０００Ｖまで増加する電位が生成され、しかしこの電位が、最大限許容される開閉素子ブレークダウン電圧ＵＤ１００をなお常に下回っていることを意味している。すなわち、ＪＦＥＴ１００の電圧がブレークダウン電圧ＵＤ１００を上回る直前に、アバランシェダイオード１５０が相応に構成されていればＪＦＥＴ２００もその遮断状態に切り換わる。このことは、アバランシェダイオード１５０がその遮断方向で、保護素子ブレークダウン電圧ＵＤ１５０から始まるブレークダウン挙動を有している場合にちょうど実現される。この場合保護素子ブレークダウン電圧ＵＤ１５０は、ＨＶアノード接続部１０２における電位からピンチオフ電圧ＵＰ２００を差し引いたものよりも小さい。つまり次の設計規則が成立する。
ＵＤ１５０＜（ＵＤ５０＋ＵＤ１００）−ＵＰ２００ （１）
【００３５】
式（１）の設計規則が満たされていれば、ＭＯＳＦＥＴ５０またはＪＦＥＴ１００で各構成素子を損傷させる好ましくないブレークダウンが起こる前に、ＪＦＥＴ２００が確実にその遮断状態に切り換わる。本例では、アバランシェダイオード１５０は約９５０Ｖの保護素子ブレークダウン電圧ＵＤ１５０を有している。
【００３６】
アバランシェダイオード２５０についても、類似のやり方で適応した設計規則を導き出すことができる。アバランシェダイオード２５０は実質的にＪＦＥＴ２００と並列に接続されており、ＪＦＥＴ２００をブレークダウンから保護するためのものである。つまりこのときの条件は、ＨＶカソード接続部２０１とＨＶアノード接続部２０２の間にかかる電圧が最大限許容されるブレークダウン電圧ＵＤ２００よりも大きくなる前に、ＪＦＥＴ３００がその遮断状態に移行することである。この第２の設計規則には、ＨＶカソード接続部３０１とＨＶグリッド接続部３０３の間におけるＪＦＥＴ３００の確実な封鎖のために必要なピンチオフ電圧ＵＰ３００も関与する。したがってアバランシェダイオード２５０については次の設計規則が得られる。
ＵＤ２５０＜ＵＤ２００−ＵＰ３００ （２）
【００３７】
アバランシェダイオード２５０についても、図１の実施例では約９５０Ｖの保護素子ブレークダウン電圧ＵＤ２５０が考慮されている。
【００３８】
図１の個々の構成素子の前述の電圧値は、一例に過ぎない。たとえば１０ｋＶの動作電圧ＵＢと、それぞれ約３．３３ｋＶのブレークダウン電圧ＵＤ１００、ＵＤ２００およびＵＤ３００とを備える図示しない別の実施形態が可能である。さらに、必要な場合には、別のＨＶ開閉素子を別のＪＦＥＴの形態で、別の保護素子を別のアバランシェダイオードの形態で、類似のやり方で構成することも同様に問題なく可能である。このことは、たとえばさらに高い動作電圧ＵＢが存在している場合や、ＪＥＴ１００、２００および３００が上に挙げた開閉素子ブレークダウン電圧よりも低いＵＤ１００、ＵＤ２００ないしＵＤ３００を有している場合に有意義であり得る。
【００３９】
図２には、図１の開閉装置１０の基本構成にほぼ基づく別の開閉装置２０が図示されている。開閉装置１０との相違点は、図２の開閉装置２０は２つのＺダイオード１７５および２７５の形態の付加の過電圧保護素子を有していることにある。Ｚダイオード１７５および２７５は、ある程度の範囲内で選択可能なＺ電圧ＵＺ１７５ないしＵＺ２７５で入手可能な市販のシリコン構成素子である。
【００４０】
Ｚダイオード１７５および２７５は、ＨＶカソード接続部２０１とＨＶグリッド接続部２０３の間、ないしＨＶカソード接続部３０１とＨＶグリッド接続部３０２の間に接続されており、ＪＦＥＴ２００ないしＪＦＥＴ３００の過電圧保護に用いられる。Ｚ電圧ＵＺ１７５およびＵＺ２７５は、それぞれＺダイオード１７５および２７５によって保護されるべきＪＦＥＴ２００ないし３００のピンチオフ電圧ＵＰ２００ないしＵＰ３００とほぼ同じ値を有している。すなわち本例では、Ｚ電圧ＵＺ１７５およびＵＺ２７５については、約５０Ｖのオーダーの値が考慮される。
【００４１】
Ｚ電圧ＵＺ１５０の値がピンチオフ電圧ＵＰ２００よりも明らかに低いと、ＪＦＥＴ２００の通電チャネルが不完全にしか封鎖されず、その結果、ＪＦＥＴ２００の遮断挙動が低下するというケースが生じる可能性がある。それに対してＺ電圧ＵＺ１７５がピンチオフ電圧ＵＰ２００よりも明らかに高く選ばれると、もともと意図されているＺダイオード１７５の保護作用が限定された範囲でしか発揮されない。すなわちこの場合には、ＨＶグリッド接続部２０３とＨＶカソード接続部２０１の間のＪＦＥＴ２００の内部ダイオードが、ＪＦＥＴ２００における主要な電圧降下を規定することになる。したがって、Ｚ電圧ＵＺ１７５の値はピンチオフ電圧ＵＰ２００の値ほぼ一致するのがもっとも好都合である。
【００４２】
図３には、図１の開閉装置１０の基本構成の別の変形例である別の開閉装置３０が示されている。開閉装置１０と異なり、ＪＦＥＴ３００のＨＶグリッド接続部３０３に接続されたアバランシェダイオード２５１は、ＪＦＥＴ２００のＨＶグリッド接続部２０３ではなく、ＪＦＥＴ１００のＨＶグリッド接続部１０３に接続されている。しかしこのことは、アバランシェダイオード１５０および２５１の形態の保護素子による保護回路の基本的な作用形式には何ら変化をもたらさない。ＪＦＥＴ３００が適時に遮断状態に切り換わることを保証するために、アバランシェダイオード２５１の保護素子ブレークダウン電圧ＵＤ２５１は、次式
ＵＤ２５１＜（ＵＤ５０＋ＵＤ１００＋ＵＤ２００）−ＵＰ３００ （３）
に従って選択される。したがって図３の実施例では、保護素子ブレークダウン電圧ＵＤ２５１について２０００Ｖの値が考慮される。図１の実施例とは異なり、アバランシェダイオード２５１はＪＦＥＴ２００だけでなく、ＪＦＥＴ１００およびＭＯＳＦＥＴ５０とも並列に接続されている。したがって、これらの開閉素子５０ないし１００の対応する開閉素子ブレークダウン電圧ＵＤ５０およびＵＤ１００も、式（３）に関与している。しかし、このようにアバランシェダイオード２５１の設計規則がわずかに変形されているにも拘らず、開閉装置３０は原則として開閉装置２０または開閉装置１０と同じ動作挙動を示す。
【００４３】
図１から図３に示すように、低電圧ＭＯＳＦＥＴと高電圧ＪＦＥＴからなるカスコード回路を有する複数の高電圧ＪＦＥＴを縦続接続することによって、簡単なやり方と僅かな回路技術上のコストで、高い電圧で作動することができ、特に同じく非常に簡単なやり方で別の縦続素子（＝高電圧ＪＦＥＴ）を付加して接続することによって所定の高い動作電圧に適合化させることができる開閉装置を実現することができる。さらに上述した開閉装置１０、２０および３０は、ユニポーラの開閉素子（ＭＯＳＦＥＴ、ＪＦＥＴ）を用いているので非常に短い反応時間を有しており、したがって高い開閉周波数における利用に適している。そのうえユニポーラ構成素子の使用は、非常に低い動的損失しかもたらさない。
【図面の簡単な説明】
【図１】
高い電圧における動作に適性を備えた本発明の開閉装置の１実施例の接続図である。
【図２】
高い電圧における動作に適性を備えた本発明の開閉装置の別の実施例の接続図である。
【図３】
高い電圧における動作に適性を備えた本発明の開閉装置の更に別の実施例の接続図である。
【符号の説明】
５ 負荷
１０ 開閉装置
２０ 開閉装置
５０ 低電圧（ＮＶ）開閉素子
５１ 低電圧（ＮＶ）カソード接続部
５２ 低電圧（ＮＶ）アノード接続部
５３ 低電圧（ＮＶ）グリッド接続部
１００ 高電圧（ＨＶ）開閉素子
１０１ 高電圧（ＨＶ）カソード接続部
１０２ 高電圧（ＨＶ）アノード接続部
１０３ 高電圧（ＨＶ）グリッド接続部
１５０ 保護素子
１７５ 過電圧保護素子
２００ 高電圧（ＨＶ）開閉素子
２０１ 高電圧（ＨＶ）カソード接続部
２０２ 高電圧（ＨＶ）アノード接続部
２０３ 高電圧（ＨＶ）グリッド接続部
２５０ 保護素子
２５１ 保護素子
２７５ 過電圧保護素子
３００ 高電圧（ＨＶ）開閉素子
３０１ 高電圧（ＨＶ）カソード接続部
３０２ 高電圧（ＨＶ）アノード接続部
３０３ 高電圧（ＨＶ）グリッド接続部
Claims (11)
- 高い動作電圧において開閉するための開閉装置であって、
ａ）低電圧（ＮＶ）カソード接続部（５１）と、低電圧（ＮＶ）アノード接続部（５２）と、低電圧（ＮＶ）グリッド接続部（５３）とを備える少なくとも１つの低電圧（ＮＶ）開閉素子（５０）、
ｂ）第１の高電圧（ＨＶ）カソード接続部（１０１）と、第１の高電圧（ＨＶ）アノード接続部（１０２）と、第１の高電圧（ＨＶ）グリッド接続部（１０３）とを備える第１の高電圧（ＨＶ）開閉素子（１００）
を少なくとも含み、
ｃ）低電圧（ＮＶ）アノード接続部（５２）は第１の高電圧（ＨＶ）カソード接続部（１０１）と、また低電圧（ＮＶ）カソード接続部（５１）は第１の高電圧（ＨＶ）グリッド接続部（１０３）とそれぞれ電気的に短絡されている
開閉装置において、
ｄ）第２の高電圧（ＨＶ）カソード接続部（２０１）と、第２の高電圧（ＨＶ）アノード接続部（２０２）と、第２の高電圧（ＨＶ）グリッド接続部（２０３）とを備える少なくとも１つの第２の高電圧（ＨＶ）開閉素子（２００）が設けられ、
ｅ）第１の高電圧（ＨＶ）開閉素子（１００）と直列に接続され、
ｆ）第１および第２の高電圧（ＨＶ）グリッド接続部（１０３）ないし（２０３）の間には第１の保護素子（１５０）が接続されている
ことを特徴とする高い動作電圧において開閉するための開閉装置。 - 第３の高電圧（ＨＶ）カソード接続部（３０１）と、第３の高電圧（ＨＶ）アノード接続部（３０２）と、第３の高電圧（ＨＶ）グリッド接続部（３０３）とを備える第３の高電圧（ＨＶ）開閉素子（３００）が設けられるとともに、最初の２つの高電圧（ＨＶ）開閉素子（１００、２００）と直列に接続されている請求項１に記載の開閉装置。
- 第２の保護素子（２５０、２５１）が、第３の高電圧（ＨＶ）グリッド接続部（３０３）と、他の両高電圧（ＨＶ）グリッド接続部（１０３、２０３）のうちの一方との間に接続されている請求項２に記載の開閉装置。
- 保護素子（１５０、２５０）が、保護素子ブレークダウン電圧（ＵＤ１５０、ＵＤ２５０）以下の電圧が遮断方向で保護素子（１５０、２５０）に印加されているときは電流を遮断する挙動を示し、電流値が保護素子ブレークダウン電圧（ＵＤ１５０、ＵＤ２５０）を超えると電流を通す挙動を示すように構成されている請求項１〜３のいずれか１つに記載の開閉装置。
- 保護素子（１５０、２５０）がダイオード、特にアバランシェダイオードとして構成されている請求項１〜４のいずれか１つに記載の方法。
- 少なくとも第２の高電圧（ＨＶ）カソード接続部（２０１）と第２の高電圧（ＨＶ）グリッド接続部（２０３）の間に過電圧保護素子（１７５）が接続されている請求項１〜５のいずれか１つに記載の開閉装置。
- 過電圧保護素子がＺダイオード（１７５）として構成されている請求項６に記載の開閉装置。
- 高電圧（ＨＶ）開閉素子（１００、２００、３００）のうちの少なくとも１つが炭化ケイ素の半導体材料でできている、前記請求項のうちいずれか１項に記載の開閉装置。
- 高電圧（ＨＶ）開閉素子（１００、２００、３００）のうちの少なくとも１つがノーマリー・オン型の電界効果トランジスタ、特にノーマリー・オン型の接合形電界効果トランジスタとして構成されている請求項１〜８のいずれか１つに記載の開閉装置。
- 開閉素子（５０、１００、２００、３００）がそれぞれ開閉素子ブレークダウン電圧（ＵＤ５０、ＵＤ１００、ＵＤ２００、ＵＤ３００）を有しており、保護素子ブレークダウン電圧（ＵＤ１５０、ＵＤ２５０）は、それぞれ保護素子（１５０、２５０）が並列に接続されている開閉素子（５０、１００、２００、３００）の開閉素子ブレークダウン電圧（ＵＤ５０、ＵＤ１００、ＵＤ２００、ＵＤ３００）の合計よりも小さい請求項４に記載の開閉装置。
- 開閉素子（５０、１００、２００、３００）がそれぞれ開閉素子ブレークダウン電圧（ＵＤ５０、ＵＤ１００、ＵＤ２００、ＵＤ３００）を有し、ノーマリー・オン型の電界効果トランジスタとして構成された高電圧（ＨＶ）開閉素子（１００、２００、３００）がそれぞれピンチオフ電圧（ＵＰ１００、ＵＰ２００、ＵＰ３００）を有し、保護素子ブレークダウン電圧（ＵＤ１５０、ＵＤ２５０）はそれぞれ、各保護素子（１５０、２５０）が並列に接続されている開閉素子（５０、１００、２００）の開閉素子ブレークダウン電圧（ＵＤ５０、ＵＤ１００、ＵＤ２００）と、高電圧（ＨＶ）グリッド接続部（２０３、３０３）に保護素子（１５０、２５０）が接続されていて保護素子（１５０、２５０）と並列に接続されていないノーマリー・オン型の電界効果トランジスタ（２００、３００）のピンチオフ電圧（ＵＰ２００、ＵＰ３００）との差よりも小さい請求項４又は請求項９に記載の開閉装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10135835A DE10135835C1 (de) | 2001-07-23 | 2001-07-23 | Schalteinrichtung zum Schalten bei einer hohen Betriebsspannung |
| PCT/DE2002/000307 WO2003012996A1 (de) | 2001-07-23 | 2002-01-29 | Schalteinrichtung zum schalten bei einer hohen betriebsspannung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004521585A true JP2004521585A (ja) | 2004-07-15 |
| JP3730244B2 JP3730244B2 (ja) | 2005-12-21 |
Family
ID=7692798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003518050A Expired - Fee Related JP3730244B2 (ja) | 2001-07-23 | 2002-01-29 | 高い動作電圧において開閉するための開閉装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6822842B2 (ja) |
| EP (1) | EP1410505B8 (ja) |
| JP (1) | JP3730244B2 (ja) |
| AT (1) | ATE426943T1 (ja) |
| DE (2) | DE10135835C1 (ja) |
| WO (1) | WO2003012996A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036218A (ja) * | 2005-06-27 | 2007-02-08 | Internatl Rectifier Corp | 非対称のｃｍｏｓを介した、ノーマリーオン、ノーマリーオフカスコード接続構成デバイスのアクティブ駆動 |
| JP2012517162A (ja) * | 2009-02-05 | 2012-07-26 | エー・テー・ハー・チューリッヒ | Ｊｆｅｔ直列回路 |
| JP2013526129A (ja) * | 2010-04-07 | 2013-06-20 | エー・テー・ハー・チューリッヒ | Ｊｆｅｔの直列配置を有するスイッチング装置 |
| JP2015513782A (ja) * | 2012-01-31 | 2015-05-14 | インフィネオン テクノロジーズ ドレスデン ゲーエムベーハー | アクティブドリフトゾーンを有する半導体配置 |
| KR20200088232A (ko) * | 2019-01-14 | 2020-07-22 | (주)팔콘시스템 | 트랜지스터 드라이버 회로 |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861159B2 (en) * | 1992-03-27 | 2005-03-01 | The Louis Berkman Company | Corrosion-resistant coated copper and method for making the same |
| US20040228056A1 (en) * | 2003-05-15 | 2004-11-18 | Vice Michael W. | Switching circuit with equity voltage division |
| JP2005108980A (ja) * | 2003-09-29 | 2005-04-21 | Rohm Co Ltd | 半導体装置 |
| US7105875B2 (en) * | 2004-06-03 | 2006-09-12 | Wide Bandgap, Llc | Lateral power diodes |
| US7205629B2 (en) * | 2004-06-03 | 2007-04-17 | Widebandgap Llc | Lateral super junction field effect transistor |
| US7026669B2 (en) | 2004-06-03 | 2006-04-11 | Ranbir Singh | Lateral channel transistor |
| US7019344B2 (en) * | 2004-06-03 | 2006-03-28 | Ranbir Singh | Lateral drift vertical metal-insulator semiconductor field effect transistor |
| DE102004039619B3 (de) | 2004-08-06 | 2005-08-25 | Atmel Germany Gmbh | Schaltungsanordnung mit aktiven Bauelementen und hoher Durchbruchspannung |
| GB2419048A (en) * | 2004-10-06 | 2006-04-12 | Vetco Gray Controls Ltd | A high-temperature cascode power switch |
| US7005829B2 (en) * | 2005-03-01 | 2006-02-28 | York International Corp. | System for precharging a DC link in a variable speed drive |
| US7555912B2 (en) * | 2005-03-01 | 2009-07-07 | York International Corporation | System for precharging a DC link in a variable speed drive |
| US7619906B2 (en) * | 2005-03-01 | 2009-11-17 | York International Corporation | System for precharging a DC link in a variable speed drive |
| US7449762B1 (en) | 2006-04-07 | 2008-11-11 | Wide Bandgap Llc | Lateral epitaxial GaN metal insulator semiconductor field effect transistor |
| DE102007060231A1 (de) * | 2007-12-14 | 2009-06-18 | Robert Bosch Gmbh | Generator mit Gleichrichteranordnung |
| DE102008034688B4 (de) | 2008-07-25 | 2010-08-12 | Siemens Aktiengesellschaft | Schalteinrichtung zum Schalten bei einer hohen Betriebsspannung |
| DE102008035075A1 (de) | 2008-07-28 | 2010-02-04 | Siemens Aktiengesellschaft | Schalteinrichtung und Schaltungsanordnungen zum Schalten bei einer hohen Betriebsspannung |
| US8353174B1 (en) | 2008-10-03 | 2013-01-15 | Johnson Controls Technology Company | Control method for vapor compression system |
| FR2937811B1 (fr) * | 2008-10-24 | 2011-10-07 | Hispano Suiza Sa | Dispositif de protection d'un circuit electronique comportant au moins un transistor de type jfet ou mesfet |
| CH700697A2 (de) * | 2009-03-27 | 2010-09-30 | Eth Zuerich | Schalteinrichtung mit einer kaskodeschaltung. |
| US9024559B2 (en) | 2010-05-04 | 2015-05-05 | Johnson Controls Technology Company | Variable speed drive |
| US9136341B2 (en) | 2012-04-18 | 2015-09-15 | Rf Micro Devices, Inc. | High voltage field effect transistor finger terminations |
| DE102013010188A1 (de) * | 2012-06-21 | 2013-12-24 | Fairchild Semiconductor Corp. | Schalt-Schaltkreis und Steuer- bzw. Regelschaltkreis |
| US9124221B2 (en) | 2012-07-16 | 2015-09-01 | Rf Micro Devices, Inc. | Wide bandwidth radio frequency amplier having dual gate transistors |
| US9202874B2 (en) | 2012-08-24 | 2015-12-01 | Rf Micro Devices, Inc. | Gallium nitride (GaN) device with leakage current-based over-voltage protection |
| US20140055192A1 (en) * | 2012-08-24 | 2014-02-27 | Rf Micro Devices, Inc. | Saturation current limiting circuit topology for power transistors |
| US9147632B2 (en) | 2012-08-24 | 2015-09-29 | Rf Micro Devices, Inc. | Semiconductor device having improved heat dissipation |
| US8988097B2 (en) | 2012-08-24 | 2015-03-24 | Rf Micro Devices, Inc. | Method for on-wafer high voltage testing of semiconductor devices |
| US9917080B2 (en) | 2012-08-24 | 2018-03-13 | Qorvo US. Inc. | Semiconductor device with electrical overstress (EOS) protection |
| US9142620B2 (en) | 2012-08-24 | 2015-09-22 | Rf Micro Devices, Inc. | Power device packaging having backmetals couple the plurality of bond pads to the die backside |
| US9070761B2 (en) | 2012-08-27 | 2015-06-30 | Rf Micro Devices, Inc. | Field effect transistor (FET) having fingers with rippled edges |
| US9129802B2 (en) | 2012-08-27 | 2015-09-08 | Rf Micro Devices, Inc. | Lateral semiconductor device with vertical breakdown region |
| US9112428B2 (en) * | 2012-10-05 | 2015-08-18 | Power Integrations, Inc. | Application of normally-on switching elements/devices in a stacked switching circuit |
| US9325281B2 (en) | 2012-10-30 | 2016-04-26 | Rf Micro Devices, Inc. | Power amplifier controller |
| JP2015084622A (ja) * | 2013-10-25 | 2015-04-30 | 三菱重工オートモーティブサーマルシステムズ株式会社 | スイッチング素子の駆動装置及び駆動方法並びに車両用空調装置 |
| US9455327B2 (en) | 2014-06-06 | 2016-09-27 | Qorvo Us, Inc. | Schottky gated transistor with interfacial layer |
| US9536803B2 (en) | 2014-09-05 | 2017-01-03 | Qorvo Us, Inc. | Integrated power module with improved isolation and thermal conductivity |
| US9190993B1 (en) * | 2015-01-08 | 2015-11-17 | United Silicon Carbide, Inc. | High voltage switch |
| US10062684B2 (en) | 2015-02-04 | 2018-08-28 | Qorvo Us, Inc. | Transition frequency multiplier semiconductor device |
| US10615158B2 (en) | 2015-02-04 | 2020-04-07 | Qorvo Us, Inc. | Transition frequency multiplier semiconductor device |
| KR102265460B1 (ko) * | 2016-01-11 | 2021-06-16 | 한국전자통신연구원 | 캐스코드 스위치 회로 |
| US9871510B1 (en) | 2016-08-24 | 2018-01-16 | Power Integrations, Inc. | Clamp for a hybrid switch |
| US9866213B1 (en) * | 2016-09-08 | 2018-01-09 | United Silicon Carbide, Inc. | High voltage switch module |
| CN106712749B (zh) * | 2016-11-14 | 2021-09-21 | 南京工程学院 | 基于碳化硅mosfet和jfet的混合高压器件 |
| US10033298B1 (en) | 2017-01-20 | 2018-07-24 | General Electric Company | Automatic short circuit protection switching device systems and methods |
| JP2020178312A (ja) * | 2019-04-22 | 2020-10-29 | 株式会社東芝 | 電流遮断装置及びトランジスタ選定方法 |
| US11784641B2 (en) | 2021-01-15 | 2023-10-10 | North Carolina State University | High voltage cascaded supercascode power switch |
| US11728804B1 (en) * | 2022-05-05 | 2023-08-15 | National Technology & Engineering Solutions Of Sandia, Llc | High voltage switch with cascaded transistor topology |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121682A (en) * | 1979-03-14 | 1980-09-18 | Nec Corp | Field effect transistor |
| US4663547A (en) | 1981-04-24 | 1987-05-05 | General Electric Company | Composite circuit for power semiconductor switching |
| JPS61285770A (ja) * | 1985-06-12 | 1986-12-16 | Toshiba Corp | 拡散型半導体素子 |
| US5406096A (en) * | 1993-02-22 | 1995-04-11 | Texas Instruments Incorporated | Device and method for high performance high voltage operation |
| DE19548443A1 (de) * | 1995-12-22 | 1997-06-26 | Siemens Ag | Halbleiteranordnung zur Strombegrenzung |
| DE19610135C1 (de) * | 1996-03-14 | 1997-06-19 | Siemens Ag | Elektronische Einrichtung, insbesondere zum Schalten elektrischer Ströme, für hohe Sperrspannungen und mit geringen Durchlaßverlusten |
| DE19833214C1 (de) * | 1998-07-23 | 1999-08-12 | Siemens Ag | J-FET-Halbleiteranordnung |
| DE19926109B4 (de) * | 1999-06-08 | 2004-08-19 | Infineon Technologies Ag | Leistungsschalter |
| US6617906B1 (en) * | 2002-10-01 | 2003-09-09 | Texas Instruments Incorporated | Low-current compliance stack using nondeterministically biased Zener strings |
-
2001
- 2001-07-23 DE DE10135835A patent/DE10135835C1/de not_active Expired - Fee Related
-
2002
- 2002-01-29 WO PCT/DE2002/000307 patent/WO2003012996A1/de active Application Filing
- 2002-01-29 AT AT02708181T patent/ATE426943T1/de not_active IP Right Cessation
- 2002-01-29 EP EP02708181A patent/EP1410505B8/de not_active Expired - Lifetime
- 2002-01-29 JP JP2003518050A patent/JP3730244B2/ja not_active Expired - Fee Related
- 2002-01-29 DE DE50213393T patent/DE50213393D1/de not_active Expired - Lifetime
-
2003
- 2003-03-24 US US10/395,427 patent/US6822842B2/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007036218A (ja) * | 2005-06-27 | 2007-02-08 | Internatl Rectifier Corp | 非対称のｃｍｏｓを介した、ノーマリーオン、ノーマリーオフカスコード接続構成デバイスのアクティブ駆動 |
| JP2012517162A (ja) * | 2009-02-05 | 2012-07-26 | エー・テー・ハー・チューリッヒ | Ｊｆｅｔ直列回路 |
| JP2013526129A (ja) * | 2010-04-07 | 2013-06-20 | エー・テー・ハー・チューリッヒ | Ｊｆｅｔの直列配置を有するスイッチング装置 |
| JP2015513782A (ja) * | 2012-01-31 | 2015-05-14 | インフィネオン テクノロジーズ ドレスデン ゲーエムベーハー | アクティブドリフトゾーンを有する半導体配置 |
| JP2016201547A (ja) * | 2012-01-31 | 2016-12-01 | インフィネオン テクノロジーズ ドレスデン ゲーエムベーハー | アクティブドリフトゾーンを有する半導体配置 |
| US9530764B2 (en) | 2012-01-31 | 2016-12-27 | Infineon Technologies Dresden Gmbh | Semiconductor arrangement with active drift zone |
| KR20200088232A (ko) * | 2019-01-14 | 2020-07-22 | (주)팔콘시스템 | 트랜지스터 드라이버 회로 |
| KR102400459B1 (ko) | 2019-01-14 | 2022-05-20 | (주)팔콘시스템 | 트랜지스터 드라이버 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030168919A1 (en) | 2003-09-11 |
| DE50213393D1 (de) | 2009-05-07 |
| ATE426943T1 (de) | 2009-04-15 |
| JP3730244B2 (ja) | 2005-12-21 |
| WO2003012996A1 (de) | 2003-02-13 |
| US6822842B2 (en) | 2004-11-23 |
| EP1410505B8 (de) | 2009-06-10 |
| DE10135835C1 (de) | 2002-08-22 |
| EP1410505A1 (de) | 2004-04-21 |
| EP1410505B1 (de) | 2009-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3730244B2 (ja) | 高い動作電圧において開閉するための開閉装置 | |
| US7206178B2 (en) | Electronic switching device | |
| US7082020B2 (en) | Electronic switching device and an operating method thereof | |
| KR102050933B1 (ko) | 스위칭 회로 및 컨트롤러 회로 | |
| EP2601663B1 (en) | Circuit breaker | |
| EP2427912B1 (en) | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits | |
| US20210288636A1 (en) | Voltage clamping circuit for solid state circuit breaker | |
| CN111181123B (zh) | 具有降低的击穿电压要求的断路器 | |
| JP2006158185A (ja) | 電力用半導体装置 | |
| Song et al. | Comparative evaluation of 6kV Si and SiC power devices for medium voltage power electronics applications | |
| US9893057B2 (en) | Monolithically integrated semiconductor switch, particularly circuit breaker | |
| JP3547135B2 (ja) | 電界効果トランジスタを用いた保護デバイス | |
| US20220376605A1 (en) | Adjustable hybrid switch for power converters and methods of operating the same | |
| EP3996276A1 (en) | Power semiconductor switch clamping circuit | |
| US11196415B2 (en) | System for providing bi-directional power flow and power conditioning for low to high-voltage applications | |
| GB2419048A (en) | A high-temperature cascode power switch | |
| US10325984B2 (en) | Monolithically integrated semiconductor switch, in particular a power circuit breaker | |
| EP1110292B1 (en) | Circuit arrangement comprising semiconductor switches in a series configuration | |
| JP2002252552A (ja) | 半導体開閉器 | |
| EP3057232A1 (en) | Circuit breaker device | |
| JP4853928B2 (ja) | 炭化ケイ素静電誘導トランジスタの制御装置及び制御方法 | |
| JP5704105B2 (ja) | 半導体装置 | |
| Peppel et al. | Optimized reverse diode operation of power MOSFETs | |
| JP4394301B2 (ja) | 限流装置 | |
| Ramshaw et al. | Other Switches and the MCT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050908 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051005 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3730244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081014 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |