JP4394301B2 - 限流装置 - Google Patents
限流装置 Download PDFInfo
- Publication number
- JP4394301B2 JP4394301B2 JP2001065421A JP2001065421A JP4394301B2 JP 4394301 B2 JP4394301 B2 JP 4394301B2 JP 2001065421 A JP2001065421 A JP 2001065421A JP 2001065421 A JP2001065421 A JP 2001065421A JP 4394301 B2 JP4394301 B2 JP 4394301B2
- Authority
- JP
- Japan
- Prior art keywords
- current limiting
- current
- limiting device
- voltage
- circuit breaker
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【産業上の利用分野】
この発明は、交流及び直流の電力系統において短絡事故が発生した際に、短絡電流を制限するとともに短絡事故が発生した電力系統を高速で切り離すための限流装置に関する。
【0002】
【従来の技術】
低圧、高圧、特別高圧及び超高圧の系統など全ての電力系統において、その大容量化と系統の連系範囲の拡大に伴って、電力系統に短絡事故が発生したときに流れる短絡電流が増大する傾向にある。この短絡電流を抑制し短絡が発生した電力系統を電源から切り離すために、電力系統に限流装置を設ける必要がある。
【0003】
従来の複合型の限流装置の一例を図8に示す。図8の限流装置100は、高速遮断器101に、スイッチング素子として働くゲートターンオフサイリスタ(以下、GTOと略記する)102と限流インピーダンス素子104を組み合わせたものである。2つのGTO102は、互いに極性を逆にして並列接続されたいわゆる逆並列接続になされている。GTO102には、それぞれGTOへの過渡電流を吸収したり、過電圧を抑制するためのコンデンサや抵抗で構成されるスナバ装置103が並列に接続されている。GTO102の逆並列接続体には、ZnO素子からなる避雷素子あるいは抵抗体等による限流インピーダンス素子104、及び高速遮断器101がそれぞれ並列に接続されている。発電機等の電源107から限流装置100を経て負荷105に電力が供給されている電力系統において、短絡事故等が発生しておらず正常に電力が供給されている状態(以下通常時という)では、電流は閉となっている高速遮断器101を通って電源107から負荷105に流れる。このとき2つのGTO102はいずれもオフの状態にある。図8の回路図は単相の電力系統を示しているが、三相の電力系統では各相に限流装置100を設ければよい。
【0004】
次に負荷105の近傍の事故点Kで短絡事故が発生した場合について限流装置の動作を説明する。短絡事故が発生すると、通常時の電流より大幅に大きい電流(以下過電流という)が高速遮断器101を経て流れる。過電流は図示を省略した電流検出装置により検出され、その出力の検出信号によって高速遮断器101が開く。高速遮断器101の接点は機械的手段により開くので、両接点101A、101B間にアークが発生する。このアークによりアーク電圧(遮断時電圧)が発生する。アーク電圧は定格6kVの遮断器では20V程度である。また、過電流を検出した電流検出装置は両GTO102のゲートにゲート電流を流し、GTO102はオンとなる。その結果、アーク電圧により高速遮断器101を流れていた過電流はGTO102に転流してアークは消滅する。所定時間後GTO102をオフにすると、GTO102に転流した過電流は、今度はZnO素子等を有する限流インピーダンス素子104に転流し最終的に抑制される。
【0005】
【発明が解決しようとする課題】
逆並列に接続されたGTO102などの半導体スイッチング素子と、高速遮断器101及び限流インピーダンス素子104が並列に接続された前記従来の複合型限流装置の動作は次の通りである。短絡事故による過電流を検出して半導体スイッチング素子のゲートにゲート電流が流されたとき、両接点101A、101B間のアーク電圧が半導体スイッチング素子のアノードとカソード間に印加されることにより半導体スイッチング素子はオンとなる。高速遮断器101のアーク電圧が半導体素子のオン電圧に比べ十分大きければ、高速遮断器101を流れる過電流は半導体スイッチング素子に転流する。高電圧の電力系に用いる限流装置では、半導体スイッチング素子を多数直列に接続して高電圧に耐えるようにする必要があるが、多数の半導体スイッチング素子を直列に接続すると、その直列接続体のオン電圧が30V以上になることがある。高速遮断器101のアーク電圧はせいぜい15Vから20Vであるためアーク電圧がオン電圧より低く、半導体スイッチング素子に過電流を高速に転流することができない。従って過電流を高速遮断器101から半導体スイッチング素子へ転流できなかったり、転流に要する時間が長くなったりする。本発明はこの点を改良することを目的とする。
【0006】
【課題を解決するための手段】
本発明の限流装置は、電源と負荷との間に接続された、電源と負荷との間の電路を遮断する遮断器と転流用装置との直列接続体、及び前記遮断器と転流用装置との直列接続体に並列に接続された限流インピーダンス素子を有する。本発明によれば、異常時の大電流は転流装置により限流インピーダンス素子に転流されて限流される。本発明の他の観点の限流装置は、電源と負荷との間に接続された、電源と負荷との間の電路を遮断する遮断器と、前記電路に規定値以下の電流が流れる正常時には抵抗が極めて小さく、電路に短絡による異常な大電流が流れ遮断器が電路を遮断する異常時には抵抗が増加する転流用装置との直列接続体、前記電源と負荷との間に接続され前記異常時にオンになされる、半導体スイッチング素子の逆並列接続体、及び前記半導体スイッチング素子に並列に接続され、前記異常時にオンになった半導体スイッチング素子が所定時間後オフになされた後、電流を限流する限流インピーダンス素子を有する。本発明によれば、短絡により異常な大電流が流れたとき、転流用装置の抵抗が増大するので、転流用装置の両端子間の電圧が大きくなる。その結果半導体スイッチング素子に印加される電圧が大きくなる。従って複数の半導体スイッチング素子を直列に接続して高耐電圧にした限流装置において、半導体スイッチング素子の直列接続体のオン電圧が高い場合でも、前記半導体スイッチング素子の直列接続体をオンにして、遮断器を流れる電流を半導体スイッチング素子に転送させることができる。
【0007】
【発明の実施の形態】
以下に、本発明の好適な実施例を図1から図6を参照して説明する。
《第1実施例》
図1は本発明の第1実施例の限流装置1の回路図である。図において、限流装置1は電源107と負荷105との間に設けられている。限流装置1の端子1A、1Bの間には、逆阻止型半導体スイッチング素子の一種である2つのGTO(ゲートターンオフサイリスタ)2が逆並列に接続されている。2つのGTO2にはそれぞれスナバ装置3が接続されている。端子1Aと1Bとの間には、転流用装置である逆並列接続の2つのダイオード5と、高速遮断器10の直列接続体が接続されている。GTO2にはさらに、避雷素子や抵抗等による限流インピーダンス素子4が並列に接続されている。本実施例の限流装置1では、短絡事故等が発生しておらず正常に電力が供給されている通常時には、高速遮断器10及び逆並列接続のダイオード5を経て電流が負荷105に流れる。このとき、ダイオード5のオン抵抗により損失が発生するが、オン抵抗の低いダイオードを用いれば損失は少ない。
【0008】
負荷105の近くの事故点Kで短絡事故が発生すると、高速遮断器10及びそれに直列に接続された逆並列接続のダイオード5を通常時より大幅に大きい電流(過電流)が流れる。過電流は図示を省略した既知の検出器で検出され、その検出出力により高速遮断器10の接点10Aと10Bが開離する。この開離によって高速遮断器10の接点10Aと10B間にアークが発生し、アーク電流により接点10Aと10Bとの間にアーク電圧が発生する。例えば高速遮断器10が定格6kVの真空遮断器の場合、アーク電圧は約20Vである。過電流がダイオード5を流れると、ダイオード5のオン抵抗によりオン電圧が大幅に増加する。ダイオード5として例えば、耐圧1500VのSiCショットキーダイオードを用いる場合、通常時にはそのオン電圧が約1Vであるのに対し、過電流が流れるときはオン電圧は約10Vになる。過電流によりダイオード5の温度が上昇すればさらにオン電圧は高くなる。ダイオード5のオン電圧が10Vのとき、高速遮断器10の約20Vのアーク電圧とあわせて約30Vの電圧(以下、遮断時電圧という)がGTO2のアノードとカソード間に印加される。GTO2のアノードとカソード間に印加される遮断時電圧が前記従来のものの20Vから30Vへ増加すると、それにより、高速遮断器10とダイオード5を流れる過電流がGTO2に転流するために要する時間、すなわち転流完了時間が短くなる。転流完了時間は、高速遮断器10に接点を開くための信号が印加されてから、実際に接点が開くまでの時間の開極時間と、GTO2への転流時間の合計で表される。遮断時電圧が20Vのとき0.55ミリ秒であった転流完了時間は、遮断時電圧が約30Vになると0.47ミリ秒になり、0.08ミリ秒短縮された。本実施例の高速遮断器10の開極時間は0.25ミリ秒である。
【0009】
例えば、限流装置1がない場合の短絡事故時の推定過電流が12.5kAである電力系統に、図8に示す従来の高速遮断器101に直列にダイオードを接続していない限流装置100を設けると、過電流は1.7kAになる。しかし図1の本実施例の限流装置1を設けると1.45kAに低減できた。また、低圧の400V電力系統の例では、推定過電流が60kAの電力系統に、図8の従来例のものを設けると、過電流は8.2kAになるが、本実施例の限流装置1を設けると、過電流は7kAに低減される。すなわち本実施例では従来例より過電流が1.2kA減少する。
【0010】
《第2実施例》
本発明の第2実施例の限流装置20を図2から図4を参照して説明する。図2は本実施例の限流装置20の回路図である。図2において、高速遮断機10に直列に転流用装置6が接続されている。その他の構成は前記の第1実施例と同じであるので重複する説明は省略する。本実施例における転流用装置6は、例えば図3に示す電圧−電流特性を有する双方向通電型素子8である。図3に示すように、転流用装置6を流れる電流Iが所定の電流±I1以下の範囲では、電流−電圧特性の勾配が大きく従って抵抗は小さい。そこで通常時の電流を、電流±I1以下に設定すると、オン電圧は電圧±V1以下となり、十分に低い値となる。前記の電流±I1を超える大きな電流の過電流が流れると、電流−電圧特性の勾配が小さくなり、抵抗が大きくなって電流値がほとんど増加しない飽和特性を示す。この飽和特性により過電流をGTO2に転流あるいは高速に転流することができる。
【0011】
双方向通電型素子8の具体例としては、炭化珪素(SiC)などのワイドギャップ半導体材料を用いた半導体素子がある。ワイドギャップ半導体材料を用いる半導体素子は、シリコン(Si)を用いる半導体素子に比べて通電時の電力損失が大幅に低く、耐熱性もすぐれている。SiCを用いた双方向通電型素子8の一例を図4の断面図に示す。以下図4を参照してSiC双方向通電型素子8の構成及び製作方法を説明する。図4において、厚さ約350μmの高不純物濃度の窒素を含むn型のSiC基板であるカソード領域11の上に、厚さ約10μmの低不純物濃度の窒素を含むn型のSiCのドリフト層12を形成する。ドリフト層12の上部領域に、イオン打ち込み法等により、ホウ素又はアルミニウム等のp型不純物を所定の間隔を隔てて深さ約1.5μmまで打ち込み、p型領域13を形成する。さらに、p型領域13の間に、窒素などのn型不純物をイオン打ち込み法などにより深さ約0.2μmまで打ち込み、n型領域14を形成する。カソード領域11の下面にカソード電極15を形成し、p型領域13及びn型領域14の上面にアルミニウム等の金属によりアノード電極16を形成する。図4に示す例のSiC双方向通電型素子8は紙面に垂直な方向に長いストライプ状であるが、他の例の形状は例えば円形や四角形等であってもかまわない。2つの双方向通電型素子8を逆向きに直列接続することにより、図3の電流−電圧特性を有する転流用装置6が得られる。
【0012】
本実施例において、通常時に限流装置20を300Aの電流が流れているときの双方向通電型素子8のオン電圧は0.2Vである。短絡事故時の推定過電流が60kAの電力系統に本実施例の限流装置20を設けた場合、短絡事故が発生すると約0.2ミリ秒の間約3kAの過電流が流れる。そのときの双方向通電型素子8のオン電圧は約25Vとなり、高速遮断器10の約20Vのアーク電圧より大きくなる。従って、高速遮断器10が開極する直前のアーク電圧が発生していないときでも、双方向通電型素子8のオン電圧がGTO2のオン電圧を上回り、GTO2にゲート電流を流し、GTOをオン状態にすると、過電流はGTO2に転流する。転流に要する時間は高速遮断器10の開極時間の0.25ミリ秒とほぼ同じである。
【0013】
本実施例の限流装置20を定格6kVの電力系統に実際に用いた場合の短絡事故時の過電流は5.2kAであった。第1実施例の限流装置1では同じ定格電圧6kVの電力系統での過電流は8.2kAなので過電流は3kA減少した。50kV以上の特別高圧電力系統において、図8の従来の限流装置100を用いる場合、逆阻止型半導体スイッチング素子のGTO102を多数直列に接続する必要があった。例えば、電圧77kVの電力系統に適用する実際の装置では、耐圧6kVのGTO102をを20個以上直列に接続する必要があった。1つのGTO102のオン電圧は約4Vなので、20個直列に接続すると合計のオン電圧は80Vとなっていた。遮断器101のアーク電圧はせいぜい20Vから30Vであるため、GTO102をオンにすることはできず遮断器101を流れる過電流をGTO102に転流できなかった。本実施例の限流装置20では、4ないし5つの双方向通電型素子8を直列に接続することにより過電流時の遮断時電圧を100V以上にすることもできるので、前記電圧77kVの電力系統においてもGTO2をオンにして過電流をGTO2に転流することができる。
【0014】
《第3実施例》
本発明の第3実施例の限流装置25を図5を参照して説明する。限流装置25は転流用装置26に超電導線材あるいは超電導薄膜等の超電導体27を用いている。その他の構成は第2実施例と同じである。超電導線材あるいは超電導薄膜などの超電導体27は、通電電流が一定値を超えると超電導状態から常電導状態になるクエンチを引き起こす。このときの電流を「臨界電流」と呼んでいる。図6は超伝導体27の電圧電流特性を示すグラフである。図において、超電導体27を流れる電流Iが臨界電流Icより小さいときは抵抗が零であるので電圧Vも零である。電流Iが臨界電流Icを超えると常電導状態の抵抗が生じ、それに応じて電圧Vが高くなる。本実施例の限流装置25を電力系統に用いるときは、臨界電流Icが通常時の電流より十分大きくなるように、超電導体27を設計する。超電導状態が保たれている超電導体27の抵抗は零であるので熱損はない。電力系統に短絡事故が発生し、高速遮断器10及び超電導体27を流れる過電流が臨界電流Icを超えると、超電導体27はクエンチを引き起こし抵抗を発生する。本実施例の限流装置25の場合、超電導体27は過電流を遮断器10からGTO2に転流するための電圧を発生すればよい。例えば過電流が5kAのとき、端子25Aと25B間に電圧100Vを発生するためには、抵抗は20mΩでよい。超電導体27として線材を用いるときは、線材の1m当たりの抵抗が50mΩのものであれば、0.4mですむ。従って、本実施例の限流装置25では高価な超電導材料の使用量が少なく装置のコストは低い。仮にGTO2や限流インピーダンス素子4を用いずに超電導の線材だけで構成した限流装置を77kVの電力系統に適用したとすると、30kAの短絡電流を10kAに限流するために必要な抵抗は約18Ωである。超電導線材の常電導状態における1m当たりの抵抗値が50mΩとすると、上記の限流効果を得るためには約360mの超電導線材が必要となる。従って、このような装置は極めて高価になる。本実施例で必要な超伝導線材は前記のように0.4mなのでそのコストは大幅に低い。
【0015】
《第4実施例》
図7は本発明の第4実施例の限流装置35の回路図である。本実施例では、前記の第1から第3実施例の逆阻止型半導体スイッチング素子のGTO2の代わりに、IGBT、MOSFETなどの逆導通型の半導体スイッチング素子31を使用している。逆導通型の半導体スイッチング素子31は逆耐電圧が低いので、逆方向の通電を阻止するために各半導体スイッチング素子31に直列に順方向のダイオード32を接続している。転流用装置36は、第1実施例のダイオード5、第2実施例の双方向導通型通電型素子8、第3実施例の超電導体27のいずれでもよい。その他の構成は前記第1から第3実施例の構成と同じである。IGBTやMOSFETなどは電圧駆動型のスイッチング素子であるので、過電流が大きく複数のスイッチング素子31を並列接続する必要がある場合でも、並列接続した複数のスイッチング素子31間の電流のバランスが自動的にとれる。そのため多くのスイッチング素子31を並列接続でき、大きな過電流に対応した限流装置を容易に作ることができる。以上の各実施例の限流装置は、高速遮断器に直列に転流用装置を接続した直列接続体に、半導体スイッチング素子及び限流インピーダンス素子を並列に接続しているが、前記直列接続体に限流インピーダンス素子のみを並列に接続し、限流インピーダンス素子に転流させる限流装置も実施可能である。この例では転流時間がやや長くなるが構成が簡単であり、コストが安い。
【0016】
【発明の効果】
以上各実施例について詳細に説明したところから明らかなように、本発明の限流装置は、高速遮断器に直列に、通常時は抵抗が0あるいは非常に小さく、過電流が流れたときは高抵抗になる転流用装置を備えている。過電流通電時に転流用装置の抵抗が大きくなるため高いオン電圧が発生し、このオン電圧が高速遮断器のアーク電圧に加算されて高い遮断時電圧が得られる。これにより、半導体スイッチング素子は高速でオンになり、過電流を半導体スイッチング素子に転流させることができるので、高速遮断器を流れる過電流を短時間で遮断して限流インピーダンスに転流できる。転流用装置にSiC等のワイドギャップ半導体素子や超電導材料を用いることにより、限流装置に通常電流が流れるときの損失を極めて小さくできる。
【図面の簡単な説明】
【図1】本発明の第1実施例の限流装置及びその使用状態を示す回路図
【図2】本発明の第2実施例の限流装置及びその使用状態を示す回路図
【図3】本発明の第2実施例の転流用装置の電流電圧特性
【図4】本発明の第2実施例の双方向通電型素子の断面図
【図5】本発明の第3実施例の限流装置及びその使用状態を示す回路図
【図6】本発明の第3実施例の転流用装置の電流電圧特性
【図7】本発明の第4実施例の限流装置及びその使用状態を示す回路図
【図8】従来の限流装置及びその使用状態を示す回路図
【符号の説明】
1、20、25、35、100 限流装置
2 GTO
3 スナバ装置
4 限流インピーダンス素子
5 ダイオード
6 転流用装置
8 双方向通電型素子
10、101 高速遮断器
11 カソード領域
12 ドリフト領域
13 p型領域
14 n型領域
15 カソード電極
16 アノード電極
102 GTO
103 スナバ装置
104 限流インピーダンス素子
105 負荷
107 電源
Claims (7)
- 電源と負荷との間に接続されると共に、電源と負荷との間の電路を、その電路に短絡による異常な大電流が流れたときに遮断する遮断器と、前記電路に規定値以下の電流が流れる正常時には抵抗が極めて小さく、前記電路に前記異常な大電流が流れて、前記遮断器が電路を遮断する異常時には抵抗が増加する転流用装置との直列接続体、
前記直列接続体に並列に接続され前記異常時にオンになる、半導体スイッチング素子の逆並列接続体、及び
前記半導体スイッチング素子に並列に接続され、前記異常時にオンになった半導体スイッチング素子が所定時間後オフになった後、電流を限流する限流インピーダンス素子
を有する限流装置。 - 前記転流用装置が、複数のダイオードの逆並列接続体である請求項1記載の限流装置。
- 前記転流用装置が、双方向通電型素子である請求項1記載の限流装置。
- 前記半導体スイッチング素子が逆導通型半導体素子とダイオードの直列接続体である請求項1記載の限流装置。
- 前記半導体スイッチング素子が逆阻止型半導体素子である請求項1記載の限流装置。
- 前記異常時であって、かつ、前記遮断器が開離した後において、前記遮断器内に発生するアークに基づいて前記遮断器の両端の間に生成するアーク電圧と、前記転流用装置の両端間の電圧との和を、前記半導体スイッチング素子の逆並列接続体に印加することを特徴とする請求項1記載の限流装置。
- 前記電路に短絡による異常な大電流が流れたときを、電流検出器で過電流を検出することによって判断することを特徴とする請求項1記載の限流装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001065421A JP4394301B2 (ja) | 2001-03-08 | 2001-03-08 | 限流装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001065421A JP4394301B2 (ja) | 2001-03-08 | 2001-03-08 | 限流装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002271975A JP2002271975A (ja) | 2002-09-20 |
JP4394301B2 true JP4394301B2 (ja) | 2010-01-06 |
Family
ID=18924080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001065421A Expired - Fee Related JP4394301B2 (ja) | 2001-03-08 | 2001-03-08 | 限流装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4394301B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100572466B1 (ko) * | 2004-07-22 | 2006-04-18 | 백용호 | 고저항 접지 장치 |
JP4548596B2 (ja) * | 2005-03-14 | 2010-09-22 | 中部電力株式会社 | 電路電流制限装置 |
SE539392C2 (en) * | 2015-12-28 | 2017-09-12 | Scibreak Ab | Arrangement, system, and method of interrupting current |
CN105743114B (zh) * | 2016-02-29 | 2023-11-07 | 全球能源互联网研究院 | 直流输电系统抵御受端故障的直流能量吸收装置及方法 |
JP6889195B2 (ja) * | 2019-03-15 | 2021-06-18 | 株式会社東芝 | 限流装置 |
-
2001
- 2001-03-08 JP JP2001065421A patent/JP4394301B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002271975A (ja) | 2002-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2601663B1 (en) | Circuit breaker | |
US6952335B2 (en) | Solid-state DC circuit breaker | |
CN111181123B (zh) | 具有降低的击穿电压要求的断路器 | |
US7206178B2 (en) | Electronic switching device | |
Peng et al. | Development of medium voltage solid-state fault isolation devices for ultra-fast protection of distribution systems | |
JP2004521585A (ja) | 高い動作電圧において開閉するための開閉装置 | |
US9893057B2 (en) | Monolithically integrated semiconductor switch, particularly circuit breaker | |
JP2020024830A (ja) | スイッチ装置 | |
CN114447897A (zh) | 功率半导体开关钳位电路 | |
JP3600802B2 (ja) | 限流装置 | |
Shen et al. | Prospects and challenges of 4h-sic thyristors in protection of hb-mmc-vsc-hvdc converters | |
JP3771135B2 (ja) | 半導体開閉器 | |
JP4394301B2 (ja) | 限流装置 | |
JP2001522528A (ja) | 特に短絡の際に交流電流を制限するための装置 | |
US10325984B2 (en) | Monolithically integrated semiconductor switch, in particular a power circuit breaker | |
Askan et al. | Design and development of an integrated power module used in low voltage dc/ac hybrid circuit breaker | |
US6278314B1 (en) | Electric circuit | |
CN105720095A (zh) | 半导体器件 | |
JP6543512B2 (ja) | 電力変換装置およびモータ装置 | |
Prigmore et al. | An IGCT-based electronic circuit breaker design for a 12.47 kV distribution system | |
Nistor et al. | An IGCT chip set for 7.2 kV (RMS) VSI application | |
EP4007139B1 (en) | Module comprising a switchable bypass device | |
Milojković et al. | Low-voltage circuit breakers based on WBG solid-state devices | |
CN116491058B (zh) | 包括可切换旁路器件的模块 | |
JP2023136611A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051108 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051108 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091015 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |