JP2004520790A - パルス幅変調駆動システムにおける不動作時間の影響を除去するシステムと方法 - Google Patents
パルス幅変調駆動システムにおける不動作時間の影響を除去するシステムと方法 Download PDFInfo
- Publication number
- JP2004520790A JP2004520790A JP2002542948A JP2002542948A JP2004520790A JP 2004520790 A JP2004520790 A JP 2004520790A JP 2002542948 A JP2002542948 A JP 2002542948A JP 2002542948 A JP2002542948 A JP 2002542948A JP 2004520790 A JP2004520790 A JP 2004520790A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- time
- input signal
- during
- signal waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
- H02M7/53803—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
- H02M1/385—Means for preventing simultaneous conduction of switches with means for correcting output voltage deviations introduced by the dead time
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
Description
(発明の技術分野)
本発明はPWMモータ制御システムに関するものであり、特に、モータ制御システム、更に概して誘導負荷電圧制御装置に関するものである。
【0002】
(発明の背景)
モータのような誘導負荷への出力は良く知られた技術である、パルス幅変調(PWM)の使用が一般に適用される。この技術はMcGraw Hill Series in Electrical and Computer EngineeringのJoseph Vithayathilによる文献“Power Electronics”第5章に良く説明されている。
【0003】
PWM技術を使用するシステムにおいては、電圧は一つ又は数個のポイントの負荷に対しトランジスタのような二つのスイッチング素子によって与えられ、更に正確にはブリッジ構成におけるIGBTs(絶縁ゲート二極トランジスタ)によって与えられる。一つのスイッチング素子が電源の正極から負荷に接続され、もう一つは同じ電源の負極から同じ負荷へ接続される。
【0004】
PWM技術に関連する固有の問題は、所謂、不動作時間の遅れの導入である。この遅れは一つのスイッチが開いてからもう一つのスイッチが閉じるまでの間として通常導入される。そのような遅れは二つのスイッチが同時に動作する可能性を防ぐために通常導入される。両スイッチが一緒に動作すると、電源が短絡し、大電流がスイッチ又は電源の破壊をきたす。また、スイッチ素子の切替え時間もある有限の値を持ち、その値も温度や負荷電流等の異なる条件によって変わるはずである。従って、不動作時間遅れは最大切替え時間の遅れよりも長い値にすべきである。
【0005】
不動作時間遅れの間、両スイッチは非導通である。結果として、負荷接続の電圧設定は負荷状態により、特に、負荷電流方向による。電流が正(負荷へ向かう流れ)ならば、その電流は下部のレッグ・ブリッジ・ダイオードを通して流れるはずで、電圧は電源の負極の電圧に殆ど等しくなるはずである。電流が負(負荷からスイッチへの流れ)ならば、電流は上部のレッグ・ブリッジ・ダイオードを通して流れ、かつ電圧は電源の正極の電圧に殆ど等しくなるはずである。この状況はPWMデューティサイクルと印加電圧との間に非決定論的関係が生じ、電圧出力に大きな不正確さが見られる。
【0006】
不動作時間遅れによって生じる他の問題は不動作時間よりも小さなパルス幅を持つ電圧は出力できないことである。こうして、負又は正の電源線間電圧に近い電圧は、それぞれ小さいオン時間又はオフ時間のパルス幅として出力できず、よって、負又は正の電源電圧出力に近い電圧における断絶が生じる。
【0007】
PWMシステムを設計するとき、エンジニアは不動作時間の影響について難しい評価をしなければならない。短過ぎる不動作時間はシステムの信頼性を減少させ、即ち、ある条件下では短絡を招き、一方、長過ぎる不動作時間はシステムの特性をそぐことになる。
【0008】
スイッチングの仕組みは電圧の不正確さを補正する従来技術の特許に説明されているが、しかしながら、それらは所望の出力電圧がゼロに近いか又は直流電源電圧近くにあるときの平均電圧出力の不連続性を解決していない。米国特許第5,930,132のWatanabe他において、不動作時間Mを最小限にする目的の電子システムが提示されている。この特許において、不動作時間は最小化されているが、除去されてはいない。米国特許第5,859,770のTakeda他では、不動作時間を殆どゼロに減少するPチャネルトランジスタからなる電子構成が使用されている。Pチャネルトランジスタは電力定格が限られている欠点があり、殆どの最近のシステムにおいてはNチャネルIGBT’sのみが高電力として使用されている。従って、Takeda他の特許は中及び高電力のシステムについて有効ではない。
【0009】
従って、不動作時間遅れがシステムの正確さに影響しないシステムを提供することが望まれ、これが今日一般に使用される電力スイッチングトランジスタに適用される。
【0010】
(発明の要約)
従って、本発明の基本的な目的は不動作時間遅れに関する問題を克服することにある。
【0011】
本発明は不動作時間遅れ問題を解決するためのシステムと方法を提供するものである。不動作時間の影響が取り消され、即ち、電圧出力の正確な値は不動作時間の値によらず、直流電源の電圧出力の全域において連続して利用可能となる。
【0012】
本発明の具体的実施例によれば、スイッチを切替える間の不動作時間の影響を除去するために、一対の電子スイッチの切替えを制御することにより、負荷に電流を供給するための出力電圧を発生するシステムであって、一対の電子スイッチは電源端子間にハーフブリッジ構成で接続可能であり、第一スイッチが正電源端子に接続されて電流が負荷へ流れるとき正電流方向が負荷に関して定められるシステムにおいて、該システムは、入力信号波形のオン及びオフ時間にそれぞれ応答して電子スイッチ対の第一スイッチの開閉動作を可能にする第一手段を有し、入力信号波形のオン及びオフ時間にそれぞれ応答して電子スイッチ対の第二スイッチの開閉動作を可能にする第二手段を有し、正電流を確立するために正電流指令が与えられた場合に、第一手段は、入力信号波形のオン時間の間第一スイッチを閉じ、かつそのオフ時間の間開き、この間、第二手段は少なくとも第一スイッチの閉じ時間の間第二スイッチを開くように動作し、負電流を確立するために負電流指令が与えられた場合に、第二手段は、入力信号波形のオン時間の間第二スイッチを開き、かつそのオフ時間の間第二スイッチを閉じ、この間、第一手段は少なくとも第二スイッチの閉じ時間の間第一スイッチを開くように動作し、第一及び第二電子スイッチは、平均出力電圧が入力信号波形の平均幅にしたがって正確に動作する、ことを備える。
【0013】
本システムは標準ハーフブリッジ構成における一対の上部および下部のスイッチング素子を動作させるためのスイッチング制御回路を使用して実現され、このPWMパルス列入力および所望の電流方向(電流指令方向)の両者がスイッチング素子を動作させるために使用される。電流指令方向が正の場合、PWMパルス列入力は上部スイッチング素子を制御するために直接印加され、この間、少なくとも上部スイッチング素子が閉じている間は下部スイッチング素子が開いたままである。電流指令方向が負の場合、PWMパルス列入力はまず反転され、それから下部スイッチング素子に印加され、この間、少なくとも下部スイッチング素子の閉じ時間の間は上部スイッチング素子が開かれたままである。
【0014】
本発明によれば、正確な平均PWM出力電圧は不動作時間遅れとは独立に得ることができ、よって、直流電源の全域にわたって正確な電圧出力を提供するために長い不動作時間が使用することができ、したがって、高い信頼性を維持できる。
【0015】
本発明の方法はディジタルシステムのより集積化のためにスイッチング素子の制御をマイクロプロセッサ・ベースの制御システムを使用して実現することができる。
【0016】
本発明のその他の特徴および利点は添付図面および説明にしたがってより明らかになるであろう。
【0017】
(実施例の詳細な説明)
従来技術の典型的なシステムを図1に示す。ここに二つのスイッチング素子は二つのトランジスタQ1(上部)及びQ2(下部)として示す。トランジスタQ1は、一つのレッグ(leg)について直流電源の正極に接続され、他のレッグは負荷へ接続される。トランジスタQ2は1つのレッグについて直流電源の負極に接続され、かつ他のレッグについて負荷9に接続され、そこはトランジスタQ1に接続されている。各トランジスタは電流を上部レッグより下部レッグへ流れる電流のためのスイッチとして機能する。トランジスタは閉じられたスイッチに相当する導通状態(オン)に動作可能で、また開いたスイッチに相当する非導通状態(オフ)に動作可能である。各トランジスタに並列にダイオードD1及びD2が夫々に接続され、これらのダイオードは反対方向に電流を通す。この構成は更にここではハーフブリッジ構成と呼ばれる。
【0018】
電圧指令が、システムに適用され、かつ二つの論理状態、オン及びオフの入力波形の形にて実行され得る。図1において、この電圧指令はPWMパルス列の形で印加される。このパルス列(図2参照)はTpwmオン時間及びTcycle間隔を持つパルスで、
電圧指令値=Vc=E*Tpwm/Tcycle
で表される。
【0019】
このパルス列は遅延回路を通してパワースイッチのゲートへ送られる。パルス列がオンの時、下部トランジスタQ2はゲートドライバ14によってオフに直ちに切替えられ、かつ上部トランジスタQ1は不動作時間遅れ(Td)後にゲートドライバ16によりオンに切替えられる。
【0020】
パルス列がオンからオフになる時、上部トランジスタQ1はオフに直ちに切替えられ、この間、下部トランジスタQ2は不動作時間遅れ後にオンに切替えられる。
【0021】
トランジスタQ1−Q2へのゲート信号Chigh(18)及びClow(20)のタイミングチャートを図2に示す。
【0022】
理想的には、不動作時間遅れ(Td)が無限に小さければ、負荷で得られた平均電圧(V)は(ここで、Eは直流電源電圧を示す)、
V=E*Tpwm/Tcycle
であり、平均電圧出力が電圧指令値に直接比例する理想の場合である。
【0023】
しかしながら、不動作時間遅れが実際の場合のようにゼロ値でないとすると、平均電圧は異なる値を持つ。上部トランジスタQ1はTpwm−Tdの間導通する。下部トランジスタQ2はTpwm+Tdの間導通しない。従って、上部トランジスタQ1の導通時間の前と後では、トランジスタは導通しない遅れ時間となるはずである(不動作時間遅れ)。
【0024】
電流の連続時間は不動作時間遅れの間を示し、電流が負(負荷からトランジスタへの流れ)ならば、電圧は電源(+E)の正極の電圧に等しい。これは電流が上部ダイオードD1を通してその極へ流れるからである。対称的に、電流が正であれば、電流がダイオードD2を通して流れるから、電圧は電源(0ボルト)の負極の電圧に等しいはずである。
【0025】
不動作時間遅れを考慮に入れ、負荷へ1サイクルの間印加する電圧は、
電流が正ならば、 V=E*[Tpwm−Td]/Tcycle
電流が負ならば、 V=E*[Tpwm+Td]/Tcycle
となる。
【0026】
従来技術において、いくつかの補正方法が提案されている(例えば、IEEE会報IE Vol.44,No.2,1997、David Leggateによる“PWM電圧インバータのためのパルスベース不動作時間補正器”)。これらの補正方法はTpwm値指令に不動作時間遅れを加えるか、それから差し引くかであり、電圧が正であれば加え、負であれば差し引いている。これらの方法はPWM電力出力の不正確さを補正することができるが、しかしながら、PWM電圧指令が電源の極のうち一つの極の電圧(即ち、0又はEボルト)に近いときはこれらの方法は使用できない。
【0027】
例えば、負の電流において、小さな電圧値V=(E*Td/Tcycle)/2を補正せずに出力するために、出力の値はTpwm=Td/2となる。前述のように、これは電圧が
V=E*[Td/2+Td]/Tcycleの結果となり、この電圧は所望の値より3倍大きい。
【0028】
従来技術の補正方法が使用されるならば、値TdがTpwm指令より差引かれ、かつ負の値(−Td/2)がTpwmのために得られ、これは、スイッチはそのサイクルでは起動せず、よって、得られたPWM平均値はそのサイクルに対してV=0である。
【0029】
従って、補正付きまたは補正なしの両システムはPWM電圧出力を不正確に生成する。
【0030】
図3を参照すると、本発明のPWMシステムの全体ブロック図を示している。
【0031】
殆どの最近のシステムでは、負荷の電流は制御され、PWM電圧はその電流を制御するために使用する手段である。結果として、電流指令値が定められる。
通常、制御システムの要求にしたがって、制御システムは電流値の変化を生成するためにPWM電圧を設定する。例えば、モータのサーボ制御システムにおいて、モータの実際の速度を測定するために速度センサが使用されるシステムでは、速度が制御される。速度が、現在求められる速度(指令速度)と異なるとすると、モータに発生するトルクを変更するために、サーボシステムは電流指令を新しい値に変更し、こうして速度は修正される。
【0032】
サーボ増幅器の他の内部制御ループ(電流制御ループ)は、モータに流れる実際の電流と電流指令の間の差をチェックする。差が見つかると、電流制御ループは、モータに印加される平均電圧を変更するためにPWM指令を変更し、これによって、指令値に近い新しい値の電流となる。
【0033】
結果として、殆どの最近の制御システムでは、PWM電圧指令および電流指令の両者が定められる。特に、電流指令方向は知られている。
【0034】
この考察に基づき、本発明の方法は図3に示すように入力信号22及び24として、両電圧指令(Vc)及び電流指令(Cc)方向を使用する。
【0035】
電圧指令Vc及び電流指令方向Ccはトランジスタ指令発生器(TCG)26に入力する。不動作時間遅れによる影響なしに負荷に対して正確なPWM電圧(V)を印加するために、TCG26はスイッチング間隔を正確に制御するようにスイッチング素子Q1及びQ2のためのスイッチング制御器として機能する。
【0036】
TCG26は上部及び下部トランジスタQ1、Q2に対してゲートドライバ16,14に供給する二つの異なるゲート信号18及び20(Chigh及びClow)をそれぞれ生成する。
【0037】
第一ステップとして、電圧指令(Vc)信号22は幅Tpwm及び間隔TcycleのPWMパルス列として解釈される。パルス幅Tpwmは直流電源E及び不動作時間遅れのない理想的なシステムのために計算され、式にしたがって、パルス幅Tpwmは、正確に電圧指令Vcの電圧に合致した平均出力電圧値の結果となる。
Tpwm=Tcycle*Vc/E
【0038】
このPWMパルス列は内部的変数、即ちハードウェアまたはソフトウェアで実行されたTCG26の信号であり、実際に出力される必要はない。
【0039】
それから、TCGは図4及び図5に示すように次のチャートによって二つのトランジスタ指令信号18及び20(Chigh及びClow)を発生する。即ち、
a)電流指令信号が正(図4)の場合、
・上部トランジスタ指令信号(Chigh)はPWMパルス列と同一で、
即ちトランジスタQ1はPWMの各サイクルにおいてTpwm時間の
間(オン)を実行するように設定され、その他は実行しない。
・Q1がオンに切替わる前のTd不動作時間の間、Q1がオンである
間中、Q1がオンである後のTd不動作時間の間、下部トランジスタ
指令信号(Clow)は(オフ)を実行しないように維持する。Q2の
状
態はサイクルの他の部分において重要ではなくむしろオフである方が
良い。
b)電流指令方向が負(図5)の場合、
・下部トランジスタQ2は各PWMサイクルの間Tpwm時間の間(
オフ)を実行しないことを維持し、その他は(オン)を実行する。
・Q2がオンに切替えられる前のTd不動作時間の間、Q2がオンの
間中、Q2がオフに切替った後のTd不動作時間の間、上部トランジ
スタ指令信号(Chigh)はQ1を実行しないことを維持する。Q1の
状態はサイクルの他の部分において重要でないが、オフである方が良
い。
【0040】
本発明の目的は電圧指令に等しい平均電圧値を負荷へ印加することである。もう一つの目的は、指令電流に等しい実電流を維持することである。ここに示すように、本発明システムのさらなる利点は実電流が指令電流に反対方向となる場合、本発明のPWMパターンは直流バス電圧及び負荷によって定められるシステムの最大可能速度において指令方向に沿って実電流を反対方向へ仕向ける。
【0041】
第一のケースにおいて、電流指令方向が正であり実電流も正である時、Q1はオンに切替えられ、負荷9は電源の正極に直接接続され、かつ負荷9に印加された電圧は電源(E)の正電圧の電圧に等しい。
【0042】
Q1がオフに切替えられる間、実電流が正で、必要な電流の連続性が負荷9へ向かい流れるために強制される。Q1を通る線路はないので、電流はダイオードD2を通して流れ、負荷9に印加される電圧は電源の負極の電圧となる。この状況はQ2の状態によらないと言うことに注目すべきである。結果として、上部トランジスタのオフ位相の間、負荷に対して印加された電圧は常にゼロである(即ち、電源の負極の電位)。
【0043】
このように、実電流及び電流指令の両方が正である場合、負荷はTpwm時間の間は電圧Eを、Tcycle−Tpwm時間の間は電圧ゼロを与えられる。結果として、平均出力電圧は、
V=E*Tpwm/Tcycle=Vc となる。
【0044】
第二のケースにおいて、電流指令方向が正で実電流方向が負の場合、Q1がオンに切替えられている間、負荷9は電源の正極に直接接続され、負荷9に印加される電圧は電源(E)の正極電圧の電圧に等しい。
【0045】
Q1のオフ時間の間、連続性を維持するために、電流はダイオードDを通し流れる。この場合、電圧は電源電圧に等しい。結果として、実電流が負である限り、システムは電源を負荷へ直接印加し、これによって、実電流がゼロ又は負値に至るまで、実電流は急速に絶対値の減少となる。その場合、平均電圧が電源電圧の値に等しく、これは実電流方向が電流指令方向に戻るために望ましい。
【0046】
第三のケースにおいて、電流指令方向が負で実電流方向も負の場合、下部トランジスタQ2がオンに切替えられている間、Q2が電源の負極へ直接接続されるので、負荷へゼロ電圧が印加される。下部トランジスタQ2がオフに切替えられる間、実電流は負荷9からシステムへ流れ、電流連続性はダイオードD1を通して流れる電流となり、負荷9に印加される電圧は電源電圧(E)である。負荷9に印加される電圧は上部トランジスタQ1の状態に依存しないということは注目すべきことである。
【0047】
よって、両実電流及び電流指令が負の場合、負荷はTpwm時間の電圧Eに、かつTcycle−Tpwm時間の間電圧ゼロにされる。結果として、平均出力電圧は、
V=E*Tpwm/Tcycle=Vc となる。
【0048】
第四のケースにおいて、電流指令方向が負であるが、実電流方向が正である場合、下部トランジスタQ2がオンに切替えられる間、Q2が電源の負極に負荷9を直接接続するので、負荷にゼロ電圧が印加される。下部トランジスタQ2がオフに切替えられる時、電流の連続性はダイオードD2を通して仕向けられ、よって、負荷9に印加される電圧はゼロになる。
【0049】
結果として、実電流が正である限り、システムはゼロ電圧を負荷へ直接与え、こうして、実電流がゼロ又は負値に至るまで、実電流は急速に絶対値の減少となる。この場合、平均電圧はゼロ電圧に等しく、これによって、実電流方向が電流指令方向に戻るために望ましい。
【0050】
全てのケースの概要を述べると、電流指令及び実電流が同じ方向であれば、平均出力電圧は電圧指令に全く等しくなる。
【0051】
電圧指令と実電流が反対方向の場合、システムは適切な方向に可能な最大電圧を設定し、適切な方向は実電流を指令の方向に戻す。
【0052】
よって、システムは電流制御の追加利点として負荷電圧の制御を可能にする。殆どの最近のシステムは負荷電流を制御することを第一優先の狙いとし、かつ電圧を第二優先としている。本発明によって設計されたシステムは両電圧及び電流出力の制御精度を向上するものである。
【0053】
図6では、TCG26の実現のための好適な実施例を示す。TCG26は比較器28、一対のオフ遅延回路30,32、及び論理ゲート34,36,38,40,42,44を含む。
【0054】
電圧指令信号22(Vc)及び鋸歯信号発生器48からの鋸歯(St)信号47は比較器28へ入力される。電圧指令信号22が鋸歯信号47を超えると、比較器の出力信号54は論理レベル1となる。さもなければ、比較器の出力信号54はゼロ論理レベルである。この技術はPWM信号を発生するための標準である(発明の背景の項に記載したVithaythilを参照)。比較器28の出力信号54はここではパルスである。パルスのオン時間は電圧指令信号22(Vc)の値と線形関係にある。パルスのオン時間はここではTpwmで表され、かつTcycleは鋸歯信号の間隔を表す。
【0055】
電圧指令信号22、鋸歯信号47、及び比較器28はアナログ又はディジタル信号またはその装置であり得る。ディジタルであれば、電圧指令(Vc)信号22及び鋸歯信号47はレジスタ内に保たれ(例えば、プログラマブル論理装置内に)かつ比較器28はディジタル比較器である。アナログ装置の場合、電圧指令及び鋸歯信号は各入力線の電位である。すべてのケースにおいて、比較器28はディジタル信号出力、即ち二つの値のみのものである。
【0056】
また、電流指令方向信号24はTCG26へ論理信号の形で入力する。実施例において、電流が正であれば論理レベルは1に設定される。
【0057】
オフ遅延回路の一対の各々30,32は、その入力が論理レベル1のとき論理レベル1の各出力信号50,52を発生するが、入力論理レベルがゼロに戻ると、出力信号50,52は遅延時間Tdの後だけ論理レベル0に戻る。これらの遅延出力信号50,52は各アンドゲート36及び38の反転入力に入力する。この動作によって、オフ遅延回路30,32はアンドゲート36,38と一緒にトランジスタQ1−Q2の同時導通に抗して保護を与える。
【0058】
両電流指令方向信号24及び比較器28の出力信号54はアンド論理ゲート34へ入力される。その結果は、電流指令方向信号24が正のときだけ、比較器28の出力信号54がアンドゲート34及び36を通過し、かつオフ遅延回路出力30は論理1(論理0から)へ反転される。これはQ2の前のオン動作のために十分な時間が経過した時のみ発生する。
【0059】
もしこの場合ならば、トランジスタQ1をオンに切替えるために、作動しているゲート信号Chighがゲートドライバ16へ伝送される。しかしながらもしも、下部トランジスタQ2の前のオフ切替え動作のために経過時間が安全な不動作時間遅れTdよりも短く、アンドゲート36は比較器28の出力信号54の伝送を停止させ、この結果、ゲートドライバ16はトランジスタQ1をオンには切替えない。
【0060】
通常、電流指令方向信号24が正ならば、かつトランジスタQ2のオフ切替えのために十分な時間が経過していれば、トランジスタQ1はTpwmの時間の間オンに切替えられ、そのサイクルの残りの時間はオフに切替えられる。
【0061】
電流指令方向信号24が負の場合、アンドゲート34はゼロ論理を出力し、トランジスタQ1は決してオンには切替らない。
【0062】
対称形式では、トランジスタQ2の切替え動作はアンド論理ゲート38,40によって制御される。しかしながら、アンドゲート40は比較器28の出力信号54をインバータ42を経て反転された出力を受け、かつインバータ44を経て反転した電流方向信号24を受ける。
【0063】
通常、電流指令方向信号24が負の場合、トランジスタQ2はTpwmの時間の間オフへ切替えられ、かつトランジスタQ1がオフに切り替えられているために十分な時間が経過しているならば、サイクルの残りの時間ではトランジスタQ2がオンに切替えられる。
【0064】
電流指令方向信号24が正の場合、アンドゲート40はゼロ論理出力であり、かつトランジスタQ2は決してオンに切替えられない。
【0065】
図7では、マイクロプロセッサ60を使用したTCG26の実施例を示す。マイクロプロセッサ60はスイッチング素子Q1及びQ2のオン時間及びオフ時間を制御するために使用される切替え信号の制御を可能にする。この方法では、PWM切替えパターンは本発明の方法によって生成することができる。
【0066】
図8は本発明によるPWMパターンを生成するマイクロプロセッサ・プログラムの実行可能なフローチャートを示す。
【0067】
ブロック70において、システムは新しいPWMサイクルを開始し、ブロック72において、電圧指令Vcを受ける。PWMパルス幅Tpwmはブロック74にて計算され、かつ電流指令方向をブロック76にて受ける。決定ブロック78において、電流指令方向が正ならば、動作はブロック80で継続し、そこでトランジスタQ2の状態がチェックされる。Q2がオフであれば、ブロック82において、前のオフ切替え時間からの遅延が記録され“T1off”として表される。トランジスタQ2がオンの状態であったならば、ブロック84において、現在のサイクルの残りの時間の間トランジスタQ2をオフに切替えるように指令を発生し、かつトランジスタQ2のオフ切替え時間がブロック86に記録され、“T1off”として表される。ブロック88において、続くブロック82又は86のいずれかにおいて、トランジスタQ1のオン切替え時間及びオフ切替え時間が計算され、“Thon”及び“Thoff”として表される。
【0068】
ブロック90において、トランジスタQ1のオン切替え時間が不動作時間遅れTdよりも大きいまでに時間が残っているならばそれをみるために、トランスタQ2のオフ時間がチェックされる。残りの時間が大きくなければ、不動作時間遅れTdに合わすために、ブロック92にて、トランジスタQ1のオン切替え時間が再計算される。次のブロック90又は92では、ブロック94において、トランジスタQ1の計算されたオン切替え時間がブロック88にて計算されたトランジスタQ1の計算されたオフ切替え時間の前ならばそれをみるために、トランジスタQ1の計算されたオン切替え時間がチェックされる。
【0069】
この条件が確認されたならば、指令がブロック96にて発生され、トランジスタQ1が時間“Thon”でオンに切替わり、かつ時間“Thoff”でオフに切替わる。この条件が確認されないならば、ブロック98において、指令はそのサイクルの残り時間の間トランジスタQ1をオフに維持するよう発生する。
【0070】
ブロック100において、ソフトウェアのルーチンは完了し、次のPWMサイクルの始めで再起動される。
【0071】
決定ブロック78へ戻り、電流指令方向が負の場合、システムの対称動作がブロック102にて開始し、かつ全ての残りのステップがトランジスタQ2をQ1に置き換えることにより、また説明されたステップを実行するとき、Q2のオン状態とオフ状態とを入れ替えることにより実行される。
【0072】
本発明をここに特定の実施例について説明してきたが、説明はこれに制限するものでないことを理解すべきであり、更に技術熟練者にとって更に改造する提案もあり得るが、それらの改造は請求の範囲内に含むものである。
【図面の簡単な説明】
本発明のより良い理解のために、添付図面を参考に示し、番号を要素又は部所に表示する。
【図1】
PWM電圧が負荷接続の片側に印加する従来技術のPWM制御システムを示す。
【図2】
従来技術のタイミングチャートを示す。
【図3】
本発明のPWM制御システムの全体ブロック図を示す。
【図4】
本発明における正電流指令の場合のタイミングチャートを示す。
【図5】
本発明における負電流指令の場合のタイミングチャートを示す。
【図6】
本発明のPWMパターンを発生するハードウェアの具体例を示す。
【図7】
マイクロプロセッサを使用した代りの具体例を示す。
【図8】
本発明のPWMパターンを発生するために図7の具体例に使用したソフトウェアフローチャートの例を示す。
Claims (15)
- スイッチを切替える間の不動作時間の影響を除去するために、一対の電子スイッチの切替えを制御することにより、負荷に電流を供給するための出力電圧を発生するシステムであって、前記一対の電子スイッチは電源端子間にハーフブリッジ構成で接続可能であり、前記第一スイッチが正電源端子に接続されて電流が負荷へ流れるとき正電流方向が負荷に関して定められる、前記システムにおいて、該システムは、
入力信号波形のオン及びオフ時間にそれぞれ応答して電子スイッチ対の第一スイッチの開閉動作を可能にする第一手段を有し、
入力信号波形の一サイクル内のオン及びオフ時間にそれぞれ応答して電子スイッチ対の第二スイッチの開閉動作を可能にする第二手段を有し、
正電流を確立するために正電流指令が与えられた場合に、前記第一手段は、前記入力信号波形のオン時間の間第一スイッチを閉じ、かつそのオフ時間の間開き、この間、前記第二手段は少なくとも第一スイッチの閉じ時間の間第二スイッチを開くように動作し、
負電流を確立するために負電流指令が与えられた場合に、前記第二手段は、前記入力信号波形のオン時間の間第二スイッチを開き、かつそのオフ時間の間第二スイッチを閉じ、この間、第一手段は少なくとも第二スイッチの閉じ時間の間第一スイッチを開くように動作し、
第一及び第二電子スイッチは、平均出力電圧が前記入力信号波形の平均幅にしたがって正確に動作する、システム。 - 前記第一及び第二手段は、
第二スイッチが開いた間の所定時間が経過したならば、前記入力信号波形のオン時間の間第一スイッチを閉じるように、かつ前記入力信号波形のオフ時間の間第一スイッチを開くように動作し、
第一スイッチの開いた所定時間が経過したならば、前記入力信号波形のオフ時間の間第二スイッチを閉じるように、かつ、前記入力信号波形のオフ時間の間第二スイッチを開くように動作する、制御装置を有することを特徴とする請求項1に記載のシステム。 - 前記入力信号波形は、基準電圧と鋸歯電圧波形パターンとを比較する比較器によって生成される、ことを特徴とする請求項2に記載のシステム。
- 前記制御装置は電子論理ゲートによって実現される、ことを特徴とする請求項2に記載のシステム。
- 前記入力信号波形は、ソフトウェア制御プログラムを実行するマイクロプロセッサによって計算される、ことを特徴とする請求項1に記載のシステム。
- 前記制御装置は、ソフトウェア制御プログラムを実行するマイクロプロセッサによって実現される、ことを特徴とする請求項2に記載のシステム。
- 前記第二手段は、正電圧指令が与えられた時は必ず第二スイッチを開くように動作する、ことを特徴とする請求項1に記載のシステム。
- 前記第一手段は、負電流指令が与えられた時は必ず第一スイッチを開くように動作する、ことを特徴とする請求項1に記載のシステム。
- スイッチを切替える間の不動作時間の影響を除去するために、一対の電子スイッチの切替えを制御することにより、負荷に電流を供給するための出力電圧の発生方法であって、前記一対の電子スイッチは電源端子間にハーフブリッジ構成で接続可能であり、前記第一スイッチが正電源端子に接続されて電流が負荷へ流れるとき正電流方向が負荷に関して定められる、前記方法おいて、該方法は、
入力信号波形のオン及びオフ時間に応答して電子スイッチ対の第一スイッチを開閉状態に操作し、
前記入力信号波形のオン及びオフ時間に応答して電子スイッチ対の第二スイッチを開閉状態に操作し、
正電流を確立するために正電流指令が与えられた場合に、前記第一スイッチは前記入力信号波形のオン時間の間閉じられ、かつそのオフ時間の間開かれ、この間、前記第二スイッチは少なくとも前記第一スイッチの閉じている間開かれ、
負電流を確立するために負電流指令が与えられた場合、前記第二スイッチは前記入力信号波形のオン時間の間開かれ、かつそのオフ時間の間閉じられ、この間、前記第一スイッチは少なくとも第二スイッチが閉じている間開かれ、
第一及び第二電子スイッチは、平均出力電圧が前記入力信号波形の平均幅にしたがって正確であるように動作する、ことを特徴とする方法。 - 前記第一及び第二スイッチは、
第二スイッチの開いた間の所定時間が経過したならば、前記入力信号波形のオン時間の間第一スイッチを閉じるように、かつ前記入力信号波形のオフ時間の間第一スイッチを開くように動作し、かつ
第一スイッチの開いた間の所定時間が経過したならば、前記入力信号波形のオフ時間の間第二スイッチを閉じるように、かつ前記入力信号波形のオン時間の間第二スイッチを開くように動作する、ことを特徴とする請求項9に記載の方法。 - 前記開閉動作はソフトウェア制御プログラムを実行するマイクロプロセッサによって制御される、ことを特徴とする請求項9に記載の方法。
- 前記開閉動作は論理ゲートによって制御される、ことを特徴とする請求項9に記載の方法。
- 前記入力信号波形はソフトウェア制御プログラムを実行するマイクロプロセッサによって計算される、ことを特徴とする請求項9に記載の方法。
- 前記第二手段は正電圧指令が与えられた時はいつでも第二スイッチを開くように動作する、ことを特徴とする請求項9に記載の方法。
- 前記第一手段は負電流指令が与えられた時はいつでも第一スイッチを開くように動作する、ことを特徴とする請求項9に記載の方法において、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US24793600P | 2000-11-14 | 2000-11-14 | |
PCT/IL2001/001056 WO2002041085A2 (en) | 2000-11-14 | 2001-11-14 | System and method to eliminate the dead time influence in a pwm-driven system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004520790A true JP2004520790A (ja) | 2004-07-08 |
Family
ID=22936958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002542948A Pending JP2004520790A (ja) | 2000-11-14 | 2001-11-14 | パルス幅変調駆動システムにおける不動作時間の影響を除去するシステムと方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6847532B2 (ja) |
EP (1) | EP1352458B1 (ja) |
JP (1) | JP2004520790A (ja) |
KR (1) | KR100824836B1 (ja) |
AU (1) | AU2002223999A1 (ja) |
WO (1) | WO2002041085A2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10322195A1 (de) * | 2003-05-16 | 2004-12-09 | Siemens Ag | Verfahren zur Überwachung einer Leistungsendstufe |
JP4581574B2 (ja) * | 2004-09-08 | 2010-11-17 | 株式会社ジェイテクト | モータ制御装置及び電動パワーステアリング装置 |
JP4749874B2 (ja) * | 2006-01-30 | 2011-08-17 | 日立オートモティブシステムズ株式会社 | 電力変換装置及びそれを用いたモータ駆動装置 |
US7659679B2 (en) * | 2007-01-12 | 2010-02-09 | Gm Global Technology Operations, Inc. | System and method for adjusting a dead-time interval in a motor control circuit |
US7286375B1 (en) * | 2007-01-23 | 2007-10-23 | Gm Global Technology Operations, Inc. | Dead-time compensation method for electric drives |
US7570087B2 (en) * | 2007-03-23 | 2009-08-04 | System General Corp. | Switching drive circuit for soft switching |
JP5342153B2 (ja) * | 2008-02-20 | 2013-11-13 | 矢崎総業株式会社 | モータ負荷制御装置 |
US20100172167A1 (en) * | 2009-01-08 | 2010-07-08 | Yang Ye | Method and apparatus of an improvement in pwm switching patterns |
TWI368389B (en) * | 2009-01-21 | 2012-07-11 | Padauk Technology Co Ltd | Controller for 3-phase brushless dc motor and multiple-mcu chip for controlling 3-phase brushless dc motor |
DE102009030740A1 (de) | 2009-06-26 | 2010-12-30 | Siemens Aktiengesellschaft | Kommutierungsverfahren einer Stromrichterphase mit rückwärts leitfähigen IGBTs |
CN102076157A (zh) * | 2009-11-20 | 2011-05-25 | 奥斯兰姆有限公司 | 自振荡半桥驱动装置以及发光装置 |
JP5518004B2 (ja) * | 2011-06-29 | 2014-06-11 | 三菱電機株式会社 | 電力変換装置 |
WO2013102781A1 (en) * | 2012-01-05 | 2013-07-11 | American Power Conversion Corporation | Converter controller with half bridge adaptive dead time circuit and method |
US10541626B1 (en) | 2019-01-15 | 2020-01-21 | Rockwell Automation Technologies, Inc. | Power conversion system with PWM carrier emulation |
US10601343B1 (en) | 2019-01-16 | 2020-03-24 | Rockwell Automation Technologies, Inc. | Power conversion system with PWM carrier transition smoothing and autotuning |
DE102019111493A1 (de) * | 2019-05-03 | 2020-11-05 | Thyssenkrupp Ag | Verfahren zum Messen der Totzeit von Leistungsschaltern in einer Motor-Endstufe |
US11239783B2 (en) | 2019-07-16 | 2022-02-01 | Analog Devices International Unlimited Company | Systems and methods for motor parameter extraction |
US11336206B2 (en) | 2020-09-23 | 2022-05-17 | Rockwell Automation Technoligies, Inc. | Switching frequency and PWM control to extend power converter lifetime |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4404623A (en) * | 1982-04-23 | 1983-09-13 | Florida Computer Graphics | Method and apparatus for balancing flux in a power transformer circuit |
KR910000543B1 (ko) * | 1987-03-24 | 1991-01-26 | 자이당호오징 한도오다이 겡큐 싱고오가이 | Pwm 전력변환장치 |
IT1225630B (it) * | 1988-11-16 | 1990-11-22 | Sgs Thomson Microelectronics | Circuito integrato di controllo di commutazione di corrente in carichiinduttivi multipli esterni configurabile |
US5719521A (en) * | 1996-10-29 | 1998-02-17 | Philips Electronics North America Corporation | Integrated half-bridge timing control circuit |
JPH1141078A (ja) * | 1997-07-16 | 1999-02-12 | Wako Giken:Kk | 半導体装置並びにpwmインバータのデッドタイム短縮方法及び装置 |
DE60002712D1 (de) * | 2000-07-17 | 2003-06-18 | St Microelectronics Srl | Spannungsumwandlerschaltung mit selbstschwingender Halbbrückenanordnung und mit Schutz vor hartem Schalten |
JP3851092B2 (ja) * | 2001-01-31 | 2006-11-29 | 三洋電機株式会社 | ハーフブリッジ形インバータ回路 |
EP1358709A2 (en) * | 2001-02-06 | 2003-11-05 | Harman International Industries, Inc. | Half-bridge gate driver circuit |
-
2001
- 2001-11-14 JP JP2002542948A patent/JP2004520790A/ja active Pending
- 2001-11-14 KR KR1020037006455A patent/KR100824836B1/ko not_active IP Right Cessation
- 2001-11-14 EP EP01996773.6A patent/EP1352458B1/en not_active Expired - Lifetime
- 2001-11-14 US US10/416,735 patent/US6847532B2/en not_active Expired - Lifetime
- 2001-11-14 AU AU2002223999A patent/AU2002223999A1/en not_active Abandoned
- 2001-11-14 WO PCT/IL2001/001056 patent/WO2002041085A2/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
KR100824836B1 (ko) | 2008-04-23 |
WO2002041085A3 (en) | 2002-08-01 |
EP1352458A4 (en) | 2009-02-11 |
US20040027760A1 (en) | 2004-02-12 |
KR20030063379A (ko) | 2003-07-28 |
EP1352458A2 (en) | 2003-10-15 |
WO2002041085A2 (en) | 2002-05-23 |
EP1352458B1 (en) | 2018-01-03 |
US6847532B2 (en) | 2005-01-25 |
AU2002223999A1 (en) | 2002-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004520790A (ja) | パルス幅変調駆動システムにおける不動作時間の影響を除去するシステムと方法 | |
CN109804539B (zh) | 晶体管驱动电路和电动机驱动控制装置 | |
US8669790B2 (en) | Control circuit arrangement for pulse-width modulated DC/DC converters and method for controlling a pulse-width modulated converter | |
JP2006500890A (ja) | コンバータ回路およびその制御方法 | |
EP3109990B1 (en) | Semiconductor devices and methods for dead time optimization | |
US7583111B2 (en) | Method for driving a transistor half-bridge | |
US11870425B2 (en) | Gate drive device | |
EP1793484B1 (en) | A method and device for driving power converters | |
US11843368B2 (en) | Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor | |
US11444613B1 (en) | Actively tracking switching speed control and regulating switching speed of a power transistor during turn-on | |
US20230353135A1 (en) | Actively tracking switching speed control and regulating switching speed of a power transistor during turn-on | |
US7224565B2 (en) | Control circuit for driving an electric actuator, in particular an electric fuel injector for an internal-combustion engine | |
CN110048584B (zh) | 确定及补偿功率晶体管延迟 | |
JP2018046680A (ja) | 負荷駆動装置 | |
CN114070283A (zh) | 用于驱动晶体管的方法和栅极驱动器系统 | |
JP2020202674A (ja) | 半導体装置 | |
US11923799B2 (en) | Systems and methods for regulating slew time of output voltage of DC motor drivers | |
JP2006271158A (ja) | アクチュエータ駆動システム | |
JP7476765B2 (ja) | スイッチング素子駆動回路 | |
US11522449B2 (en) | Transformation control device and solenoid valve driving device | |
US20230039198A1 (en) | Systems and Methods for Regulation of Propagation Delay in DC Motor Drivers | |
JP3654103B2 (ja) | スイッチ制御回路 | |
JP2002186176A (ja) | 負荷駆動装置 | |
JP2610069B2 (ja) | 負荷駆動回路のゲート制御回路 | |
JPH11168899A (ja) | モータ駆動制御装置における駆動制御方法及びモータ駆動制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071210 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080107 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080108 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080208 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080214 Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080104 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090414 |