JP2004520790A

JP2004520790A - パルス幅変調駆動システムにおける不動作時間の影響を除去するシステムと方法

Info

Publication number: JP2004520790A
Application number: JP2002542948A
Authority: JP
Inventors: ヴィラーレ、イブ
Original assignee: ヤスカワエシエドテクノロジーリミテッド
Priority date: 2000-11-14
Filing date: 2001-11-14
Publication date: 2004-07-08
Also published as: KR100824836B1; WO2002041085A3; EP1352458A4; US20040027760A1; KR20030063379A; EP1352458A2; WO2002041085A2; EP1352458B1; US6847532B2; AU2002223999A1

Abstract

本発明はＰＷＭ駆動システムにおける不動作時間の影響を除去するシステムと方法に関するものである。本システムは標準のハーフブリッジ配置において、上部及び下部の一対のデバイス（Ｑ１，Ｑ２）を動作するためのスイッチング制御回路（２６）を使用して実施されるシステムであり、それはＰＷＭパルス列入力（２２）及び電流の方向（電流指令方向）（２４）の両者をスイッチング素子を動作するために使用するものである。電流指令方向によって、ＰＷＭパルス列入力はスイッチング素子の１つ“第一素子”を制御するために直接適用され、一方第二スイッチング素子は第一スイッチング素子が閉じている間に開かれている。このように、正確な平均ＰＷＭ出力電圧は不動作時間遅れから独立に得られ、従ってより大きな不動作時間も使用可能である。

Description

【０００１】
（発明の技術分野）
本発明はＰＷＭモータ制御システムに関するものであり、特に、モータ制御システム、更に概して誘導負荷電圧制御装置に関するものである。
【０００２】
（発明の背景）
モータのような誘導負荷への出力は良く知られた技術である、パルス幅変調（ＰＷＭ）の使用が一般に適用される。この技術はＭｃＧｒａｗＨｉｌｌＳｅｒｉｅｓｉｎＥｌｅｃｔｒｉｃａｌａｎｄＣｏｍｐｕｔｅｒＥｎｇｉｎｅｅｒｉｎｇのＪｏｓｅｐｈＶｉｔｈａｙａｔｈｉｌによる文献“ＰｏｗｅｒＥｌｅｃｔｒｏｎｉｃｓ”第５章に良く説明されている。
【０００３】
ＰＷＭ技術を使用するシステムにおいては、電圧は一つ又は数個のポイントの負荷に対しトランジスタのような二つのスイッチング素子によって与えられ、更に正確にはブリッジ構成におけるＩＧＢＴｓ（絶縁ゲート二極トランジスタ）によって与えられる。一つのスイッチング素子が電源の正極から負荷に接続され、もう一つは同じ電源の負極から同じ負荷へ接続される。
【０００４】
ＰＷＭ技術に関連する固有の問題は、所謂、不動作時間の遅れの導入である。この遅れは一つのスイッチが開いてからもう一つのスイッチが閉じるまでの間として通常導入される。そのような遅れは二つのスイッチが同時に動作する可能性を防ぐために通常導入される。両スイッチが一緒に動作すると、電源が短絡し、大電流がスイッチ又は電源の破壊をきたす。また、スイッチ素子の切替え時間もある有限の値を持ち、その値も温度や負荷電流等の異なる条件によって変わるはずである。従って、不動作時間遅れは最大切替え時間の遅れよりも長い値にすべきである。
【０００５】
不動作時間遅れの間、両スイッチは非導通である。結果として、負荷接続の電圧設定は負荷状態により、特に、負荷電流方向による。電流が正（負荷へ向かう流れ）ならば、その電流は下部のレッグ・ブリッジ・ダイオードを通して流れるはずで、電圧は電源の負極の電圧に殆ど等しくなるはずである。電流が負（負荷からスイッチへの流れ）ならば、電流は上部のレッグ・ブリッジ・ダイオードを通して流れ、かつ電圧は電源の正極の電圧に殆ど等しくなるはずである。この状況はＰＷＭデューティサイクルと印加電圧との間に非決定論的関係が生じ、電圧出力に大きな不正確さが見られる。
【０００６】
不動作時間遅れによって生じる他の問題は不動作時間よりも小さなパルス幅を持つ電圧は出力できないことである。こうして、負又は正の電源線間電圧に近い電圧は、それぞれ小さいオン時間又はオフ時間のパルス幅として出力できず、よって、負又は正の電源電圧出力に近い電圧における断絶が生じる。
【０００７】
ＰＷＭシステムを設計するとき、エンジニアは不動作時間の影響について難しい評価をしなければならない。短過ぎる不動作時間はシステムの信頼性を減少させ、即ち、ある条件下では短絡を招き、一方、長過ぎる不動作時間はシステムの特性をそぐことになる。
【０００８】
スイッチングの仕組みは電圧の不正確さを補正する従来技術の特許に説明されているが、しかしながら、それらは所望の出力電圧がゼロに近いか又は直流電源電圧近くにあるときの平均電圧出力の不連続性を解決していない。米国特許第５，９３０，１３２のＷａｔａｎａｂｅ他において、不動作時間Ｍを最小限にする目的の電子システムが提示されている。この特許において、不動作時間は最小化されているが、除去されてはいない。米国特許第５，８５９，７７０のＴａｋｅｄａ他では、不動作時間を殆どゼロに減少するＰチャネルトランジスタからなる電子構成が使用されている。Ｐチャネルトランジスタは電力定格が限られている欠点があり、殆どの最近のシステムにおいてはＮチャネルＩＧＢＴ’ｓのみが高電力として使用されている。従って、Ｔａｋｅｄａ他の特許は中及び高電力のシステムについて有効ではない。
【０００９】
従って、不動作時間遅れがシステムの正確さに影響しないシステムを提供することが望まれ、これが今日一般に使用される電力スイッチングトランジスタに適用される。
【００１０】
（発明の要約）
従って、本発明の基本的な目的は不動作時間遅れに関する問題を克服することにある。
【００１１】
本発明は不動作時間遅れ問題を解決するためのシステムと方法を提供するものである。不動作時間の影響が取り消され、即ち、電圧出力の正確な値は不動作時間の値によらず、直流電源の電圧出力の全域において連続して利用可能となる。
【００１２】
本発明の具体的実施例によれば、スイッチを切替える間の不動作時間の影響を除去するために、一対の電子スイッチの切替えを制御することにより、負荷に電流を供給するための出力電圧を発生するシステムであって、一対の電子スイッチは電源端子間にハーフブリッジ構成で接続可能であり、第一スイッチが正電源端子に接続されて電流が負荷へ流れるとき正電流方向が負荷に関して定められるシステムにおいて、該システムは、入力信号波形のオン及びオフ時間にそれぞれ応答して電子スイッチ対の第一スイッチの開閉動作を可能にする第一手段を有し、入力信号波形のオン及びオフ時間にそれぞれ応答して電子スイッチ対の第二スイッチの開閉動作を可能にする第二手段を有し、正電流を確立するために正電流指令が与えられた場合に、第一手段は、入力信号波形のオン時間の間第一スイッチを閉じ、かつそのオフ時間の間開き、この間、第二手段は少なくとも第一スイッチの閉じ時間の間第二スイッチを開くように動作し、負電流を確立するために負電流指令が与えられた場合に、第二手段は、入力信号波形のオン時間の間第二スイッチを開き、かつそのオフ時間の間第二スイッチを閉じ、この間、第一手段は少なくとも第二スイッチの閉じ時間の間第一スイッチを開くように動作し、第一及び第二電子スイッチは、平均出力電圧が入力信号波形の平均幅にしたがって正確に動作する、ことを備える。
【００１３】
本システムは標準ハーフブリッジ構成における一対の上部および下部のスイッチング素子を動作させるためのスイッチング制御回路を使用して実現され、このＰＷＭパルス列入力および所望の電流方向（電流指令方向）の両者がスイッチング素子を動作させるために使用される。電流指令方向が正の場合、ＰＷＭパルス列入力は上部スイッチング素子を制御するために直接印加され、この間、少なくとも上部スイッチング素子が閉じている間は下部スイッチング素子が開いたままである。電流指令方向が負の場合、ＰＷＭパルス列入力はまず反転され、それから下部スイッチング素子に印加され、この間、少なくとも下部スイッチング素子の閉じ時間の間は上部スイッチング素子が開かれたままである。
【００１４】
本発明によれば、正確な平均ＰＷＭ出力電圧は不動作時間遅れとは独立に得ることができ、よって、直流電源の全域にわたって正確な電圧出力を提供するために長い不動作時間が使用することができ、したがって、高い信頼性を維持できる。
【００１５】
本発明の方法はディジタルシステムのより集積化のためにスイッチング素子の制御をマイクロプロセッサ・ベースの制御システムを使用して実現することができる。
【００１６】
本発明のその他の特徴および利点は添付図面および説明にしたがってより明らかになるであろう。
【００１７】
（実施例の詳細な説明）
従来技術の典型的なシステムを図１に示す。ここに二つのスイッチング素子は二つのトランジスタＱ１（上部）及びＱ２（下部）として示す。トランジスタＱ１は、一つのレッグ（ｌｅｇ）について直流電源の正極に接続され、他のレッグは負荷へ接続される。トランジスタＱ２は１つのレッグについて直流電源の負極に接続され、かつ他のレッグについて負荷９に接続され、そこはトランジスタＱ１に接続されている。各トランジスタは電流を上部レッグより下部レッグへ流れる電流のためのスイッチとして機能する。トランジスタは閉じられたスイッチに相当する導通状態（オン）に動作可能で、また開いたスイッチに相当する非導通状態（オフ）に動作可能である。各トランジスタに並列にダイオードＤ１及びＤ２が夫々に接続され、これらのダイオードは反対方向に電流を通す。この構成は更にここではハーフブリッジ構成と呼ばれる。
【００１８】
電圧指令が、システムに適用され、かつ二つの論理状態、オン及びオフの入力波形の形にて実行され得る。図１において、この電圧指令はＰＷＭパルス列の形で印加される。このパルス列（図２参照）はＴｐｗｍオン時間及びＴｃｙｃｌｅ間隔を持つパルスで、
電圧指令値＝Ｖｃ＝Ｅ^＊Ｔｐｗｍ／Ｔｃｙｃｌｅ
で表される。
【００１９】
このパルス列は遅延回路を通してパワースイッチのゲートへ送られる。パルス列がオンの時、下部トランジスタＱ２はゲートドライバ１４によってオフに直ちに切替えられ、かつ上部トランジスタＱ１は不動作時間遅れ（Ｔｄ）後にゲートドライバ１６によりオンに切替えられる。
【００２０】
パルス列がオンからオフになる時、上部トランジスタＱ１はオフに直ちに切替えられ、この間、下部トランジスタＱ２は不動作時間遅れ後にオンに切替えられる。
【００２１】
トランジスタＱ１−Ｑ２へのゲート信号Ｃ_ｈｉｇｈ（１８）及びＣ_ｌｏｗ（２０）のタイミングチャートを図２に示す。
【００２２】
理想的には、不動作時間遅れ（Ｔｄ）が無限に小さければ、負荷で得られた平均電圧（Ｖ）は（ここで、Ｅは直流電源電圧を示す）、
Ｖ＝Ｅ^＊Ｔｐｗｍ／Ｔｃｙｃｌｅ
であり、平均電圧出力が電圧指令値に直接比例する理想の場合である。
【００２３】
しかしながら、不動作時間遅れが実際の場合のようにゼロ値でないとすると、平均電圧は異なる値を持つ。上部トランジスタＱ１はＴｐｗｍ−Ｔｄの間導通する。下部トランジスタＱ２はＴｐｗｍ＋Ｔｄの間導通しない。従って、上部トランジスタＱ１の導通時間の前と後では、トランジスタは導通しない遅れ時間となるはずである（不動作時間遅れ）。
【００２４】
電流の連続時間は不動作時間遅れの間を示し、電流が負（負荷からトランジスタへの流れ）ならば、電圧は電源（＋Ｅ）の正極の電圧に等しい。これは電流が上部ダイオードＤ１を通してその極へ流れるからである。対称的に、電流が正であれば、電流がダイオードＤ２を通して流れるから、電圧は電源（０ボルト）の負極の電圧に等しいはずである。
【００２５】
不動作時間遅れを考慮に入れ、負荷へ１サイクルの間印加する電圧は、
電流が正ならば、Ｖ＝Ｅ^＊［Ｔｐｗｍ−Ｔｄ］／Ｔｃｙｃｌｅ
電流が負ならば、Ｖ＝Ｅ^＊［Ｔｐｗｍ＋Ｔｄ］／Ｔｃｙｃｌｅ
となる。
【００２６】
従来技術において、いくつかの補正方法が提案されている（例えば、ＩＥＥＥ会報ＩＥＶｏｌ．４４，Ｎｏ．２，１９９７、ＤａｖｉｄＬｅｇｇａｔｅによる“ＰＷＭ電圧インバータのためのパルスベース不動作時間補正器”）。これらの補正方法はＴｐｗｍ値指令に不動作時間遅れを加えるか、それから差し引くかであり、電圧が正であれば加え、負であれば差し引いている。これらの方法はＰＷＭ電力出力の不正確さを補正することができるが、しかしながら、ＰＷＭ電圧指令が電源の極のうち一つの極の電圧（即ち、０又はＥボルト）に近いときはこれらの方法は使用できない。
【００２７】
例えば、負の電流において、小さな電圧値Ｖ＝（Ｅ^＊Ｔｄ／Ｔｃｙｃｌｅ）／２を補正せずに出力するために、出力の値はＴｐｗｍ＝Ｔｄ／２となる。前述のように、これは電圧が
Ｖ＝Ｅ^＊［Ｔｄ／２＋Ｔｄ］／Ｔｃｙｃｌｅの結果となり、この電圧は所望の値より３倍大きい。
【００２８】
従来技術の補正方法が使用されるならば、値ＴｄがＴｐｗｍ指令より差引かれ、かつ負の値（−Ｔｄ／２）がＴｐｗｍのために得られ、これは、スイッチはそのサイクルでは起動せず、よって、得られたＰＷＭ平均値はそのサイクルに対してＶ＝０である。
【００２９】
従って、補正付きまたは補正なしの両システムはＰＷＭ電圧出力を不正確に生成する。
【００３０】
図３を参照すると、本発明のＰＷＭシステムの全体ブロック図を示している。
【００３１】
殆どの最近のシステムでは、負荷の電流は制御され、ＰＷＭ電圧はその電流を制御するために使用する手段である。結果として、電流指令値が定められる。
通常、制御システムの要求にしたがって、制御システムは電流値の変化を生成するためにＰＷＭ電圧を設定する。例えば、モータのサーボ制御システムにおいて、モータの実際の速度を測定するために速度センサが使用されるシステムでは、速度が制御される。速度が、現在求められる速度（指令速度）と異なるとすると、モータに発生するトルクを変更するために、サーボシステムは電流指令を新しい値に変更し、こうして速度は修正される。
【００３２】
サーボ増幅器の他の内部制御ループ（電流制御ループ）は、モータに流れる実際の電流と電流指令の間の差をチェックする。差が見つかると、電流制御ループは、モータに印加される平均電圧を変更するためにＰＷＭ指令を変更し、これによって、指令値に近い新しい値の電流となる。
【００３３】
結果として、殆どの最近の制御システムでは、ＰＷＭ電圧指令および電流指令の両者が定められる。特に、電流指令方向は知られている。
【００３４】
この考察に基づき、本発明の方法は図３に示すように入力信号２２及び２４として、両電圧指令（Ｖｃ）及び電流指令（Ｃｃ）方向を使用する。
【００３５】
電圧指令Ｖｃ及び電流指令方向Ｃｃはトランジスタ指令発生器（ＴＣＧ）２６に入力する。不動作時間遅れによる影響なしに負荷に対して正確なＰＷＭ電圧（Ｖ）を印加するために、ＴＣＧ２６はスイッチング間隔を正確に制御するようにスイッチング素子Ｑ１及びＱ２のためのスイッチング制御器として機能する。
【００３６】
ＴＣＧ２６は上部及び下部トランジスタＱ１、Ｑ２に対してゲートドライバ１６，１４に供給する二つの異なるゲート信号１８及び２０（Ｃ_ｈｉｇｈ及びＣ_ｌｏｗ）をそれぞれ生成する。
【００３７】
第一ステップとして、電圧指令（Ｖｃ）信号２２は幅Ｔｐｗｍ及び間隔ＴｃｙｃｌｅのＰＷＭパルス列として解釈される。パルス幅Ｔｐｗｍは直流電源Ｅ及び不動作時間遅れのない理想的なシステムのために計算され、式にしたがって、パルス幅Ｔｐｗｍは、正確に電圧指令Ｖｃの電圧に合致した平均出力電圧値の結果となる。
Ｔｐｗｍ＝Ｔｃｙｃｌｅ^＊Ｖｃ／Ｅ
【００３８】
このＰＷＭパルス列は内部的変数、即ちハードウェアまたはソフトウェアで実行されたＴＣＧ２６の信号であり、実際に出力される必要はない。
【００３９】
それから、ＴＣＧは図４及び図５に示すように次のチャートによって二つのトランジスタ指令信号１８及び２０（Ｃ_ｈｉｇｈ及びＣ_ｌｏｗ）を発生する。即ち、
ａ）電流指令信号が正（図４）の場合、
・上部トランジスタ指令信号（Ｃ_ｈｉｇｈ）はＰＷＭパルス列と同一で、
即ちトランジスタＱ１はＰＷＭの各サイクルにおいてＴｐｗｍ時間の
間（オン）を実行するように設定され、その他は実行しない。
・Ｑ１がオンに切替わる前のＴｄ不動作時間の間、Ｑ１がオンである
間中、Ｑ１がオンである後のＴｄ不動作時間の間、下部トランジスタ
指令信号（Ｃ_ｌｏｗ）は（オフ）を実行しないように維持する。Ｑ２の
状
態はサイクルの他の部分において重要ではなくむしろオフである方が
良い。
ｂ）電流指令方向が負（図５）の場合、
・下部トランジスタＱ２は各ＰＷＭサイクルの間Ｔｐｗｍ時間の間（
オフ）を実行しないことを維持し、その他は（オン）を実行する。
・Ｑ２がオンに切替えられる前のＴｄ不動作時間の間、Ｑ２がオンの
間中、Ｑ２がオフに切替った後のＴｄ不動作時間の間、上部トランジ
スタ指令信号（Ｃ_ｈｉｇｈ）はＱ１を実行しないことを維持する。Ｑ１の
状態はサイクルの他の部分において重要でないが、オフである方が良
い。
【００４０】
本発明の目的は電圧指令に等しい平均電圧値を負荷へ印加することである。もう一つの目的は、指令電流に等しい実電流を維持することである。ここに示すように、本発明システムのさらなる利点は実電流が指令電流に反対方向となる場合、本発明のＰＷＭパターンは直流バス電圧及び負荷によって定められるシステムの最大可能速度において指令方向に沿って実電流を反対方向へ仕向ける。
【００４１】
第一のケースにおいて、電流指令方向が正であり実電流も正である時、Ｑ１はオンに切替えられ、負荷９は電源の正極に直接接続され、かつ負荷９に印加された電圧は電源（Ｅ）の正電圧の電圧に等しい。
【００４２】
Ｑ１がオフに切替えられる間、実電流が正で、必要な電流の連続性が負荷９へ向かい流れるために強制される。Ｑ１を通る線路はないので、電流はダイオードＤ２を通して流れ、負荷９に印加される電圧は電源の負極の電圧となる。この状況はＱ２の状態によらないと言うことに注目すべきである。結果として、上部トランジスタのオフ位相の間、負荷に対して印加された電圧は常にゼロである（即ち、電源の負極の電位）。
【００４３】
このように、実電流及び電流指令の両方が正である場合、負荷はＴｐｗｍ時間の間は電圧Ｅを、Ｔｃｙｃｌｅ−Ｔｐｗｍ時間の間は電圧ゼロを与えられる。結果として、平均出力電圧は、
Ｖ＝Ｅ^＊Ｔｐｗｍ／Ｔｃｙｃｌｅ＝Ｖｃとなる。
【００４４】
第二のケースにおいて、電流指令方向が正で実電流方向が負の場合、Ｑ１がオンに切替えられている間、負荷９は電源の正極に直接接続され、負荷９に印加される電圧は電源（Ｅ）の正極電圧の電圧に等しい。
【００４５】
Ｑ１のオフ時間の間、連続性を維持するために、電流はダイオードＤを通し流れる。この場合、電圧は電源電圧に等しい。結果として、実電流が負である限り、システムは電源を負荷へ直接印加し、これによって、実電流がゼロ又は負値に至るまで、実電流は急速に絶対値の減少となる。その場合、平均電圧が電源電圧の値に等しく、これは実電流方向が電流指令方向に戻るために望ましい。
【００４６】
第三のケースにおいて、電流指令方向が負で実電流方向も負の場合、下部トランジスタＱ２がオンに切替えられている間、Ｑ２が電源の負極へ直接接続されるので、負荷へゼロ電圧が印加される。下部トランジスタＱ２がオフに切替えられる間、実電流は負荷９からシステムへ流れ、電流連続性はダイオードＤ１を通して流れる電流となり、負荷９に印加される電圧は電源電圧（Ｅ）である。負荷９に印加される電圧は上部トランジスタＱ１の状態に依存しないということは注目すべきことである。
【００４７】
よって、両実電流及び電流指令が負の場合、負荷はＴｐｗｍ時間の電圧Ｅに、かつＴｃｙｃｌｅ−Ｔｐｗｍ時間の間電圧ゼロにされる。結果として、平均出力電圧は、
Ｖ＝Ｅ^＊Ｔｐｗｍ／Ｔｃｙｃｌｅ＝Ｖｃとなる。
【００４８】
第四のケースにおいて、電流指令方向が負であるが、実電流方向が正である場合、下部トランジスタＱ２がオンに切替えられる間、Ｑ２が電源の負極に負荷９を直接接続するので、負荷にゼロ電圧が印加される。下部トランジスタＱ２がオフに切替えられる時、電流の連続性はダイオードＤ２を通して仕向けられ、よって、負荷９に印加される電圧はゼロになる。
【００４９】
結果として、実電流が正である限り、システムはゼロ電圧を負荷へ直接与え、こうして、実電流がゼロ又は負値に至るまで、実電流は急速に絶対値の減少となる。この場合、平均電圧はゼロ電圧に等しく、これによって、実電流方向が電流指令方向に戻るために望ましい。
【００５０】
全てのケースの概要を述べると、電流指令及び実電流が同じ方向であれば、平均出力電圧は電圧指令に全く等しくなる。
【００５１】
電圧指令と実電流が反対方向の場合、システムは適切な方向に可能な最大電圧を設定し、適切な方向は実電流を指令の方向に戻す。
【００５２】
よって、システムは電流制御の追加利点として負荷電圧の制御を可能にする。殆どの最近のシステムは負荷電流を制御することを第一優先の狙いとし、かつ電圧を第二優先としている。本発明によって設計されたシステムは両電圧及び電流出力の制御精度を向上するものである。
【００５３】
図６では、ＴＣＧ２６の実現のための好適な実施例を示す。ＴＣＧ２６は比較器２８、一対のオフ遅延回路３０，３２、及び論理ゲート３４，３６，３８，４０，４２，４４を含む。
【００５４】
電圧指令信号２２（Ｖｃ）及び鋸歯信号発生器４８からの鋸歯（Ｓｔ）信号４７は比較器２８へ入力される。電圧指令信号２２が鋸歯信号４７を超えると、比較器の出力信号５４は論理レベル１となる。さもなければ、比較器の出力信号５４はゼロ論理レベルである。この技術はＰＷＭ信号を発生するための標準である（発明の背景の項に記載したＶｉｔｈａｙｔｈｉｌを参照）。比較器２８の出力信号５４はここではパルスである。パルスのオン時間は電圧指令信号２２（Ｖｃ）の値と線形関係にある。パルスのオン時間はここではＴｐｗｍで表され、かつＴｃｙｃｌｅは鋸歯信号の間隔を表す。
【００５５】
電圧指令信号２２、鋸歯信号４７、及び比較器２８はアナログ又はディジタル信号またはその装置であり得る。ディジタルであれば、電圧指令（Ｖｃ）信号２２及び鋸歯信号４７はレジスタ内に保たれ（例えば、プログラマブル論理装置内に）かつ比較器２８はディジタル比較器である。アナログ装置の場合、電圧指令及び鋸歯信号は各入力線の電位である。すべてのケースにおいて、比較器２８はディジタル信号出力、即ち二つの値のみのものである。
【００５６】
また、電流指令方向信号２４はＴＣＧ２６へ論理信号の形で入力する。実施例において、電流が正であれば論理レベルは１に設定される。
【００５７】
オフ遅延回路の一対の各々３０，３２は、その入力が論理レベル１のとき論理レベル１の各出力信号５０，５２を発生するが、入力論理レベルがゼロに戻ると、出力信号５０，５２は遅延時間Ｔｄの後だけ論理レベル０に戻る。これらの遅延出力信号５０，５２は各アンドゲート３６及び３８の反転入力に入力する。この動作によって、オフ遅延回路３０，３２はアンドゲート３６，３８と一緒にトランジスタＱ１−Ｑ２の同時導通に抗して保護を与える。
【００５８】
両電流指令方向信号２４及び比較器２８の出力信号５４はアンド論理ゲート３４へ入力される。その結果は、電流指令方向信号２４が正のときだけ、比較器２８の出力信号５４がアンドゲート３４及び３６を通過し、かつオフ遅延回路出力３０は論理１（論理０から）へ反転される。これはＱ２の前のオン動作のために十分な時間が経過した時のみ発生する。
【００５９】
もしこの場合ならば、トランジスタＱ１をオンに切替えるために、作動しているゲート信号Ｃ_ｈｉｇｈがゲートドライバ１６へ伝送される。しかしながらもしも、下部トランジスタＱ２の前のオフ切替え動作のために経過時間が安全な不動作時間遅れＴｄよりも短く、アンドゲート３６は比較器２８の出力信号５４の伝送を停止させ、この結果、ゲートドライバ１６はトランジスタＱ１をオンには切替えない。
【００６０】
通常、電流指令方向信号２４が正ならば、かつトランジスタＱ２のオフ切替えのために十分な時間が経過していれば、トランジスタＱ１はＴｐｗｍの時間の間オンに切替えられ、そのサイクルの残りの時間はオフに切替えられる。
【００６１】
電流指令方向信号２４が負の場合、アンドゲート３４はゼロ論理を出力し、トランジスタＱ１は決してオンには切替らない。
【００６２】
対称形式では、トランジスタＱ２の切替え動作はアンド論理ゲート３８，４０によって制御される。しかしながら、アンドゲート４０は比較器２８の出力信号５４をインバータ４２を経て反転された出力を受け、かつインバータ４４を経て反転した電流方向信号２４を受ける。
【００６３】
通常、電流指令方向信号２４が負の場合、トランジスタＱ２はＴｐｗｍの時間の間オフへ切替えられ、かつトランジスタＱ１がオフに切り替えられているために十分な時間が経過しているならば、サイクルの残りの時間ではトランジスタＱ２がオンに切替えられる。
【００６４】
電流指令方向信号２４が正の場合、アンドゲート４０はゼロ論理出力であり、かつトランジスタＱ２は決してオンに切替えられない。
【００６５】
図７では、マイクロプロセッサ６０を使用したＴＣＧ２６の実施例を示す。マイクロプロセッサ６０はスイッチング素子Ｑ１及びＱ２のオン時間及びオフ時間を制御するために使用される切替え信号の制御を可能にする。この方法では、ＰＷＭ切替えパターンは本発明の方法によって生成することができる。
【００６６】
図８は本発明によるＰＷＭパターンを生成するマイクロプロセッサ・プログラムの実行可能なフローチャートを示す。
【００６７】
ブロック７０において、システムは新しいＰＷＭサイクルを開始し、ブロック７２において、電圧指令Ｖｃを受ける。ＰＷＭパルス幅Ｔｐｗｍはブロック７４にて計算され、かつ電流指令方向をブロック７６にて受ける。決定ブロック７８において、電流指令方向が正ならば、動作はブロック８０で継続し、そこでトランジスタＱ２の状態がチェックされる。Ｑ２がオフであれば、ブロック８２において、前のオフ切替え時間からの遅延が記録され“Ｔ１ｏｆｆ”として表される。トランジスタＱ２がオンの状態であったならば、ブロック８４において、現在のサイクルの残りの時間の間トランジスタＱ２をオフに切替えるように指令を発生し、かつトランジスタＱ２のオフ切替え時間がブロック８６に記録され、“Ｔ１ｏｆｆ”として表される。ブロック８８において、続くブロック８２又は８６のいずれかにおいて、トランジスタＱ１のオン切替え時間及びオフ切替え時間が計算され、“Ｔｈｏｎ”及び“Ｔｈｏｆｆ”として表される。
【００６８】
ブロック９０において、トランジスタＱ１のオン切替え時間が不動作時間遅れＴｄよりも大きいまでに時間が残っているならばそれをみるために、トランスタＱ２のオフ時間がチェックされる。残りの時間が大きくなければ、不動作時間遅れＴｄに合わすために、ブロック９２にて、トランジスタＱ１のオン切替え時間が再計算される。次のブロック９０又は９２では、ブロック９４において、トランジスタＱ１の計算されたオン切替え時間がブロック８８にて計算されたトランジスタＱ１の計算されたオフ切替え時間の前ならばそれをみるために、トランジスタＱ１の計算されたオン切替え時間がチェックされる。
【００６９】
この条件が確認されたならば、指令がブロック９６にて発生され、トランジスタＱ１が時間“Ｔｈｏｎ”でオンに切替わり、かつ時間“Ｔｈｏｆｆ”でオフに切替わる。この条件が確認されないならば、ブロック９８において、指令はそのサイクルの残り時間の間トランジスタＱ１をオフに維持するよう発生する。
【００７０】
ブロック１００において、ソフトウェアのルーチンは完了し、次のＰＷＭサイクルの始めで再起動される。
【００７１】
決定ブロック７８へ戻り、電流指令方向が負の場合、システムの対称動作がブロック１０２にて開始し、かつ全ての残りのステップがトランジスタＱ２をＱ１に置き換えることにより、また説明されたステップを実行するとき、Ｑ２のオン状態とオフ状態とを入れ替えることにより実行される。
【００７２】
本発明をここに特定の実施例について説明してきたが、説明はこれに制限するものでないことを理解すべきであり、更に技術熟練者にとって更に改造する提案もあり得るが、それらの改造は請求の範囲内に含むものである。
【図面の簡単な説明】
本発明のより良い理解のために、添付図面を参考に示し、番号を要素又は部所に表示する。
【図１】
ＰＷＭ電圧が負荷接続の片側に印加する従来技術のＰＷＭ制御システムを示す。
【図２】
従来技術のタイミングチャートを示す。
【図３】
本発明のＰＷＭ制御システムの全体ブロック図を示す。
【図４】
本発明における正電流指令の場合のタイミングチャートを示す。
【図５】
本発明における負電流指令の場合のタイミングチャートを示す。
【図６】
本発明のＰＷＭパターンを発生するハードウェアの具体例を示す。
【図７】
マイクロプロセッサを使用した代りの具体例を示す。
【図８】
本発明のＰＷＭパターンを発生するために図７の具体例に使用したソフトウェアフローチャートの例を示す。

Claims

スイッチを切替える間の不動作時間の影響を除去するために、一対の電子スイッチの切替えを制御することにより、負荷に電流を供給するための出力電圧を発生するシステムであって、前記一対の電子スイッチは電源端子間にハーフブリッジ構成で接続可能であり、前記第一スイッチが正電源端子に接続されて電流が負荷へ流れるとき正電流方向が負荷に関して定められる、前記システムにおいて、該システムは、
入力信号波形のオン及びオフ時間にそれぞれ応答して電子スイッチ対の第一スイッチの開閉動作を可能にする第一手段を有し、
入力信号波形の一サイクル内のオン及びオフ時間にそれぞれ応答して電子スイッチ対の第二スイッチの開閉動作を可能にする第二手段を有し、
正電流を確立するために正電流指令が与えられた場合に、前記第一手段は、前記入力信号波形のオン時間の間第一スイッチを閉じ、かつそのオフ時間の間開き、この間、前記第二手段は少なくとも第一スイッチの閉じ時間の間第二スイッチを開くように動作し、
負電流を確立するために負電流指令が与えられた場合に、前記第二手段は、前記入力信号波形のオン時間の間第二スイッチを開き、かつそのオフ時間の間第二スイッチを閉じ、この間、第一手段は少なくとも第二スイッチの閉じ時間の間第一スイッチを開くように動作し、
第一及び第二電子スイッチは、平均出力電圧が前記入力信号波形の平均幅にしたがって正確に動作する、システム。
前記第一及び第二手段は、
第二スイッチが開いた間の所定時間が経過したならば、前記入力信号波形のオン時間の間第一スイッチを閉じるように、かつ前記入力信号波形のオフ時間の間第一スイッチを開くように動作し、
第一スイッチの開いた所定時間が経過したならば、前記入力信号波形のオフ時間の間第二スイッチを閉じるように、かつ、前記入力信号波形のオフ時間の間第二スイッチを開くように動作する、制御装置を有することを特徴とする請求項１に記載のシステム。
前記入力信号波形は、基準電圧と鋸歯電圧波形パターンとを比較する比較器によって生成される、ことを特徴とする請求項２に記載のシステム。
前記制御装置は電子論理ゲートによって実現される、ことを特徴とする請求項２に記載のシステム。
前記入力信号波形は、ソフトウェア制御プログラムを実行するマイクロプロセッサによって計算される、ことを特徴とする請求項１に記載のシステム。
前記制御装置は、ソフトウェア制御プログラムを実行するマイクロプロセッサによって実現される、ことを特徴とする請求項２に記載のシステム。
前記第二手段は、正電圧指令が与えられた時は必ず第二スイッチを開くように動作する、ことを特徴とする請求項１に記載のシステム。
前記第一手段は、負電流指令が与えられた時は必ず第一スイッチを開くように動作する、ことを特徴とする請求項１に記載のシステム。
スイッチを切替える間の不動作時間の影響を除去するために、一対の電子スイッチの切替えを制御することにより、負荷に電流を供給するための出力電圧の発生方法であって、前記一対の電子スイッチは電源端子間にハーフブリッジ構成で接続可能であり、前記第一スイッチが正電源端子に接続されて電流が負荷へ流れるとき正電流方向が負荷に関して定められる、前記方法おいて、該方法は、
入力信号波形のオン及びオフ時間に応答して電子スイッチ対の第一スイッチを開閉状態に操作し、
前記入力信号波形のオン及びオフ時間に応答して電子スイッチ対の第二スイッチを開閉状態に操作し、
正電流を確立するために正電流指令が与えられた場合に、前記第一スイッチは前記入力信号波形のオン時間の間閉じられ、かつそのオフ時間の間開かれ、この間、前記第二スイッチは少なくとも前記第一スイッチの閉じている間開かれ、
負電流を確立するために負電流指令が与えられた場合、前記第二スイッチは前記入力信号波形のオン時間の間開かれ、かつそのオフ時間の間閉じられ、この間、前記第一スイッチは少なくとも第二スイッチが閉じている間開かれ、
第一及び第二電子スイッチは、平均出力電圧が前記入力信号波形の平均幅にしたがって正確であるように動作する、ことを特徴とする方法。
前記第一及び第二スイッチは、
第二スイッチの開いた間の所定時間が経過したならば、前記入力信号波形のオン時間の間第一スイッチを閉じるように、かつ前記入力信号波形のオフ時間の間第一スイッチを開くように動作し、かつ
第一スイッチの開いた間の所定時間が経過したならば、前記入力信号波形のオフ時間の間第二スイッチを閉じるように、かつ前記入力信号波形のオン時間の間第二スイッチを開くように動作する、ことを特徴とする請求項９に記載の方法。
前記開閉動作はソフトウェア制御プログラムを実行するマイクロプロセッサによって制御される、ことを特徴とする請求項９に記載の方法。
前記開閉動作は論理ゲートによって制御される、ことを特徴とする請求項９に記載の方法。
前記入力信号波形はソフトウェア制御プログラムを実行するマイクロプロセッサによって計算される、ことを特徴とする請求項９に記載の方法。
前記第二手段は正電圧指令が与えられた時はいつでも第二スイッチを開くように動作する、ことを特徴とする請求項９に記載の方法。
前記第一手段は負電流指令が与えられた時はいつでも第一スイッチを開くように動作する、ことを特徴とする請求項９に記載の方法において、方法。