JP2004515115A - データパケットを多重化する装置及び方法 - Google Patents
データパケットを多重化する装置及び方法 Download PDFInfo
- Publication number
- JP2004515115A JP2004515115A JP2002544894A JP2002544894A JP2004515115A JP 2004515115 A JP2004515115 A JP 2004515115A JP 2002544894 A JP2002544894 A JP 2002544894A JP 2002544894 A JP2002544894 A JP 2002544894A JP 2004515115 A JP2004515115 A JP 2004515115A
- Authority
- JP
- Japan
- Prior art keywords
- entry
- connection
- pointer
- bits
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/24—Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
- H04J3/247—ATM or packet multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【課題】本発明の目的は、より低いメモリ複雑性と良いスケーラビリテイとを有し経済的に実現できるマルチプレクサ及びデータパケットの多重化の方法を提供することである。
【解決手段】本発明の多重化方法は、アドレス情報(VPI、VCI)を含んだデータパケットがノード(1)の入力接続(5a、5b、5c、5d)で受け取られる。アドレス情報は最初の部分(A0)とその後に続く部分(A1)とに分解される(S1)。最初の部分は、データパケットのためのルーテイング情報を見つけるためにその後に続く部分を解析する態様を定義するエントリイを含んだ参照テーブル(15)をアドレスするためのアドレスとして使用される(S2)。エントリイはルーテイング情報を含んだ接続テーブルへの参照であること(S4、V)、又は、参照テーブルのさらなるエントリイへの参照であること(S4、Z)ができる。
【選択図】図6
【解決手段】本発明の多重化方法は、アドレス情報(VPI、VCI)を含んだデータパケットがノード(1)の入力接続(5a、5b、5c、5d)で受け取られる。アドレス情報は最初の部分(A0)とその後に続く部分(A1)とに分解される(S1)。最初の部分は、データパケットのためのルーテイング情報を見つけるためにその後に続く部分を解析する態様を定義するエントリイを含んだ参照テーブル(15)をアドレスするためのアドレスとして使用される(S2)。エントリイはルーテイング情報を含んだ接続テーブルへの参照であること(S4、V)、又は、参照テーブルのさらなるエントリイへの参照であること(S4、Z)ができる。
【選択図】図6
Description
【0001】
【発明の属する技術分野】
本発明は、パケットデータ・ネットワークにおいてデータパケットを多重化(マルチプレキシング)する装置(マルチプレクサ)及び方法に関する。
【0002】
【背景技術】
本装置及び方法の好適であるが排他的ではない使用領域は、ATM(非同期通信モード)ネットワークである。非同期通信モード(ATM)は、現代の広帯域通信ネットワークに使用されている。ATMは、一定の長さのセル内のデータ・ストリーム及びデータ・パケットの通信に基づいている。ATMは、接続指向である。換言すれば、各送信されたセルは前に構築された又は確立された接続に明確に属する。この動作は、仮想経路アイデンテイファイヤー(VPI)及び仮想チャンネル・アイデンテイフアイヤー(VCI)から形成されるセル・ヘッダー内の宛先情報を使用する。
【0003】
NNI(ネットワーク・ネットワーク・インターフェイス)モード中のVPIフィールドは、12ビットを含み、UNI(ユーザ・ネットワーク・インターフェイス)中では、8ビットを含む。VCIフィールドは16ビットを含む。従って、全体で228の接続を識別することが可能である。ATMマルチプレクサ中の可能な接続数は、この理論的限界よりもかなり少ない。これは、各構築された接続は、例えば、出力チャンネル上に転送される時にデータ・パケットに付属されなければならないVPI又はVCIの値、ルーテイング情報、優先度等のルーテイング情報として以下に簡略に説明されるさまざまなパラメータを含んだテーブル内のエントリイを必要とする事実に起因する。
【0004】
VPIとVCI及び対応するそれらのアドレスの多様性により識別できる接続の大きい数は、データパケットについてのルーテイング情報の位置について技術的問題を生ずる。もし、ネットワークのノードで受信されるデータパケットの持つ宛先情報の使用がルーテイング情報を含んだこのノードのテーブルをアドレスすることを直接に要求する場合、テーブルが必要とされ、その大きさはその中に宛先情報の各可能な値に対するルーテイング情報を収納するのに十分なものである。この記憶要求を減少させるために、マルチプレクサ内の各接続にいわゆる内部アドレスを帰属させる方法が知られている。内部アドレスの長さは、同時に処理できそして全てのこれらの接続に対するルーテイング情報を含んだ接続テーブルを与えることのできる最大の予想又は可能な接続の数に依存する。選択された接続テーブルの大きさは内部アドレスの数に依存する。
【0005】
例えば、14ビットを含むこのようなアドレスは、ATMパケットと共にオリジナルに転送される宛先情報に限り半分にできる。
【0006】
接続のためのルーテイング情報を見つけるため、データパケットと共に転送された宛先情報を内部アドレスに変換すること、もし必要ならばデータパケットがに受け取られた所である前の接続の表示も含めて、が必要である。次に、この宛先情報が宛先アドレスとして記述される。本質的に、宛先アドレスを内部アドレスに変換するために2つの方法がある。
【0007】
第1は、連想メモリ(コンテント・アドレサブル・メモリCAM)による変換である。このような方法によると、宛先アドレスは連想メモリに供給され、そしてこれはこの宛先アドレスが記憶されているその記憶場所の1つのアドレスを内部アドレスとして戻す。このような連想メモリの記憶場所の数は、処理されるべき最大の接続数よりも多くする必要はない。接続が確立されない宛先アドレスの値は連想メモリ内に記憶されない。
【0008】
しかし、この種の連想メモリは高く、そしてそのコストはその大きさが増加すると不つり合いに増大する。
【0009】
アドレスを変換するための第2章の方法は、テーブル方法であり、そこでは宛先アドレスのビットの一部のみが解析される。例えば、もし、特定のATMネットワークの全仮想経路が64チャンネルを支援すると、6ビットがそれらの明確な識別のために必要とされることが知られている。これは、宛先アドレス内のVCIフィールドの16ビット中の10ビットが内部アドレスへの変換の際に無視できることを意味し、これは変換テーブルの記憶要求を210のファクターだけ減少する。しかし、明らかに、このような方法はATMネットワークの融通性を顕著に減少して、そして、より高いチャンネル数の方向へのスケーラビリテイを失わせる。
【0010】
この問題はATMネットワークの一例としてここに示されたが、異なるタイプのネットワークでも、データ通信ネットワークのノードが受信したデータパケットをそれらの宛先情報の関数として処理ステップを実行し、そしてこの宛先情報可能な値の数がノードが同時に処理できるデータ流れの接続数よりも実質的により大きい時は常に発生する。
【0011】
【発明の効果】
低いメモリ複雑性と良いスケーラビリテイとを有し経済的に実現できるマルチプレクサ及びデータパケットの多重化の方法が、本発明により作られる。本発明のさらなる効果は、透明な仮想経路を許容する。すなわち、マルチプレクサ内でVCI値の評価が選択的に許容され又は防止される。
【0012】
本発明の追加の効果は、非均質接続シナリオを単純な方法で支援することができる事実にある。特に、仮想チャンネル数が大きく変化する仮想経路と同様に透明及び非透明仮想経路が1つのマルチプレクサにより処理することができる。
【0013】
本発明によるとこれらの効果は、データパケットについてのルーテイング情報は、マルチプレクサの入力端子で受け取られた宛先情報が備えられたデータパケットに対して、接続テーブルからの宛先情報に基づいて決定され、そしてデータパケットが決定されたルーテイング情報に基づいてマルチプレクサの出力端子上に出力され、これにより宛先情報は最初の部分とその後に続く部分に分解され、そして最初の部分は参照テーブルをアドレスするためのアドレスとして使用され、参照テーブルはその後に続く部分がルーテイング情報を見つけるために解析されるべき方法を定義するエントリイを含んでいて、そして、このよう方法でアドレスされるエントリイに基づいて、その後に続く部分を解析するため少なくとも2つの異なる方法の間で選択が行なわれる。
【0014】
これらの方法の第1は、もし、参照テーブルのアドレスされたエントリイが接続テーブルのエントリイへの接続ポインタを含む場合に使用できる。この場合、この接続ポインタに基づいて見つけられた接続テーブルの宛先エントリイが読まれて解析される。宛先エントリイのアドレスは好ましくは接続ポインタ及びその後に続く部分に基づいてここで計算される。従って、例えば、接続ポインタは複数のエントリイを含んだ接続テーブルの開始領域へのポインタであることができ、そして各場合のその後に続く部分の数値はこれらエントリイの単一のエントリイをアドレスする際のオフセットとしての役割を持つ。
【0015】
第2の方法は、もし、参照テーブルのアドレスされたエントリイが参照テーブルのさらなるエントリイへの参照テーブル・ポインタを含む場合に使用できる。この場合、参照テーブルへのさらなるエントリイが参照テーブル・ポインタに基づいて見つけられた位置で読まれて解析される。
【0016】
この場合、位置を見つけるために適当にその後に続く部分も参照テーブル・ポインタに加えて参照される。好ましくは、これはその後に続く部分を新しい最初の部分と新しいその後に続く部分とに分解して、参照テーブル・ポインタと新しい最初の部分とに基づいてさらなるエントリイのアドレスを計算するこにより行なわれる。その後に続く部分は、新しい最初の部分と新しいその後に続く部分とに、接続ポインタ、すなわち、接続テーブルへのポインタ、を含んだエントリイのアドレスが最終的に得られるまで、繰り返し分解できる。
【0017】
その後に続く部分を新たに最初の部分と新たにその後に続く部分とに分解ができるようにするため、参照テーブルのアドレスされたエントリイはまた、その後に続く部分のどのビットが新たな最初の部分に属し、そしてどのビットが新たなその後に続く部分に属するかを定義する命令を含むことが好ましい。このようにして、アドレスの解析の際に大きな融通性が達成され、この方法は異質な接続シナリオにおけるアプリケーションについて特に適している。
【0018】
原理的には、入力する宛先情報のビット及びその後に続く部分のビットは全く任意の方法で最初の部分とその後に続く部分に又は新たに最初の部分と新たにその後に続く部分に分解することができる。このように、入力する宛先情報又はその後に続く部分の1つのビットが(新しい)最初の部分(又はその後に続く部分)に属し、一方、より高次の又は低次値のビットが(新しい)その後に続く部分(又は最初の部分)に属することは不可能ではない。また、ビットの順序の交換は、最初の部分とその後に続く部分とに分解する際に不可能ではない。
【0019】
しかし、簡潔さのために、最初の部分とその後に続く部分は各場合において宛先情報の連続したビットを含んでいる。
【0020】
もし、接続を明確に識別するために、宛先情報全体を解析する必要がなければ、解析されずそして最初又はその後に続く部分に分解する際にいずれの部分に属さないビットにより分離して、最初及びその後に続く部分を適当に限定できる。
【0021】
安全性を増大させるために、参照テーブル及び/又は接続テーブルの個別にアドレスされるエントリイにおいて、このエントリイが有効であるか又はそうでないかを指示する命令も読まれ、そしてもしエントリイが有効であることが証明できなければ、処理が中断される。もし、これが発生したならば、ノードはこれから誤った宛先情報を受け取ったと判定して、関連するデータパケットの繰り返しの送信を要求する。
【0022】
データ・パケットの宛先情報は、従って接続テーブル内で見つけられたルーテイング情報に基づいてノードにより再出力される前に更新される。宛先情報の全ビットが変更される必要がなく、逆に、ルーテイング情報は好ましくは、宛先情報のどのビットが変更されるべきか及びどれが変更されるべきではないかを定義する情報を含む。
【0023】
本発明のさらなる特徴と効果は、添付図面を参照した以下の本発明の実施の形態の説明から明らかとなる。
【0024】
【発明の実施の形態】
図1は、本発明による多重化装置(マルチプレクサ)2を持つATMネットワークのノード1の大略の概略的なブロック図を示す。このノードは、複数の入力及び出力通信回路、ここでは各々の場合、3a、3b、3c、3d又は4a、4b、4c、4dと呼ばれる4つのこのような回路に接続する。ATMセルが、各場合に宛先情報を含むノード1へ入力通信回路を介して送信され、ノード1は宛先情報に基づいてセルが転送されるべき出力通信回路を決定しなければならない。この宛先情報は、ATMネットワークの動作モード(UNI又はNMI)に依存して各場合において8又は12ビット長の仮想経路アイデンテイフアイヤーVPI及び16ビット長の仮想チャンネル・アイデンテイフアイヤーVCIを含む。
【0025】
通信回路3a、3b、3c、3dを経由して各受信したセルをマルチプレクサ2に転送するノード1の入力接続5a、5b、5c、5dを通過して到着するATMセルは、さらにそれぞれの入力接続5a、5b、5c、5dについての固有ポート番号とリンクされている。したがって、マルチプレクサ2により受信されたセルの入力する宛先情報全体は、VPI、VCI及び各セルについてのポート番号を含む。
【0026】
マルチプレクサ2の目的は、この入力する宛先情報に基づいて宛先アドレス情報を作成すること、及び、セルと一緒にどの出力通信回路4a、4b、4c、又は4dがセルを転送するのに適当で選択できるかに基づき、そしてもし必要ならば選択された出力通信回路の他の端子を形成するように構成されたノードが再びアドレスを変換及び転送することに基づいて、これを再出力することである。各出力通信回路4a、4b、4c、4dは1つの出力接続6a、6b、6c、6dに属し、各場合において属する通信回路に対して意図されたそれらの宛先アドレス情報に基づいてマルチプレクサ2により出力されるATMセルの中から決定し、そしてそれらを通信回路へ転送する。
【0027】
図2には、マルチプレクサ2の構造が詳細に示されている。それは、制御装置11、組合せネットワーク12、Dフリップフロップの2つのグループ13、14、及び参照テーブルとして以下に説明されるメモリ要素15と接続テーブルとしてのメモリ要素16の2つのメモリ要素15、16を含む。この場合、ここに示される構造は例示としてのみ与えられ、マルチプレクサ2により実行される多重化方法を実現するために可能な他の回路は多数存在することが明らかである。
【0028】
図3乃至図5に示されフォーマット及び図6のフローチャートを参照してマルチプレクサ2の機能が以下に説明される。
【0029】
方法は、入力17を経由して組合せネットワーク12へ供給されるATMセルの宛先アドレスAに基づいている。上述したように、この宛先アドレスAは、ATMセルのポート番号、VPI及びVCIを含む。ポート番号の長さは、マルチプレクサ2の入力数が2Pよりも大きくなければ、一般にPビットである。方法の第1ステップS1では、この宛先アドレスAは各場合において、予め所定の長さの最初の部分A0とその後に続く部分A1とに分解される。同時に、「最初の部分」及び「その後に続く部分」の表示は簡潔さのためにのみ使用されていて、最初の部分が入力する宛先情報の最初のビットを含む必要はなく、その後に続く部分が入力する宛先情報のその後に続くビットを含む必要はない。原理的には、最初の部分及びその後に続く部分のビットは、入力する宛先情報のビットから任意に構成できる。
【0030】
ここに説明される例では、ポート番号のPビットは予め所定の長さを持つ最初の部分A0として分割され、VCIとVPIはその後に続く部分A1として残る。
【0031】
組合せネットワーク12は、このように受信された最初の部分A0をDフリップフロップ13のD入力へ出力して、Dフリップフロップ13のE入力上に存在するゲート回路11の制御信号により指示されて転送される。外部クロックClkにより制御されて、この最初の部分は接続テーブル15へアドレスとして出力される。組合せネットワーク12と接続テーブル15の間にDフリップフロップ13を挿入することにより、クロックClkのいくつかのサイクルにわたって接続テーブル15の宛先アドレスを一定に維持でき、そして安くて中程度に高速な部品を拡張的接続テーブル15のために使用できる。
【0032】
図3に、参照テーブル15内のエントリイのフォーマットが示されている。各エントリイはいわゆる使用ビットUB、関連するエントリイが有効か又はそうでないかを指示する個別ビットを含む。
【0033】
このビットUBは、制御機能を有する。通常の動作時で、もし宛先アドレスが誤りを含まなければ、アドレスされたエントリイの使用ビットUBはその有効性を示さなければならない。
【0034】
各エントリイの実質的な要素は次のF−PTRであり、さらなるテーブル・エントリイへのポインタを表わす。ポインタF−PTRが指す参照テーブル15又は接続テーブル16の2つのテーブルのどちらかは、ポインタ・タイプ・ビットPTBにより指示される。その後に続くポインタF−PTRの長さは、実質的に入力する宛先情報のそれよりも少なく、典型的に、その長さの約半分であり、例えば、16ビットである。
【0035】
参照テーブル15の出力は、エントリイが解析できるようにするため、接続装置11及び組合せ回路12に接続している。従って、使用ビットUBがエントリイが無効であると指示する場合は制御装置11はこれから、参照テーブル15を記述する時にエラーが生じたと判断でき、そして対応するエラー・メッセージの生成を開始できる。
【0036】
もし、ポインタ・タイプ・ビットが次ぎのポインタF−PTRが参照テーブル15(ステップS4)へのポインタに関するものであると指示する場合、次ぎのポインタF−PTR及び入力する宛先情報のその後に続く部分A1に基づいて、ステップS5、S6において組合せネットワーク12は、次ぎのサイクルでアドレスされるその参照テーブル15のさらなるエントリイのアドレスを計算する。このアドレスを決定するために、ステップ5において、エントリイの要素F−LSB(次ぎのLSB)とF−S(次ぎの大きさ)が調べられる。
【0037】
これら2つの要素は、現在入力宛先情報のVPIとVCIを含んだその後に続く部分を新しい最初の部分A0と新しいその後に続く部分A1とに分解する方法を指定する。より正確に述べると、要素F−LSBは、新しい最初の部分A0’の最小重要ビット、LSB)となるべきオリジナルのその後に続く部分内のそのビットの番号を指示し、そしてF−Sはこの最初の部分のビット長を指定する。オリジナルのその後に続く部分A1は28ビットを含むから、これら28ビットの各々を指定し又は1乃至28ビットの間の新しい最初の部分についての任意の長さを指定するために、各場合において、5ビット長がF−LSB及びF−Sについて十分である。
【0038】
一例として、新しい最初の部分A0’は入力する宛先情報のVPIを含むべきであるとみなされる。この場合、F−LSBは値16を有し、F−Sの値はマルチプレクサ2が使用されるように設計されたATMノード1の仮想経路の数に依存して変化できる。もし、ノード1がNNIセルを送信するならば、F−Sは値12を得る。UNIセルを送信する時、それは値8を持つ。しかし、F−Sの他の値を選択することにより、VPIのより高いビット値の解析を選択的に防止できることが直接に理解できる。16よりも大きいF−LSB値で動作させることも、VPIの最小重要ビットの解析を防止するために考えられる。
【0039】
分解の結果は、F−Sビット幅のあらしい最初の部分A1’であり、ステップ6においてこれは更新されたテーブルへのアクセスのためのアドレスA0を形成するために前に決定されていたその後に続くポインタF−PTRへのオフセット値として加えられる。
【0040】
今、方法はステップS2に戻り、ここでこの様に形成されたアドレスA0により、参照テーブル15がそこのさらなるエントリイを読み出すために再びアクセスされる。
【0041】
もし、ステップS3で使用ビットUBの検査がエントリイの無効を示す場合、エラーが宛先情報Aのノード1への送信の際に発生している。この情報は制御装置11によりノードがセルの再送信を要求をするためにこの要求を送信するのに使用できる。
【0042】
ステップS4で、再び、その後に続くポインタF−PTRが参照テーブル15又は接続テーブル16へのポインタであるかどうかを検査する。もし、再び、それが参照テーブル15へのポインタに関する場合、ステップS5、S6、S2、S3が繰り返される。もし、それが接続テーブル16へのポインタに関する場合、方法はステップS7に進む。このステップで、その後に続く部分A1が、接続テーブル16内のエントリイのアドレスを生成するためにその後に続くポインタF−PTRへのオフセットとして加えられる。ステップS3で、組合せネットワーク12が、受信したアドレスをDフリップフロップ14を経由する様にして接続テーブル16に関連のエントリイを読み出すために出力する。
【0043】
図4には、このようなエントリイのフォーマットの第1例が示されている。エントリイは、参照テーブルのエントリイの対応するビットと同じ機能を持つ使用ビットUBを含む。28ビット長のさらなる要素NH(新ヘッダー)は、VPI及びVCIの新しい値を含み、これらは不透明通信の場合、新しい宛先情報としてATMセルに加えられ、そしてそれらは出力4a乃至4dの1つを経由して転送される。
【0044】
ステップS9で、この使用ビットに基づいて、見つけられたエントリイが有効か又はそうでないかが検査される。もし有効でなければ、ステップS3の検査の場合と同様に、再送信が要求できる。もし有効ならば、データパケットについての宛先アドレス情報を作成して、ステップ10でこの宛先アドレス情報が供給されたデータパケットを出力するために、エントリイが解析される。
【0045】
マルチプレクサ2は透明な態様でデータパケットを送信できるが、すなわち、入力された宛先情報の送信を少なくとも一部が隠されていない態様で送信できるが、さらなる2つの要素NH−LSB及びNH−MSB(新ヘッダー最小重要ビット及び新ヘッダー最大重要ビット)が接続テーブル16でルーテイング情報として必要とされる。これらの2つの新しい要素は両方が5ビット長で、各場合において、最大重要及び最低値ビットを指示し、これらはアドレス変化により影響を受ける。不透明通信の場合、これらの要素は各々が値0又は27を有し、その結果としてセルのVPIとVCIがステップS10で完全に置換えられる。例えば、もし、NHが値16を有する場合、これはノード1により出力されるATMセルにおいて、VPIフイールドのみがステップ10で置換えられ、それはモードに依存して、宛先情報の8又は12最大重要ビットに対応していて、他方、VCI値は不変のままであることを意味する。もし、要素NH−MSBが値23を持つ場合、VP1の8ビットのみが変更でき、これらはUNIモードでのATMネットワークの動作に対応する。
【0046】
図5に示された接続テーブル内のエントリイのフォーマットに関し、2つの要素NHI−LSB、NH−MSBが28ビット長の要素NHM(新ヘッダー・マスク)により置き換えられている。この要素の各エレメントの論理状態0又は1は、ステップ10で宛先情報の対応するビットが要素NH中に入れられた値により置換えられるべきかどうか、又はこのビットについての入力する宛先情報が変更されずにとどまるべきかどうかを指示する。このフォーマットにより、透明なデータチャンネルに関してより大きな柔軟性が達成できる。これは、宛先情報の任意の隣接しないビットのグループが変更されないものとして定義できるからである。
【0047】
さらに、図4と図5のフォーマットに関して、接続テーブル内のエントリイ内の同じ要素は、UPC機能がこのセルについて適用すべきかどうかを指示するUPCビット、及び入力する宛先情報に属するUPC機能へのポインタを含んだUPCポインタUPC−PTRである。この結果、独立なUPCユニット(接続当り1つが必要)の数をマルチプレクサにより処理される接続の全数よりも低く維持することができる。
【0048】
提供できるさらなる要素は、例えば、32ビット長でマルチプレクサ内での内部ルーテイングのためのルーテイング・タグRT、内部接続数ICN及び接続のための優先クラスを指示する要素PCである。
【0049】
マルチプレクサが最初に使用される時、参照テーブル15及び接続テーブル16は初期化されなければならない。接続がまだ存在しないため、全エントリイの使用ビットUBは論理値「偽」に設定される。もし、接続が確立され又は切換えられる場合、1つのエントリイが接続テーブル15内に書込まれ、同様に1つ又は複数のエントリイが参照テーブル16に書込まれる。これは例として説明される。ポート番号27を持つ入力インターフェイスは仮想経路VPOとVPIを使用すると仮定する。VPOは透明で、仮想チャンネルVC64、VC66及びVC68がVPI内で使用される。異なる接続間に差異をつけるために、宛先情報のVPIのビット0又はVCIのビット1及び2を評価することで十分である。
【0050】
入力インターフエイス27のセルを切換えるために必要な第1エントリイは、参照テーブルのアドレス27に登録されている。その使用ビットUBが論理値「真」を与えられると、その後に続くポインタF−PTRは値Xを与えられ、そしてポインタタイプビットPTBはその後に続くポインタが参照テーブル内のエントリイへのポインタに関することを指示する値が与えられる。各場合において、要素F−LSBとF−Sは値16又は1を有し、その後に続く宛先情報の評価の繰り返しステージでは16番目のビットのみが考慮されて、それが仮想経路VPOとVPIの間の違いを可能にすることを指示する。
【0051】
参照テーブル15中のアドレスXを持つエントリイは仮想経路VPOに属する。それは論理値「真」を持つ使用ビットUB、値Yを持つその後に続くポインターF−PTR、及びその後に続くポインタが接続テーブルをポイントすることを指示するポインタ・タイプ・ビットPTBを有する。接続テーブル16への参照が見つかった時、入力する宛先情報の解析は完了するため、要素F−Sは値0を持ち、F−LSBはどんな任意の値を持つことができる。
【0052】
参照テーブル15のアドレスX+1は仮想経路VPIに属する。それは、論理値「真」を持つ使用ビットUBと、値Zを持つその後に続くポインタF−PTRと、次ぎのポインタF−PTRが接続テーブル16をポイントすることを指示するポインタ・タイプ・ビットPTBと、接続テーブルをアクセスする場合にVCIのO番目のビットが無視されて、ビット1及び2のみが解析されることを指示する値1又は2を持つ要素U−LSB及びF−Sを含む。
【0053】
接続テーブルはアドレスY、Z、Z+1及びZ+2にエントリイを受け取る。この場合、アドレスYは透明接続VPOのデータを持つエントリイを受け取る。アドレスZは接続VPI、VC64のデータを持つエントリイを受け取る。アドレスZ+1は接続VPI、VC66のデータを受け取る。アドレスZ+2は接続VP1、VC68のデータを受け取る。アドレスZ+3のさらなるエントリイは使用されず、従って、論理値「偽」の使用ビットUBを含む。
【0054】
接続が確立される時、接続エントリイをシフトしてそして接続にもはや属さない記憶位置の接続データを無効として識別するために記憶領域を再配置する必要がある。接続テーブルでデータ・ブロックをシフトするために、データ・ブロックは最初に新しいアドレスにコピーされて、そしてこのブロックをポイントする参照テーブル内のポインタが変更され、そして最後にオリジナルのブロックが削除される。同じ方法が参照テーブル内でブロックをシフトするために使用される。
【0055】
上記の例が示すように、繰り返しステップの数は解析されるべき宛先アドレス内のコヒーレントなビットのブロック数から決まり、そしてセルとセルでは異なり、特に、この数は2よりも大きい。
【0056】
以上、ATMネットワークを特に参照してマルチプレクサとその動作方法が説明された。しかし、それはデータ・ストリームを識別しそして転送するために局地的にアドレスを属させてこれらアドレスが1つのノードから次にデータが転送される時に変更されなければならないようなノードを経由してデータが転送される多くのアプリケーションに使用できることは明らかである。したがって、マルチプレクサと方法のアプリケーションはいわゆるマルチプロトコル・ラベル・スイッチングについても特に考えることができる。
【図面の簡単な説明】
【図1】
本発明による多重化装置(マルチプレクサ)を持つATMノードを概略的に示す図。
【図2】
本発明による多重化装置(マルチプレクサ)の構造を示す図。
【図3】
多重化装置(マルチプレクサ)の参照テーブルのエントリイのフォーマットを示す図。
【図4】
接続テーブルのエントリイのフォーマットの例を示す図。
【図5】
接続テーブルのエントリイのフォーマットの例を示す図。
【図6】
本発明による方法のフローチャート。
【発明の属する技術分野】
本発明は、パケットデータ・ネットワークにおいてデータパケットを多重化(マルチプレキシング)する装置(マルチプレクサ)及び方法に関する。
【0002】
【背景技術】
本装置及び方法の好適であるが排他的ではない使用領域は、ATM(非同期通信モード)ネットワークである。非同期通信モード(ATM)は、現代の広帯域通信ネットワークに使用されている。ATMは、一定の長さのセル内のデータ・ストリーム及びデータ・パケットの通信に基づいている。ATMは、接続指向である。換言すれば、各送信されたセルは前に構築された又は確立された接続に明確に属する。この動作は、仮想経路アイデンテイファイヤー(VPI)及び仮想チャンネル・アイデンテイフアイヤー(VCI)から形成されるセル・ヘッダー内の宛先情報を使用する。
【0003】
NNI(ネットワーク・ネットワーク・インターフェイス)モード中のVPIフィールドは、12ビットを含み、UNI(ユーザ・ネットワーク・インターフェイス)中では、8ビットを含む。VCIフィールドは16ビットを含む。従って、全体で228の接続を識別することが可能である。ATMマルチプレクサ中の可能な接続数は、この理論的限界よりもかなり少ない。これは、各構築された接続は、例えば、出力チャンネル上に転送される時にデータ・パケットに付属されなければならないVPI又はVCIの値、ルーテイング情報、優先度等のルーテイング情報として以下に簡略に説明されるさまざまなパラメータを含んだテーブル内のエントリイを必要とする事実に起因する。
【0004】
VPIとVCI及び対応するそれらのアドレスの多様性により識別できる接続の大きい数は、データパケットについてのルーテイング情報の位置について技術的問題を生ずる。もし、ネットワークのノードで受信されるデータパケットの持つ宛先情報の使用がルーテイング情報を含んだこのノードのテーブルをアドレスすることを直接に要求する場合、テーブルが必要とされ、その大きさはその中に宛先情報の各可能な値に対するルーテイング情報を収納するのに十分なものである。この記憶要求を減少させるために、マルチプレクサ内の各接続にいわゆる内部アドレスを帰属させる方法が知られている。内部アドレスの長さは、同時に処理できそして全てのこれらの接続に対するルーテイング情報を含んだ接続テーブルを与えることのできる最大の予想又は可能な接続の数に依存する。選択された接続テーブルの大きさは内部アドレスの数に依存する。
【0005】
例えば、14ビットを含むこのようなアドレスは、ATMパケットと共にオリジナルに転送される宛先情報に限り半分にできる。
【0006】
接続のためのルーテイング情報を見つけるため、データパケットと共に転送された宛先情報を内部アドレスに変換すること、もし必要ならばデータパケットがに受け取られた所である前の接続の表示も含めて、が必要である。次に、この宛先情報が宛先アドレスとして記述される。本質的に、宛先アドレスを内部アドレスに変換するために2つの方法がある。
【0007】
第1は、連想メモリ(コンテント・アドレサブル・メモリCAM)による変換である。このような方法によると、宛先アドレスは連想メモリに供給され、そしてこれはこの宛先アドレスが記憶されているその記憶場所の1つのアドレスを内部アドレスとして戻す。このような連想メモリの記憶場所の数は、処理されるべき最大の接続数よりも多くする必要はない。接続が確立されない宛先アドレスの値は連想メモリ内に記憶されない。
【0008】
しかし、この種の連想メモリは高く、そしてそのコストはその大きさが増加すると不つり合いに増大する。
【0009】
アドレスを変換するための第2章の方法は、テーブル方法であり、そこでは宛先アドレスのビットの一部のみが解析される。例えば、もし、特定のATMネットワークの全仮想経路が64チャンネルを支援すると、6ビットがそれらの明確な識別のために必要とされることが知られている。これは、宛先アドレス内のVCIフィールドの16ビット中の10ビットが内部アドレスへの変換の際に無視できることを意味し、これは変換テーブルの記憶要求を210のファクターだけ減少する。しかし、明らかに、このような方法はATMネットワークの融通性を顕著に減少して、そして、より高いチャンネル数の方向へのスケーラビリテイを失わせる。
【0010】
この問題はATMネットワークの一例としてここに示されたが、異なるタイプのネットワークでも、データ通信ネットワークのノードが受信したデータパケットをそれらの宛先情報の関数として処理ステップを実行し、そしてこの宛先情報可能な値の数がノードが同時に処理できるデータ流れの接続数よりも実質的により大きい時は常に発生する。
【0011】
【発明の効果】
低いメモリ複雑性と良いスケーラビリテイとを有し経済的に実現できるマルチプレクサ及びデータパケットの多重化の方法が、本発明により作られる。本発明のさらなる効果は、透明な仮想経路を許容する。すなわち、マルチプレクサ内でVCI値の評価が選択的に許容され又は防止される。
【0012】
本発明の追加の効果は、非均質接続シナリオを単純な方法で支援することができる事実にある。特に、仮想チャンネル数が大きく変化する仮想経路と同様に透明及び非透明仮想経路が1つのマルチプレクサにより処理することができる。
【0013】
本発明によるとこれらの効果は、データパケットについてのルーテイング情報は、マルチプレクサの入力端子で受け取られた宛先情報が備えられたデータパケットに対して、接続テーブルからの宛先情報に基づいて決定され、そしてデータパケットが決定されたルーテイング情報に基づいてマルチプレクサの出力端子上に出力され、これにより宛先情報は最初の部分とその後に続く部分に分解され、そして最初の部分は参照テーブルをアドレスするためのアドレスとして使用され、参照テーブルはその後に続く部分がルーテイング情報を見つけるために解析されるべき方法を定義するエントリイを含んでいて、そして、このよう方法でアドレスされるエントリイに基づいて、その後に続く部分を解析するため少なくとも2つの異なる方法の間で選択が行なわれる。
【0014】
これらの方法の第1は、もし、参照テーブルのアドレスされたエントリイが接続テーブルのエントリイへの接続ポインタを含む場合に使用できる。この場合、この接続ポインタに基づいて見つけられた接続テーブルの宛先エントリイが読まれて解析される。宛先エントリイのアドレスは好ましくは接続ポインタ及びその後に続く部分に基づいてここで計算される。従って、例えば、接続ポインタは複数のエントリイを含んだ接続テーブルの開始領域へのポインタであることができ、そして各場合のその後に続く部分の数値はこれらエントリイの単一のエントリイをアドレスする際のオフセットとしての役割を持つ。
【0015】
第2の方法は、もし、参照テーブルのアドレスされたエントリイが参照テーブルのさらなるエントリイへの参照テーブル・ポインタを含む場合に使用できる。この場合、参照テーブルへのさらなるエントリイが参照テーブル・ポインタに基づいて見つけられた位置で読まれて解析される。
【0016】
この場合、位置を見つけるために適当にその後に続く部分も参照テーブル・ポインタに加えて参照される。好ましくは、これはその後に続く部分を新しい最初の部分と新しいその後に続く部分とに分解して、参照テーブル・ポインタと新しい最初の部分とに基づいてさらなるエントリイのアドレスを計算するこにより行なわれる。その後に続く部分は、新しい最初の部分と新しいその後に続く部分とに、接続ポインタ、すなわち、接続テーブルへのポインタ、を含んだエントリイのアドレスが最終的に得られるまで、繰り返し分解できる。
【0017】
その後に続く部分を新たに最初の部分と新たにその後に続く部分とに分解ができるようにするため、参照テーブルのアドレスされたエントリイはまた、その後に続く部分のどのビットが新たな最初の部分に属し、そしてどのビットが新たなその後に続く部分に属するかを定義する命令を含むことが好ましい。このようにして、アドレスの解析の際に大きな融通性が達成され、この方法は異質な接続シナリオにおけるアプリケーションについて特に適している。
【0018】
原理的には、入力する宛先情報のビット及びその後に続く部分のビットは全く任意の方法で最初の部分とその後に続く部分に又は新たに最初の部分と新たにその後に続く部分に分解することができる。このように、入力する宛先情報又はその後に続く部分の1つのビットが(新しい)最初の部分(又はその後に続く部分)に属し、一方、より高次の又は低次値のビットが(新しい)その後に続く部分(又は最初の部分)に属することは不可能ではない。また、ビットの順序の交換は、最初の部分とその後に続く部分とに分解する際に不可能ではない。
【0019】
しかし、簡潔さのために、最初の部分とその後に続く部分は各場合において宛先情報の連続したビットを含んでいる。
【0020】
もし、接続を明確に識別するために、宛先情報全体を解析する必要がなければ、解析されずそして最初又はその後に続く部分に分解する際にいずれの部分に属さないビットにより分離して、最初及びその後に続く部分を適当に限定できる。
【0021】
安全性を増大させるために、参照テーブル及び/又は接続テーブルの個別にアドレスされるエントリイにおいて、このエントリイが有効であるか又はそうでないかを指示する命令も読まれ、そしてもしエントリイが有効であることが証明できなければ、処理が中断される。もし、これが発生したならば、ノードはこれから誤った宛先情報を受け取ったと判定して、関連するデータパケットの繰り返しの送信を要求する。
【0022】
データ・パケットの宛先情報は、従って接続テーブル内で見つけられたルーテイング情報に基づいてノードにより再出力される前に更新される。宛先情報の全ビットが変更される必要がなく、逆に、ルーテイング情報は好ましくは、宛先情報のどのビットが変更されるべきか及びどれが変更されるべきではないかを定義する情報を含む。
【0023】
本発明のさらなる特徴と効果は、添付図面を参照した以下の本発明の実施の形態の説明から明らかとなる。
【0024】
【発明の実施の形態】
図1は、本発明による多重化装置(マルチプレクサ)2を持つATMネットワークのノード1の大略の概略的なブロック図を示す。このノードは、複数の入力及び出力通信回路、ここでは各々の場合、3a、3b、3c、3d又は4a、4b、4c、4dと呼ばれる4つのこのような回路に接続する。ATMセルが、各場合に宛先情報を含むノード1へ入力通信回路を介して送信され、ノード1は宛先情報に基づいてセルが転送されるべき出力通信回路を決定しなければならない。この宛先情報は、ATMネットワークの動作モード(UNI又はNMI)に依存して各場合において8又は12ビット長の仮想経路アイデンテイフアイヤーVPI及び16ビット長の仮想チャンネル・アイデンテイフアイヤーVCIを含む。
【0025】
通信回路3a、3b、3c、3dを経由して各受信したセルをマルチプレクサ2に転送するノード1の入力接続5a、5b、5c、5dを通過して到着するATMセルは、さらにそれぞれの入力接続5a、5b、5c、5dについての固有ポート番号とリンクされている。したがって、マルチプレクサ2により受信されたセルの入力する宛先情報全体は、VPI、VCI及び各セルについてのポート番号を含む。
【0026】
マルチプレクサ2の目的は、この入力する宛先情報に基づいて宛先アドレス情報を作成すること、及び、セルと一緒にどの出力通信回路4a、4b、4c、又は4dがセルを転送するのに適当で選択できるかに基づき、そしてもし必要ならば選択された出力通信回路の他の端子を形成するように構成されたノードが再びアドレスを変換及び転送することに基づいて、これを再出力することである。各出力通信回路4a、4b、4c、4dは1つの出力接続6a、6b、6c、6dに属し、各場合において属する通信回路に対して意図されたそれらの宛先アドレス情報に基づいてマルチプレクサ2により出力されるATMセルの中から決定し、そしてそれらを通信回路へ転送する。
【0027】
図2には、マルチプレクサ2の構造が詳細に示されている。それは、制御装置11、組合せネットワーク12、Dフリップフロップの2つのグループ13、14、及び参照テーブルとして以下に説明されるメモリ要素15と接続テーブルとしてのメモリ要素16の2つのメモリ要素15、16を含む。この場合、ここに示される構造は例示としてのみ与えられ、マルチプレクサ2により実行される多重化方法を実現するために可能な他の回路は多数存在することが明らかである。
【0028】
図3乃至図5に示されフォーマット及び図6のフローチャートを参照してマルチプレクサ2の機能が以下に説明される。
【0029】
方法は、入力17を経由して組合せネットワーク12へ供給されるATMセルの宛先アドレスAに基づいている。上述したように、この宛先アドレスAは、ATMセルのポート番号、VPI及びVCIを含む。ポート番号の長さは、マルチプレクサ2の入力数が2Pよりも大きくなければ、一般にPビットである。方法の第1ステップS1では、この宛先アドレスAは各場合において、予め所定の長さの最初の部分A0とその後に続く部分A1とに分解される。同時に、「最初の部分」及び「その後に続く部分」の表示は簡潔さのためにのみ使用されていて、最初の部分が入力する宛先情報の最初のビットを含む必要はなく、その後に続く部分が入力する宛先情報のその後に続くビットを含む必要はない。原理的には、最初の部分及びその後に続く部分のビットは、入力する宛先情報のビットから任意に構成できる。
【0030】
ここに説明される例では、ポート番号のPビットは予め所定の長さを持つ最初の部分A0として分割され、VCIとVPIはその後に続く部分A1として残る。
【0031】
組合せネットワーク12は、このように受信された最初の部分A0をDフリップフロップ13のD入力へ出力して、Dフリップフロップ13のE入力上に存在するゲート回路11の制御信号により指示されて転送される。外部クロックClkにより制御されて、この最初の部分は接続テーブル15へアドレスとして出力される。組合せネットワーク12と接続テーブル15の間にDフリップフロップ13を挿入することにより、クロックClkのいくつかのサイクルにわたって接続テーブル15の宛先アドレスを一定に維持でき、そして安くて中程度に高速な部品を拡張的接続テーブル15のために使用できる。
【0032】
図3に、参照テーブル15内のエントリイのフォーマットが示されている。各エントリイはいわゆる使用ビットUB、関連するエントリイが有効か又はそうでないかを指示する個別ビットを含む。
【0033】
このビットUBは、制御機能を有する。通常の動作時で、もし宛先アドレスが誤りを含まなければ、アドレスされたエントリイの使用ビットUBはその有効性を示さなければならない。
【0034】
各エントリイの実質的な要素は次のF−PTRであり、さらなるテーブル・エントリイへのポインタを表わす。ポインタF−PTRが指す参照テーブル15又は接続テーブル16の2つのテーブルのどちらかは、ポインタ・タイプ・ビットPTBにより指示される。その後に続くポインタF−PTRの長さは、実質的に入力する宛先情報のそれよりも少なく、典型的に、その長さの約半分であり、例えば、16ビットである。
【0035】
参照テーブル15の出力は、エントリイが解析できるようにするため、接続装置11及び組合せ回路12に接続している。従って、使用ビットUBがエントリイが無効であると指示する場合は制御装置11はこれから、参照テーブル15を記述する時にエラーが生じたと判断でき、そして対応するエラー・メッセージの生成を開始できる。
【0036】
もし、ポインタ・タイプ・ビットが次ぎのポインタF−PTRが参照テーブル15(ステップS4)へのポインタに関するものであると指示する場合、次ぎのポインタF−PTR及び入力する宛先情報のその後に続く部分A1に基づいて、ステップS5、S6において組合せネットワーク12は、次ぎのサイクルでアドレスされるその参照テーブル15のさらなるエントリイのアドレスを計算する。このアドレスを決定するために、ステップ5において、エントリイの要素F−LSB(次ぎのLSB)とF−S(次ぎの大きさ)が調べられる。
【0037】
これら2つの要素は、現在入力宛先情報のVPIとVCIを含んだその後に続く部分を新しい最初の部分A0と新しいその後に続く部分A1とに分解する方法を指定する。より正確に述べると、要素F−LSBは、新しい最初の部分A0’の最小重要ビット、LSB)となるべきオリジナルのその後に続く部分内のそのビットの番号を指示し、そしてF−Sはこの最初の部分のビット長を指定する。オリジナルのその後に続く部分A1は28ビットを含むから、これら28ビットの各々を指定し又は1乃至28ビットの間の新しい最初の部分についての任意の長さを指定するために、各場合において、5ビット長がF−LSB及びF−Sについて十分である。
【0038】
一例として、新しい最初の部分A0’は入力する宛先情報のVPIを含むべきであるとみなされる。この場合、F−LSBは値16を有し、F−Sの値はマルチプレクサ2が使用されるように設計されたATMノード1の仮想経路の数に依存して変化できる。もし、ノード1がNNIセルを送信するならば、F−Sは値12を得る。UNIセルを送信する時、それは値8を持つ。しかし、F−Sの他の値を選択することにより、VPIのより高いビット値の解析を選択的に防止できることが直接に理解できる。16よりも大きいF−LSB値で動作させることも、VPIの最小重要ビットの解析を防止するために考えられる。
【0039】
分解の結果は、F−Sビット幅のあらしい最初の部分A1’であり、ステップ6においてこれは更新されたテーブルへのアクセスのためのアドレスA0を形成するために前に決定されていたその後に続くポインタF−PTRへのオフセット値として加えられる。
【0040】
今、方法はステップS2に戻り、ここでこの様に形成されたアドレスA0により、参照テーブル15がそこのさらなるエントリイを読み出すために再びアクセスされる。
【0041】
もし、ステップS3で使用ビットUBの検査がエントリイの無効を示す場合、エラーが宛先情報Aのノード1への送信の際に発生している。この情報は制御装置11によりノードがセルの再送信を要求をするためにこの要求を送信するのに使用できる。
【0042】
ステップS4で、再び、その後に続くポインタF−PTRが参照テーブル15又は接続テーブル16へのポインタであるかどうかを検査する。もし、再び、それが参照テーブル15へのポインタに関する場合、ステップS5、S6、S2、S3が繰り返される。もし、それが接続テーブル16へのポインタに関する場合、方法はステップS7に進む。このステップで、その後に続く部分A1が、接続テーブル16内のエントリイのアドレスを生成するためにその後に続くポインタF−PTRへのオフセットとして加えられる。ステップS3で、組合せネットワーク12が、受信したアドレスをDフリップフロップ14を経由する様にして接続テーブル16に関連のエントリイを読み出すために出力する。
【0043】
図4には、このようなエントリイのフォーマットの第1例が示されている。エントリイは、参照テーブルのエントリイの対応するビットと同じ機能を持つ使用ビットUBを含む。28ビット長のさらなる要素NH(新ヘッダー)は、VPI及びVCIの新しい値を含み、これらは不透明通信の場合、新しい宛先情報としてATMセルに加えられ、そしてそれらは出力4a乃至4dの1つを経由して転送される。
【0044】
ステップS9で、この使用ビットに基づいて、見つけられたエントリイが有効か又はそうでないかが検査される。もし有効でなければ、ステップS3の検査の場合と同様に、再送信が要求できる。もし有効ならば、データパケットについての宛先アドレス情報を作成して、ステップ10でこの宛先アドレス情報が供給されたデータパケットを出力するために、エントリイが解析される。
【0045】
マルチプレクサ2は透明な態様でデータパケットを送信できるが、すなわち、入力された宛先情報の送信を少なくとも一部が隠されていない態様で送信できるが、さらなる2つの要素NH−LSB及びNH−MSB(新ヘッダー最小重要ビット及び新ヘッダー最大重要ビット)が接続テーブル16でルーテイング情報として必要とされる。これらの2つの新しい要素は両方が5ビット長で、各場合において、最大重要及び最低値ビットを指示し、これらはアドレス変化により影響を受ける。不透明通信の場合、これらの要素は各々が値0又は27を有し、その結果としてセルのVPIとVCIがステップS10で完全に置換えられる。例えば、もし、NHが値16を有する場合、これはノード1により出力されるATMセルにおいて、VPIフイールドのみがステップ10で置換えられ、それはモードに依存して、宛先情報の8又は12最大重要ビットに対応していて、他方、VCI値は不変のままであることを意味する。もし、要素NH−MSBが値23を持つ場合、VP1の8ビットのみが変更でき、これらはUNIモードでのATMネットワークの動作に対応する。
【0046】
図5に示された接続テーブル内のエントリイのフォーマットに関し、2つの要素NHI−LSB、NH−MSBが28ビット長の要素NHM(新ヘッダー・マスク)により置き換えられている。この要素の各エレメントの論理状態0又は1は、ステップ10で宛先情報の対応するビットが要素NH中に入れられた値により置換えられるべきかどうか、又はこのビットについての入力する宛先情報が変更されずにとどまるべきかどうかを指示する。このフォーマットにより、透明なデータチャンネルに関してより大きな柔軟性が達成できる。これは、宛先情報の任意の隣接しないビットのグループが変更されないものとして定義できるからである。
【0047】
さらに、図4と図5のフォーマットに関して、接続テーブル内のエントリイ内の同じ要素は、UPC機能がこのセルについて適用すべきかどうかを指示するUPCビット、及び入力する宛先情報に属するUPC機能へのポインタを含んだUPCポインタUPC−PTRである。この結果、独立なUPCユニット(接続当り1つが必要)の数をマルチプレクサにより処理される接続の全数よりも低く維持することができる。
【0048】
提供できるさらなる要素は、例えば、32ビット長でマルチプレクサ内での内部ルーテイングのためのルーテイング・タグRT、内部接続数ICN及び接続のための優先クラスを指示する要素PCである。
【0049】
マルチプレクサが最初に使用される時、参照テーブル15及び接続テーブル16は初期化されなければならない。接続がまだ存在しないため、全エントリイの使用ビットUBは論理値「偽」に設定される。もし、接続が確立され又は切換えられる場合、1つのエントリイが接続テーブル15内に書込まれ、同様に1つ又は複数のエントリイが参照テーブル16に書込まれる。これは例として説明される。ポート番号27を持つ入力インターフェイスは仮想経路VPOとVPIを使用すると仮定する。VPOは透明で、仮想チャンネルVC64、VC66及びVC68がVPI内で使用される。異なる接続間に差異をつけるために、宛先情報のVPIのビット0又はVCIのビット1及び2を評価することで十分である。
【0050】
入力インターフエイス27のセルを切換えるために必要な第1エントリイは、参照テーブルのアドレス27に登録されている。その使用ビットUBが論理値「真」を与えられると、その後に続くポインタF−PTRは値Xを与えられ、そしてポインタタイプビットPTBはその後に続くポインタが参照テーブル内のエントリイへのポインタに関することを指示する値が与えられる。各場合において、要素F−LSBとF−Sは値16又は1を有し、その後に続く宛先情報の評価の繰り返しステージでは16番目のビットのみが考慮されて、それが仮想経路VPOとVPIの間の違いを可能にすることを指示する。
【0051】
参照テーブル15中のアドレスXを持つエントリイは仮想経路VPOに属する。それは論理値「真」を持つ使用ビットUB、値Yを持つその後に続くポインターF−PTR、及びその後に続くポインタが接続テーブルをポイントすることを指示するポインタ・タイプ・ビットPTBを有する。接続テーブル16への参照が見つかった時、入力する宛先情報の解析は完了するため、要素F−Sは値0を持ち、F−LSBはどんな任意の値を持つことができる。
【0052】
参照テーブル15のアドレスX+1は仮想経路VPIに属する。それは、論理値「真」を持つ使用ビットUBと、値Zを持つその後に続くポインタF−PTRと、次ぎのポインタF−PTRが接続テーブル16をポイントすることを指示するポインタ・タイプ・ビットPTBと、接続テーブルをアクセスする場合にVCIのO番目のビットが無視されて、ビット1及び2のみが解析されることを指示する値1又は2を持つ要素U−LSB及びF−Sを含む。
【0053】
接続テーブルはアドレスY、Z、Z+1及びZ+2にエントリイを受け取る。この場合、アドレスYは透明接続VPOのデータを持つエントリイを受け取る。アドレスZは接続VPI、VC64のデータを持つエントリイを受け取る。アドレスZ+1は接続VPI、VC66のデータを受け取る。アドレスZ+2は接続VP1、VC68のデータを受け取る。アドレスZ+3のさらなるエントリイは使用されず、従って、論理値「偽」の使用ビットUBを含む。
【0054】
接続が確立される時、接続エントリイをシフトしてそして接続にもはや属さない記憶位置の接続データを無効として識別するために記憶領域を再配置する必要がある。接続テーブルでデータ・ブロックをシフトするために、データ・ブロックは最初に新しいアドレスにコピーされて、そしてこのブロックをポイントする参照テーブル内のポインタが変更され、そして最後にオリジナルのブロックが削除される。同じ方法が参照テーブル内でブロックをシフトするために使用される。
【0055】
上記の例が示すように、繰り返しステップの数は解析されるべき宛先アドレス内のコヒーレントなビットのブロック数から決まり、そしてセルとセルでは異なり、特に、この数は2よりも大きい。
【0056】
以上、ATMネットワークを特に参照してマルチプレクサとその動作方法が説明された。しかし、それはデータ・ストリームを識別しそして転送するために局地的にアドレスを属させてこれらアドレスが1つのノードから次にデータが転送される時に変更されなければならないようなノードを経由してデータが転送される多くのアプリケーションに使用できることは明らかである。したがって、マルチプレクサと方法のアプリケーションはいわゆるマルチプロトコル・ラベル・スイッチングについても特に考えることができる。
【図面の簡単な説明】
【図1】
本発明による多重化装置(マルチプレクサ)を持つATMノードを概略的に示す図。
【図2】
本発明による多重化装置(マルチプレクサ)の構造を示す図。
【図3】
多重化装置(マルチプレクサ)の参照テーブルのエントリイのフォーマットを示す図。
【図4】
接続テーブルのエントリイのフォーマットの例を示す図。
【図5】
接続テーブルのエントリイのフォーマットの例を示す図。
【図6】
本発明による方法のフローチャート。
Claims (30)
- 通信ネットワークのノード(1)でデータパケットを多重化する方法であって、宛先情報(A;VPI,VCI)を持つデータパケットが入力接続(5a、5b、5c、5d)で受け取られ、データパケットについてのルーテイング情報が接続テーブル(16)から宛先情報に基づいて識別され、そしてデータパケットが出力端子(6a、6b、6c、6d)で決定されるルーテイング情報に基づいて出力されるものにおいて、宛先情報が最初の部分(A0)とその後に続く部分(A1)に分解され、最初の部分(A0)がルーテイング情報を見つけるためにその後に続く部分(A1)を解析する態様を定義するエントリイを含む参照テーブル(15)をアドレスするためのアドレスとして使用され、そしてその後に続く部分(A1)を解析するために少なくとも2つの異なる方法の間の選択がアドレスされたエントリイに基づいて行なわれることを特徴とする方法。
- もし、参照テーブル(15)のアドレスされたエントリイが接続テーブル(16)のエントリイへの接続ポインタ(F−PTR)を含む場合、この接続ポインタ(F−PTR)に基づいて見つけられる接続テーブル(16)の宛先エントリイ内のルーテイング情報を読んで解析する第1方法が選択されることを特徴とする請求項1に記載の方法。
- 宛先エントリイのアドレスが接続ポインタ(F−PTR)及びその後に続く部分(A1)に基づいて計算されることを特徴とする請求項2に記載の方法。
- もし、参照テーブル(15)のアドレスされたエントリイが参照テーブル(15)のエントリイへの参照テーブル・ポインタ(F−PTR)を含む場合、この参照テーブル・ポインタ(F−PTR)に基づいて見つけられる位置の参照テーブル(15)のさらなるエントリイを読んで解析する第2方法が選択されることを特徴とする請求項1、2又は3のいずれかに記載の方法。
- その後に続く部分(A1)が再び最初の部分(A0’)とその後に続く部分(A1’)に分解され、そしてさらなるエントリイのアドレスが参照テーブル・ポインタ(F−PTR)及び新しい最初の部分(A0’)に基づいて計算されることを特徴とする請求項4に記載の方法。
- 請求項5に記載されたステップが、接続ポインタを含んだエントリイのアドレスが得られるまで、必要な回数だけ繰り返されることを特徴とする請求項5に記載の方法。
- その後に続く部分(A1)のどのビットが新しい最初の部分(A0’)に属しそしてどのビットが新しいその後に続く部分(A1’)に属するかを定義する参照テーブル(15)のアドレスされたエントリイ内の命令(F−LSB、F−S)も読まれることを特徴とする請求項5又は6に記載の方法。
- 最初の部分及びその後に続く部分(A0、A1;A0’、A1’)が各場合において宛先情報(VPI、VCI)のいくつかの連続したビットを含むことを特徴とする上記請求項のいずれか1つに記載された方法。
- 最初の部分(A0、A0’)とその後に続く部分(A1、A1’)が、考慮されない1つ又はいくつかのビットにより分離されていることを特徴とする請求項7又は8に記載の方法。
- エントリイが有効又はそうでないことを示す参照テーブル(15)及び/又は接続テーブル(16)のアドレスされたエントリイの命令(UB)が読まれて、もしエントリイが有効であると証明されなければ方法が中断されることを特徴とする上記請求項のいずれか1つに記載された方法。
- データパケットの宛先情報がそれが出力される前に接続テーブル(16)で見つけられたルーテイング情報(NH、NH−LSB、NH−MSB;NH、NHM)に基づいて更新されることを特徴とする上記請求項のいずれか1つに記載された方法。
- 宛先情報のどのビットが変更されるべきかを定義する接続テーブル(16)内の情報(NH−LSB、NH−MSB;NHM)が読まれて解析されることを特徴とする請求項11に記載の方法。
- データパケットがATMセルであることを特徴とする上記請求項のいずれか1つに記載された方法。
- 受け取られた宛先情報(A)が、それを経由してデータパケットが受け取られた入力接続(5a、5b、5c、5d)に関する命令と、仮想経路アイデンテイフアイヤー(VPI)と、仮想チャンネル・アイデンテイフアイヤー(VCI)とを含むことを特徴とする請求項13に記載の方法。
- 各データパケットに属する宛先情報(A;VPI,VCI)とルーテイング情報を記憶するための接続テーブル(16)とに基づいてデータパケットを転送するためのルーテイング情報を決定する通信ネットワークのノード(1)のマルチプレクサであって、宛先情報を最初の部分(A0)と、その後に続く部分(A1)と、最初の部分がアドレスの基礎として使用できるルーテイング情報を見つけるためにその後に続く部分(A1)を解析する態様を定義するエントリイを含む参照テーブル(15)とに分解する手段(11、12)を含むことを特徴とするマルチプレクサ。
- 参照テーブル(15)の少なくとも1つのエントリイが、接続テーブル(16)への1つのエントリイへの接続ポインタ(F−PTR)を含むことを特徴とする請求項15に記載のマルチプレクサ。
- 接続ポインタ(F−PTR)及びその後に続く部分(A1)に基づいて、ルーテイング情報を含む接続テーブル(16)内の宛先エントリイのアドレスを計算するためのアドレス生成器(12)を含むことを特徴とする請求項16に記載のマルチプレクサ。
- 参照テーブル(15)の少なくとも一つのエントリイが、参照テーブル(15)のさらなるエントリイへの参照テーブル・ポインタ(F−PTR)を含むことを特徴とする請求項15乃至17のいずれか1つに記載のマルチプレクサ。
- 参照テーブル・ポインタ(F−PTR)及びその後に続く部分(A1)から分離された新しい最初の部分(A0’)に基づいて、参照テーブル(15)内のさらなるエントリイのアドレスを計算するためのアドレス生成器(12)を含むことを特徴とする請求項18に記載のマルチプレクサ。
- 少なくとも一つの参照テーブル・ポインタ(F−PTR)を含んだエントリイが、その後に続く部分(A1)のどのビットがその後に続く部分(A1)から分離されて新しい最初の部分(A0’)に属し、そしてどのビットが新しいその後に続く部分(A1’)に属するかを定義する命令(F−LSB、F−S)を含むことを特徴とする請求項18又は19のいずれかに記載のマルチプレクサ。
- 参照テーブル(15)の各エントリイが、ポインタ(F−PTR)と、このポインタ(F−PTR)を参照テーブル・ポインタ又は接続ポインタとして識別する特性ビット(PTB)とを有することを特徴とする請求項15乃至20のいずれか1つに記載のマルチプレクサ。
- 最初の部分(A0、A0’)及びその後に続く部分(A1、A1’)が各場合において宛先情報(A)のいくつかの連続したビットを含むことを特徴とする請求項15乃至21のいずれか1つに記載されたマルチプレクサ。
- 参照テーブル・ポインタを含んだ参照テーブル(15)の各エントリイが各場合において新しい最初の部分の最初及び最後のビットに関する命令又は新しい最初の部分の最初又は最後のビット(F−LSB)及びビット数(F−S)に関する命令も含むことを特徴とする請求項18乃至22のいずれか1つに記載されたマルチプレクサ。
- 参照テーブル(15)及び/又は接続テーブル(16)の各エントリイが、そのエントリイが有効又はそうでないことに関する命令(UB)も含むことを特徴とする請求項15乃至23のいずれか1つに記載されたマルチプレクサ。
- 接続テーブル(16)に格納されたルーテイング情報が、データパケットを送信すべき宛先情報(NH)を含むことを特徴とする請求項15乃至24のいずれか1つに記載されたマルチプレクサ。
- ルーテイング情報が、変更されるべき宛先情報のビットに関する命令(NH−LSB、NH−MSB;NHM)も含むことを特徴とする請求項25に記載のマルチプレクサ。
- 変更されるべきビットに関する命令が、変更されるべき最初及び最後のビット(NH−LSB、NH−MSB)又は変更されるべき最初又は最後のビットとその数を指定することを特徴とする請求項26に記載のマルチプレクサ。
- 変更されるべきビットに関する命令が、受け取られた宛先情報とリンクされるべきビット・マスク(NHM)を含むことを特徴とする請求項26に記載のマルチプレクサ。
- ATMマルチプレクサであることを特徴とする請求項15乃至28のいずれか1つに記載されたマルチプレクサ。
- それを経由してデータパケットが受け取られた入力接続(5a、5b、5c、5d)に関する命令と、仮想経路アイデンテイフアイヤー(VPI)と、仮想チャンネル・アイデンテイフアイヤー(VCI)とを含んだ受け取られた宛先情報(A)を処理するために設計されていることを特徴とする請求項29に記載のマルチプレクサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000158457 DE10058457A1 (de) | 2000-11-24 | 2000-11-24 | Verfahren und Vorrichtung zum Multiplexen von Datenpaketen |
PCT/IB2001/002761 WO2002043290A2 (de) | 2000-11-24 | 2001-11-23 | Verfahren und vorrichtung zum multiplexen von datenpaketen |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004515115A true JP2004515115A (ja) | 2004-05-20 |
Family
ID=7664564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002544894A Pending JP2004515115A (ja) | 2000-11-24 | 2001-11-23 | データパケットを多重化する装置及び方法 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP1340405A2 (ja) |
JP (1) | JP2004515115A (ja) |
AU (1) | AU2002219424A1 (ja) |
CA (1) | CA2430943A1 (ja) |
DE (1) | DE10058457A1 (ja) |
WO (1) | WO2002043290A2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2507756B2 (ja) * | 1987-10-05 | 1996-06-19 | 株式会社日立製作所 | 情報処理装置 |
SE515275C2 (sv) * | 1992-12-14 | 2001-07-09 | Ericsson Telefon Ab L M | Paketdatanät |
EP0680236A1 (en) * | 1994-04-29 | 1995-11-02 | International Business Machines Corporation | Apparatus for swapping input values into corresponding output values |
US5956336A (en) * | 1996-09-27 | 1999-09-21 | Motorola, Inc. | Apparatus and method for concurrent search content addressable memory circuit |
GB2325321B (en) * | 1997-05-12 | 2001-06-06 | Applied Marketing & Technology | Associative memories |
-
2000
- 2000-11-24 DE DE2000158457 patent/DE10058457A1/de not_active Withdrawn
-
2001
- 2001-11-23 WO PCT/IB2001/002761 patent/WO2002043290A2/de not_active Application Discontinuation
- 2001-11-23 CA CA002430943A patent/CA2430943A1/en not_active Abandoned
- 2001-11-23 AU AU2002219424A patent/AU2002219424A1/en not_active Abandoned
- 2001-11-23 JP JP2002544894A patent/JP2004515115A/ja active Pending
- 2001-11-23 EP EP01997912A patent/EP1340405A2/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
WO2002043290A2 (de) | 2002-05-30 |
CA2430943A1 (en) | 2002-05-30 |
WO2002043290A3 (de) | 2002-08-08 |
EP1340405A2 (de) | 2003-09-03 |
DE10058457A1 (de) | 2002-06-13 |
AU2002219424A1 (en) | 2002-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5872783A (en) | Arrangement for rendering forwarding decisions for packets transferred among network switches | |
US5214639A (en) | Communication switching element and method for transmitting variable length cells | |
US6044077A (en) | Method and apparatus for ATM switching | |
US5936959A (en) | Cell routing in ATM networks | |
KR970704282A (ko) | 회로 에뮬레이터된 atm 교환기에서 stm셑을 스위칭시키기 위한 스위치 노드 및 방법 | |
JPH05219118A (ja) | デジタル伝送ネットワークにおいてデータパケットを経路指定する方法 | |
EP1064749A1 (en) | Independently sizable memory pages for a plurality of connection id types in a network switch | |
WO1995015526A1 (en) | Method and system for managing memory in a high speed network | |
JP3172477B2 (ja) | Atmセルを伝送する方法、atmセルをatmリンクに送信する方法及びatmリンクからatmセルを受信する方法 | |
US6816489B1 (en) | Efficient method for packet switching on asynchronous transfer mode switch based platforms | |
US6104715A (en) | Merging of data cells in an ATM network | |
US6788700B1 (en) | Interfacing between a network interface and a bus | |
US6556570B1 (en) | Method for translating an ATM switch cell header | |
JP2004515115A (ja) | データパケットを多重化する装置及び方法 | |
JP3272280B2 (ja) | ルータ装置及びフレーム転送方法 | |
JPH05268241A (ja) | Atm交換におけるヘッダの変換方式 | |
JP3821854B2 (ja) | Atm交換システムでのアドレス低減方法 | |
KR100359910B1 (ko) | Atm 망에서의 abr 다점 대 점 연결을 위한 vpi확장 방법 | |
JP3501577B2 (ja) | Atmセルヘッダ変換回路 | |
JP3185866B2 (ja) | コネクションレスゲートウェイ装置 | |
KR100275769B1 (ko) | 비동기 전송 모드 셀 처리 시스템의 메모리 운영방법 | |
KR100415511B1 (ko) | 에이티엠 셀 송수신 장치 및 그 방법 | |
JP3805881B2 (ja) | Atmスイッチ | |
KR100443002B1 (ko) | 레지스터 플립플롭을 이용해 에이직 내부에 설계된브이피아이/브이시아이 변환테이블 | |
JP2853382B2 (ja) | 非同期転送モードのためのクロスコネクト通信装置 |