JP2004515115A - データパケットを多重化する装置及び方法 - Google Patents

Abstract

【課題】本発明の目的は、より低いメモリ複雑性と良いスケーラビリテイとを有し経済的に実現できるマルチプレクサ及びデータパケットの多重化の方法を提供することである。
【解決手段】本発明の多重化方法は、アドレス情報（ＶＰＩ、ＶＣＩ）を含んだデータパケットがノード（１）の入力接続（５ａ、５ｂ、５ｃ、５ｄ）で受け取られる。アドレス情報は最初の部分（Ａ０）とその後に続く部分（Ａ１）とに分解される（Ｓ１）。最初の部分は、データパケットのためのルーテイング情報を見つけるためにその後に続く部分を解析する態様を定義するエントリイを含んだ参照テーブル（１５）をアドレスするためのアドレスとして使用される（Ｓ２）。エントリイはルーテイング情報を含んだ接続テーブルへの参照であること（Ｓ４、Ｖ）、又は、参照テーブルのさらなるエントリイへの参照であること（Ｓ４、Ｚ）ができる。
【選択図】図６

Description

【０００１】
【発明の属する技術分野】
本発明は、パケットデータ・ネットワークにおいてデータパケットを多重化（マルチプレキシング）する装置（マルチプレクサ）及び方法に関する。
【０００２】
【背景技術】
本装置及び方法の好適であるが排他的ではない使用領域は、ＡＴＭ（非同期通信モード）ネットワークである。非同期通信モード（ＡＴＭ）は、現代の広帯域通信ネットワークに使用されている。ＡＴＭは、一定の長さのセル内のデータ・ストリーム及びデータ・パケットの通信に基づいている。ＡＴＭは、接続指向である。換言すれば、各送信されたセルは前に構築された又は確立された接続に明確に属する。この動作は、仮想経路アイデンテイファイヤー（ＶＰＩ）及び仮想チャンネル・アイデンテイフアイヤー（ＶＣＩ）から形成されるセル・ヘッダー内の宛先情報を使用する。
【０００３】
ＮＮＩ（ネットワーク・ネットワーク・インターフェイス）モード中のＶＰＩフィールドは、１２ビットを含み、ＵＮＩ（ユーザ・ネットワーク・インターフェイス）中では、８ビットを含む。ＶＣＩフィールドは１６ビットを含む。従って、全体で２^２８の接続を識別することが可能である。ＡＴＭマルチプレクサ中の可能な接続数は、この理論的限界よりもかなり少ない。これは、各構築された接続は、例えば、出力チャンネル上に転送される時にデータ・パケットに付属されなければならないＶＰＩ又はＶＣＩの値、ルーテイング情報、優先度等のルーテイング情報として以下に簡略に説明されるさまざまなパラメータを含んだテーブル内のエントリイを必要とする事実に起因する。
【０００４】
ＶＰＩとＶＣＩ及び対応するそれらのアドレスの多様性により識別できる接続の大きい数は、データパケットについてのルーテイング情報の位置について技術的問題を生ずる。もし、ネットワークのノードで受信されるデータパケットの持つ宛先情報の使用がルーテイング情報を含んだこのノードのテーブルをアドレスすることを直接に要求する場合、テーブルが必要とされ、その大きさはその中に宛先情報の各可能な値に対するルーテイング情報を収納するのに十分なものである。この記憶要求を減少させるために、マルチプレクサ内の各接続にいわゆる内部アドレスを帰属させる方法が知られている。内部アドレスの長さは、同時に処理できそして全てのこれらの接続に対するルーテイング情報を含んだ接続テーブルを与えることのできる最大の予想又は可能な接続の数に依存する。選択された接続テーブルの大きさは内部アドレスの数に依存する。
【０００５】
例えば、１４ビットを含むこのようなアドレスは、ＡＴＭパケットと共にオリジナルに転送される宛先情報に限り半分にできる。
【０００６】
接続のためのルーテイング情報を見つけるため、データパケットと共に転送された宛先情報を内部アドレスに変換すること、もし必要ならばデータパケットがに受け取られた所である前の接続の表示も含めて、が必要である。次に、この宛先情報が宛先アドレスとして記述される。本質的に、宛先アドレスを内部アドレスに変換するために２つの方法がある。
【０００７】
第１は、連想メモリ（コンテント・アドレサブル・メモリＣＡＭ）による変換である。このような方法によると、宛先アドレスは連想メモリに供給され、そしてこれはこの宛先アドレスが記憶されているその記憶場所の１つのアドレスを内部アドレスとして戻す。このような連想メモリの記憶場所の数は、処理されるべき最大の接続数よりも多くする必要はない。接続が確立されない宛先アドレスの値は連想メモリ内に記憶されない。
【０００８】
しかし、この種の連想メモリは高く、そしてそのコストはその大きさが増加すると不つり合いに増大する。
【０００９】
アドレスを変換するための第２章の方法は、テーブル方法であり、そこでは宛先アドレスのビットの一部のみが解析される。例えば、もし、特定のＡＴＭネットワークの全仮想経路が６４チャンネルを支援すると、６ビットがそれらの明確な識別のために必要とされることが知られている。これは、宛先アドレス内のＶＣＩフィールドの１６ビット中の１０ビットが内部アドレスへの変換の際に無視できることを意味し、これは変換テーブルの記憶要求を２^１０のファクターだけ減少する。しかし、明らかに、このような方法はＡＴＭネットワークの融通性を顕著に減少して、そして、より高いチャンネル数の方向へのスケーラビリテイを失わせる。
【００１０】
この問題はＡＴＭネットワークの一例としてここに示されたが、異なるタイプのネットワークでも、データ通信ネットワークのノードが受信したデータパケットをそれらの宛先情報の関数として処理ステップを実行し、そしてこの宛先情報可能な値の数がノードが同時に処理できるデータ流れの接続数よりも実質的により大きい時は常に発生する。
【００１１】
【発明の効果】
低いメモリ複雑性と良いスケーラビリテイとを有し経済的に実現できるマルチプレクサ及びデータパケットの多重化の方法が、本発明により作られる。本発明のさらなる効果は、透明な仮想経路を許容する。すなわち、マルチプレクサ内でＶＣＩ値の評価が選択的に許容され又は防止される。
【００１２】
本発明の追加の効果は、非均質接続シナリオを単純な方法で支援することができる事実にある。特に、仮想チャンネル数が大きく変化する仮想経路と同様に透明及び非透明仮想経路が１つのマルチプレクサにより処理することができる。
【００１３】
本発明によるとこれらの効果は、データパケットについてのルーテイング情報は、マルチプレクサの入力端子で受け取られた宛先情報が備えられたデータパケットに対して、接続テーブルからの宛先情報に基づいて決定され、そしてデータパケットが決定されたルーテイング情報に基づいてマルチプレクサの出力端子上に出力され、これにより宛先情報は最初の部分とその後に続く部分に分解され、そして最初の部分は参照テーブルをアドレスするためのアドレスとして使用され、参照テーブルはその後に続く部分がルーテイング情報を見つけるために解析されるべき方法を定義するエントリイを含んでいて、そして、このよう方法でアドレスされるエントリイに基づいて、その後に続く部分を解析するため少なくとも２つの異なる方法の間で選択が行なわれる。
【００１４】
これらの方法の第１は、もし、参照テーブルのアドレスされたエントリイが接続テーブルのエントリイへの接続ポインタを含む場合に使用できる。この場合、この接続ポインタに基づいて見つけられた接続テーブルの宛先エントリイが読まれて解析される。宛先エントリイのアドレスは好ましくは接続ポインタ及びその後に続く部分に基づいてここで計算される。従って、例えば、接続ポインタは複数のエントリイを含んだ接続テーブルの開始領域へのポインタであることができ、そして各場合のその後に続く部分の数値はこれらエントリイの単一のエントリイをアドレスする際のオフセットとしての役割を持つ。
【００１５】
第２の方法は、もし、参照テーブルのアドレスされたエントリイが参照テーブルのさらなるエントリイへの参照テーブル・ポインタを含む場合に使用できる。この場合、参照テーブルへのさらなるエントリイが参照テーブル・ポインタに基づいて見つけられた位置で読まれて解析される。
【００１６】
この場合、位置を見つけるために適当にその後に続く部分も参照テーブル・ポインタに加えて参照される。好ましくは、これはその後に続く部分を新しい最初の部分と新しいその後に続く部分とに分解して、参照テーブル・ポインタと新しい最初の部分とに基づいてさらなるエントリイのアドレスを計算するこにより行なわれる。その後に続く部分は、新しい最初の部分と新しいその後に続く部分とに、接続ポインタ、すなわち、接続テーブルへのポインタ、を含んだエントリイのアドレスが最終的に得られるまで、繰り返し分解できる。
【００１７】
その後に続く部分を新たに最初の部分と新たにその後に続く部分とに分解ができるようにするため、参照テーブルのアドレスされたエントリイはまた、その後に続く部分のどのビットが新たな最初の部分に属し、そしてどのビットが新たなその後に続く部分に属するかを定義する命令を含むことが好ましい。このようにして、アドレスの解析の際に大きな融通性が達成され、この方法は異質な接続シナリオにおけるアプリケーションについて特に適している。
【００１８】
原理的には、入力する宛先情報のビット及びその後に続く部分のビットは全く任意の方法で最初の部分とその後に続く部分に又は新たに最初の部分と新たにその後に続く部分に分解することができる。このように、入力する宛先情報又はその後に続く部分の１つのビットが（新しい）最初の部分（又はその後に続く部分）に属し、一方、より高次の又は低次値のビットが（新しい）その後に続く部分（又は最初の部分）に属することは不可能ではない。また、ビットの順序の交換は、最初の部分とその後に続く部分とに分解する際に不可能ではない。
【００１９】
しかし、簡潔さのために、最初の部分とその後に続く部分は各場合において宛先情報の連続したビットを含んでいる。
【００２０】
もし、接続を明確に識別するために、宛先情報全体を解析する必要がなければ、解析されずそして最初又はその後に続く部分に分解する際にいずれの部分に属さないビットにより分離して、最初及びその後に続く部分を適当に限定できる。
【００２１】
安全性を増大させるために、参照テーブル及び／又は接続テーブルの個別にアドレスされるエントリイにおいて、このエントリイが有効であるか又はそうでないかを指示する命令も読まれ、そしてもしエントリイが有効であることが証明できなければ、処理が中断される。もし、これが発生したならば、ノードはこれから誤った宛先情報を受け取ったと判定して、関連するデータパケットの繰り返しの送信を要求する。
【００２２】
データ・パケットの宛先情報は、従って接続テーブル内で見つけられたルーテイング情報に基づいてノードにより再出力される前に更新される。宛先情報の全ビットが変更される必要がなく、逆に、ルーテイング情報は好ましくは、宛先情報のどのビットが変更されるべきか及びどれが変更されるべきではないかを定義する情報を含む。
【００２３】
本発明のさらなる特徴と効果は、添付図面を参照した以下の本発明の実施の形態の説明から明らかとなる。
【００２４】
【発明の実施の形態】
図１は、本発明による多重化装置（マルチプレクサ）２を持つＡＴＭネットワークのノード１の大略の概略的なブロック図を示す。このノードは、複数の入力及び出力通信回路、ここでは各々の場合、３ａ、３ｂ、３ｃ、３ｄ又は４ａ、４ｂ、４ｃ、４ｄと呼ばれる４つのこのような回路に接続する。ＡＴＭセルが、各場合に宛先情報を含むノード１へ入力通信回路を介して送信され、ノード１は宛先情報に基づいてセルが転送されるべき出力通信回路を決定しなければならない。この宛先情報は、ＡＴＭネットワークの動作モード（ＵＮＩ又はＮＭＩ）に依存して各場合において８又は１２ビット長の仮想経路アイデンテイフアイヤーＶＰＩ及び１６ビット長の仮想チャンネル・アイデンテイフアイヤーＶＣＩを含む。
【００２５】
通信回路３ａ、３ｂ、３ｃ、３ｄを経由して各受信したセルをマルチプレクサ２に転送するノード１の入力接続５ａ、５ｂ、５ｃ、５ｄを通過して到着するＡＴＭセルは、さらにそれぞれの入力接続５ａ、５ｂ、５ｃ、５ｄについての固有ポート番号とリンクされている。したがって、マルチプレクサ２により受信されたセルの入力する宛先情報全体は、ＶＰＩ、ＶＣＩ及び各セルについてのポート番号を含む。
【００２６】
マルチプレクサ２の目的は、この入力する宛先情報に基づいて宛先アドレス情報を作成すること、及び、セルと一緒にどの出力通信回路４ａ、４ｂ、４ｃ、又は４ｄがセルを転送するのに適当で選択できるかに基づき、そしてもし必要ならば選択された出力通信回路の他の端子を形成するように構成されたノードが再びアドレスを変換及び転送することに基づいて、これを再出力することである。各出力通信回路４ａ、４ｂ、４ｃ、４ｄは１つの出力接続６ａ、６ｂ、６ｃ、６ｄに属し、各場合において属する通信回路に対して意図されたそれらの宛先アドレス情報に基づいてマルチプレクサ２により出力されるＡＴＭセルの中から決定し、そしてそれらを通信回路へ転送する。
【００２７】
図２には、マルチプレクサ２の構造が詳細に示されている。それは、制御装置１１、組合せネットワーク１２、Ｄフリップフロップの２つのグループ１３、１４、及び参照テーブルとして以下に説明されるメモリ要素１５と接続テーブルとしてのメモリ要素１６の２つのメモリ要素１５、１６を含む。この場合、ここに示される構造は例示としてのみ与えられ、マルチプレクサ２により実行される多重化方法を実現するために可能な他の回路は多数存在することが明らかである。
【００２８】
図３乃至図５に示されフォーマット及び図６のフローチャートを参照してマルチプレクサ２の機能が以下に説明される。
【００２９】
方法は、入力１７を経由して組合せネットワーク１２へ供給されるＡＴＭセルの宛先アドレスＡに基づいている。上述したように、この宛先アドレスＡは、ＡＴＭセルのポート番号、ＶＰＩ及びＶＣＩを含む。ポート番号の長さは、マルチプレクサ２の入力数が２^Ｐよりも大きくなければ、一般にＰビットである。方法の第１ステップＳ１では、この宛先アドレスＡは各場合において、予め所定の長さの最初の部分Ａ０とその後に続く部分Ａ１とに分解される。同時に、「最初の部分」及び「その後に続く部分」の表示は簡潔さのためにのみ使用されていて、最初の部分が入力する宛先情報の最初のビットを含む必要はなく、その後に続く部分が入力する宛先情報のその後に続くビットを含む必要はない。原理的には、最初の部分及びその後に続く部分のビットは、入力する宛先情報のビットから任意に構成できる。
【００３０】
ここに説明される例では、ポート番号のＰビットは予め所定の長さを持つ最初の部分Ａ０として分割され、ＶＣＩとＶＰＩはその後に続く部分Ａ１として残る。
【００３１】
組合せネットワーク１２は、このように受信された最初の部分Ａ０をＤフリップフロップ１３のＤ入力へ出力して、Ｄフリップフロップ１３のＥ入力上に存在するゲート回路１１の制御信号により指示されて転送される。外部クロックＣｌｋにより制御されて、この最初の部分は接続テーブル１５へアドレスとして出力される。組合せネットワーク１２と接続テーブル１５の間にＤフリップフロップ１３を挿入することにより、クロックＣｌｋのいくつかのサイクルにわたって接続テーブル１５の宛先アドレスを一定に維持でき、そして安くて中程度に高速な部品を拡張的接続テーブル１５のために使用できる。
【００３２】
図３に、参照テーブル１５内のエントリイのフォーマットが示されている。各エントリイはいわゆる使用ビットＵＢ、関連するエントリイが有効か又はそうでないかを指示する個別ビットを含む。
【００３３】
このビットＵＢは、制御機能を有する。通常の動作時で、もし宛先アドレスが誤りを含まなければ、アドレスされたエントリイの使用ビットＵＢはその有効性を示さなければならない。
【００３４】
各エントリイの実質的な要素は次のＦ−ＰＴＲであり、さらなるテーブル・エントリイへのポインタを表わす。ポインタＦ−ＰＴＲが指す参照テーブル１５又は接続テーブル１６の２つのテーブルのどちらかは、ポインタ・タイプ・ビットＰＴＢにより指示される。その後に続くポインタＦ−ＰＴＲの長さは、実質的に入力する宛先情報のそれよりも少なく、典型的に、その長さの約半分であり、例えば、１６ビットである。
【００３５】
参照テーブル１５の出力は、エントリイが解析できるようにするため、接続装置１１及び組合せ回路１２に接続している。従って、使用ビットＵＢがエントリイが無効であると指示する場合は制御装置１１はこれから、参照テーブル１５を記述する時にエラーが生じたと判断でき、そして対応するエラー・メッセージの生成を開始できる。
【００３６】
もし、ポインタ・タイプ・ビットが次ぎのポインタＦ−ＰＴＲが参照テーブル１５（ステップＳ４）へのポインタに関するものであると指示する場合、次ぎのポインタＦ−ＰＴＲ及び入力する宛先情報のその後に続く部分Ａ１に基づいて、ステップＳ５、Ｓ６において組合せネットワーク１２は、次ぎのサイクルでアドレスされるその参照テーブル１５のさらなるエントリイのアドレスを計算する。このアドレスを決定するために、ステップ５において、エントリイの要素Ｆ−ＬＳＢ（次ぎのＬＳＢ）とＦ−Ｓ（次ぎの大きさ）が調べられる。
【００３７】
これら２つの要素は、現在入力宛先情報のＶＰＩとＶＣＩを含んだその後に続く部分を新しい最初の部分Ａ０と新しいその後に続く部分Ａ１とに分解する方法を指定する。より正確に述べると、要素Ｆ−ＬＳＢは、新しい最初の部分Ａ０’の最小重要ビット、ＬＳＢ）となるべきオリジナルのその後に続く部分内のそのビットの番号を指示し、そしてＦ−Ｓはこの最初の部分のビット長を指定する。オリジナルのその後に続く部分Ａ１は２８ビットを含むから、これら２８ビットの各々を指定し又は１乃至２８ビットの間の新しい最初の部分についての任意の長さを指定するために、各場合において、５ビット長がＦ−ＬＳＢ及びＦ−Ｓについて十分である。
【００３８】
一例として、新しい最初の部分Ａ０’は入力する宛先情報のＶＰＩを含むべきであるとみなされる。この場合、Ｆ−ＬＳＢは値１６を有し、Ｆ−Ｓの値はマルチプレクサ２が使用されるように設計されたＡＴＭノード１の仮想経路の数に依存して変化できる。もし、ノード１がＮＮＩセルを送信するならば、Ｆ−Ｓは値１２を得る。ＵＮＩセルを送信する時、それは値８を持つ。しかし、Ｆ−Ｓの他の値を選択することにより、ＶＰＩのより高いビット値の解析を選択的に防止できることが直接に理解できる。１６よりも大きいＦ−ＬＳＢ値で動作させることも、ＶＰＩの最小重要ビットの解析を防止するために考えられる。
【００３９】
分解の結果は、Ｆ−Ｓビット幅のあらしい最初の部分Ａ１’であり、ステップ６においてこれは更新されたテーブルへのアクセスのためのアドレスＡ０を形成するために前に決定されていたその後に続くポインタＦ−ＰＴＲへのオフセット値として加えられる。
【００４０】
今、方法はステップＳ２に戻り、ここでこの様に形成されたアドレスＡ０により、参照テーブル１５がそこのさらなるエントリイを読み出すために再びアクセスされる。
【００４１】
もし、ステップＳ３で使用ビットＵＢの検査がエントリイの無効を示す場合、エラーが宛先情報Ａのノード１への送信の際に発生している。この情報は制御装置１１によりノードがセルの再送信を要求をするためにこの要求を送信するのに使用できる。
【００４２】
ステップＳ４で、再び、その後に続くポインタＦ−ＰＴＲが参照テーブル１５又は接続テーブル１６へのポインタであるかどうかを検査する。もし、再び、それが参照テーブル１５へのポインタに関する場合、ステップＳ５、Ｓ６、Ｓ２、Ｓ３が繰り返される。もし、それが接続テーブル１６へのポインタに関する場合、方法はステップＳ７に進む。このステップで、その後に続く部分Ａ１が、接続テーブル１６内のエントリイのアドレスを生成するためにその後に続くポインタＦ−ＰＴＲへのオフセットとして加えられる。ステップＳ３で、組合せネットワーク１２が、受信したアドレスをＤフリップフロップ１４を経由する様にして接続テーブル１６に関連のエントリイを読み出すために出力する。
【００４３】
図４には、このようなエントリイのフォーマットの第１例が示されている。エントリイは、参照テーブルのエントリイの対応するビットと同じ機能を持つ使用ビットＵＢを含む。２８ビット長のさらなる要素ＮＨ（新ヘッダー）は、ＶＰＩ及びＶＣＩの新しい値を含み、これらは不透明通信の場合、新しい宛先情報としてＡＴＭセルに加えられ、そしてそれらは出力４ａ乃至４ｄの１つを経由して転送される。
【００４４】
ステップＳ９で、この使用ビットに基づいて、見つけられたエントリイが有効か又はそうでないかが検査される。もし有効でなければ、ステップＳ３の検査の場合と同様に、再送信が要求できる。もし有効ならば、データパケットについての宛先アドレス情報を作成して、ステップ１０でこの宛先アドレス情報が供給されたデータパケットを出力するために、エントリイが解析される。
【００４５】
マルチプレクサ２は透明な態様でデータパケットを送信できるが、すなわち、入力された宛先情報の送信を少なくとも一部が隠されていない態様で送信できるが、さらなる２つの要素ＮＨ−ＬＳＢ及びＮＨ−ＭＳＢ（新ヘッダー最小重要ビット及び新ヘッダー最大重要ビット）が接続テーブル１６でルーテイング情報として必要とされる。これらの２つの新しい要素は両方が５ビット長で、各場合において、最大重要及び最低値ビットを指示し、これらはアドレス変化により影響を受ける。不透明通信の場合、これらの要素は各々が値０又は２７を有し、その結果としてセルのＶＰＩとＶＣＩがステップＳ１０で完全に置換えられる。例えば、もし、ＮＨが値１６を有する場合、これはノード１により出力されるＡＴＭセルにおいて、ＶＰＩフイールドのみがステップ１０で置換えられ、それはモードに依存して、宛先情報の８又は１２最大重要ビットに対応していて、他方、ＶＣＩ値は不変のままであることを意味する。もし、要素ＮＨ−ＭＳＢが値２３を持つ場合、ＶＰ１の８ビットのみが変更でき、これらはＵＮＩモードでのＡＴＭネットワークの動作に対応する。
【００４６】
図５に示された接続テーブル内のエントリイのフォーマットに関し、２つの要素ＮＨＩ−ＬＳＢ、ＮＨ−ＭＳＢが２８ビット長の要素ＮＨＭ（新ヘッダー・マスク）により置き換えられている。この要素の各エレメントの論理状態０又は１は、ステップ１０で宛先情報の対応するビットが要素ＮＨ中に入れられた値により置換えられるべきかどうか、又はこのビットについての入力する宛先情報が変更されずにとどまるべきかどうかを指示する。このフォーマットにより、透明なデータチャンネルに関してより大きな柔軟性が達成できる。これは、宛先情報の任意の隣接しないビットのグループが変更されないものとして定義できるからである。
【００４７】
さらに、図４と図５のフォーマットに関して、接続テーブル内のエントリイ内の同じ要素は、ＵＰＣ機能がこのセルについて適用すべきかどうかを指示するＵＰＣビット、及び入力する宛先情報に属するＵＰＣ機能へのポインタを含んだＵＰＣポインタＵＰＣ−ＰＴＲである。この結果、独立なＵＰＣユニット（接続当り１つが必要）の数をマルチプレクサにより処理される接続の全数よりも低く維持することができる。
【００４８】
提供できるさらなる要素は、例えば、３２ビット長でマルチプレクサ内での内部ルーテイングのためのルーテイング・タグＲＴ、内部接続数ＩＣＮ及び接続のための優先クラスを指示する要素ＰＣである。
【００４９】
マルチプレクサが最初に使用される時、参照テーブル１５及び接続テーブル１６は初期化されなければならない。接続がまだ存在しないため、全エントリイの使用ビットＵＢは論理値「偽」に設定される。もし、接続が確立され又は切換えられる場合、１つのエントリイが接続テーブル１５内に書込まれ、同様に１つ又は複数のエントリイが参照テーブル１６に書込まれる。これは例として説明される。ポート番号２７を持つ入力インターフェイスは仮想経路ＶＰＯとＶＰＩを使用すると仮定する。ＶＰＯは透明で、仮想チャンネルＶＣ６４、ＶＣ６６及びＶＣ６８がＶＰＩ内で使用される。異なる接続間に差異をつけるために、宛先情報のＶＰＩのビット０又はＶＣＩのビット１及び２を評価することで十分である。
【００５０】
入力インターフエイス２７のセルを切換えるために必要な第１エントリイは、参照テーブルのアドレス２７に登録されている。その使用ビットＵＢが論理値「真」を与えられると、その後に続くポインタＦ−ＰＴＲは値Ｘを与えられ、そしてポインタタイプビットＰＴＢはその後に続くポインタが参照テーブル内のエントリイへのポインタに関することを指示する値が与えられる。各場合において、要素Ｆ−ＬＳＢとＦ−Ｓは値１６又は１を有し、その後に続く宛先情報の評価の繰り返しステージでは１６番目のビットのみが考慮されて、それが仮想経路ＶＰＯとＶＰＩの間の違いを可能にすることを指示する。
【００５１】
参照テーブル１５中のアドレスＸを持つエントリイは仮想経路ＶＰＯに属する。それは論理値「真」を持つ使用ビットＵＢ、値Ｙを持つその後に続くポインターＦ−ＰＴＲ、及びその後に続くポインタが接続テーブルをポイントすることを指示するポインタ・タイプ・ビットＰＴＢを有する。接続テーブル１６への参照が見つかった時、入力する宛先情報の解析は完了するため、要素Ｆ−Ｓは値０を持ち、Ｆ−ＬＳＢはどんな任意の値を持つことができる。
【００５２】
参照テーブル１５のアドレスＸ＋１は仮想経路ＶＰＩに属する。それは、論理値「真」を持つ使用ビットＵＢと、値Ｚを持つその後に続くポインタＦ−ＰＴＲと、次ぎのポインタＦ−ＰＴＲが接続テーブル１６をポイントすることを指示するポインタ・タイプ・ビットＰＴＢと、接続テーブルをアクセスする場合にＶＣＩのＯ番目のビットが無視されて、ビット１及び２のみが解析されることを指示する値１又は２を持つ要素Ｕ−ＬＳＢ及びＦ−Ｓを含む。
【００５３】
接続テーブルはアドレスＹ、Ｚ、Ｚ＋１及びＺ＋２にエントリイを受け取る。この場合、アドレスＹは透明接続ＶＰＯのデータを持つエントリイを受け取る。アドレスＺは接続ＶＰＩ、ＶＣ６４のデータを持つエントリイを受け取る。アドレスＺ＋１は接続ＶＰＩ、ＶＣ６６のデータを受け取る。アドレスＺ＋２は接続ＶＰ１、ＶＣ６８のデータを受け取る。アドレスＺ＋３のさらなるエントリイは使用されず、従って、論理値「偽」の使用ビットＵＢを含む。
【００５４】
接続が確立される時、接続エントリイをシフトしてそして接続にもはや属さない記憶位置の接続データを無効として識別するために記憶領域を再配置する必要がある。接続テーブルでデータ・ブロックをシフトするために、データ・ブロックは最初に新しいアドレスにコピーされて、そしてこのブロックをポイントする参照テーブル内のポインタが変更され、そして最後にオリジナルのブロックが削除される。同じ方法が参照テーブル内でブロックをシフトするために使用される。
【００５５】
上記の例が示すように、繰り返しステップの数は解析されるべき宛先アドレス内のコヒーレントなビットのブロック数から決まり、そしてセルとセルでは異なり、特に、この数は２よりも大きい。
【００５６】
以上、ＡＴＭネットワークを特に参照してマルチプレクサとその動作方法が説明された。しかし、それはデータ・ストリームを識別しそして転送するために局地的にアドレスを属させてこれらアドレスが１つのノードから次にデータが転送される時に変更されなければならないようなノードを経由してデータが転送される多くのアプリケーションに使用できることは明らかである。したがって、マルチプレクサと方法のアプリケーションはいわゆるマルチプロトコル・ラベル・スイッチングについても特に考えることができる。
【図面の簡単な説明】
【図１】
本発明による多重化装置（マルチプレクサ）を持つＡＴＭノードを概略的に示す図。
【図２】
本発明による多重化装置（マルチプレクサ）の構造を示す図。
【図３】
多重化装置（マルチプレクサ）の参照テーブルのエントリイのフォーマットを示す図。
【図４】
接続テーブルのエントリイのフォーマットの例を示す図。
【図５】
接続テーブルのエントリイのフォーマットの例を示す図。
【図６】
本発明による方法のフローチャート。

Claims (30)

1. 通信ネットワークのノード（１）でデータパケットを多重化する方法であって、宛先情報（Ａ；ＶＰＩ，ＶＣＩ）を持つデータパケットが入力接続（５ａ、５ｂ、５ｃ、５ｄ）で受け取られ、データパケットについてのルーテイング情報が接続テーブル（１６）から宛先情報に基づいて識別され、そしてデータパケットが出力端子（６ａ、６ｂ、６ｃ、６ｄ）で決定されるルーテイング情報に基づいて出力されるものにおいて、宛先情報が最初の部分（Ａ０）とその後に続く部分（Ａ１）に分解され、最初の部分（Ａ０）がルーテイング情報を見つけるためにその後に続く部分（Ａ１）を解析する態様を定義するエントリイを含む参照テーブル（１５）をアドレスするためのアドレスとして使用され、そしてその後に続く部分（Ａ１）を解析するために少なくとも２つの異なる方法の間の選択がアドレスされたエントリイに基づいて行なわれることを特徴とする方法。
2. もし、参照テーブル（１５）のアドレスされたエントリイが接続テーブル（１６）のエントリイへの接続ポインタ（Ｆ−ＰＴＲ）を含む場合、この接続ポインタ（Ｆ−ＰＴＲ）に基づいて見つけられる接続テーブル（１６）の宛先エントリイ内のルーテイング情報を読んで解析する第１方法が選択されることを特徴とする請求項１に記載の方法。
3. 宛先エントリイのアドレスが接続ポインタ（Ｆ−ＰＴＲ）及びその後に続く部分（Ａ１）に基づいて計算されることを特徴とする請求項２に記載の方法。
4. もし、参照テーブル（１５）のアドレスされたエントリイが参照テーブル（１５）のエントリイへの参照テーブル・ポインタ（Ｆ−ＰＴＲ）を含む場合、この参照テーブル・ポインタ（Ｆ−ＰＴＲ）に基づいて見つけられる位置の参照テーブル（１５）のさらなるエントリイを読んで解析する第２方法が選択されることを特徴とする請求項１、２又は３のいずれかに記載の方法。
5. その後に続く部分（Ａ１）が再び最初の部分（Ａ０’）とその後に続く部分（Ａ１’）に分解され、そしてさらなるエントリイのアドレスが参照テーブル・ポインタ（Ｆ−ＰＴＲ）及び新しい最初の部分（Ａ０’）に基づいて計算されることを特徴とする請求項４に記載の方法。
6. 請求項５に記載されたステップが、接続ポインタを含んだエントリイのアドレスが得られるまで、必要な回数だけ繰り返されることを特徴とする請求項５に記載の方法。
7. その後に続く部分（Ａ１）のどのビットが新しい最初の部分（Ａ０’）に属しそしてどのビットが新しいその後に続く部分（Ａ１’）に属するかを定義する参照テーブル（１５）のアドレスされたエントリイ内の命令（Ｆ−ＬＳＢ、Ｆ−Ｓ）も読まれることを特徴とする請求項５又は６に記載の方法。
8. 最初の部分及びその後に続く部分（Ａ０、Ａ１；Ａ０’、Ａ１’）が各場合において宛先情報（ＶＰＩ、ＶＣＩ）のいくつかの連続したビットを含むことを特徴とする上記請求項のいずれか１つに記載された方法。
9. 最初の部分（Ａ０、Ａ０’）とその後に続く部分（Ａ１、Ａ１’）が、考慮されない１つ又はいくつかのビットにより分離されていることを特徴とする請求項７又は８に記載の方法。
10. エントリイが有効又はそうでないことを示す参照テーブル（１５）及び／又は接続テーブル（１６）のアドレスされたエントリイの命令（ＵＢ）が読まれて、もしエントリイが有効であると証明されなければ方法が中断されることを特徴とする上記請求項のいずれか１つに記載された方法。
11. データパケットの宛先情報がそれが出力される前に接続テーブル（１６）で見つけられたルーテイング情報（ＮＨ、ＮＨ−ＬＳＢ、ＮＨ−ＭＳＢ；ＮＨ、ＮＨＭ）に基づいて更新されることを特徴とする上記請求項のいずれか１つに記載された方法。
12. 宛先情報のどのビットが変更されるべきかを定義する接続テーブル（１６）内の情報（ＮＨ−ＬＳＢ、ＮＨ−ＭＳＢ；ＮＨＭ）が読まれて解析されることを特徴とする請求項１１に記載の方法。
13. データパケットがＡＴＭセルであることを特徴とする上記請求項のいずれか１つに記載された方法。
14. 受け取られた宛先情報（Ａ）が、それを経由してデータパケットが受け取られた入力接続（５ａ、５ｂ、５ｃ、５ｄ）に関する命令と、仮想経路アイデンテイフアイヤー（ＶＰＩ）と、仮想チャンネル・アイデンテイフアイヤー（ＶＣＩ）とを含むことを特徴とする請求項１３に記載の方法。
15. 各データパケットに属する宛先情報（Ａ；ＶＰＩ，ＶＣＩ）とルーテイング情報を記憶するための接続テーブル（１６）とに基づいてデータパケットを転送するためのルーテイング情報を決定する通信ネットワークのノード（１）のマルチプレクサであって、宛先情報を最初の部分（Ａ０）と、その後に続く部分（Ａ１）と、最初の部分がアドレスの基礎として使用できるルーテイング情報を見つけるためにその後に続く部分（Ａ１）を解析する態様を定義するエントリイを含む参照テーブル（１５）とに分解する手段（１１、１２）を含むことを特徴とするマルチプレクサ。
16. 参照テーブル（１５）の少なくとも１つのエントリイが、接続テーブル（１６）への１つのエントリイへの接続ポインタ（Ｆ−ＰＴＲ）を含むことを特徴とする請求項１５に記載のマルチプレクサ。
17. 接続ポインタ（Ｆ−ＰＴＲ）及びその後に続く部分（Ａ１）に基づいて、ルーテイング情報を含む接続テーブル（１６）内の宛先エントリイのアドレスを計算するためのアドレス生成器（１２）を含むことを特徴とする請求項１６に記載のマルチプレクサ。
18. 参照テーブル（１５）の少なくとも一つのエントリイが、参照テーブル（１５）のさらなるエントリイへの参照テーブル・ポインタ（Ｆ−ＰＴＲ）を含むことを特徴とする請求項１５乃至１７のいずれか１つに記載のマルチプレクサ。
19. 参照テーブル・ポインタ（Ｆ−ＰＴＲ）及びその後に続く部分（Ａ１）から分離された新しい最初の部分（Ａ０’）に基づいて、参照テーブル（１５）内のさらなるエントリイのアドレスを計算するためのアドレス生成器（１２）を含むことを特徴とする請求項１８に記載のマルチプレクサ。
20. 少なくとも一つの参照テーブル・ポインタ（Ｆ−ＰＴＲ）を含んだエントリイが、その後に続く部分（Ａ１）のどのビットがその後に続く部分（Ａ１）から分離されて新しい最初の部分（Ａ０’）に属し、そしてどのビットが新しいその後に続く部分（Ａ１’）に属するかを定義する命令（Ｆ−ＬＳＢ、Ｆ−Ｓ）を含むことを特徴とする請求項１８又は１９のいずれかに記載のマルチプレクサ。
21. 参照テーブル（１５）の各エントリイが、ポインタ（Ｆ−ＰＴＲ）と、このポインタ（Ｆ−ＰＴＲ）を参照テーブル・ポインタ又は接続ポインタとして識別する特性ビット（ＰＴＢ）とを有することを特徴とする請求項１５乃至２０のいずれか１つに記載のマルチプレクサ。
22. 最初の部分（Ａ０、Ａ０’）及びその後に続く部分（Ａ１、Ａ１’）が各場合において宛先情報（Ａ）のいくつかの連続したビットを含むことを特徴とする請求項１５乃至２１のいずれか１つに記載されたマルチプレクサ。
23. 参照テーブル・ポインタを含んだ参照テーブル（１５）の各エントリイが各場合において新しい最初の部分の最初及び最後のビットに関する命令又は新しい最初の部分の最初又は最後のビット（Ｆ−ＬＳＢ）及びビット数（Ｆ−Ｓ）に関する命令も含むことを特徴とする請求項１８乃至２２のいずれか１つに記載されたマルチプレクサ。
24. 参照テーブル（１５）及び／又は接続テーブル（１６）の各エントリイが、そのエントリイが有効又はそうでないことに関する命令（ＵＢ）も含むことを特徴とする請求項１５乃至２３のいずれか１つに記載されたマルチプレクサ。
25. 接続テーブル（１６）に格納されたルーテイング情報が、データパケットを送信すべき宛先情報（ＮＨ）を含むことを特徴とする請求項１５乃至２４のいずれか１つに記載されたマルチプレクサ。
26. ルーテイング情報が、変更されるべき宛先情報のビットに関する命令（ＮＨ−ＬＳＢ、ＮＨ−ＭＳＢ；ＮＨＭ）も含むことを特徴とする請求項２５に記載のマルチプレクサ。
27. 変更されるべきビットに関する命令が、変更されるべき最初及び最後のビット（ＮＨ−ＬＳＢ、ＮＨ−ＭＳＢ）又は変更されるべき最初又は最後のビットとその数を指定することを特徴とする請求項２６に記載のマルチプレクサ。
28. 変更されるべきビットに関する命令が、受け取られた宛先情報とリンクされるべきビット・マスク（ＮＨＭ）を含むことを特徴とする請求項２６に記載のマルチプレクサ。
29. ＡＴＭマルチプレクサであることを特徴とする請求項１５乃至２８のいずれか１つに記載されたマルチプレクサ。
30. それを経由してデータパケットが受け取られた入力接続（５ａ、５ｂ、５ｃ、５ｄ）に関する命令と、仮想経路アイデンテイフアイヤー（ＶＰＩ）と、仮想チャンネル・アイデンテイフアイヤー（ＶＣＩ）とを含んだ受け取られた宛先情報（Ａ）を処理するために設計されていることを特徴とする請求項２９に記載のマルチプレクサ。