KR100415511B1 - 에이티엠 셀 송수신 장치 및 그 방법 - Google Patents

에이티엠 셀 송수신 장치 및 그 방법 Download PDF

Info

Publication number
KR100415511B1
KR100415511B1 KR10-2001-0084446A KR20010084446A KR100415511B1 KR 100415511 B1 KR100415511 B1 KR 100415511B1 KR 20010084446 A KR20010084446 A KR 20010084446A KR 100415511 B1 KR100415511 B1 KR 100415511B1
Authority
KR
South Korea
Prior art keywords
atm cell
header
utopia level
vci
vpi
Prior art date
Application number
KR10-2001-0084446A
Other languages
English (en)
Other versions
KR20030054305A (ko
Inventor
박남진
박지수
김기석
최성구
김영일
Original Assignee
삼성전자주식회사
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한국전자통신연구원 filed Critical 삼성전자주식회사
Priority to KR10-2001-0084446A priority Critical patent/KR100415511B1/ko
Publication of KR20030054305A publication Critical patent/KR20030054305A/ko
Application granted granted Critical
Publication of KR100415511B1 publication Critical patent/KR100415511B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5665—Interaction of ATM with other protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 유토피아 레벨2 버스에서 ATM 셀을 송수신하는 장치 및 그 방법에 관한 것으로, 특히 ATM 셀 송수신 장치는 ATM(Asynchronous Transfer Mode)망에서 복수의 제1 유토피아 레벨2 슬레이버에서 ATM 셀을 수신하여 복수의 제2 유토피아 레벨2 슬레이버로 송신하는 ATM 셀 송수신 장치로서, 상기 제1 유토피아 레벨2 슬레이버로부터 수신된 상기 ATM 셀의 헤더를 변환하는 헤더 변환부; 및 상기 헤더 변환부에 의해 변환된 헤더의 VPI/VCI(Virtual Path Identifier/Virtual Channel Identifier)로부터 물리 주소를 생성하고, 상기 생성된 물리 주소에 해당하는 상기 제2 유토피아 레벨2 슬레이버로 상기 헤더가 변환된 ATM 셀을 출력하는 마스터 출력 정합부를 포함한다. 본 발명에 따르면, 유토피아 레벨2 버스를 바탕으로 ATM 셀을 송수신하는 비동기 전송 모드(ATM) 망에서 장착된 유토피아 레벨2 슬레이버의 개수 및 해당 물리 주소를 지정하여 불필요한 주소 폴링을 방지할 수 있고, 또한 ATM 셀 송수신을 고속으로 처리할 수 있다.

Description

에이티엠 셀 송수신 장치 및 그 방법 {APPARATUS FOR TRANSMITTING AND RECEIVING ASYNCHRONOUS TRANSFER MODE CELL AND METHOD THEREOF}
본 발명은 비동기 전송 모드(asynchronous transfer mode, ATM)망에 관한 것으로, 특히 유토피아(Universal Test and Operation PHY Interface for ATM, UTOPIA) 레벨2 버스에서의 ATM 셀을 송수신하는 장치 및 그 방법에 관한 것이다.
유토피아는 ATM 계층과 물리 계층(physical layer protocol, PHY) 간의 인터페이스로서, 일반적으로 단일 PHY를 지원하는 유토피아 레벨1과 다중 PHY를 지원하는 유토피아 레벨2가 있다.
유토피아 레벨1은 8비트 인터페이스로서 1:1 모드를 지원하므로 PHY에 대하여 폴링(polling)을 수행할 필요가 없지만, 유토피아 레벨2는 16비트 인터페이스로서 1:31 모드까지 지원하므로 각각의 슬레이버(slaver)에서 발생한 셀을 읽어오기 위해 마스터(master)는 PHY에 대한 폴링을 수행하여야 한다.
종래 ATM 망에서 통상적으로 유토피아 레벨2 버스를 바탕으로 ATM 셀을 송수신하는 방법은 유토피아 레벨2 마스터가 순차적으로 유토피아 레벨2 슬레이버의 주소를 폴링하여, 실제 ATM 셀을 송수신할 유토피아 레벨2 슬레이버의 주소를 포함한 여분의 유토피아 레벨2 슬레이버의 주소를 폴링하며, ATM 셀을 수신할 유토피아 레벨2 슬레이버들의 주소를 지정하는데 ATM 셀 이외의 오버헤더 정보를 더불어 사용하므로 구성 회로가 복잡하며, 처리 효율이 감소하는 문제점이 있다.
따라서, 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 수신한ATM 셀에서 해당하는 유토피아 레벨2 슬레이버의 물리 주소를 직접 생성하는 ATM 셀 송수신 장치 및 그 방법을 제공하는 데 있다.
본 발명의 다른 목적은 생성된 물리 주소에 해당하는 유토피아 레벨2 슬레이버에 대해서 우선적으로 폴링을 함으로써 불필요한 폴링을 방지하는 ATM 셀 송수신 장치 및 그 방법을 제공하는 데 있다.
도 1은 본 발명의 일 실시예에 따른 유토피아 레벨2 버스에서의 ATM 셀 송수신 시스템을 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 유토피아 레벨2 버스에서의 수신한 ATM 셀의 헤더 변환을 나타내는 흐름도이다.
도 3은 ATM 셀의 형식을 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 ATM 셀 송수신 장치에서의 ATM 셀을 송신하는 방법을 나타내는 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 ATM 셀 송수신 장치의 마스터 출력 정합부에서의 타이밍도를 나타내는 도면이며,
도 6은 본 발명의 일 실시예에 따른 ATM 셀 송수신 장치에서의 ATM 셀 VPI/VCI 주소 변환을 나타내는 흐름도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : ATM 셀 송수신 장치 200, 300 : 유토피아 레벨2 슬레이버
400, 500 : 유토피아 레벨2 버스 600 : 중앙 처리 장치
상기한 목적을 달성하기 위한 본 발명의 특징에 따른 ATM 셀 송수신 장치는,
ATM(Asynchronous Transfer Mode)망에서 복수의 제1 유토피아 레벨2 슬레이버에서 ATM 셀을 수신하여 복수의 제2 유토피아 레벨2 슬레이버로 송신하는 ATM 셀 송수신 장치로서,
상기 제1 유토피아 레벨2 슬레이버로부터 수신된 상기 ATM 셀의 헤더를 변환하는 헤더 변환부; 및 상기 헤더 변환부에 의해 변환된 헤더의 VPI/VCI(Virtual Path Identifier/Virtual Channel Identifier)로부터 물리 주소를 생성하고, 상기 생성된 물리 주소에 해당하는 상기 제2 유토피아 레벨2 슬레이버로 상기 헤더가 변환된 ATM 셀을 출력하는 마스터 출력 정합부를 포함한다.
또한 이 장치는 상기 제1 유토피아 레벨2 슬레이버로부터 상기 ATM 셀을 수신하는 마스터 입력 정합부; 상기 마스터 입력 정합부를 통해 수신되는 ATM 셀을 저장하고, 필요시 상기 헤더 변환부로 상기 ATM 셀을 전달하는 입력 버퍼; 및 상기 헤더 변환부에 의해 변환된 헤더와 상기 ATM 셀의 페이로드를 저장하고, 필요시 상기 ATM 셀을 상기 마스터 출력 정합부로 전달하는 출력 버퍼를 더 포함한다.
상기 헤더 변환부는 상기 헤더에서 VPI/VCI 주소를 변환하기 위하여 참조하는 주소 변환부를 더 포함한다.
이 장치는 상기 마스터 출력 정합부에서 상기 변환된 ATM 셀을 무효화하는 경우 상기 변환된 ATM 셀의 상기 VPI/VCI 및 상기 물리 주소를 저장하는 상태 및 제어 저장부; 및 상기 상태 및 제어 저장부에 저장된 상태 및 정보를 외부에 구비된 중앙 처리 장치로 전달하고, 상기 중앙 처리 장치로부터의 정보를 상기 상태 및 제어 저장부에 기록하는 중앙 처리 장치 정합부를 더 포함한다.
본 발명의 다른 특징에 따른 ATM 셀 송수신 방법은,
ATM 망에서 복수의 유토피아 레벨2 슬레이버에서 전송된 ATM 셀을 수신하여 복수의 유토피아 레벨2 슬레이버로 송신하는 ATM 셀 송수신 방법으로서,
상기 ATM 셀의 헤더에서 오류를 검사하여 오류가 없는 경우 상기 헤더를 변환하는 제1 단계; 상기 변환된 ATM 셀 헤더의 VPI/VCI로부터 상기 ATM 셀을 수신할 상기 유토피아 레벨2 슬레이버의 물리 주소를 생성하는 제2 단계; 상기 물리 주소에 해당하는 상기 유토피아 레벨2 슬레이버에 대하여 수신 가능 여부를 확인하는 제3 단계; 및 상기 제3 단계에서 수신 가능한 것으로 확인되는 경우, 상기 유토피아 레벨2 슬레이버로 상기 ATM 셀을 출력하는 제4 단계를 포함한다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 유토피아 레벨2 버스에서의 ATM 셀 송수신 방법 및 그 장치에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 유토피아 레벨2 버스에서의 ATM 셀 송수신 시스템을 나타내는 블록도이다.
도 1에 나타낸 바와 같이, 본 발명의 일 실시예에 따른 ATM 셀 송수신 시스템은 ATM 셀 송수신 장치(100), k개의 입력측 유토피아 레벨2 슬레이버(200), k개의 출력측 유토피아 레벨2 슬레이버(300), 입력측 유토피아 레벨2 버스(400), 출력측 유토피아 레벨2 버스(500) 및 중앙 처리 장치(600)로 이루어지며, 여기서 0 < k < 32이다.
ATM 셀 송수신 장치(100)는 유토피아 레벨2 마스터 입력 정합부(110), 입력 버퍼(120), 헤더 변환부(130), 출력 버퍼(140), 유토피아 레벨2 마스터 출력 정합부(150), 주소 변환부(Content Addressable Memory, CAM)(160), 상태 및 제어 저장부(170) 및 중앙 처리 장치 정합부(180)로 이루어진다.
유토피아 레벨2 마스터 입력 정합부(110)는 유토피아 레벨2의 마스터 기능을 하며, 유토피아 레벨2 버스(400)를 통하여 k(0 < k < 32)개의 유토피아 레벨2 슬레이버(200)에서 전송된 ATM 셀을 수신한 후 입력 버퍼(120)에 기록한다.
입력 버퍼(120)는 FIFO(First In First Out) 메모리로 이루어지며, ATM 셀 송수신 장치(100)의 처리 속도와 유토피아 레벨2 버스(400)의 속도를 완충하고, ATM 셀을 저장하는 기능을 한다.
헤더 변환부(130)는 VIP/VCI 주소 변환을 위한 CAM(160)을 참조하여 입력 버퍼(120)로부터 출력되는 ATM 셀의 헤더를 변환하고 이를 출력 버퍼(140)에 기록한다.
출력 버퍼(140) 또한 FIFO 메모리로 이루어지며, ATM 셀 송수신 장치(100)의 처리 속도와 유토피아 레벨2 버스(500)의 속도를 완충하고, ATM 셀을 저장하는 기능을 한다.
유토피아 레벨2 마스터 출력 정합부(150)는 유토피아 레벨2의 마스터 기능을 하며, 출력 버퍼(140)에 저장된 ATM 셀을 읽어서 유토피아 레벨2로 동작하는 유토피아 레벨2 버스(500)로 ATM 셀을 송신한다.
중앙 처리 장치(600)는 중앙 처리 장치 정합부(180)를 통하여 상태 및 제어 저장부(170)에서 정보를 읽음으로써 ATM 셀 송수신 장치(100)의 상태를 알 수 있으며, 상태 및 제어 저장부(170)에 정보를 기록함으로써 ATM 셀 송수신 장치(100)의 동작 모드를 제어한다. 또한, 중앙 처리 장치(600)는 CAM(160)에 정보를 기록함으로써 VPI/VCI 주소 변환을 제어한다.
이하, 도 2 및 도 3을 참조하여 본 발명의 일 실시예에 따른 유토피아 레벨2 에서의 ATM 셀의 헤더를 변환하는 방법에 대하여 설명한다.
도 2는 본 발명의 일 실시예에 따른 유토피아 레벨2 버스에서의 수신한 ATM 셀의 헤더 변환을 나타내는 흐름도이고, 도 3은 ATM 셀의 형식을 나타내는 도면이다.
먼저, 마스터 입력 정합부(110)는 유토피아 레벨2 버스(400)를 통하여 유토피아 레벨2 슬레이버(200)에서 전송된 ATM 셀을 수신하여 입력 버퍼(120)에 기록한다(S201).
ATM 셀은 도 3에 나타낸 바와 같이, 5바이트의 ATM 셀 헤더 및 48바이트의 ATM 셀 페이로드(payload)로 이루어지며, ATM 셀 헤더는 4비트의 GFC(Generic Flow Control : 일반적 흐름 제어), 8비트의 VPI(virtual path identifier : 가상 경로식별자), 16비트의 VCI(virtual channel identifier : 가상 채널 식별자), 3비트의 PT(payload type : 페이로드 유형), 1비트의 CLP(cell loss priority : 셀 손실 우선 표시) 및 8비트의 HEC(header error control : 헤더 오류 제어) 필드로 이루어진다.
헤더 변환부(130)는 입력 버퍼(120)에서의 ATM 셀 수신이 확인되면, 입력 버퍼(120)에서 ATM 셀 헤더 부분인 5바이트를 읽은 후(S202), ATM 셀 헤더의 HEC를 검사한다(S203).
검사 결과 헤더에 오류가 있는 경우에는 입력 버퍼(120)에서 ATM 셀 페이로드 부분인 48바이트를 읽어서 그 ATM 셀을 무효화한다(S211). 이때, 오류가 있는 VPI/VCI를 상기 상태 및 제어 저장부(170)에 저장함으로써(S212) 유토피아 레벨2 버스에서의 ATM 셀 송수신 장치(100)의 상태를 외부 장치인 중앙 처리 장치(500)에 통보할 수 있다.
오류가 없는 경우 헤더 변환부(130)는 CAM(160)을 참조하여 새로운 VPI/VCI와 HEC를 생성하고(S204), 새롭게 생성된 ATM 셀 헤더를 출력 버퍼(140)에 기록한다(S205). 다음에, 입력 버퍼(120)에서 ATM 셀 페이로드 부분인 48바이트를 읽어서 출력 버퍼(140)에 기록한다(S206).
다음에, 도 4 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 ATM 셀을 송신하는 방법에 대하여 설명한다.
도 4는 본 발명의 일 실시예에 따른 ATM 셀 송수신 장치에서의 ATM 셀을 송신하는 방법을 나타내는 흐름도이고, 도 5는 마스터 출력 정합부(150)에서의 타이밍도를 나타내는 도면이며, 도 6은 ATM 셀의 VPI/VCI 주소 변환을 나타내는 흐름도이다.
먼저, 마스터 출력 정합부(150)는 출력 버퍼(140)로부터 ATM 셀의 헤더 부분인 5바이트를 읽은 후(S301), ATM 셀 헤더의 VPI/VCI로부터 k(0 < k < 32)개의 유토피아 레벨2 슬레이버(300) 중에 해당 것의 물리 주소(TxAdd)를 생성한다(S302). 물리 주소를 생성하는 과정은 아래에서 자세히 설명한다.
다음에, 마스터 출력 정합부(150)는 생성된 물리 주소(TxAdd)에 해당하는 유토피아 레벨2 슬레이버(300)가 ATM 셀을 수신할 수 있는지 여부를 확인하기 위하여 폴링을 한다(S303).
폴링 결과 응답이 있는 경우에는 유토피아 레벨2 버스(500)로 ATM 셀 헤더 부분인 5바이트를 출력한 후(S304), 출력 버퍼(140)에서 ATM 셀 페이로드 부분인 48바이트를 읽어서(S305) 유토피아 레벨2 버스(500)로 출력한다(S306).
상기 폴링의 결과 해당 슬레이버(300)로부터 응답이 없는 경우에는 타이머가 종료하였는지를 판단한다(S311). 타이머 종료 시간은 중앙 처리 장치(600)에 의하여 설정된다.
타이머가 종료하지 않은 경우에는 다시 해당하는 슬레이버(300)에 대하여 ATM 셀을 수신할 수 있는지 여부를 확인하기 위하여 폴링을 한다. 만약 타이머가 종료한 경우 마스터 출력 정합부(150)는 상태 및 제어 저장부(170)에 VPI/VCI 및 응답이 없었던 슬레이버의 물리 주소(TxAdd)를 기록한다(S312). 다음에, 마스터 출력 정합부(150)는 출력 버퍼(140)에서 ATM 셀 페이로드 부분인 48바이트를 읽어서 그 ATM 셀을 무효화한다(S313).
중앙 처리 장치(600)는 중앙 처리 장치 정합부(180)를 통하여 상태 및 제어 저장부(170)로부터 단계 S312에서 기록된 정보를 읽음으로써 ATM 셀 송수신 장치(100)의 상태를 알 수 있다.
또한 중앙 처리 장치(600)는 입력측 유토피아 레벨2 슬레이버(200)의 개수(k)와 해당하는 물리 주소 및 출력측 유토피아 레벨2 슬레이버(300)의 개수(k) 및 해당하는 물리 주소를 중앙 처리 장치 정합부(180)를 통하여 상태 및 제어 저장부(170)에 기록한다.
이와 같이 함으로써 마스터 입력 정합부(110)와 마스터 출력 정합부(150) 사이에 불필요한 주소 폴링을 방지하여 고속 처리를 가능하게 한다.
이와 같이 하면, 통상적인 마스터에서의 순차적인 주소 폴링 과정과는 다르게 ATM 셀을 수신할 물리 주소(TxAdd)에 해당하는 슬레이버에 대하여 우선적으로 계속 폴링할 수 있다. 즉, 도 5에 나타낸 바와 같이 시간이 5 내지 11인 구간에서 물리 주소(TxAdd=5)에 해당하는 슬레이버에 대하여 계속 폴링함으로써 처리 속도를 빠르게 할 수 있다.
다음에, 도 6를 참조하여 VPI/VCI로부터 해당하는 유토피아 레벨2 슬레이버(300)의 물리 주소를 생성하는 방법에 대하여 설명한다.
출력 버퍼로부터 ATM 셀 헤더를 읽어서(S501), ATM 셀 헤더 부분의 VPI/VCI에 24비트인 마스크를 적용하여 VPI/VCI 중 5비트를 선택한다(S502).
선택된 5비트의 VPI/VCI에 비트 변환기를 적용하여 비트 변환을 하여 유토피아 레벨2 슬레이버(300)의 물리 주소(TxAdd) 5비트를 생성한다(S503).
이때 이용할 수 있는 비트 변환기로는 마스크(mask), AND 연산, OR 연산, NOT 연산, 왼쪽 자리 이동(left shift), 오른쪽 자리 이동(right shift), 왼쪽 회전(left rotate), 오른쪽 회전(right rotate) 등이 있다.
비록, 본 발명이 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 본 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 특허청구범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.
본 발명에 따르면, 유토피아 레벨2 버스를 바탕으로 ATM 셀을 송수신하는 비동기 전송 모드(ATM) 망에서 장착된 유토피아 레벨2 슬레이버의 개수 및 해당 물리 주소를 지정하여 불필요한 주소 폴링을 방지할 수 있고, 또한 ATM 셀 송수신을 고속으로 처리할 수 있다.

Claims (15)

  1. ATM(Asynchronous Transfer Mode)망에서 복수의 제1 유토피아 레벨2 슬레이버에서 ATM 셀을 수신하여 복수의 제2 유토피아 레벨2 슬레이버로 송신하는 ATM 셀 송수신 장치에 있어서,
    상기 제1 유토피아 레벨2 슬레이버로부터 수신된 상기 ATM 셀의 헤더를 변환하는 헤더 변환부; 및
    상기 헤더 변환부에 의해 변환된 헤더의 VPI/VCI(Virtual Path Identifier/Virtual Channel Identifier)로부터 물리 주소를 생성하고, 상기 생성된 물리 주소에 해당하는 상기 제2 유토피아 레벨2 슬레이버로 상기 헤더가 변환된 ATM 셀을 출력하는 마스터 출력 정합부
    를 포함하는 ATM 셀 송수신 장치.
  2. 제1항에 있어서,
    상기 제1 유토피아 레벨2 슬레이버로부터 상기 ATM 셀을 수신하는 마스터 입력 정합부;
    상기 마스터 입력 정합부를 통해 수신되는 ATM 셀을 저장하고, 필요시 상기 헤더 변환부로 상기 ATM 셀을 전달하는 입력 버퍼; 및
    상기 헤더 변환부에 의해 변환된 헤더와 상기 ATM 셀의 페이로드를 저장하고, 필요시 상기 ATM 셀을 상기 마스터 출력 정합부로 전달하는 출력 버퍼
    를 더 포함하는 ATM 셀 송수신 장치.
  3. 제1항에 있어서,
    상기 헤더 변환부가 상기 헤더에서 VPI/VCI 주소를 변환하기 위하여 참조하는 주소 변환부를 더 포함하는 ATM 셀 송수신 장치.
  4. 제1항에 있어서,
    상기 마스터 출력 정합부가 상기 VPI/VCI에 마스크를 적용하여 5비트를 선택하고, 상기 선택된 5비트의 VPI/VCI를 비트 변환하여 상기 물리 주소를 생성하는 것을 특징으로 하는 ATM 셀 송수신 장치.
  5. 제1항에 있어서,
    상기 헤더 변환부는 상기 ATM 셀의 헤더에서 헤더 오류 검사를 하여 오류가 있는 경우에는 상기 ATM 셀을 무효화하고,
    상기 마스터 출력 정합부는 상기 물리 주소에 해당하는 상기 제2 유토피아 레벨2 슬레이버에 대하여 폴링을 하여 응답이 있으면 상기 변환된 ATM 셀을 출력하고, 응답이 없으면 특정 시간이 설정된 타이머가 종료할 때까지 계속 폴링을 하며, 상기 타이머에 설정된 특정 시간이 경과한 경우 상기 변환된 ATM 셀을 무효화하는
    것을 특징으로 하는 ATM 셀 송수신 장치.
  6. 제5항에 있어서,
    상기 마스터 출력 정합부에서 상기 변환된 ATM 셀을 무효화하는 경우 상기 변환된 ATM 셀의 상기 VPI/VCI 및 상기 물리 주소를 저장하는 상태 및 제어 저장부; 및
    상기 상태 및 제어 저장부에 저장된 상태 및 정보를 외부에 구비된 중앙 처리 장치로 전달하고, 상기 중앙 처리 장치로부터의 정보를 상기 상태 및 제어 저장부에 기록하는 중앙 처리 장치 정합부
    를 더 포함하는 ATM 셀 송수신 장치.
  7. 제6항에 있어서,
    상기 상태 및 제어 저장부가 상기 유토피아 레벨2 슬레이버의 개수 및 물리 주소를 저장하는 것을 특징으로 하는 ATM 셀 송수신 장치.
  8. 제6항에 있어서,
    상기 상태 및 제어 저장부는 상기 마스터 출력 정합부가 사용하는 상기 타이머의 특정 시간을 저장하고 있는 것을 특징으로 하는 ATM 셀 송수신 장치.
  9. 제6항에 있어서,
    상기 상태 및 제어 저장부가 상기 헤더 변환부에서 상기 ATM 셀을 무효화하는 경우 상기 ATM 셀의 VPI/VCI를 저장하는 것을 특징으로 하는 ATM 셀 송수신 장치.
  10. ATM 망에서 복수의 유토피아 레벨2 슬레이버에서 전송된 ATM 셀을 수신하여 복수의 유토피아 레벨2 슬레이버로 송신하는 ATM 셀 송수신 방법에서,
    상기 ATM 셀의 헤더에서 오류를 검사하여 오류가 없는 경우 상기 헤더를 변환하는 제1 단계;
    상기 변환된 ATM 셀 헤더의 VPI/VCI로부터 상기 ATM 셀을 수신할 상기 유토피아 레벨2 슬레이버의 물리 주소를 생성하는 제2 단계;
    상기 물리 주소에 해당하는 상기 유토피아 레벨2 슬레이버에 대하여 수신 가능 여부를 확인하는 제3 단계; 및
    상기 제3 단계에서 수신 가능한 것으로 확인되는 경우, 상기 유토피아 레벨2 슬레이버로 상기 ATM 셀을 출력하는 제4 단계
    를 포함하는 ATM 셀 송수신 방법.
  11. 제10항에 있어서,
    상기 제1 단계가
    상기 ATM 셀을 수신하여 제1 버퍼에 저장하는 단계;
    상기 제1 버퍼에서 상기 ATM 셀의 헤더를 읽어서 오류를 검사하는 단계;
    상기 검사 단계에서 오류가 있으면 상기 ATM 셀의 페이로드 부분을 읽어서 상기 ATM 셀을 무효화하고, 오류가 없으면 상기 헤더에서 새로운 VPI/VCI를 생성하여 제2 버퍼에 저장하는 단계; 및
    상기 ATM 셀의 페이로드 부분을 읽어서 제2 버퍼에 저장하는 단계
    를 포함하는 ATM 셀 송수신 방법.
  12. 제11항에 있어서,
    상기 제1 단계가 상기 ATM 셀을 무효화한 후 상기 ATM 셀의 VPI/VCI를 특정의 레지스터에 저장하고 이를 외부로 통지하는 단계를 포함하는 ATM 셀 송수신 방법.
  13. 제10항에 있어서,
    상기 제2 단계가
    상기 변환된 ATM 셀 헤더 부분의 상기 VPI/VCI에 마스크를 적용하여 5비트의 VPI/VCI를 생성하는 단계; 및
    상기 생성된 5비트의 VPI/VCI에서 비트 변환을 하여 상기 물리 주소를 생성하는 단계
    를 포함하는 ATM 셀 송수신 방법.
  14. 제10항에 있어서,
    상기 제3 단계가
    상기 물리 주소에 해당하는 상기 유토피아 레벨2 슬레이버에 대하여 폴링을하는 단계;
    상기 유토피아 레벨2 슬레이버에서 상기 폴링에 대한 응답이 없는 경우 특정 시간이 설정된 타이머가 종료하였는지를 판단하는 단계; 및
    상기 단계에서 상기 특정 시간이 종료하지 않은 경우에는 상기 유토피아 레벨2 슬레이버에 대하여 다시 폴링을 하고, 상기 특정 시간이 종료한 경우에는 상기 VPI/VCI 및 상기 물리 주소를 기록하고 상기 ATM 셀의 페이로드를 읽어서 상기 ATM 셀을 무효화하는 단계
    를 포함하는 ATM 셀 송수신 방법.
  15. 제14항에 있어서,
    상기 제3 단계가 상기 ATM 셀을 무효화한 후 경우에 상기 VPI/VCI 및 상기 물리 주소를 특정 레지스터에 저장하고 이를 외부로 전달하는 단계를 포함하는 ATM 셀 송수신 방법.
KR10-2001-0084446A 2001-12-24 2001-12-24 에이티엠 셀 송수신 장치 및 그 방법 KR100415511B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0084446A KR100415511B1 (ko) 2001-12-24 2001-12-24 에이티엠 셀 송수신 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0084446A KR100415511B1 (ko) 2001-12-24 2001-12-24 에이티엠 셀 송수신 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20030054305A KR20030054305A (ko) 2003-07-02
KR100415511B1 true KR100415511B1 (ko) 2004-01-24

Family

ID=32212939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0084446A KR100415511B1 (ko) 2001-12-24 2001-12-24 에이티엠 셀 송수신 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR100415511B1 (ko)

Also Published As

Publication number Publication date
KR20030054305A (ko) 2003-07-02

Similar Documents

Publication Publication Date Title
JP3819484B2 (ja) Ｍｐｅｇパケットをパケット化およびセグメント化する装置および方法
EP0914749B1 (en) Method and apparatus for reassembly of data packets into messages in an asynchronous transfer mode communications system
EP0996069B1 (en) Method of transferring image data using a IEEE 1394 bus
US6751233B1 (en) UTOPIA 2—UTOPIA 3 translator
US6711167B1 (en) ATM communication apparatus controlling method, ATM communication apparatus and recording medium therefor
CA2206418A1 (en) Cell routing in atm networks
JPH0846644A (ja) パケット交換方式
US6490264B1 (en) Data transmission method and system
US7050461B2 (en) Packet buffer equipment
KR100415511B1 (ko) 에이티엠 셀 송수신 장치 및 그 방법
KR0153924B1 (ko) 에이티엠 적응 계층 타입 5 서비스를 위한 패킷 데이타 분리/재결합 장치 및 그 방법
JP3455379B2 (ja) 速度変換回路
JP3955640B2 (ja) ポイント対ポイント・インタフェース上にポイント対マルチポイント・インタフェースを再構築する方法
KR100296042B1 (ko) 비동기 전송 모드 스위치내 큐의 상태를 감시하는 장치 및 방법
KR0175571B1 (ko) 순방향 성능감시 운용 및 유지보수 셀 생성방법
JPH0537545A (ja) アラーム転送方式およびそれを用いたａｔｍ通信装置
KR100382828B1 (ko) 에이티엠 셀 헤더 변환장치
KR970002748B1 (ko) 에이티엠(atm) 교환기의 내부셀 생성장치
KR100414655B1 (ko) 무선통신 시스템에서의 셀 변환 장치 및 그 방법
KR100387131B1 (ko) 비동기 전송 모드 교환기 내에서 셀 정합 방법 및 장치
KR100359910B1 (ko) Ａｔｍ 망에서의 ａｂｒ 다점 대 점 연결을 위한 ｖｐｉ확장 방법
KR100429075B1 (ko) 에이티엠 고속 셀 스위칭 시스템
JPH1065703A (ja) Ａｔｍ交換装置
KR960027883A (ko) Sscop부계층에서 pdu해석회로
KR19980050918A (ko) 비동기전달모드 적응계층 형태 5 데이타 송수신장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151229

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20161228

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 16