EP1340405A2 - Verfahren und vorrichtung zum multiplexen von datenpaketen - Google Patents

Verfahren und vorrichtung zum multiplexen von datenpaketen

Info

Publication number
EP1340405A2
EP1340405A2 EP01997912A EP01997912A EP1340405A2 EP 1340405 A2 EP1340405 A2 EP 1340405A2 EP 01997912 A EP01997912 A EP 01997912A EP 01997912 A EP01997912 A EP 01997912A EP 1340405 A2 EP1340405 A2 EP 1340405A2
Authority
EP
European Patent Office
Prior art keywords
pointer
entry
connection
address
address information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01997912A
Other languages
English (en)
French (fr)
Inventor
Martin Götzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telent GmbH
Original Assignee
Marconi Communications GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marconi Communications GmbH filed Critical Marconi Communications GmbH
Publication of EP1340405A2 publication Critical patent/EP1340405A2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/24—Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
    • H04J3/247—ATM or packet multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Definitions

  • the present invention relates to a method and a device for multiplexing data packets in a packet data network.
  • a preferred but not exclusive application of the method and the device is in the field of ATM (Asynchronous Transfer Mode)
  • ATM asynchronous transfer mode
  • VCI virtual channel identifier
  • the VPI field is 12 bits in NNI (Network Network Interface) mode, 8 bit in UNI (User Network Interface) mode.
  • the VCI field has 16 bits. In total, up to 2 28 connections can be distinguished. The number of possible connections in an ATM multiplexer is far less than this theoretical limit, due to the fact that an entry in a table is required for each connection that is established, which contains various parameters, which are referred to below as routing information, e.g. B. the values of the VPI resp. VCI, which must be attached to the packet when it is forwarded on an output channel, routing information, priorities etc.
  • the first is implementation with the help of an associative memory (Content Addressable Memory, CAM).
  • an associative memory Content Addressable Memory, CAM
  • the input address is passed to an associative memory, and provides this as an internal address the address of the memory locations of its back on which this input address is stored.
  • the number of memory locations of such an associative memory need not be greater than the number of the maximum connections to be processed; possible values from the input address to which no connection is established are not stored in the associative memory.
  • a second, more cost-effective method for address conversion is a table method in which only part of the bits of the input address are evaluated. If e.g. it is known that all virtual paths of a given ATM network support a maximum of 64 channels, so 6 bits are required to uniquely identify them. This means that 10 bits of the 16 bits of the VCI field of the input address can be ignored when converting to the internal address, which reduces the memory requirement of the conversion table by a factor of 2 10 . However, it is obvious that such a method is accompanied by a considerable restriction of the flexibility of the ATM network and that scalability in the direction of higher channel numbers is lost.
  • the present invention provides a method for multiplexing data packets and a multiplexer which is inexpensive and with little are realizable and scalable due to the amount of memory. Another advantage of the invention is that it allows transparent virtual paths, ie that the evaluation of a VCI value in the multiplexer can either be permitted or prevented.
  • An additional advantage of the invention is that it is able to support inhomogeneous connection scenarios in a simple manner.
  • transparent and non-transparent virtual paths and virtual paths with very different numbers of virtual channels can be handled comfortably in a multiplexer.
  • routing information for a data packet provided with address information and received at an input connection of a multiplexer is ascertained on the basis of the address information from a connection table and the packet on the basis of the determined routing information at an output connection of the multiplexer is output, the address information being broken down into an initial part and a subsequent part, and the initial part being used as an address for addressing a pointer table which contains entries which define the manner in which the subsequent part for locating the Route information is to be evaluated, and on the basis of the entry addressed in this way, a selection is made between at least two different methods for evaluating the subsequent part. A first of these methods can be used if the addressed entry in the pointer table contains a connection pointer to an entry in the connection table.
  • connection pointer is a pointer to the beginning of an area of the connection table which contains a plurality of entries, and the numerical value of the subsequent part can in each case serve as an offset for addressing a single one of these entries.
  • a second method can be used when the addressed entry .
  • the pointer table contains a pointer table pointer to another entry in the pointer table.
  • a further entry of the pointer table is read and evaluated at a point found on the basis of the pointer table pointer.
  • the following part is also expediently used to find the position in addition to the pointer table pointer. This is preferably done by dividing the following part into a new starting part and a new following part, and by calculating the address of the further entry using the pointer table pointer and the new starting part. The decomposition of the subsequent part into a new initial part and a new subsequent part can be repeated until the Address of an entry is obtained which contains a connection pointer, ie which refers to the connection table.
  • the addressed entry of the pointer table also contains an indication which defines which bits of the following part the new beginning part and which the new following part should belong. In this way, great flexibility in address evaluation is achieved, which makes the method particularly suitable for use in heterogeneous connection scenarios.
  • bits of input address information or a follow-up part could be divided in any way into the start part and follow-up part or new start part and new follow-up part. It is therefore not excluded that a bit of the input address information or the subsequent part is assigned to the (new) initial part (or subsequent part), while higher and lower-order bits are added to the (new) subsequent part (or initial part). Permutations of bits in the division into the beginning and the following are also not excluded.
  • the beginning part and the following part each comprise successive bits of the address information. If not all of the address information has to be evaluated in order to uniquely identify a connection, the beginning and the following parts are expediently so limited that they are separated by bits that are not to be evaluated and which, when broken down into the beginning and the following parts, do neither assigned to another part.
  • an indication is also read which indicates whether this entry is valid or not, and that the method is terminated if the entry turns out not to be valid. If this happens, the node can conclude that it has received "incorrect address information and can request a retransmission of the packet in question.
  • the address information of a data packet is expediently updated before it is output again by the node on the basis of the routing information found in the connection table. It is not necessary to change all bits of the address information, rather the routing information preferably contains information which defines which bits of the address information are to be changed and which are not.
  • Figure 1 is a schematic representation of an ATM node with a multiplexer according to the invention.
  • Figure 3 shows the format of an entry in the pointer " table of the multiplexer.
  • FIG. 6 shows a flow diagram of the method according to the invention.
  • FIG. 1 shows a highly schematic block diagram of a node 1 of an ATM network, which contains a multiplexer 2 according to the invention.
  • the node connects a plurality of input and output transmission links, here four each, designated 3a, 3b, 3c, 3d and 4a, 4b, 4c, 4d.
  • ATM cells are sent to node 1, each of which contains address information by means of which node 1 uses the output transmission must determine the distance on which the cell must be sent further.
  • This address information includes a virtual path identifier VPI of 8 or 12 bits in length depending on the operating mode (UNI or NNI) of the ATM network and a virtual channel identifier VCI of 16 bits in length.
  • the ATM cells arriving on the transmission links 3a, 3b, 3c, 3d pass through input interfaces 5a, 5b, 5c, 5d of the node 1, which additionally receive each received cell with a port number characteristic of the respective input interface 5a, 5b, 5c or 5d forward linked to the multiplexer 2.
  • the entire input address information of the cells received by the multiplexer 2 thus includes VPI, VCI and port number for each cell.
  • the task of the multiplexer 2 is to use this input address information to generate destination address information and to send it out again together with the cell, on the basis of which the output transmission path 4a, 4b, 4c or 4d suitable for forwarding the cell is selected can and on the basis of which a correspondingly constructed node, which forms the other termination of the selected output transmission link, can in turn again perform address translation and forwarding.
  • Each output transmission link 4a, 4b, 4c and 4d is assigned an output interface 6a, 6b, 6c, 6d, which among the ATM cells output by the multiplexer 2 based on their destination address information determined, which are intended for the respectively assigned transmission path and forwards it to the transmission path.
  • the structure of the multiplexer 2 is shown in detail in FIG. 2. It comprises a control unit 11, a combinatorial network 12, two groups of D flip-flops 13, 14 and two memory elements 15, 16, of which element 15 is referred to below as a pointer table and element 16 as a connection table. It goes without saying that the structure shown here is only exemplary and that there are a large number of other circuit options for realizing the multiplexing method carried out by the multiplexer 2.
  • the method is based on an input address A of an ATM cell, which is fed to the combinatorial network 12 via an input 17.
  • this input address A comprises the port number, VPI and VCI of an ATM cell.
  • the length of the port number is generally P bits if the number of inputs of multiplexer 2 is not greater than 2 P.
  • this input address A is split into an initial part A0 and a subsequent part AI, each with a fixed length.
  • beginning part and subsequent part are merely the names chosen for reasons of clarity; it is not necessary for the initial part to include the first and the subsequent part the subsequent bits of the input address information A, in principle the bits of the initial and subsequent parts can be composed arbitrarily from the bits of the input address information.
  • the P bits of the port number are split off as starting part A0 with a predetermined length; VCI and VPI remain as AI follow-up.
  • the combinatorial network 12 outputs the initial part A0 thus obtained to the D input of the D flip-flop 13, into which it is transferred, controlled by a control signal from the control circuit 11 applied to the E input of the D flip-flop 13. Controlled by an external clock Clk, this first initial part is output as an address to the connection table 15.
  • this first initial part is output as an address to the connection table 15.
  • Each entry contains a so-called used bit ÜB, a single bit that indicates whether the entry in question is valid or not.
  • This bit ÜB has a control function; if it works properly and if the input address is error-free, the used bit of an addressed entry must indicate its validity.
  • An essential element of each entry is the following pointer (following pointer) F-PTR, which represents a pointer to another table entry. Which of the two tables, pointer table 15 or connection table 16, the pointer F-PTR points to is indicated by a pointer type bit PTB.
  • the length of the following pointer F-PTR is significantly less than that of the input address information, it can typically be approximately half this length, e.g. are 16 bits.
  • the output of the pointer table 15 is connected to the control unit 11 and the combinatorial network 12 in order to enable the latter to evaluate the entry.
  • the control unit 11 can therefore conclude that an error must have occurred when writing the pointer table 15 and can generate a corresponding error message.
  • step S4 the combinatorial network 12 calculates in steps S5, S6 using the following pointer F-PTR and of the subsequent part AI of the input address information, the address of a further entry whose pointer table 15 which is accessed in a subsequent cycle.
  • the elements F-LSB (Following LSB) and FS (Following Size) of the entry in step S5 are used to determine this address.
  • the element F-LSB designates the number of the bit in the original subsequent part which is to become the least significant bit (LSB) of the new initial part A0 v
  • FS indicates the length of this initial part in bits. Since the original sequential part AI comprises 28 bits, a length of 5 bits is sufficient for F-LSB and FS in order to be able to specify each of these 28 bits or any length of the new starting part between 1 and 28 bits.
  • the new start part A0 ⁇ should contain the VPI of the input address information.
  • F-LSB has the value 16
  • the value of FS can vary depending on the number of virtual paths for which ATM node 1 is designed in which the
  • Multiplexer 2 is used. If the node 1 is to switch NNI cells, FS is given the value 12, if UNI cells are switched it has the value 8. However, it is easy to understand that by selecting other values of FS the evaluation of higher-value bits is possible of the VPI are selectively prevented that can. It is also conceivable to operate with a value of the F-LSB of more than 16 in order to prevent the evaluation of low-significant bits of the VPI.
  • Offset value is added to the previously determined sequence pointer F-PTR to form an address AO for a renewed table access.
  • step S2 the pointer table 15 is accessed again using the address AO thus formed, in order to read another entry there.
  • step S3 If the check of the used bit ÜB in step S3 shows that the entry is invalid, then an error in the transmission of the address information A to the node 1 must have occurred. This information can be used by the control unit 11 to request a new transmission of the cell from the node that sent it.
  • step S4 it is again checked whether the following pointer F-PTR is a pointer to the pointer table 15 or to the connection table 16. If it is again a pointer to the pointer table 15, the steps S5, S6, S2, S3 are repeated. If it is a pointer to the connection table 16, the method branches to step S7. In this step, the following part AI is added as an offset to the following pointer F-PTR in order to obtain an address of an entry in the generate binding table 16. In step S8, the combinatorial network 12 outputs the address thus obtained via the D flip-flop 14 to the connection table 16 in order to read the relevant entry.
  • FIG. 4 A first example of the format of such an entry is shown in FIG. 4.
  • the entry comprises a used bit ÜB, which has the same function as the corresponding bit of an entry in the pointer table.
  • Another element NH (New Header) of 28 bits in length contains new values of VPI and VCI, which in the case of a non-transparent transmission to the ATM cell are added as new address information when they are forwarded via one of the outputs 4a to 4d.
  • step S9 this used bit is used to check whether the entry found is valid or not. If not, a retransmission can be requested as in the check in step S3. If so, the entry is evaluated in order to generate a destination address information for the packet and the one provided with this destination address information . Output packet in step S10.
  • NH-LSB and NH-MSB are required as part of the routing information in the connection table 16 if the multiplexer 2 is also to be able .
  • NH has the value 16
  • the element NH-MSB has the value 23, only 8 bits of the VPI can be changed, which corresponds to operating the ATM network in UNI mode.
  • Fig. 5 format of an entry in the connection table shown, the two elements NH-LSB, NH-MSB are replaced by a 28 bit long element NHM (New Header Mask).
  • NHM New Header Mask
  • the logical state 0 or 1 of each element of this element indicates whether the corresponding bit of the address information in step S10 should be replaced by the value entered in the element NH or whether the input address information for this bit should remain unchanged.
  • UPC bit 4 and 5 are a UPC bit, which indicates whether a UPC function is to be applied to this cell, and a UPC pointer UPC-PTR, which is a pointer to contains the UPC function assigned to the input address information. This makes it possible to keep the number of independent UPC units (one per connection is required) smaller than the total number of connections processed by the multiplexer.
  • a routing tag RT of e.g. 32-bit width for internal routing in the multiplexer, an internal connection number ICN and an element PC, which indicates a priority class of the connection.
  • pointer table 15 and connection table 16 When commissioning the multiplexer, pointer table 15 and connection table 16 must be initialized. Since there are no connections yet, the used bits ÜB of all entries are set to the logical value “incorrect”. When a connection is set up or switched, an entry is written in the connection table 15 and one or more entries in the pointer table 16. This is to be shown with an example, assuming that an input interface with port number 27 uses virtual paths VPO and VPI, VPO is transparent, virtual channels VC64, VC66 and VC68 are used in the VPI To distinguish between connections, it is sufficient to evaluate bit 0 of the VPI or bits 1 and 2 of the VCI of address information. A first entry required for the switching of the cells of the input interface 27 is set up at the address 27 of the pointer table. Its used bit ' ÜB receives the logical value "true", the following pointer F-PTR receives a value X, and that
  • Pointer-type bit PTB receives a value that indicates that the following pointer is a pointer to an entry in the pointer table.
  • the elements F-LSB and F-S each have values 16 and 1, respectively, which indicate that in the subsequent iteration stage of the evaluation of the address information, only the 16th bit is to be taken into account, which allows the virtual paths VPO and VPI to be distinguished.
  • the entry with the address X of the pointer table 15 is assigned to the virtual path VPO. It has a used bit ÜB with the logical value "true”, a sequence pointer F-PTR with the value Y and a pointer type bit PTB, which indicates that the sequence pointer points to the connection table. Since with the finding of a reference on the connection table 16 the evaluation of the input address information is completed, the element FS has the value 0, and F-LSB can have any value.
  • the address X + 1 of the pointer table 15 is assigned to the virtual path VPI. It comprises a used bit ÜB with the logical value “true”, a sequence pointer F-PTR with a value Z, a pointer type bit PTB which indicates that the sequence pointer F-PTR points to the connection table 16, and the elements U-LSB and FS with the values 1 and 2, respectively, which indicate that when accessing the connection table, the Oth bit of the VCI is neglected and only bits 1 and 2 are evaluated.
  • the connection table receives entries at the addresses Y, Z, Z + 1 and Z + 2.
  • the address Y receives an entry with the data of the transparent connection VPO
  • the address Z an entry with the data of the connection VPI, VC64
  • Another entry at address Z + 3 is not used and therefore retains a used bit ÜB with the logical value "wrong".
  • the number of recursion steps results from the number of blocks of contiguous bits to be evaluated in the input address and can vary from cell to cell be different, in particular this number can also be greater than 2.
  • the multiplexer and its method of operation have been specifically described above with reference to an ATM network, but it is obvious that they can be used in a variety of applications, where data is conveyed through nodes that are used to identify a data stream and to Assign addresses locally to its switch so that these addresses must be changed when the data is forwarded from one node to the next.
  • An application of the multiplexer and the method would also be considered in particular in the case of the so-called multiprotocol label switching.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

Mit einer Adressinformation (VPI, VCI) versehene Datenpakete werden an einem eingangsanschluss (5a, 5b, 5c, 5d) eines Knotens (1) empfangen. Die Adressinformation wird in einen Anfangsteil und einen Folgeteil zerlegt (S1), und der Anfangsteil wird als Adresse zum Adressieren einer Zeigertabelle (15) verwendet (S2), die Einträge enthält, welche die Art und Weise definieren, in der der Folgeteil auszuwerten ist, um eine Leitweginformation für das Datenpaket zu finden. Der Eintrag kann einen Zeiger auf eine Verbindungstabelle, die die Leitweginformation enthält (S4, V), oder auf einen weiteren Eintrag der Zeigertabelle (S4, Z) umfassen.

Description

Verfahren und Vorrichtung zum Multiplexen von Datenpaketen
Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Multiplexen von Datenpaketen in einem Paketdatennetzwerk .
Eine bevorzugte, aber nicht ausschließliche Anwendung des Verfahrens und der Vorrichtung liegt auf dem Gebiet der ATM- (Asynchronous Transfer Mode)
Netzwerke . Der asynchrone Transfer-Modus (ATM) findet in modernen, breitbandigen Telekommunikationsnetzen Anwendung . ATM basiert auf der Übertragung von Datenströmen und -paketen in Zellen konstanter Länge . ATM ist verbindungsorientiert, d. h . j ede übertragene Zelle lässt sich eindeutig einer vorher aufgebauten oder eingerichteten Verbindung zuordnen . Diese Zuordnung erfolgt mit einer Adressinformation im Zellkopf, die gebildet wird aus dem Vir- tual Path Identifier (VPI) und dem Virtual Channel Identifier (VCI ) .
Das VPI-Feld u f asst im NNI- (Network-Network-Interface) -Betrieb 12 , im UNI- (User-Network-Interface) - Betrieb 8 Bit . Das VCI-Feld umf asst 16 Bit . Insge- samt sind somit bis zu 228 Verbindungen unter- scheidbar . Die Zahl der möglichen Verbindungen in einem ATM-Multiplexer ist weitaus geringer als dieses theoretische Limit, bedingt durch die Tatsache, dass für j ede aufgebaute Verbindung ein Eintrag in einer Tabelle benötigt wird, der diverse Parameter enthält, die im folgenden kurz als Leitweginformation bezeichnet werden sollen, z . B . die Werte des VPI bzw . VCI , die dem Paket bei seiner Weiterleitung auf einem Ausgangskanal beigefügt werden müssen, Routing-Informationen, Prioritäten etc .
Die große Zahl von durch VPI und VCI unterscheidbaren Verbindungen und die entsprechende Vielfalt ihrer Adressen führt zu technischen Problemen bei der Auffindung der Leitweginformationen für ein Datenpaket . Wenn man die Adress information, mit der ein Datenpaket an einem Knoten des Netzwerks ankommt, direkt zum Adressieren einer die Leitweginformation enthaltenden Tabelle dieses Knotens benutzen wollte, so würde man eine Tabelle benötigen, deren Grosse ausreicht , um für j eden möglichen Wert der Adressinformation di e Leitweginformation darin unterzubringen . Um diesen Speicherbedarf zu reduzieren, i st es bekannt , j eder Verbindung in einem Mul- tiplexer eine sogenannte interne Adresse zuzuordnen, deren Länge sich nach der maximal erwarteten oder praktisch möglichen Zahl von gleichzeitig zu verarbeitenden Verbindungen richtet, und eine Verbindungstabelle einzurichten, die die Leitweginformation für alle diese Verbindungen aufnimmt, und deren Größe entsprechend der Zahl der internen Adres sen gewählt ist . Eine solche Adresse kann mit z.B. 14 Bit halb so lang wie die ursprünglich mit einem ATM-Paket übertragene Adressinformation sein.
Um die Leitweginformation zu einer Verbindung zu finden, ist es notwendig, die mit einem Paket übertragene Adressinformation, gegebenenfalls unter Einbeziehung der Bezeichnung eines Eingangsan- schlusses, an dem das Paket empfangen worden ist, in die interne Adresse umzusetzen. Diese Adressin- formation wird im folgenden als Eingangsadresse bezeichnet. Für die Umsetzung der Eingangsadresse in die interne Adresse existieren im wesentlichen zwei Verfahren:
Das erste ist die Umsetzung mit Hilfe eines Asso- ziativspeichers (Content Addressable Memory, CAM) . Bei diesem' Verfahren wird die Eingangsadresse einem Assoziativspeicher übergeben, und dieser liefert als interne Adresse die Adresse desjenigen seiner Speicherplätze zurück, an dem diese Eingangsadresse gespeichert ist. Die Zahl der Speicherplätze eines solchen Assoziativspeichers braucht nicht größer zu sein als die Zahl der maximal zu verarbeitenden Verbindungen; mögliche Werte von der Eingangsadresse, zu der keine Verbindung eingerichtet ist, sind in dem Assoziativspeicher nicht gespeichert.
Derartige Assoziativspeicher sind jedoch kostspielig, und ihre Kosten nehmen mit zunehmender Größe überproportional zu. Ein zweites, preiswerter zu realisierendes Verfahren für die Adressumsetzung ist ein Tabellenverfahren, bei dem nur ein Teil der Bits der Eingangsadresse ausgewertet wird. Wenn z .B . bekannt ist, dass alle virtuellen Pfade eines gegebenen ATM- Netzwerks maximal 64 Kanäle unterstützen, so werden zu deren eindeutiger Kennzeichnung 6 Bits benötigt . Dies bedeutet, dass 10 Bit von den 16 Bit des VCI- Feldes der Eingangsadresse bei der Umsetzung in die interne Adresse ignoriert werden können, was den Speicherbedarf der Umsetzungstabelle um einen Faktor 210 reduziert . Es liegt j edoch auf der Hand, dass mit einem solchen Verfahren eine erhebliche Einschränkung der Flexibilität des ATM-Netzwerks einher geht, und dass die Skalierbarkeit in Richtung höherer Kanalzahlen verloren geht .
Diese Problematik ist hier zwar beispielhaft für ein ATM-Netzwerk dargelegt, sie tritt j edoch bei Netzwerken unterschiedlicher Art immer dann auf, wenn ein Knoten eines Datenübertragungsnetzwerks an empfangenen Datenpaketen Verarbeitungsschritte in Abhängigkeit von deren Adressinformation durchführen muss und die Zahl der möglichen Werte dieser Adressinformation wesentlich größer ist, als die Zahl der Verbindungen oder Datenflüsse, die der Knoten gleichzeitig zu handhaben in der Lage ist .
Vorteile der Erfindung
Durch die vorliegende Erfindung werden ein Verfahren zum Multiplexen von Datenpaketen und ein Multi- plexer geschaffen, die kostengünstig und mit gerin- gem Speicheraufwand realisierbar und gut skalierbar sind. Ein weiterer Vorteil der Erfindung ist, dass sie transparente virtuelle Pfade zulässt, d. h. , dass wahlweise die Auswertung eines VCI-Werts in dem Multiplexer zugelassen oder unterbunden werden kann.
Ein zusätzlicher Vorteil der Erfindung liegt darin, dass sie in der Lage ist, auf einfache Weise inhomogene Verbindungsszenarien zu unterstützen . Insbe- sondere können in einem Multiplexer transparente und nichttransparente virtuelle Pfade sowie virtuelle Pfade mit stark unterschiedlichen Zahlen von virtuellen Kanälen bequem gehandhabt werden .
Diese Vorteile werden erfindungsgemäss dadurch er- reicht, dass zu einem mit einer Adressinformation versehenen, an einem Eingangsanschluss eines Multi- plexers empfangenen Datenpaket Leitweginformation für das Datenpaket anhand der Adressinformation aus einer Verbindungstabelle ermittelt wird und das Pa- ket anhand der ermittelten Leitweginformation an einem Ausgangsanschluss des Multiplexers ausgegeben wird, wobei die Adress information in einen Anfangsteil und einen Folgeteil zerlegt wird, und der Anfangsteil als Adresse zum Adressieren einer Zei- gertabelle verwendet wird, die Einträge enthält, welche die Art und Weise definieren, in der der Folgeteil zum Auffinden der Leitweginformation auszuwerten ist, und anhand des so adressierten Eintrags eine Auswahl zwischen wenigstens zwei ver- schiedenen Methoden zur Auswertung des Folgeteils getroffen wird . Eine erste dieser Methoden kann zum Einsatz kommen, wenn der adressierte Eintrag der Zeigertabelle einen Verbindungs zeiger auf einen Eintrag der Verbindungstabelle beinhaltet . In diesem Fall wird ein anhand dieses Verbindungs zeigers gefundener Zieleintrag der Verbindungstabelle gelesen und ausgewertet . Dabei wird vorzugsweise die Adresse des Zieleintrags anhand des Verbindungs zeigers und des Folgeteils berechnet . So kann z . B . der Verbindungs- zeiger ein Zeiger auf den Anfang eines Bereichs der Verbindungstabelle sein, der eine Mehrzahl von Einträgen enthält , und der Zahlenwert des Folgeteils kann j eweils als Offset zum Adressieren eines einzelnen dieser Einträge dienen .
Eine zweite Methode kann zum Einsatz kommen, wenn der adressierte Eintrag .der Zeigertabelle einen Zeigertabellenzeiger auf einen weiteren Eintrag der Zeigertabelle beinhaltet . In diesem Fall wird ein weiterer Eintrag der Zeigertabelle an einer anhand des Zeigertabellenzeigers gefundenen Stelle gelesen und ausgewertet wird .
Dabei wird zweck äßigerweise zum Finden der Stelle zusätzlich zum Zeigertabellenzeiger auch der Folgeteil herangezogen . Vorzugsweise geschieht dies da- durch, dass der Folgeteil in einen neuen Anfangs- teil und einen neuen Folgeteil zerlegt wird, und dass die Adresse des weiteren Eintrags anhand des Zeigertabellenzeigers und des neuen Anfangsteils berechnet wird . Die Zerlegung des Folgeteils in ei- nen neuen Anfangsteil und einen neuen Folgeteil kann so oft wiederholt werden, bis schließlich die Adresse eines Eintrags erhalten wird, der einen Verbindungszeiger enthält, d.h. der auf die Verbindungstabelle verweist.
Um die Zerlegung des Folgeteils in einen neuen An- fangsteil und einen neuen Folgeteil durchführen zu können, ist bevorzugt, dass der adressierte Eintrag der Zeigertabelle ferner eine Angabe enthält, die definiert, welche Bits des Folgeteils dem neuen An- fangsteil und welche dem neuen Folgeteil angehören sollen. Auf diese Weise wird eine große Flexibilität bei der Adressauswertung erreicht, die das Verfahren zur Anwendung in heterogenen VerbindungsSzenarien besonders gut geeignet macht.
Grundsätzlich könnten die Bits einer Eingangs- Adressinformation bzw. eines Folgeteils auf völlig beliebige Weise auf Anfangsteil und Folgeteil bzw. neuen Anfangsteil und neuen Folgeteil aufgeteilt werden. So ist es nicht ausgeschlossen, dass ein Bit der Eingangs-Adressinformation bzw. des Folge- teils dem (neuen) Anfangsteil (oder Folgeteil) zugeordnet wird, während höher- und niedrigerwertige Bits dem (neuen) Folgeteil (bzw. Anfangsteil) zugeschlagen werden. Auch Permutationen von Bits bei der Aufteilung in Anfangs- und Folgeteil sind nicht ausgeschlossen.
Der Einfachheit halber ist jedoch bevorzugt, dass Anfangsteil und Folgeteil jeweils aufeinanderfolgende Bits der Adressinformation umfassen. Wenn nicht die gesamte Adressinformation ausgewertet werden uss, um eine Verbindung eindeutig zu identifizieren, so sind die Anfangs- und Folgeteile zweckmäßigerweise so begrenzt, dass sie durch nicht auszuwertende Bits getrennt sind, die bei der Zerlegung in Anfangs- und Folgeteil weder dem einen noch dem anderen Teil zugeordnet werden.
Zur Erhöhung der Sicherheit kann vorgesehen werden, dass in dem jeweils adressierten Eintrag der Zei- gertabelle und/oder der Verbindungstabelle ferner eine Angabe gelesen wird, die angibt, ob dieser Eintrag gültig ist oder nicht, und dass das Verfahren abgebrochen wird, wenn der Eintrag sich als nicht gültig erweist. Falls dies geschieht, kann der Knoten daraus folgern, dass er eine" fehlerhafte Adressinformation erhalten hat, und er kann eine erneute Übertragung des betreffenden Pakets anfordern.
Zweckmäßigerweise wird die Adressinformation eines Datenpakets vor seiner erneuten Ausgabe durch den Knoten anhand der in der Verbindungstabelle gefundenen Leitweginformation aktualisiert. Dabei ist es nicht notwendig, alle Bits der Adressinformation zu verändern, vielmehr enthält vorzugsweise die Leit- Weginformation eine Information, die definiert, welche Bits der Adressinformation verändert werden sollen und welche nicht.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausfüh- rungsbeispielen mit Bezug auf die beigefügten Figuren.
Es zeigen:
Fig. 1 eine schematische Darstellung eines ATM- Knotens mit einem erfindungsgemäßen Multiplexer;
Fig. 2 den Aufbau des erfindungsgemäßen Multi- plexers;
Fig. 3 das Format eines Eintrags in der Zeiger- " tabelle des Multiplexers;
Fig. 4 und 5 Beispiele für das Format eines Eintrags der Verbindungstabelle; und
Fig. 6 ein Flussdiagramm des erfindungsgemäßen Verfahrens .
Beschreibung der bevorzugten Ausführungsbeispiele
Fig. 1 zeigt ein stark schematisiertes Blockdiagramm eines Knotens 1 eines ATM-Netzwerks, der einen erfindungsgemäßen Multiplexer 2 enthält. Der Knoten verbindet eine Mehrzahl von Eingangs- und Ausgangs-Übertragungsstrecken, hier jeweils vier Stück, die mit 3a, 3b, 3c, 3d bzw. 4a, 4b, 4c, 4d bezeichnet sind. Auf den Eingangs-Übertragungs- strecken werden ATM-Zellen an den Knoten 1 gesen- det, die jeweils eine Adressinformation enthalten, anhand derer der Knoten 1 die Ausgangs-Übertra- gungsstrecke bestimmen muss, auf der die Zelle weiter gesendet werden muss. Diese Adressinformation umfasst einen Virtual Path Identifier VPI von je nach Betriebsmodus (UNI oder NNI) des ATM-Netzes 8 oder 12 Bit Länge und einen Virtual Channel Identifier VCI von 16 Bit Länge.
Die auf den Übertragungsstrecken 3a, 3b, 3c, 3d eintreffenden ATM-Zellen durchlaufen Eingangsschnittstellen 5a, 5b, 5c, 5d des Knotens 1, die jede empfangene Zelle zusätzlich mit einer für die jeweilige Eingangsschnittstelle 5a, 5b, 5c oder 5d charakteristischen Port-Nummer verknüpft an den Multiplexer 2 weiterleiten. Die gesamte Eingangs- Adressinformation der vom Multiplexer 2 empfangenen Zellen umfasst also für jede Zelle VPI, VCI und Port-Nummer.
Aufgabe des Multiplexers 2 ist, anhand dieser Ein- gangs-Adressinformation eine Ziel-Adressinformation zu erzeugen und zusammen mit der Zelle wieder aus- zusenden, anhand derer die für die Weiterleitung der Zelle geeignete Ausgangs-Übertragungsstrecke 4a, 4b, 4c oder 4d ausgewählt werden kann und anhand derer gegebenenfalls ein entsprechend aufgebauter Knoten, der den anderen Abschluss der ausge- wählten Ausgangs-Übertragungsstrecke bildet, seinerseits wieder eine Adressübersetzung und -weiterleitung vornehmen kann. Jeder Ausgangs-Übertragungsstrecke 4a, 4b, 4c bzw. 4d ist eine Ausgangs- Schnittstelle 6a, 6b, 6c, 6d zugeordnet, die unter den von dem Multiplexer 2 ausgegebenen ATM-Zellen anhand von deren Ziel-Adressinformation diejenigen bestimmt, die für die jeweils zugeordnete Übertragungsstrecke bestimmt sind und diese auf die Übertragungsstrecke weiterleitet.
Der Aufbau des Multiplexers 2 ist in Fig. 2 im De- tail gezeigt. Er umfasst ein Steuerwerk 11, ein kombinatorisches Netzwerk 12, zwei Gruppen von D- Flipflops 13, 14 und zwei Speicherelemente 15, 16, von denen im folgenden das Element 15 als Zeigertabelle und das Element 16 als Verbindungstabelle be- zeichnet wird. Dabei versteht sich, dass der hier gezeigte Aufbau lediglich exemplarisch ist, und dass es eine Vielzahl anderer Schaltungs öglichkei- ten gibt, um das von dem Multiplexer 2 ausgeführte Multiplex-Verfahren zu realisieren.
Die Arbeitsweise des Multiplexers 2 wird im folgenden unter Bezugnahme auf das Flussdiagramm der Fig. 6 und die in den Figuren 3 bis 5 gezeigten Datenformate erläutert.
Das Verfahren geht aus von einer Eingangsadresse A einer ATM-Zelle, die dem kombinatorischen Netzwerk 12 über einen Eingang 17 zugeführt wird. Diese Eingangsadresse A umfasst, wie oben angegeben, Port- Nummer, VPI und VCI einer ATM-Zelle. Die Länge der Port-Nummer beträgt allgemein P Bits, wenn die Zahl der Eingänge des Multiplexers 2 nicht größer ist als 2P. In einem ersten Schritt Sl des Verfahrens wird diese Eingangsadresse A aufgespalten in einen Anfangsteil A0 und einen Folgeteil AI von jeweils fest vorgegebener Länge. Dabei sind die Bezeichnun- gen Anfangsteil und Folgeteil lediglich der An- schaulichkeit halber gewählt; es ist nicht erforderlich, dass der Anfangsteil die ersten und der Folgeteil die darauffolgenden Bits der Eingangs- Adressinformation A umfasst, grundsätzlich können die Bits von Anfangs- und Folgeteil beliebig aus den Bits der Eingangs-Adressinformation zusammengestellt sein.
Bei dem hier betrachteten Beispiel werden als An- fangsteil A0 mit einer fest vorgegebenen Länge die P Bits der Port-Nummer abgespalten; VCI und VPI verbleiben als Folgeteil AI.
Das kombinatorische Netzwerk 12 gibt den so erhaltenen Anfangsteil A0 an den D-Eingang des D- Flipflops 13 aus, in das er, gesteuert durch ein am E-Eingang des D-Flipflops 13 anliegendes Steuersignal der SteuerSchaltung 11 übernommen wird. Gesteuert durch einen externen Takt Clk wird dieser erste Anfangsteil als Adresse an die Verbindungstabelle 15 ausgegeben. Durch die Zwischenschaltung des D-Flipflops 13 zwischen kombinatorischem Netzwerk 12 und Verbindungstabelle 15 ist es möglich, die Eingangsadresse der Verbindungstabelle 15 über mehrere Zyklen des Taktes Clk hinweg konstant zu halten, so dass für die umfangreiche Verbindungsta- belle 15 preiswerte, mäßig schnelle Bausteine eingesetzt werden können.
Das Format der Einträge in der Zeigertabelle 15 ist in Fig. 3 gezeigt. Jeder Eintrag enthält ein sogenanntes Used-Bit ÜB, ein einzelnes Bit, das angibt, ob der betreffende Eintrag gültig ist oder nicht. Dieses Bit ÜB hat eine Kontrollfunktion; bei ordnungsgemäßem Funktionieren und wenn die Eingangsadresse fehlerfrei ist, muss das Used-Bit eines adressierten Eintrags dessen Gültigkeit anzeigen .
Ein wesentliches Element j edes Eintrags ist der Folgezeiger ( Following-Pointer) F-PTR, der einen Zeiger auf einen weiteren Tabelleneintrag dar- stellt. Auf welche der zwei Tabellen, Zeigertabelle 15 oder Verbindungstabelle 16, der Zeiger F-PTR zeigt, ist durch ein Pointer-Type-Bit PTB angegeben. Die Länge des Folgezeigers F-PTR ist deutlich geringer als die der Eingangs-Adressinformation, sie kann typischerweise etwa bei der Hälfte dieser Länge, z.B. bei 16 Bit liegen.
Der Ausgang der Zeigertabelle 15 ist mit dem Steuerwerk 11 und dem kombinatorischen Netzwerk 12 verbunden, um diesen die Auswertung des Eintrags zu ermöglichen. So kann das Steuerwerk 11 in dem Fall, dass das Used-Bit ÜB die Ungültigkeit des Eintrags angibt, daraus folgern, dass beim Beschreiben der Zeigertabelle 15 ein Fehler aufgetreten sein muss, und die Erzeugung einer entsprechenden Fehlermeldung veranlassen.
Wenn das Pointer-Type-Bit angibt, dass es sich bei dem Folgezeiger F-PTR um einen Zeiger auf die Zeigertabelle 15 handelt (Schritt S4), so berechnet das kombinatorische Netzwerk 12 in den Schritten S5, S6 anhand des Folgezeigers F-PTR und des Folgeteils AI der Eingangs-Adressinformation die Adresse eines weiteren Eintrags deren Zeigertabelle 15, auf den in einem folgenden Zyklus zugegriffen wird. Zur Ermittlung dieser Adresse werden die Elemente F-LSB (Following LSB) und F-S (Following Size) des Eintrags im Schritt S5 herangezogen.
Diese zwei Elemente legen die Art und Weise fest, wie der Folgeteil, der gegenwärtig VPI und VCI der Eingangs-Adressinformation umfasst, in einen neuen Anfangsteil A0 und einen neuen Folgeteil AI zerlegt wird. Genauer gesagt bezeichnet das Element F-LSB die Nummer desjenigen Bits in dem ursprünglichen Folgeteil, das zum niedrigst signifikanten Bit (Least Significant Bit, LSB) des neuen Anfangsteils A0 v werden soll, und F-S gibt die Länge dieses Anfangsteils in Bits an. Da der ursprüngliche Folge- teil AI 28 Bits umfasst, genügt für F-LSB und F-S jeweils eine Länge von 5 Bit, um jedes dieser 28 Bits bzw. eine beliebige Länge des neuen An- fangsteils zwischen 1 und 28 Bit spezifizieren zu können .
Als Beispiel wird angenommen, dass der neue Anfangsteil A0 λ den VPI der Eingangs-Adressinformation enthalten soll. In diesem Fall hat F-LSB den Wert 16, und der Wert von F-S kann unterschiedlich sein, je nachdem, für welche Zahl von virtuellen Pfaden der ATM-Knoten 1 ausgelegt ist, in dem der
Multiplexer 2 eingesetzt wird. Wenn der Knoten 1 NNI-Zellen vermitteln soll, erhält F-S den Wert 12, bei Vermittlung von UNI-Zellen hat es den Wert 8. Es ist aber ohne weiteres zu verstehen, dass durch Wahl anderer Werte von F-S die Auswertung von hö- herwertigen Bits des VPI selektiv unterbunden wer- den kann. Denkbar ist auch, mit einem Wert des F- LSB von mehr als 16 zu operieren, um die Auswertung niedrig signifikanter Bits des VPI zu unterbinden.
Ergebnis der Zerlegung ist ein neuer Anfangsteil AI von F-S Bit Breite, der in Schritt S6 als
Offset-Wert zu dem zuvor ermittelten Folgezeiger F- PTR hinzu addiert wird, um eine Adresse AO für einen erneuten Tabellenzugrif zu bilden.
Das Verfahren kehrt nun zurück zu Schritt S2, wo mit Hilfe der so gebildeten Adresse AO erneut auf die Zeigertabelle 15 zugegriffen wird, um dort einen weiteren Eintrag zu lesen.
Wenn die Überprüfung des Used-Bits ÜB in Schritt S3 ergibt, dass der Eintrag ungültig ist, so muss ein Fehler bei der Übertragung der Adressinformation A an den Knoten 1 stattgefunden haben. Diese Information kann vom Steuerwerk 11 genutzt werden, um eine neue Übertragung der Zelle von dem Knoten anzufordern, der diese gesendet hat.
In Schritt S4 wird wiederum überprüft, ob der Folgezeiger F-PTR ein Zeiger auf die Zeigertabelle 15 oder auf die Verbindungstabelle 16 ist. Falls es sich wiederum um einen Zeiger auf die Zeigertabelle 15 handelt, werden die Schritte S5, S6, S2, S3 wie- derholt. Wenn es sich um einen Zeiger auf die Verbindungstabelle 16 handelt, verzweigt das Verfahren zu Schritt S7. In diesem Schritt wird der Folgeteil AI als Offset zu dem Folgezeiger F-PTR hinzu addiert, um eine Adresse eines Eintrags in der Ver- bindungstabelle 16 zu erzeugen . In Schritt S8 gibt das kombinatorische Netzwerk 12 die so erhaltene Adresse über das D-Flipflop 14 an die Verbindungstabelle 16 aus , um den betreffenden Eintrag zu le- sen.
Ein erstes Beispiel für das Format eines solchen Eintrags ist in Fig. 4 gezeigt . Der Eintrag umfasst ein Used-Bit ÜB, das die gleiche Funktion wie das entsprechende Bit eines Eintrags der Zeigertabelle hat . Ein weiteres Element NH (New Header) von 28 Bit Länge enthält neue Werte von VPI und VCI, die im Falle einer nichttransparenten Übertragung zu der ATM-Zelle als neue Adress information bei ihrer Weitersendung über einen der Ausgänge 4a bis 4d beigegeben werden.
In Schritt S9 wird anhand dieses Used-Bits überprüft, ob der gefundene Eintrag gültig ist oder nicht . Wenn nicht, kann wie bei der Prüfung des Schritts S3 eine Neuübertragung angefordert werden . Wenn ja, wird der Eintrag ausgewertet, um eine Ziel-Adressinformation für das Paket zu erzeugen und das mit dieser Ziel-Adressinformation versehene .Paket in Schritt S10 auszugeben .
Zwei weitere Elemente NH-LSB und NH-MSB (New Hea- der-Least Significant Bit und New Header-Most Si- gnifant Bit) werden als Teil der Leitweginformation in der Verbindungstabelle 16 benötigt, wenn der Multiplexer 2 auch in der Lage sein soll, Pakete transparent, d . h. unter wenigstens teilweiser Be- lassung ihrer Eingangs-Adressinformation, zu ver- mitteln . Diese zwei j eweils 5 Bit langen Elemente bezeichnen j eweils das höchstwertige und das niedrigstwertige Bit, das von einer Adressänderung betroffen sein soll . Im Falle einer nichttransparen- ten Übertragung haben diese Elemente j eweils den Wert 0 bzw . 27 , mit der Folge, dass VPI und VCI einer Zelle in Schritt S10 komplett ersetzt werden . Wenn z . B . NH den Wert 16 hat, so bedeutet dies , dass in der von dem Knoten 1 ausgegebenen ATM-Zelle lediglich das VPI-Feld in Schritt S10 ersetzt wird, das - j e nach Modus - den 8 oder 12 höchstwertigen Bits der Adressinfor ation entspricht, der VCI-Wert hingegen bleibt unverändert erhalten. Wenn das Element NH-MSB den Wert 23 hat, so können nur 8 Bit des VPI verändert werden, was einen Betrieb des ATM-Netzes im UNI -Modus entspricht .
Bei dem in Fig . 5 gezeigten Format eines Eintrags in der Verbindungstabelle sind die zwei Elemente NH-LSB, NH-MSB durch ein 28 Bit langes Element NHM (New Header Mask) ersetzt . Der logische Zustand 0 oder 1 j edes Elements dieses Elements gibt an, ob das entsprechende Bit der Adressinformation in Schritt S10 durch den im Element NH eingetragenen Wert ersetzt werden soll, oder ob die Eingangs- Adressinformation für dieses Bit unverändert bleiben soll . Mit diesem Format lässt sich eine noch größere Flexibilität bei der Festlegung transparenter Datenkanäle erreichen, da beliebige, auch nicht zusammenhängende Gruppen von Bits der Adressinfor- ation als nicht zu verändernd definiert werden können . Weitere, für die Formate von Fig. 4 und 5 identische Elemente eines Eintrags der Verbindungstabelle sind ein UPC-Bit, das angibt, ob eine UPC-Funktion auf diese Zelle anzuwenden ist, und ein UPC-Zeiger UPC-PTR, der ein Zeiger auf die der Eingangs- Adressinformation zugeordnete UPC-Funktion beinhaltet. Damit ist es möglich, die Zahl der unabhängigen UPC-Einheiten (eine pro Verbindung wird benötigt) kleiner zu halten als die Gesamtzahl der von dem Multiplexer bearbeiteten Verbindungen.
Als weitere Elemente können vorhanden sein: ein Routing Tag RT von z.B. 32 Bit Breite für internes Routing im Multiplexer, eine interne Verbindungsnummer ICN und ein Element PC, das eine Prioritäts- klasse der Verbindung angibt.
Bei Inbetriebnahme des Multiplexers müssen Zeigertabelle 15 und Verbindungstabelle 16 initialisiert werden. Da noch keine Verbindungen bestehen, werden die Used-Bits ÜB aller Einträge auf den logischen Wert „falsch" gesetzt. Wenn eine Verbindung eingerichtet oder geschaltet wird, wird ein Eintrag in der Verbindungstabelle 15 sowie ein oder mehrere .Einträge in der Zeigertabelle 16 geschrieben. Dies soll an einem Beispiel gezeigt werden. Dabei wird angenommen, dass eine Eingangs-Schnittstelle mit der Port-Nummer 27 virtuelle Pfade VPO und VPI nutzt. VPO ist transparent, im VPI sind virtuelle Kanäle VC64, VC66 und VC68 verwendet. Um zwischen den verschiedenen Verbindungen zu unterscheiden, genügt es, das Bit 0 des VPI bzw. Bits 1 und 2 des VCI einer Adressinformation auszuwerten. Ein erster für die Vermittlung der Zellen der Eingangs-Schnittstelle 27 benötigter Eintrag wird an der Adresse 27 der Zeigertabelle eingerichtet . Sein Used-Bit ' ÜB erhält den logischen Wert „wahr" , der Folgezeiger F-PTR erhält einen Wert X, und das
Pointer-Type-Bit PTB erhält einen Wert , der angibt, dass es sich beim Folgezeiger um einen Zeiger auf einen Eintrag der Zeigertabelle handelt . Die Elemente F-LSB und F-S haben j eweils Werte 16 bzw. 1 , die angeben, dass in der folgenden Iterationsstufe der Auswertung der Adressinformation allein das 16te Bit berücksichtigt werden soll , das die Unterscheidung zwischen den virtuellen Pfaden VPO und VPI erlaubt .
Der Eintrag mit der Adresse X der Zeigertabelle 15 ist dem virtuellen Pfad VPO zugeordnet . Er hat ein Used-Bit ÜB mit dem logischen Wert „wahr" , einen Folgezeiger F-PTR mit dem Wert Y und ein Pointer- Type-Bit PTB, welches angibt, dass der Folgezeiger auf die Verbindungstabelle weist . Da mit dem Finden eines Verweises auf die Verbindungstabelle 16 die Auswertung der Eingangs-Adressinformation abgeschlossen ist, hat das Element F-S den Wert 0, und F-LSB kann einen beliebigen Wert haben .
Die Adresse X+l der Zeigertabelle 15 ist dem virtuellen Pfad VPI zugeordnet . Sie umfasst ein Used-Bit ÜB mit dem logischen Wert „wahr" , einen Folgezeiger F-PTR mit einem Wert Z , ein Pointer-Type-Bit PTB, das angibt, dass der Folgezeiger F-PTR auf die Ver- bindungstabelle 16 weist, und die Elemente U-LSB und F-S mit den Werten 1 bzw . 2 , die angeben, dass beim Zugriff auf die Verbindungstabelle das Ote Bit des VCI vernachlässigt wird und allein die Bits 1 und 2 ausgewertet werden .
Die Verbindungstabelle erhält Einträge an den Adressen Y, Z, Z+l und Z+2 . Dabei erhält die Adresse Y einen Eintrag mit den Daten der transparenten Verbindung VPO , die Adresse Z einen Eintrag mit den Daten der Verbindung VPI , VC64 , die Adresse Z+ l Daten der Verbindung VPI, VC66 und die Adresse Z+2 Daten der Verbindung VPI , VC68 . Ein weiterer Eintrag an der Adresse Z+3 ist nicht verwendet und behält daher ein Used-Bit ÜB mit dem logischen Wert „falsch" .
Beim Aufbau von Verbindungen kann es nötig sein, die Speicherbereiche neu zu ordnen, Einträge von
Verbindungen zu verschieben und Verbindungsdaten an Speicherplätzen, die nicht mehr einer Verbindung zugeordnet sind, als ungültig zu kennzeichnen . Um Datenblöcke in der Verbindungstabelle zu verschie- ben, wird der Datenblock zunächst an die neue
Adres se kopiert, anschließend der auf diesen Block zeigende Zeiger in der Zeigertabelle geändert, und • schließlich wird der ursprüngliche Block gelöscht . Das gleiche Verfahren wird zum Verschieben eines Blocks innerhalb der Zeigertabelle angewandt .
Wie das obige Beispiel gezeigt hat , ergibt sich die Zahl der Rekursions schritte aus der Anzahl von Blöcken von auszuwertenden, zusammenhängenden Bits in der Eingangsadres se und kann von Zelle zu Zelle unterschiedlich sein, insbesondere kann diese Zahl auch größer als 2 sein.
Der Multiplexer und sein Betriebsverfahren sind oben zwar speziell mit Bezug auf ein ATM-Netzwerk beschrieben worden, es liegt aber auf der Hand, dass sie in einer Vielzahl von Anwendungsbereichen anwendbar sind, wo Daten über Knoten vermittelt werden, die zur Kennzeichnung eines Datenstroms und zu seiner Vermittlung Adressen lokal vergeben, so dass diese Adressen bei der Weiter leitung der Daten von einem Knoten zum nächsten geändert werden müssen . So käme eine Anwendung des Multiplexers und des Verfahrens insbesondere auch bei dem sogenannten Multiprotocol Label Switching in Betracht .

Claims

Patentansprüche
1. Verfahren zum Multiplexen von Datenpaketen in einem Knoten (1) eines Übertragungsnetzwerks, bei dem mit einer Adressinformation (A; VPI, VCI) versehene Datenpakete an einem Eingangs- anschluss (5a, 5b, 5c, 5d) empfangen werden, Leitweginformation für ein Datenpaket anhand der Adressinformation aus einer Verbindungstabelle (16) ermittelt wird und das Paket anhand der ermittelten Leitweginformation an einem Ausgangsanschluss (6a, 6b, 6c, 6d) ausgegeben wird, dadurch gekennzeichnet, dass die Adressinformation in einen Anfangsteil (AO) und einen Folgeteil (AI) zerlegt wird, und dass der Anfangsteil (AO) als Adresse zum Adressieren einer Zeigertabelle (15) verwendet wird, die Einträge enthält, welche die Art und Weise definieren, in der der Folgeteil (AI) zum Auffinden der Leitweginformation auszuwerten ist, und dass anhand des so adressierten Eintrags eine Auswahl zwischen wenigstens zwei verschiedenen Methoden zur Auswertung des Folge- teils (AI) getroffen wird.
2. .Verfahren nach Anspruch 1, dadurch gekenn- zeichnet, dass wenn der adressierte Eintrag der Zeigertabelle (15) einen Verbindungszeiger (F-PTR) auf einen Eintrag der Verbindungsta- belle (16) beinhaltet, eine erste Methode gewählt wird, bei der Leitweginformation an ei- nem anhand dieses Verbindungs zeigers (F-PTR) gefundenen Zieleintrags der Verbindungstabelle (16) gelesen und ausgewertet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Adresse des Zieleintrags anhand des Verbindungs zeigers (F-PTR) und des Folgeteils (AI) berechnet wird.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass wenn der adressierte Eintrag der Zeigertabelle (15) einen Zeigertabellenzeiger (F-PTR) auf einen Eintrag der Zeigertabelle (15) beinhaltet, eine zweite Metho- de gewählt wird, bei der ein weiterer Eintrag der Zeigertabelle (15) an einer anhand des Zeigertabellenzeigers (F-PTR) gefundenen Stelle gelesen und ausgewertet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Folgeteil (AI) wiederum in einen Anfangsteil (AO x ) und einen Folgeteil (A1 ) zerlegt wird und dass die Adresse des weiteren Eintrags anhand des Zeigertabellen- zeigers (F-PTR) und des neuen Anfangsteils
(A0 ) berechnet wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die in Anspruch 5 genannten Schritte so oft wiederholt werden, bis die
Adresse ' eines Eintrags erhalten wird, der einen Verbindungszeiger enthält.
. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass in dem adressierten Eintrag der Zeigertabelle (15) ferner eine Angabe (F- LSB, F-S) gelesen wird, die definiert, welche Bits des Folgeteils (AI) dem neuen Anfangsteil
(A0Λ) und welche dem neuen Folgeteil (AI Λ ) angehören.
8. Verfahren nach einem der vorhergehenden An- sprüche, dadurch gekennzeichnet, dass Anfangsteil und Folgeteil (AO, AI; AO \ AI λ ) jeweils eine Anzahl aufeinanderfolgender Bits der Adressinformation (VPI, VCI) umfassen.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass Anfangsteil (AO, A0λ) und Folgeteil (AI, Al ) durch ein oder mehrere Bits getrennt sind, die unberücksichtigt bleiben.
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in dem adressierten Eintrag der Zeigertabelle (15) und/oder der Verbindungstabelle (16) ferner eine Angabe (ÜB) gelesen wird, die angibt, ob der Eintrag gültig ist oder nicht, und dass das Verfahren abgebrochen wird, wenn der Eintrag sich als nicht gültig erweist.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Adressinformation eines Datenpaketes vor der Ausgabe anhand der in der Verbindungstabelle (16) gefundenen Leitweginformation (NH, NH- LSB, NH-MSB; NH, NHM) aktualisiert wird.
12. Verfahren nach Anspruch 11, dadurch gekenn- zeichnet, dass in der Verbindungs tabelle (16) eine Information (NH-LSB, NH-MSB; NHM) gelesen und ausgewertet wird, die die zu verändernden Bits der Adressinformation definiert.
13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Datenpakete ATM-Zellen sind.
14. Verfahren nach Anspruch 13, dadurch gekenn- zeichnet, dass die empfangene Adressinformation (A) eine Angabe über den Eingangsanschluss
(5a, 5b, 5c, 5d) , über den das Paket empfangen wurde, einen Virtual Path Identifier (VPI) und einen Virtual Channel Identifier (VCI) um- fasst.
15. Multiplexer (2) für einen Knoten (1) eines Übertragungsnetzwerks, zum Ermitteln von Leitweginformation für die Weiterleitung von Da- tenpaketen anhand von jedem Datenpaket zugeordneter Adressinformation (A; VPI, VCI) , mit einer Verbindungstabelle (16) zum Speichern der Leitweginformation, gekennzeichnet durch Mittel (11, 12) zum Zerlegen der Adressinfor- mation in einen Anfangsteil (A0) und einen
Folgeteil (AI) und eine anhand des Anfangsteils adressierbare Zeigertabelle (15), die Einträge enthält, welche die Art und Weise definieren, in der der Folgeteil (AI) zum Auffinden der Leitweginformation auszuwerten ist.
16. Multiplexer nach Anspruch 15, dadurch gekenn- zeichnet, dass wenigstens ein Eintrag der Zeigertabelle (15) einen Verbindungszeiger (F- PTR) auf einen Eintrag der Verbindungstabelle (16) beinhaltet.
17. Multiplexer nach Anspruch 16, gekennzeichnet durch einen Adressengenerator (12) zum Berechnen der Adresse des Zieleintrags in der Verbindungstabelle (16) , der die Leitweginformation enthält, anhand des Verbindungszeigers (F-PTR) und des Folgeteils (AI) .
18. Multiplexer nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass wenigstens ein Eintrag der Zeigertabelle (15) einen Zei- gertabellenzeiger (F-PTR) auf einen weiteren Eintrag der Zeigertabelle (15) beinhaltet.
19. Multiplexer nach Anspruch 18, gekennzeichnet durch einen Adressengenerator (12) zum Berech- nen der Adresse des weiteren Eintrages in der Zeigertabelle (15) anhand des Zeigertabellenzeigers (F-PTR) und eines von dem Folgeteil (AI) abgetrennten neuen Anfangsteils (A0 ) .
20. Multiplexer nach Anspruch 18 oder 19, dadurch gekennzeichnet, dass der wenigstens eine den Zeigertabellenzeiger (F-PTR) enthaltende Eintrag ferner eine Angabe (F-LSB, F-S) enthält, die definiert, welche Bits des Folgeteils (AI) de von dem Folgeteil (AI) abzutrennenden neuen Anfangsteil (A0 ) und welche einem neuen Folgeteil (Alλ) angehören.
21. Multiplexer nach einem der Ansprüche 15 bis
20, dadurch gekennzeichnet, dass jeder Eintrag der Zeigertabelle (15) einen Zeiger (F-PTR) und ein Eigenschaftsbit (PTB) aufweist, das den Zeiger (F-PTR) als Zeigertabellenzeiger oder als Verbindungszeiger kennzeichnet.
22. Multiplexer nach einem der Ansprüche 15 bis
21, dadurch gekennzeichnet, dass Anfangsteil (AO, A0Λ) und Folgeteil (AI, Alx) jeweils eine Anzahl aufeinanderfolgender Bits der Adressinformation (A) umfassen.
23. Multiplexer nach einem der Ansprüche 18 bis
22, dadurch gekennzeichnet, dass jeder Eintrag der Zeigertabelle (15) , der einen Zeigertabellenzeiger enthält, ferner jeweils eine Angabe über das erste und das letzte Bit des neuen Anfangsteils oder eine Angabe über das erste oder das letzte Bit (F-LSB) und über die Bitzahl (F-S) des neuen Anfangsteils enthält.
24. Multiplexer nach einem der Ansprüche 15 bis
23, dadurch gekennzeichnet, dass jeder Eintrag der Zeigertabelle (15) und/oder der Verbin- dungstabelle (16) ferner eine Angabe (ÜB) darüber enthält, ob der Eintrag gültig ist oder nicht.
25. Multiplexer nach einem der Ansprüche 15 bis 24, dadurch gekennzeichnet, dass die in der Verbindungstabelle (16) gespeicherte Leitweginformation mit dem Datenpaket zu sendende Adressinformation (NH) umfasst.
26. Multiplexer nach Anspruch 25, dadurch gekennzeichnet, dass die Leitweginformation ferner eine Angabe (NH-LSB, NH-MSB; NHM) über die zu verändernden Bits der Adressinformation enthält.
27. Multiplexer nach Anspruch 26, dadurch gekennzeichnet, dass die Angabe über die zu verän- dernden Bits ein erstes und ein letztes zu veränderndes Bit (NH-LSB, NH-MSB) oder ein erstes oder letztes zu veränderndes Bit und deren Zahl spezifiziert.
28. Multiplexer nach Anspruch 26, dadurch gekennzeichnet, dass die Angabe über die zu verändernden Bits eine mit der empfangenen Adressinformation zu verknüpfende Bitmaske (NHM) umfasst.
29. Multiplexer nach einem der Ansprüche 15 bis 28, dadurch gekennzeichnet, dass er ein ATM- Multiplexer ist.
30. Multiplexer nach Anspruch 29, dadurch gekennzeichnet, dass er zum Verarbeiten einer Adressinformation (A) ausgelegt ist, die eine Angabe über den Eingangsanschluss (5a, 5b, 5c, 5d) , über den das Paket empfangen wurde, einen Virtual Path Identifier (VPI) und einen Virtual Channel Identifier (VCI) umfasst.
EP01997912A 2000-11-24 2001-11-23 Verfahren und vorrichtung zum multiplexen von datenpaketen Withdrawn EP1340405A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE2000158457 DE10058457A1 (de) 2000-11-24 2000-11-24 Verfahren und Vorrichtung zum Multiplexen von Datenpaketen
DE10058457 2000-11-24
PCT/IB2001/002761 WO2002043290A2 (de) 2000-11-24 2001-11-23 Verfahren und vorrichtung zum multiplexen von datenpaketen

Publications (1)

Publication Number Publication Date
EP1340405A2 true EP1340405A2 (de) 2003-09-03

Family

ID=7664564

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01997912A Withdrawn EP1340405A2 (de) 2000-11-24 2001-11-23 Verfahren und vorrichtung zum multiplexen von datenpaketen

Country Status (6)

Country Link
EP (1) EP1340405A2 (de)
JP (1) JP2004515115A (de)
AU (1) AU2002219424A1 (de)
CA (1) CA2430943A1 (de)
DE (1) DE10058457A1 (de)
WO (1) WO2002043290A2 (de)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2507756B2 (ja) * 1987-10-05 1996-06-19 株式会社日立製作所 情報処理装置
SE515275C2 (sv) * 1992-12-14 2001-07-09 Ericsson Telefon Ab L M Paketdatanät
EP0680236A1 (de) * 1994-04-29 1995-11-02 International Business Machines Corporation Vorrichtung zum Austauschen von Eingangswerten durch entsprechende Ausgangswerte
US5956336A (en) * 1996-09-27 1999-09-21 Motorola, Inc. Apparatus and method for concurrent search content addressable memory circuit
GB2325321B (en) * 1997-05-12 2001-06-06 Applied Marketing & Technology Associative memories

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0243290A3 *

Also Published As

Publication number Publication date
WO2002043290A2 (de) 2002-05-30
CA2430943A1 (en) 2002-05-30
JP2004515115A (ja) 2004-05-20
WO2002043290A3 (de) 2002-08-08
DE10058457A1 (de) 2002-06-13
AU2002219424A1 (en) 2002-06-03

Similar Documents

Publication Publication Date Title
DE102007004044B4 (de) Verfahren und Anlage zur optimierten Übertragung von Daten zwischen einer Steuereinrichtung und mehreren Feldgeräten
EP0446589B1 (de) Kopierfähige ATM-Vermittlungsstelle
DE3854361T2 (de) Programmierbare Protokollvorrichtung.
DE60026676T2 (de) Paketklassifizierungsautomat
DE69534758T2 (de) Verfahren und System für Mehrfachübertragung
DE19609265B4 (de) Kommunikationseinrichtung mit asynchronem Übertragungmodus und daraus aufgebautes Kommunikationsnetzwerk
EP0453606A1 (de) Verfahren und Schaltungsanordnung zur Reduzierung des Verlustes von Nachrichtenpaketen, die über eine Paketvermittlungseinrichtung übertragen werden
DE102018001574A1 (de) Master-Slave Bussystem und Verfahren zum Betrieb eines Bussystems
EP1727315B1 (de) Verfahren und Vorrichtung zum nach ATM-Kanälen geordneten Bereitstellen von ATM-Zellen an einer zwischen einem ersten und einem zweiten Knoten eines Übertragungssystems angeordneten Schnittstelle
DE69809224T2 (de) Vermittlungsvorrichtung mit wenigstens einem Vermittlungskern-Zugriffselement zur Verbindung von verschiedenen Protokolladaptern
DE60114299T2 (de) Verfahren und Vorrichtung zum Übersetzen von IP Telekommunikationsnetzwerkadressen mit einem gesteuerten undichten Speicher
EP0634879A2 (de) Anordnung und Verfahren zum Bearbeiten von Datenstrukturen bei deren Durchlauf durch einen Netzwerkknoten
DE69522640T2 (de) Verfahren und Vorrichtung zur Kopfteilübersetzung von ATM-Zellen
EP1340405A2 (de) Verfahren und vorrichtung zum multiplexen von datenpaketen
DE69836236T2 (de) Verfahren zum Zuordnen von Daten zu ATM Zellen
WO2003028306A1 (de) Verfahren zur erzeugung einer statischen adresstabelle und datennetz
DE69715588T2 (de) Schnittstellenvorrichtung zur Ersetzung von M Sätzen von Bits aus N Sätzen von Bits, mit Steuereinrichtung und logischer Zelle
EP0927476B1 (de) Verfahren, durch welches sätzen von verschiedene parameter repräsentierenden werten adressen zuweisbar sind
DE69031885T2 (de) Leitweglenkungsvorrichtung und -verfahren für lokales Maschennetzwerk hoher Geschwindigkeit
EP3676995B1 (de) Master eines bussystems
DE3390313T1 (de) Ein Verfahren und Vorrichtung zur Prüfung des internen Verbundnetzes zwischen Anschlüssen eines elektrischen Netzwerkes
DE102018010209A1 (de) Master-Slave Bussystem und Verfahren zum Betrieb eines Bussystems
DE69014597T2 (de) Kommunikations-Vermittlungsmodul.
EP0058758B1 (de) Schaltungsanordnung zur Aufnahme und Weiterleitung von mit relativ hoher Geschwindigkeit auftretenden Datensignalen in einem Datenvermittlungsnetz
EP0981230B1 (de) Koppelvorrichtung mit vollständiger Übertragung des Inhaltes eines Kopffeldes einer Zelle

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20030624

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

AX Request for extension of the european patent

Extension state: AL LT LV MK RO SI

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20040602