DE3390313T1

DE3390313T1 - Ein Verfahren und Vorrichtung zur Prüfung des internen Verbundnetzes zwischen Anschlüssen eines elektrischen Netzwerkes

Info

Publication number: DE3390313T1
Application number: DE19833390313
Authority: DE
Inventors: Kalman Budapest Galos; Lajos Somlai
Original assignee: Villámos Automatika Fövallálkozó és Gyártó Vállalat, Budapest
Priority date: 1982-11-15
Filing date: 1983-11-15
Publication date: 1985-02-07
Also published as: US4597072A; GB2140944B; GB8417963D0; CH659721A5; HU187428B; GB2140944A; WO1984002015A1; JPS59502036A

Description

Ein Verfahren und Vorrichtung zur Prüfung des internen Verbundnetzes zwischen η Anschlüssen eines elektrischen Netzwerkes

Die Erfindung betrifft ein Verfahren für die Prüfung des internen Verbundnetzes zwischen η Anschlüssen eines elektrischen Netzwerkes und zum Speichern der Ergebnisse der Prüfung in einem Speicher mit η Speicherzellen im Wege der Messung des Vorhandenseins oder NichtVorhandenseins einer Signalübermittlung zwischen den Anschlüssen. Die Erfindung betrifft außerdem ein Verfahren, das ein elektrisches Netzwerk testen kann, das als eine Reproduktion eines elektrischen Standardnetzwerkes hergestellt wird, welches ein Verbundsystem aufweist, das bereits geprüft und in einem Speicher gespeichert wurde, wobei ein solcher Test die Anzeige der Unterschiede zwischen den getesteten und den Standardnetzwerken einschließt. Die Erfindung bezieht sich auf eine Vorrichtung zur Durchführung beider Arten des Verfahrens .

Da es beim Stand der Technik auf dem Gebiet der Herstellung elektrischer Netzwerke in weitem Maße bekannt ist, eine große Anzahl von Anschlüssen zu haben, ist die Prüfung oder der Kontrolltest des Verbundsystems zwischen den An-Schlüssen von hervorstechender Bedeutung.

Durch Ausdrücken solcher Prüfungsinformation durch "Ja" oder "Nein" ist es erforderlich anzuzeigen, ob eine Verbindung zwischen einem getesteten Paar von Anschlüssen besteht oder ob eine solche nicht besteht. Im allgemeinen kann die Existenz einer Verbindung hergestellt werden, wenn der elektrische Widerstand zwischen den Anschlüssen unterhalb einer Schwellwertgrenze liegt; und es besteht keine

Verbindung, wenn der Widerstand größer als die Schwellwert grenze ist.

Besonders bei Netzwerken mit großer Anzahl von Anschlüssen (solche, die ein paar Hundert oder tausend Anschlüsse übersteigen) ist die Durchführung solcher Prüfungen ziemlich kompliziert und erfordert die Verwendung einer besonders teuren Maschinerie. Der Grad der Komplexität nimmt in starkem Maße mit der Anzahl der Anschlüsse zu und die Geräte, die mit einer kleineren Anzahl von Anschlüssen arbeiten, können nicht aufgrund der theoretischen Überlegungen ausgedehnt werden, da beim überschreiten der Anzahl der Anschlüsse gewisse unvermeidbare zusätzliche Probleme auftauchen. Das Hauptproblem liegt darin begründet, daß in dem elektrischen Netzwerk grundsätzlich ein unlimitierter Anteil von Anschlüssen galvanisch verbunden werden kann, um einen gemeinsamen Punkt zu bilden; und unter den Testschaltungen, die mit diesen Anschlüssen verbunden sind, können ungewünschte Kupplungen und Wechselwirkungen stattfinden.

Zur Prüfung der Netzwerke mit einer großen Anzahl von Anschlüssen werden Computer benutzt aufgrund der äußerst starken Anzahl von möglichen Verbindungen; und die Daten, die die jeweiligen Statusbedingungen definieren, werden im Speicher des Computers gespeichert. Soweit es uns bekannt ist, wurde keine elektronische Einrichtung mit einer selbstprogrammierenden Ausführung veröffentlicht, die auto matisch die innere Struktur der Verbindungen eines unbekannten elektrischen Netzwerkes prüfen könnte.

Aufgabe der Erfindung ist es, ein Verfahren und eine Vorrichtung zur Prüfung und zum Testen des inneren Verbund-

|> pe ■"" — »π -»

netzes eines elektrischen Netzwerkes mit einer Vielzahl von Anschlüssen zu schaffen, welches geeignet ist, die Struktur der Verbindungen eines unbekannten Netzwerkes mittels selbstprogrammierender Schritte zu untersuchen, welches keine komplizierten Prozessoroperationen oder sogar die Verwendung eines Prozessors erfordert und welches einen verringerten Bedarf für die Speicherkapazität aufweist, die nicht die Anzahl der Anschlüsse des Netzwerkes übersteigt bzw. in dem die gespeicherte Information eine minimale Redundanz aufweist.

Unter einem ersten Aspekt der Erfindung ist ein Verfahren geschaffen worden zur Prüfung eines internen Verbundsystems zwischen η Anschlüssen eines elektrischen Netzwerkes und zum Speichern der Ergebnisse in einem Speicher, der η Speicherzellen aufweist, durch Messen des Vorhandenseins oder NichtVorhandenseins der Signalübermittlung zwischen den Anschlüssen, wobei gemäß der Erfindung das Verfahren die Schritte des Aufschaltens eines Markierungszu-Standes auf die jeweiligen Anschlüsse durch einen Demultiplexer mit η Ausgängen umfaßt, der durch einen Adressengenerator gesteuert wird, sowie das Aufsuchen der Übermitt lung des Markierungszustandes durch einen Multiplexor mit η Eingängen, der mit den Anschlüssen verbunden ist, und der durch einen anderen Adressengenerator gesetzt wird und in jedem stabilen Zustand des Demultiplexers das übertragen des Markierungszustandes gemäß den Schritten der ersten Zyklen, die als Zyklen A bezeichnet sind, gesucht wird, wobei in jeden der Zyklen A der Multiplexor schrittweise vom Anschluß, der mit dem stabilen Abschnitt des Multiplexors in Verbindung steht bis zum letzten Anschluß weitergeschaltet wird und wobei bei jedem Schritt der Zustand des Multiplexorausgangs überwacht wird, und wenn bei

33903Ί3

diesem Ausgang ein aktiver Zustand festgestellt wird, der das Passieren dieses Markierungszustandes signalisiert/ die tatsächliche Adresse des Multiplexors kurzzeitig gespeichert wird, und wenn der nächste aktive Zustand bei diesem Ausgang festgestellt wird, die kurzzeitig gespeicherte Adresse in die augenblicklich adressierte Zelle des Speichers zusammen mit einem Beendigungsbit eingeschrieben wird, der einen ersten logischen Wert aufweist, der mit diesem aktiven Zustand verknüpft ist, wonach die nächste Adresse des Speichers eingestellt wird und die augenblickliche Multiplex'oradresse kurzzeitig gespeichert wird und wobei diese wiederholte Folge der Schritte fortgesetzt wird, bis der Multiplexor mit dem η-ten letzten Anschluß verbunden wird, und wobei beim nächsten Schritt die kurzzeitig gespeicherte Adresse in die nächste freie Adresse des Speichers zusammen mit einem Schließ- oder Beendigungsbit geschrieben wird, der einen zweiten logischen Wert aufweist, welcher in bezug auf den ersten logischen Wert invertiert ist und wobei der Speieher schrittweise zur nächsten Adresse weiter geschaltet wird, wobei danach ein zweiter B-Typ-Zyklus gestartet wird zum Einstellen des nächsten stabilen Zustandes des Demultiplexers, in dem die Demultiplexoradresse durch entsprechende Schritte erhöht wird und bei jedem Schritt diese Adresse mit dem Inhalt der bereits aufgefüllten Speicherzellen verglichen wird und wenn eine Identität gefunden wird, die Demultiplexoradresse um einen Schritt erhöht wird, und wobei dieser erhöhte Schritt mit dem Inhalt der bereits eingeschriebenen Speicherzellen verglichen 0 wird, und zwar beginnend mit der ersten Zelle, und wenn keine der Inhalte der aufgefüllten Speicherzellen mit der tatsächlichen DemultiplexQradresse übereinstimmt, diese

letztere als eine stabile Demultiplex oradresse akzeptiert wird, worauf ein weiterer Zyklus A startet, und wobei aufgrund der alternierenden Serien der Zyklen A und B alle η Zellen des Speichers eingeschrieben werden. 5

Gemäß einem anderen Aspekt der Erfindung ist ein Verfahren zum Testen der Identität eines internen Verbundsystemes geschaffen worden, das im Hinblick auf die Anschlüsse eines Netzwerkes mit dem eines Standardnetzwerkes ausgewertet wird, indem die interne Verbindung des Standardnetzwerkes in einem Speicher gemäß dem oben beschriebenen Verfahren aufgezeichnet wird und gemäß der Erfindung dieses Verfahren gekennzeichnet ist durch die Schritte des Aufschaltens eines Markierungszustandes auf die entsprechenden Anschlüsse des Netzwerkes, die sich im Testzustand befinden, durch einen Demultiplexer, der durch einen Adressengenerator adressiert ist und durch einen Multiplexor mit Eingängen, die mit den Anschlüssen verbunden sind und durch einen zweiten Adressengenerator adressiert sind, wobei die Ankunft des Markierungszustandes am Multiplexorausgang als ein Beweiszeichen des Kurzschlusses oder als ein Kontinuitätstest unter den tatsächlich verbundenen Anschlüssen getestet wird und wobei die Kurzschluß und Kontinuitätstestprüfurigen in wechselnden Zyklen ausgeführt werden, wobei in den Kurzschlußsteuerzyklen der Demultiplexor auf Adressen gesetzt oder eingestellt wird, für die gilt, daß in der Speicherzelle mit der gleichen Adresse der Wert des Schließbits dem zweiten logischen Wert entspricht, und wobei während des Aufrechterhaltens solcher De- multiplex rzustände die Speicheradresse durch Schritte vergrößert wird und bei jedem Schritt der Speicherinhalt gelesen wird, und wenn der gelesene Wert des schließenden Bits dem des zweiten logischen Wertes entspricht, der MuI-

tiplexor auf die Adresse eingestellt wird, die in der gleichen Speicherzelle gespeichert ist und dessen Ausgangszustand geprüft wird, und wenn bei diesem Ausgang der Markierungszustand, der ein Kurzschluß ist, festgestellt wird, eine Fehleranzeige erfolgt, die dem Ende jeder der ersten Zyklen folgt, wonach die Speicherzelle mit der nächsten Adresse gelesen wird und der Demultiplexor in eine Position gebracht wird, die der gespeicherten Anzahl in dieser Zelle entspricht, und wenn der Wert des Schließbits, der in dieser Zelle gespeichert ist, den zweiten logischen Wert annimmt, ein weiterer Kurzschlußtestzyklus gestartet wird, und wenn der Schließbit den anderen, den ersten logischen Wert aufweist, ein zweiter Typus-Kontinuitätstestzyklus gestartet wird, indem der Demultiplexer auf die durch die in der Speicherzelle mit der nächsten Adresse gespeicherte Anzahl bestimme Position eingestellt wird und wobei der Zustand des Multiplexorausgangs erfaßt wird, und wenn das Fehlen des Markierungszustandes, d. h. der Kontinuität gemessen wird, eine Fehleranzeige erfolgt, und wenn Kontinuität festgestellt wird, der Demultiplexor auf die Position eingestellt wird, die durch die in der Speicherzelle mit der nächsten Adresse gespeicherte Anzahl definiert ist und in Abhängigkeit vom Wert des Schließbits, der in dieser Zelle gespeichert ist, ein weiterer Kurzschluß oder Kontinuitätstestzyklus gestartet wird.

Bei einem bevorzugten Ausführungsbeispiel dieses Verfahrens werden die Teste in einem Bereich ausgeführt, der zwischen zwei vorgegebenen Grenzspeicheradressen definiert ist, bei welchen der Demultiplexor zuerst in eine Position gesetzt wird, die in einem der Grenzadressen gespeichert ist und der Typus des ersten Zyklus definiert ist durch den logischen Wert des Schließbits, in dieser 5 Adresse.

S 3 9 O 3 1

Λ.

Gemäß einem weiteren Aspekt der Erfindung ist eine Vorrichtung geschaffen worden, durch die die Prüf- und Steuertestverfahren ausgeführt werden können, und diese Vorrichtung aufweist einen Demultiplex or mit Ausgängen, die mit η Anschlüssen des im Test befindlichen Netzwerkes verbunden sind, einen Multiplexor mit Eingängen, die mit diesen Anschlüssen verbunden sind, einen ersten Adressengenerator, der mit dem Adresseneingang des Demultiplexors verbunden ist, einem zweiten Adressengenerator, der mit dem Adresseneingang des Demultiplexers verbunden ist, ein Register, das mit dem Ausgang des Demultiplexers zum kurzzeitigen Speichern des Wertes dieses Ausganges verbunden ist, einen Selektor, der entsprechend dem erforderlichen Betriebsmodus gesetzt werden kann und der einen Ausgang aufweist, der mit dem Adresseneingang des zweiten Adressengenerators verbunden ist, einen ersten Eingang, der mit dem Ausgang des ersten Adressengenerators verbunden ist, einen Speicher, der η Zellen aufweist, der Dateneingänge aufweist, die mit einer Ausnahme mit den Ausgängen des Registers verbunden sind, wobei der Datenausgang des Speichers mit einer Ausnahme mit dem Adresseneingang des ersten Adressengenerators verbunden ist sowie mit dem zweiten Eingang des Selektors, eine Speicheradressierungsschaltung, die mit den Adresseneingängen des Speichers verbunden ist, eine Einrichtung zur Bestimmung der Identität des Speicherinhaltes und der tatsächlichen Position des ersten Adressengenerators, eine Einrichtung zur kurzzeitigen Speicherung von gegebenen Zuständen der Speicheradressierungsschaltung und zur Anzeige der Tatsache, wenn die Speicheradressierungsschaltung diese Zustände erneut übernimmt und eine Steuereinheit, die das Ausgangssignal des Multiplexors empfängt, das verbleibende Datenaus-

gangssignal des Speichers, das Ausgangssignal der Einrichtung zur Bestimmung der Identität, das Ausgangssignal der kurzzeitigen Speichereinrichtung, wobei die Steuereinheit Steuerausgänge zum Setzen des verbleibenden Dateneinganges des Speichers und zum Steuern des ersten und zweiten Adressengenerators den Selektor, das Register, die Speicheradressierungsschaltung und den Speicher aufweist.

Das erfindungsgemäße Verfahren zieht während der Durchführung der Prüfung und der Testaufgaben die Information in Betracht, die über das Netzwerk früher erhalten wurde; daher ist die Anzahl der Prüfschritte verringert und die Anzahl der Speicherzellen, die zum Speichern der Prüfergebnisse erforderlich sind, ebenfalls auf ein Minimum verringert. Wegen der Verwendung des Schließbits wird die interne Struktur des Netzwerkes in den aufeinanderfolgenden Speicheradressen in logischen Gruppen in der Weise gespeichert, daß in einer Gruppe das Beendigungsbit der untereinander verbundenen Anschlüsse einen logischen "1" Wert aufweist bis zur letzten Nummer der Gruppe, die einen logischen "O" Wert hat. Eine solche Art der Informationsspeicherung erleichtert die Identifizierung der fehlerhaften Verbindungen und die Suche.

Die Erfindung wird nun in Verbindung mit beispielhaften Ausführungsbeispielen hierzu beschrieben, bei denen Bezug genommen wird auf die beigefügten Zeichnungen. In den Zeichnungen zeigen:

Fig. 1 ein allgemeines Blockdiagramm der Vorrichtung gemäß der Erfindung,

- r-•ΛΑ-

Fig. 2 ein Detail aus einem Bereich des zu testenden Netzwerkes und

Fig. 3 veranschaulicht das Auffüllen des Speichers in Tabellenform.

Fig. 1 zeigt ein elektrisches Netzwerk NW, welches "n" Anschlüsse aufweist. In dem Netzwerk sind die Anschlüsse entsprechend einer inneren Struktur abhängig von der Aufgabe und der Funktion des Netzwerkes NW miteinander verbunden. Diese Verbindungen sind vom "Ja" oder "Nein" Typ,und der Wert irgendeiner besonderen Verbindung kann auf der Basis des elektrischen Widerstandes nachgewiesen werden, der zwischen den entsprechenden Anschlüssen gemessen wurde, d. h., ob dieser Widerstand über oder unter einem vorgegebenen Schwellwertpegel liegt. Die Struktur der internen Verbindungen unter den "n" Anschlüssen kann unbekannt sein; und in diesem Falle liegt die Aufgabe in der Prüfung und der Speicherung der geprüften Struktür; oder diese Struktur kann bereits bekannt und in einer gespeicherten Form verfügbar sein; und in diesem Falle liegt die Aufgabe in der Steuerung bzw. Kontrolle der aktuellen Struktur von Zwischenverbindungen eines getesteten Netzwerkes, und zwar, ob es voll der gespeicherten vorgegebenen Struktur entspricht. Die Ausführung dieser zwei Aufgaben erfordert grundsätzlich unterschiedliche Implementierungen bzw. Darstellungen. In der folgenden Beschreibung wird die erste Aufgabe kurz als "Prüfung" und die zweite als "Kontrolle" oder "Teste" bezeichnet werden. Der Werte "n" kann einige Hundert oder sogar einige Tausend oder Zehntausend betragen. Von dieser hohen Nummer wird klar, daß die Durchführung dieser Aufgaben nicht zu einfach sein kann.

-" 3330313

Αλ

In Fig. 1 ist dargestellt, daß die Anschlüsse des Netzwerkes NW mit η Ausgängen eines Demultiplexers DMPX und mit η Eingängen eines Multiplexors MPX verbunden sind. Der aktuelle Zustand des Demultiplexers DMPX wird durch den Adressengenerator DMC und der des Multiplexors MPX durch den Adressengenerator MPC definiert. Der Adressengenerator MPC hat einen Dateneingang 12 und einen Kontroll eingang 20. Der Demultiplexer DMPX liefert ein Massenpotential an den Ausgang,der durch den Adressengenerator MPC adressiert ist, während der elektrische Zustand des Ausganges V des Multiplexors MPX hoch oder niedrig ist in Abhängigkeit vom elektrischen Zustand des Pfadwiderstandes zwischen dem adressierten Multiplexoreingang in Richtung auf Masse, d. h., ob dieser Pfad geschlossen oder unterbrochen ist.

Der aktuelle Zustand des Adressengenerators DMC wird durch die Signale definiert, die an seinem Dateneingang 10 und Kontrolleingang 11 vorhanden sind (so wie Verschieben,.

Schreiben oder Räumen der Eingangssignale). Die am Ausgang des Adressengenerators DMC gelieferte Adresse wird nicht nur mit dem Adresseneingang des Demultiplexors DMPX, sondern auch mit dem ersten Eingang eines ersten Komparators KOM 1 und mit einem Eingang eines Selektors SEL gekuppelt. Der Ausgang des Selektors SEL ist mit dem Dateneingang des Adressengenerators MPC verbunden, und die tatsächliche Position des Selektors SEL ist durch die Steuerung definiert, die mit seinem Modussteuereingang 19 gekuppelt ist.

Die Vorrichtung umfaßt einen Speicher MEM mit η adressierbaren Speicherzellen mit Dateneingängen, die mit einer Ausnahme über eine Leitung 15 mit dem Ausgang des Regi-

• /I3.

sters REG verbunden sind, und der verbleibende Eingang ist über eine Leitung 13 mit einer Steuereinheit CU zur Speicherung eines Schließbittes 2 verbunden (wird später erklärt) . Die Dateneingänge des Registers REG sind mit dem Ausgang des Adressengenerators MPC verbunden, und der Steuereingang 18 des Registers REG ist mit der Steuereinheit CU verbunden.

Adresseneingänge 16 des Speichers MEM sind mit dem Ausgang der Speicheradressierungsschaltung MEM verbunden, die einen Eingang aufweist, der mit dem Ausgang eines zweiten Zählers CNT 2 und mit einem Eingang eines zweiten !Comparators KOM 2 verbunden ist. Der andere Eingang des zweiten Komparators KOM 2 ist mit dem Ausgang eines ersten Zählers CNT 1 verbunden. Der erste Zähler CNT 1 wird in der Weise gesteuert, wie es später im Zusammenhang mit der Speicheradressierungsschaltung MEC beschrieben wird und speichert den Zustand der Speicheradressierungsschaltung MEC, wenn diese letztere während eines Unterzyklus stufenweise fortgeschaltet werden soll. Die Datenausgänge des Speichers MEM - mit Ausnahme des Ausganges, der dem Schließbit entspricht - sind über eine Leitung 14 mit dem Dateneingang 10 des Adressengenerators DMC verbunden mit dem zweiten Eingang des ersten Komparators KOM 1 und mit dem zweiten Eingang des Selektors SEL. Der Datenausgang des Schließbittes ist über eine Leitung 17 mit der Steuereinheit CU verbunden. Die Ausgänge der beiden Komparatoren KOM 1 und KOM 2 und der Ausgang V sind mit entsprechenden Anschlüssen der Steuereinheit CU ver-0 bunden.

Die Aufgabe der Steuereinheit CU ist die Koordinierung der Operation der gesamten Vorrichtung, und aus diesem

Grund ist die Steuereinheit CU mit den Schreib-, Lösch- und Freigabe-Eingängen, d. h. allgemein mit den Steuereingängen aller Funktionseinheiten der Vorrichtung verbunden und mit der Modussteuerschaltung 19 des Selektors SEL. Die Steuereinheit CU kann durch eine Folgelogikschaltung oder durch eine Prozessor-gesteuerte Einheit implementiert bzw. dargestellt werden, wobei die strukturelle Qestaltung der Steuereinheit CU weniger kompliziert sein kann, wenn die Funktionseinheiten, wie z. B.

die Adressengeneratoren DMC und MPC, die Speicheradressierungsschaltung MEC und das Register REG, auf eine hohe Ausführungskontrolle ausgelegt sind, d. h., wenn diese Einheiten Schreib-, stufenweise Fortschaltungs-, Schiebe-, Rücksetz- usw. Eigenschaften aufweisen. Der Speicher MEM empfängt die Steuersignale, die für seine normale Operation erforderlich sind ebenfalls von der Steuereinheit CU. Zur Bewahrung der Transparenz von Fig. 1 wurden die Verbindungen zwischen gewissen Ausgängen und Eingängen der Funktionseinheiten und der Steuereinheiten durch identische Bezugszeichen anstelle von Verbindungsleitungen gekennzeichnet.

Die Operation der Vorrichtung nach der Erfindung und die Verwirklichung des Verfahrens wird nun in Verbindung mit zu lösenden Beispielaufgaben beschrieben.

Wenn ein Netzwerk NW mit unbekannter interner Struktur geprüft wird, liegt die Aufgabe in der Darstellung und im Nachweis der internen Struktur zwischen den Anschlüs-0 sen und in der Speicherung der nachgewiesenen Struktur in einem Speicher. Wenn bei einem Netzwerk eines gegebenen Typus die interne Struktur bereits nachgewiesen wurde,

• /15 ♦

sollte dann im Falle von anderen hergestellten ähnlichen Netzwerken geprüft oder kontrolliert werden, ob ihre interne Struktur tatsächlich der gespeicherten entspricht, die als ein Eichmaß angesehen werden kann. Während der Durchführung dieser letztgenannten Aufgabe, sollten die Diskrepanzen zwischen dem getesteten Netzwerk und dem Originalnetzwerk im Detail aufgezeichnet werden.

In Übereinstimmung mit den zwei unterschiedlichen Aufgaben hat die Vorrichtung gemäß der Erfindung zwei unterschiedliche Betriebsmoden, die jeweils als "Prüf"- und "Kontroll"-Moden bezeichnet werden, und das Verfahren kann ebenso in zwei ähnliche Kategorien unterteilt werden. Im Prüfmodus kuppelt der Selektor SEL den Datenausgang des Adressengenerators DMC mit dem Dateneingang 12 des Adressengenerators MPC, während im Kontrollmodus der Datenausgang des Speichers MEM mit dem Dateneingang 12 verbunden ist. Die Betriebsweise der Steuereinheit CU hängt auch von dem tatsächlichen Modus ab.

Als erstes wird der Prüfmodus beschrieben und die Aufgabe der Prüfung liegt in dem Nachweis der interen Struktur eines Netzwerkes, wie es in Fig. 2 gezeigt ist, indem die Anschlüsse 1 und 3 sowie 2, 4 und 5 miteinander verbunden sind. Die Tabelle von Fig. 3 enthält die entsprechenden Daten des Adressenregisters DMC, die Speicheradressierungs schaltung MEC und den Inhalt der adressierten Speicherzellen, die aufgeteilt werden kann in DATA-und Schließbit Z-Bereiche.

Zur weiteren Vereinfachung wird der Inhalt von bestimmten

Einheiten gemäß Fig. 1 durch die Buchstabenkombinationsmarkierungen oder Codenamen, die mit solchen Einheiten verbunden sind, dargestellt bzw. bezeichnet.

DMC = O bedeutet, daß der Demultiplexor DMPX ein Massepotential mit dem O-ten Anschluß verbindet. In diesem Fall wird die Bedingung DMC = MPC = O durch den Selektor SEL eingestellt und der O-te Eingang des Multiplexors MPX erhält eine Durchverbindung zum Multiplexorausgang. Als eine Folge des Massepotentiales, das an den O-ten Anschluß angeschaltet ist, wird der logische Zustand des Ausgangs V "1". In diesem Anfangszustand wird der MPC =■ DMC-Wert in das Register REG geschrieben.

Die DMC = O-Bedingung wird dann aufrechterhalten, und der Wert des Adressengenerators MPC wird jeweils um 1 durch die Steuereinheit CU angehoben und in jedem Schritt, wenn der Multiplexor MPX den geeigneten Eingang mit seinem eigenen Ausgang verbindet, wird der aktuelle Wert des Ausganges V bestimmt. Wenn V=O festgestellt wird, wird der Adressengenerator MPC stufenweise vorwärtsgeschaltet. Dies ist klar, weil, wenn V=O festgestellt wird, es dann keine interen Verbindung zwischen dem Anschluß, der mit dem tatsächlich freigegebenen Multiplexoreingang verbunden ist, und dem O-ten Anschluß, der durch den Demultiplexor DMPX geerdet ist, gibt. Im Beispiel von Fig. 2 ist der 0-te Anschluß mit keinem der anderen Anschlüsse verbunden. Daher schaltet der Adressengenerator MPC um η Schritte vorwärts, und während dieser Zeit gibt der Multiplexor MPX die Bestimmung des Zustandes jedes Anschlusses frei. Wenn der n-te Zustand erreicht ist, finden die folgenden Ereignisse statt:

- ein logischer Pegel "1" wird mit der Leitung 13 durch die Steuereinheit CU gekuppelt,

- die in dem Register REG gespeicherte Zahl wird in das

DATA-FeId der tatsächlich adressierten Zelle des Speichers MEM eingeschrieben. Während dieser Schreiboperation wird der Wert "1" in den Speicher als Schließbit Z = 1 eingeschrieben.

Nun ist die Speicheradressierungsschaltung MEC in dem O-ten Zustand (MEC = 0) und das Einschreiben erfolgt in die 0-te Speicherzelle. Wenn die Einschreiboperation beendet ist, wird die Speicheradresse um 1 erhöht, was bedeutet, daß MEC = 1 erhalten wird. Durch diesen Schritt wird die Prüfung des 0-ten Anschlusses beendet. Ähnliche Prüfungen werden zyklisch wiederholt im Falle der folgenden Anschlüsse und solche Zyklen werden als Zyklen A bezeichnet. Im folgenden Schritt findet das Einstellen oder Setzen des Adressengenerators DMC Platz. Im vorliegenden Beispiel bedeutet dies die einfache Zunahme des vorherigen Wertes DMC = 0 um T, was bedeutet, daß DMC = 1 eingestellt wird, wobei das Massepotential an den ersten Anschluß des Netzwerkes NW geschaltet wird. Das Einstellen des Adressengenerators DMC findet in getrennten Zyklen statt, die als Zyklen B bezeichnet werden. Wenn der Demultiplexer DMPX auf DMC = 1 eingestellt worden ist, findet das stufenweise Fortschalten des Multiplexors MPX statt, das in einem weiteren Zyklus A erfolgt. Im zweiten Zyklus A wird zunächst der DMC = MPC Wert eingestellt, der nun gleich 1 ist. Das Einstellen des Multiplexors MPX auf einen Wert kleiner als DMC ist unnötig, da im vorhergehenden Zyklus die Verbindung zwischen dem 0-ten und ersten Anschluß bereits geprüft worden ist.

3' 1 O O 1 1 J Ό U J IJ

■β

Wenn MPC = 1 eingestellt ist, dann tritt Massepotential von DMC = 1 am Multiplexorausgangs V auf, und der Wert des Adressengenerators MPC (nun 1) wird erneut in das Register REG eingeschrieben. Dies wird gefolgt durch das stufenweise Fortschalten des Adressengenerators MPC jeweils um 1, und der Zustand des Ausganges V wird überwacht. Im Fall von MPC = 2 wird V=O erhalten, weil am zweiten Eingang der Strompfad nach Masse unterbrochen ist. Beim dritten Anschluß jedoch, wenn MPC = 3 ist, wird V = 1ermittelt, was anzeigt, daß der dritte Anschluß mit dem ersten verbunden ist. In diesem Fall treten die folgenden Ereignisse auf:

- Der Inhalt des Registers REG wird in den Speicher MEM unter der Adresse MEC = 1 eingeschrieben und die Speicheradressierungsschaltung MEC wird stufenweise vorwärtsgeschaltet und MEC = 2 erhalten. Während der Einschreiboperation verbindet die Steuereinheit CU den Ausgang V mit der Leitung 13, wobei daher der Wert des Schließbits Z = 1 wird;

- danach wird der Wert MPC = 3 in das Register REG eingeschrieben und der Adressengenerator MPC wird stufenweise jeweils um 1 weitergeschaltet. Wenn kein weiterer logischer Wert "1" festgestellt wird, werden im Falle des Erreichens des η-ten Anschlusses die bereits beschriebenen Ereignisse wiederholt, d. h. der Registerwert (Nr. 3) zusammen mit dem Wert "0", der mit der Leitung 13 verbunden ist, wird als Schließbit in die tatsächlich adressierte (MEC = 2) Speicherzelle eingeschrie ben, und die Speicheradresse wird erhöht, d. h. MEC = 3 wird erhalten.

■ 49-

Dies bedeutet das Ende dieses Zyklus A, und der nächste Zyklus B kann gestartet werden.

In diesem Zyklus B wird die DemultiplexQradresse um 1 erhöht, d. h. DMC = 2 wird eingestellt,und das Massepotential wird mit dem zweiten Anschluß verbunden, wobei außerdem die DMC = MPC = 2 Bedingung eingestellt wird. Durch diese Bedingung wird der Zyklus B beendet und ein weiterer Zyklus A wird gestartet.

In diesem Zyklus A wird der MPC = 2 Wert in das Register REG eingeschrieben und der Multiplexer MPX schaltet stufenweise vorwärts beginnend bei der zweiten Position und der Wert des Ausgangs V wird beobachtet. Während der zweite Anschluß mit dem vierten Anschluß verbunden wird, wenn die MPC = 4 Bedingung eingestellt wird, wird V = 1 erhalten. Folglich werden die Speicheroperationen, die charakteristisch für den Zyklus A sind, wiederholt, d. h.:

- Der Inhalt des Registers REG zusammen mit dem V=¹Z=I Wert werden in die tatsächlich adressierte (MEC = 3) Zelle des Speichers MEM eingeschrieben. Die Speicheradresse wird um 1 (MEC = 4) erhöht.

- Der tatsächliche MPC = 4 Wert wird in das Register REG eingeschrieben.

Im Zuge dieses Einschreibunterzyklus wird die Multiplexor adresse um 1 erhöht (MEC = 5), und es wird nun erneut V = 1 bestimmt, somit wird ein weiterer Einschreibunterzyklus gestartet gemäß dem der Wert MEC = 4, der im Register REG gespeichert ist, in die Adresse MEC = 4 eingeschrieben

wird zusammen mit dem Schließbit Z - 1, die Speicheradresse wird um 1 erhöht (MEC = 5 wird erhalten), und der Wert MPC = 5 wird in das Register REG eingeschrieben.

Bei den weiteren Schritten des Multiplexors MPX wird der V = 1 Wert nicht mehr erhalten,und beim Erreichen des n-ten Anschlusses wird der Schließunterzyklus wiederholt, d. h. der Wert MPC = 5, der im Register REG eingespeichert ist und der Schließbit "0", der über die Leitung 13 gesendet wird, wird in die Adresse MEC = 5 eingeschrieben, die Speicheradresse wird erhöht (MEC - 6 wird erhalten) und der Zyklus A wird beendet.

Dies wird abgelöst durch einen weiteren Zyklus B. Das volle logische Zustandssystem zum Aufbauen des Zyklus B kann nun erklärt werden.

Bei Beginn wird der Wert des Adressengenerators DMC um 1 erhöht. Nun wird DMC = 3 erhalten. Mit Blick auf Fig. 2 kann gesehen werden, daß im Falle von DMC = 3 das Massepotential auf den Anschluß 3 des Netzwerkes NW geschaltet wird. In dieser Lage werden die Messungen unnötig, daß die Verbindung des ersten und dritten Anschlusses bereits festgestellt wurde, und im Falle von DMC = 1 werden alle möglichen Verbindungen des ersten Anschlusses geprüft. Dies erklärt, daß die Prüfung nicht mit DMC = 3 wiederholt werden soll, weil eine solche Prüfung keine neue Information geben würde, überflüssigen Speicherplatz erfordern würde, und es die Gesamtübersicht für die ge-0 speicherten Daten reduzieren würde. Die Bedingung DMC = 3 wird daher nicht eingestellt, und der nächste Wert von DMC = 4 wird erstellt. In dieser Bedingung hat es wiederum keinen Wert, eine Prüfung durchzuführen, weil dies bereits in Verbindung mit dem Anschluß 2 gemacht wurde, daher kann

Τ390313 - vsr -

DMC = 4 ebenfalls übergangen werden. Eine ähnliche Situation wird beim nächsten DMC-Wert erhalten, d. h., wenn DMC = 5 ist, weil dies ebenso identisch mit der Situation ist, die erhalten wurde, als DMC = 2 gesetzt wurde. Der nächste stabile Schritt für den Adressengenerator DMC ist daher DMC =6, in dem soweit keine Prüfung ausgeführt wurde.

Diese Bedingungen müssen zu Anfang jedes Zyklus B geprüft werden, und der nächste Zyklus A kann nur gestartet werden, wenn der Adressengenerator DMC auf einen folgenden stabilen Zustand eingestellt wurde. In der in Fig. 1 gezeigten Vorrichtung kann die Prüfung in den Zyklen B folgendermaßen ausgeführt werden:

Am Ende des Zyklus A, der diesem Zyklus B vorangeht, wurde die Speicheradressenschaltung MEC auf die nächste freie Speicheradresse eingestellt, d. h. auf MEC = 6. Bis zu diesem Zeitpunkt wurde der erste Zähler CNT 1 zusammen mit der Speicheradressenschaltung MEC stufenweise fortgeschaltet (im Zyklus A), und er weist einen Wert "6" auf. Am Anfang des Zyklus B wird das stufenweise Fortschalten des ersten Zählers CNT 1 beendet und die Speicheradressenschaltung MEC wird durch den zweiten Zähler CNT 2 eingestellt, der jeweils um 1 aus einer Null-Position stufenweise weitergeschaltet wird. In diesem Falle hat der Adressengenerator DMC einen Wert, der um 1 höher ist als der am Ende des vorhergehenden Zyklus A erhaltene Wert, d. h._; es ist nun DMC = 3. Während des stufenweisen Fortschaltens der Speicheradresse von Null, wird der Speicherinhalt in jede Speicheradresse gelesen und das DATA Feld wird mit dem DMC = 3 Wert verglichen. Dieser Vergleich wird durch den ersten Komparator KOM 1 ausgeführt, der nur die DMC = DATA Bedingung überwacht. Wenn der Komparator KOM 1 keine solche Identität anzeigt, wird die Prüfung bei der nächsten

Speicheradresse fortgesetzt. Aus der Tabelle von Fig. 3 kann ersehen werden, daß im Beispiel, in dem die Adresse von MEC = 2 ist, das DATA Feld einen Wert DATA = 3 aufweist, der derselbe ist wie der tatsächliche DMC Wert. Diese Identität wird durch den ersten Komparator KOM 1 festgestellt und auf die Identitätsbedingung hin finden die folgenden Vorgänge statt:

- Der Adressengenerator DMC läuft um einen Schritt weiter und

- der zweite Zähler CNT 2 kehrt auf die Null-Einstellposition zurück. Die Prüfung von DMC = DATA wird wiederholt mit jeder Speicheradresse. Im Beispiel wird DMC = in der Adresse von MEC = 4 gefunden,und DMC = 5 wird in der Adresse MEC =5 festgestellt.

Dieser Prozeß kann wiederholt werden, bis die nächste freie Speicheradresse, die am Ende des vorhergehenden Zyklusses eingestellt wurde, erreicht wird. Diese Adresse wird im blockierten ersten Zähler CNT 1 gespeichert. Der zweite Komparator KOM 2 wird eingestellt, um die Identität CNT 1 = CNT 2 zu überwachen, und wenn dieser Zustand wahr ist, wird die tatsächliche Speicheradresse gleich der, die am Ende des vorhergehenden Zyklus A eingestellt wurde, im Beispielsfalle ist dies 6. Diese Bedingung zeigt das Ende des Zyklusses B an.

Durch die abwechselnde Verwendung der Zyklen A und B werden die folgenden Vorteile erhalten:
30

a) Die Verwendung des Speichers MEM ist bei einemOptimum;

b) in jeder Gruppe der Anschlüsse, die intern miteinander verbunden sind, werden die Anschlußnummern unter aufein-

anderfolgenden Speicheradressen gespeichert, und das erste Glied jeder Gruppe wird immer in einer Speicheradres se gespeichert, die einer Adresse folgt, in der der Wert des Schließbitsj "0" ist, und die Gruppe endet in der nächsten Adresse, in der der Schließbit erneut "0" ist;

c) jeder "0" Wert in dem Schließbit zeigt an, daß der gespeicherte Anschluß im entsprechenden DATA Feld nicht mit irgendeinem Anschluß verbunden ist, und zwar mit einer höheren Seriennummer;

d) die für die Prüfung erforderliche Zeit ist minimal;

e) wenn die "n" Speicherzellen mit Daten aufgefüllt werden, bedeutet dies, daß die interne Struktur der Verbindungen des Netzwerkes NW bereits in dem Speicher MEM aufgezeichnet wurde, d. h., die Prüfung beendet wurde.

Das oben beschriebene logische System kann einfach in einer algorythmischen Form geschrieben werden, und das System kann durch Hardware-Mittel, wie in Fig. 1 dargestellt, realisiert werden und die logische Gestaltung der Steuereinheit CU ist eine naheliegende Folge der Bedingungen, wie sie vorangehend ausgeführt wurden. Die Steuereinheit CU kann entweder durch sequentielle logische Schaltungen oder durch Prozessoroperationen realisiert werden.

Im Kontrollmodus ist es erforderlich, daß das interne Verbundsystem des Netzwerkes NW bereits bekannt ist und in dem Speicher abgespeichert ist. Die Kontrolle umfaßt das Prüfen eines aktuellen Netzwerkes NW, das mit der Vorrichtung gemäß der Erfindung verbunden ist, ob die interne Struktur der Zwischenverbindungen voll übereinstimmt mit

der im Speicher gespeicherten. Wenn eine Diskrepanz festgestellt wird, sollten die Nummern der betreffenden Anschlüsse und das Kennzeichen des Fehlers (Unterbrechung oder Kurzschluß) angezeigt werden. 5

Diese Aufgabe kann auch durch die Vorrichtung gemäß Fig. 1 wie folgt ausgeführt werden:

Wenn das Netzwerk NW mit der Vorrichtung verbunden ist, wird der Inhalt jeder Zelle des Speichers MEM ausgelesen und die ausgelesenen Werte der DATA Felder stellen die Adressengeneratoren DMC und MPC ein. In diesem Fall ist der Selektor SEL in der zweiten Position, in der die Datenausgangsleitung 14 des Speichers MEM mit dem Dateneingang 12 des Adressengenerators MPC gekuppelt ist.

Der Kontrollmodus wird auf der Basis der in Fig. 3 gezeigten Tabelle beschrieben. Wenn die O-te Speicheradresse (MEC =0) ausgelesen wird, ist der Inhalt der Zelle:

DATA = 0, Z = O. Die Nummer 0 wird in den Adressengenerator DMC gelesen. Der Demultiplexer DMPX schaltet Massepotential auf den 0-ten Anschluß. Ein bedeutender Faktor in den Kontrolloperationen ist der Wert des Schließbits Z. Im vorliegenden Falle zeigt Z 0 an, daß der O-te Anschluß mit keinem anderen Anschluß verbunden ist. Hieraus folgt, daß die weiteren Prüfoperationen Kurzschlußteste umfassen können, d. h., die Prüfung, ob das Massepotential, das auf den 0-ten Anschluß geschaltet ist, aufgrund eines unerwünschten Kurzschlusses an irgendwelchen weiteren An-Schlüssen auftritt.

In Übereinstimmung mit diesem Grundsatz im Kurzschlußtestzyklus liefert die Steuerschaltung CU kein Schreibfreigabesignal zum Adressengenerator DMC, der seine Position hält.

^: 3*33*0313

■as·

Die Speicheradressierungsschaltung MEC wird nun stufenweise fortgeschaltet, bis die Position η erreicht wird, und in jedem Schritt wird der Inhalt der adressierten Speicherzelle gelesen. Da der Speicherinhalt die Position des Adressengenerators MPC einstellt, und zwar praktisch zusammen mit den Leseoperationen, wird der Multiplexer MPX auf die Anschlüsse eingestellt, die durch den Speicherinhalt definiert sind. Grundsätzlich gibt es in jedem dieser Schritte die Möglichkeit der Prüfung des logischen Wertes des Ausganges V, aber eine solche Prüfung würde sicherlich redundante Operationen einschließen, da, wenn eine intern untereinander verbundene Gruppe von Anschlüssen kurzgeschlossen wird, die Kurzschlußbedingung in jedem betreffenden Anschluß getrennt auftritt, und die getrennten Identifizierungen dieser Kurz-Schlüsse unnötig sind und sie die Fehlerlokalisierung schwierig machen können. Aus diesem Grund wird in den Kurzschlußtestzyklen der Wert des Schließbittes Z in allen Speicherleseoperationen überwacht und der logische Wert des Ausgangs V wird nur geprüft, wenn der Wert des Schließbittes Z=O ist, was bedeutet, daß der entsprechende Anschluß der letzte einer intern verbundenen Gruppe von Anschlüssen ist. In der Tabelle von Fig. 3 (in der die Spalte DMC nicht ausgewertet werden kann im Kontrollmodus) wird daher in den dritten und vierten Speicheradressen (DATA = MPC = 2 und DATA = MPC = 4 Positionen) kein Prüfen durchgeführt,und der Ausgang V wird nur in der Position DATA = MPC = '5 geprüft, ausgelesen in der Adresse MEC = 5. Wenn der logische Wert des Ausgangs V=O ist, wird die stufenweise Fortschaltung der Speicheradressierungsschaltung MEC fortgesetzt bis zur letzten η-ten Adresse. Wenn der geprüfte Wert als "1" festgestellt wird, wird eine Fehleranzeige gemacht, und die Steuereinheit CU lie-

fert jeweils die aktuellen Werte der Adressengeneratoren DMC und MPC an einen nicht-gezeigten Drucker in der Zeichnung, der die Nummern der kurzgeschlossenen Anschlüsse ausdruckt.
5

Wenn der Kurzschlußtestzyklus beendet ist, wird das Schreiben des Adressengenerators DMC freigegeben, und die nächste Speicheradresse MEC = 1 wird eingestellt. Ob nun der nächste Zyklus ein weiterer KurzSchlußtest oder ein Kontinuitätstest ist, wird durch den Wert des Schließbittes Z bestimmt. Wenn der Schließbit erneut O "Z = O) ist, wird ein weiterer Kurzschlußtestzyklus gemäß den logischen Bedingungen, wie sie oben ausgeführt wurden, durchgeführt. Im Beispiel wird jedoch in der Adresse von MEC = 1 Z = 1 ausgelesen, was bedeutet, daß der unter der ersten Adresse gespeicherte Anschluß mit mindestens einem anderen Anschluß verbunden ist. Die Aufgabe der Steueroperation liegt im Testen der Kontinuität dieser Verbindung. Im Falle des Kontinuitätstestes werden immer zwei benachbarte Speicheradres sen ausgelesen. Der Inhalt des DATA Feldes in der ersten Adresse stellt den Adressengenerator DMC ein, und der Inhalt, der in der zweiten Adresse gelesen wurde, stellt den Adressengenerator MPC ein. Im Beispiel der Adresse MEC = 1 wird DMC = 1 eingestellt, und die in der nächsten Adresse MEC = 2 ausgelesene Nummer 3 wird verwendet, um den Adressengenerator MPC auf die Position 3 einzustellen. In Fig. 2 ist ersichtlich, daß der Kontinuitätstest gerechtfertigt ist, weil zwischen den aktuellen getesteten Anschlüssen (Anschlüsse 1 und 3) eine Verbindung bestehen muß. Wenn während des Testes der Wert des Ausgangs V "1" ist, ist die Kontinuität korrekt, und es gibt keine Notwendigkeit für eine Fehleranzeige. Danach sollten die Adressengeneratoren DMC und MPC auf die Nummern eingestellt werden, die

unter den nächsten Speicheradressen ausgelesen wurden, d. h. auf DMC = 3 ausgelesen in MEC = 2 und auf MPC = 2 im Falle von MEC = 3. Der Test wird erneut ein Kurzschlußtest sein, weil in der Adresse von MEC = 2 der Schließbit Z=O ist.

In den folgenden Adressen werden erneut Kontinuitätsteste ausgeführt. Die Kontinuitätsteste der miteinander verbundenen Anschlüsse 2, 4 und 5 (durchgeführt durch die Einstellung der Adressengeneratoren DMC und MPC auf die Daten, die in direkt benachbarten Speicheradressen abgespeichert sind) umfassen die folgenden Messungen:

a) MEC = 3 DMC = 2; MEC = 4 MPC = 4 Messung zwischen den Anschlüssen 2 und 4;

b) MEC = 4 DMC = 4; MEC = 5 MPC = 5 Messung zwischen den Anschlüssen 4 und 5.

Wenn der folgende Schritt gemacht wird, d. h., wenn:

MEC = 5 DMC = 5; MEC = 6 MPC = 6 ist, ist der Schließbit Z = 0 in der Adresse von MEC = 5,und ein Kurzschlußtest wird gemacht.

Der Kontrollmodus, der aus den Kurzschluß-und Kontinuitäts testzyklen besteht, wird bevorzugt, weil er keine Redundanzprüfung umfaßt; er liefert die Nummer der fälschlich verbundenen Anschlüsse, den Typ des Fehlers und ist schnell und einfach. Besonders bei der Kontrolle eines Netzwerkes NW, welches eine hohe Zahl von Anschlüssen aufweist, ist es möglich, die Kontrolle zwischen den vorge-

-JS-

gebenen Speicheradressen nur auszuführen, ζ. B. wenn ein Eingriff im Netzwerk gemacht wird in einem vorgegebenen Feld, oder wenn eine bestimmte Zwischenverbindung von hoher Bedeutung ist. Um eine solche begrenzte Kontrolle auszuführen, sollten nur die erste und letzte erforderliche Adresse der Speicheradressierungsschaltung MEC eingestellt werden, was ausgeführt werden kann durch geeignete Register oder durch Prozessoroperationen.

Claims

339Ö3 13 Ansprüche

1. Verfahren zur Prüfung eines internen Verbundsystemes zwischen η Anschlüssen eines elektrischen Netzwerkes und zum Speichern der Ergebnisse in einem Speicher umfassend η Speicherzellen im Wege der Messung des Vorhandenseins oder NichtVorhandenseins der Signalübertragung zwischen den Anschlüssen, gekennzeichnet durch die Schritte des Aufschaltens eines Markierungszustandes auf die jeweiligen Anschlüsse durch einen Demultiplexor (DMPX) mit η Ausgängen, der durch einen Adressengenerator (DMC) gesteuert wird, und des Suchens der übertragung des Markierungszustandes durch einen Mul tiplexor (MPX) mit η Eingängen, der mit den Anschlüssen verbunden ist und durch einen anderen Adressengenerator (MPC) eingestellt wird und in jedem stabilen Zustand des Demultiplexors (DMPX) die übertragung des Markierungszustandes gemäß den Schritten von ersten Zyklen, die als Zyklen A bezeichnet sind, untersucht wird, in jedem der Zyklen A der Multiplexor ■ (·ΜΡΧ) von dem mit dem stabilen Zustand des Demultiplexor (DMPX) verknüpften Anschluß fortgeschaltet wird bis zum letzten Anschluß, und in jedem Schritt der Zustand des Multiplexorausgangs überwacht wird, und, wenn an diesem Ausgang ein aktiver Zustand, der das Passieren das Markierungszustandes charakterisiert, festgestellt wird, die aktuelle Adresse des Multiplexors (MPX) kurzzeitig gespeichert wird, und wenn der nächste aktive Zustand an diesem Ausgang festgestellt wird, die kurzzeitig gespeicherte Adresse in die momentan adressierte Zelle des Speichers eingeschrieben wird, zusammen mit einem Schließbit, das einen ersten logischen Wert in Verbindung mit diesem aktiven Zustand aufweist, wonach die nächste Adresse des

Speichers eingestellt wird, und die momentane Multiplexoxadresse kurzzeitig gespeichert wird, und diese wiederholte Folge von Schritten fortgesetzt wird, bis der Multiplexor (MPX) mit dem η-ten, letzten Anschluß verbunden ist und im nächsten Schritt die kurzzeitig gespeicherte Adresse in die nächste freie Adresse des Speichers (MEM) zusammen mit einem Schließbit eingeschrieben wird, der einen zweiten logischen Wert aufweist, der in bezug auf den ersten logischen Wert invertiert ist, und der Speicher (MEM) zur nächsten Adresse stufenweise fortgeschaltet wird, danach ein zweiter B-Typ-Zyklus zur Einstellung des nächsten stabilen Zustandes des Demultiplexers (DMPX) gestartet wird, indem die Demultiplexoradresse durch entsprechende Schritte vergrößert wird, und in jedem Schritt diese Adresse mit dem Inhalt der bereits aufgefüllten Speicherzellen verglichen wird, und, wenn Gleichheit gefunden wird, die Demultiplexoradresse um einen Schritt angehoben wird, und dieser vergrößerte Schritt mit dem Inhalt der bereits eingeschriebenen Speicherzellen verglichen wird, beginnend mit der ersten Zelle, und, wenn keiner der Inhalt der aufgefüllten Speicherzellen mit der aktuellen Demultiplexoradresse übereinstimmt, dann diese letztere akzeptiert wird als eine stabile Demultiplexeradresse, wonach ein weiterer Zyklus A startet und durch abwechselnde Serien der Zyklen A und B alle η Zellen des Speichers (MEM) einschrieben werden.

0

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der logische Wert des Schließbits "1" angenommen wird, wenn der Multiplexorausgang (V) sich als aktiv herausstellt, während dieser logische Wert als "O" im folgen^· den Schritt angenommen wird, der der Prüfung des n-ten Anschlusses folgt.

- 2-9 -

■ 34·

3. Verfahren zum Testen der Identität eines internen Verbundsystems, das unter Anschlüssen eines Netzwerkes mit dem eines Standardnetzwerkes ausgewertet wird, indem die interne Verbindung des Standardnetzwerkes in einem Speicher gemäß den Ansprüchen 1 oder 2 aufgezeichnet wird, gekennzeichnet durch die Schritte des Schaltens eines Markierungszustandes auf entsprechende Anschlüsse des im Test befindlichen Netzwerkes durch einen Demultiplexor (DMPX), der durch einen Adressengenerator (DMC) adressiert ist, und durch einen Multiplexor (MPX) mit Eingängen, die mit den Anschlüssen verbunden sind und durch einen zweiten Adressengenerator (MPC) adressiert sind, wobei die Ankunft des Markierungszustandes am Multiplexerausgang als Beweis oder Nachweis für Kurzschluß oder als ein Kontinuitätstest zwischen den aktuell verbundenen Anschlüssen getestet bzw. gewertet wird und die Kurzschluß- und Kontinuitätstestprüfungen in abwechselnden Zyklen ausgeführt werden und in den Kurzschlußkontrollzyklen der Demultiplexor (DMPX) auf Adressen eingestellt Wird, für die gilt, daß in der Speicherzelle mit der gleichen Adresse der Wert des Schließbits dem zweiten logischen Wert entspricht, und während der Aufrechterhaltung solcher Demultiplexorzustände die Speicheradresse um Schritte vergrößert wird und in jedem Schritt der Speicherinhalt gelesen wird, und wenn der gelesene Wert des Schließbits dem zweiten logischen Wert entspricht, dann der Multiplexor (MPX) eingestellt wird auf die in der gleichen Speicherzelle gespeicherte Adresse, und sein Ausgangszustand geprüft wird, und, wenn bei diesem Ausgang der Markierungszustand als Kurzschluß festgestellt wird, eine Fehleranzeige gemacht wird, wonach am dem Ende jedes der ersten Zyklen die Speicherzelle mit der nächsten Adresse gelesen wird und der Demul-

tiplexor (DMPX) auf die Position eingestellt wird, die der in dieser Zelle gespeicherten Nummer entspricht, und wenn der Wert des Schließbits, der in dieser Zelle gespeichert ist, den zweiten logischen Wert einnimmt, sodann ein anderer Kurzschlußtestzyklus gestartet wird, und wenn der Schließbit den anderen, d. h. den ersten logischen Wert aufweist, ein zweiter Typus Kontinuitätstestzyklus gestartet wird, in dem der Demultiplexor (MPX) auf die Position eingestellt wird, die durch die in der Speicherzelle mit der nächsten Adresse gespeicherten Nummer bestimmt ist, und der Zustand des Multiplexorausganges festgestellt wird, und, wenn das Fehlen des Markierungszustandes, d. h. Kontinuität, gemessen wird, eine Fehleranzeige gemacht wird, und wenn die Kontinuität festgestellt wird, der Demultiplexor (DMPX) auf die Position eingestellt wird, die durch die in der Speicherzelle mit der nächsten Adresse gespeicherte Nummer definiert ist, ,und in Abhängigkeif vom Wert des Schließbits, der in dieser Zelle gespeichert ist, ein weiterer Kurzschluß oder Kontinuitätstestzyklus gestartet wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß während jeder Fehleranzeige die aktuellen Positionen des Demultiplexers (DMPX) und des Multiplexors (MPX) aufgezeichnet werden.

5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeich-0 .net, daß die Teste in einem Bereich ausgeführt werden, der zwischen zwei vorbestimmten Grenzspeicheradressen definiert ist, in denen der Demultiplexor (DMPX) zuerst auf die in einer der Grenzadressen gespeicherten

- 3Τ -

• 33-

Positionen eingestellt ist und der Typus des ersten Zyklus definiert ist durch den logischen Wert des Schließbits in dieser Adresse.

6. Vorrichtung zur Durchführung eines Verfahrens nach einem der Ansprüche 1 bis 6, gekennzeichnet durch einen Demultiplexer (DMPX) mit Ausgängen, die mit den η Anschlüssen des Netzwerkes (NW), das getestet wird, verbunden ist, durch einen Multiplexor (MPX) mit Eingängen, die mit diesen Anschlüssen verbunden sind, durch einen Adressengenerator (DMC), der mit dem Adresseneingang des Demultiplexers (DMPX) verbunden ist, durch einen zweiten Adressengenerator. (MPC), der mit dem Adresseneingang des Multiplexors (MPX) verbunden ist, durch ein Register (REG), das mit dem Ausgang des Multiplexors (MPX) zur kurzzeitigen Speicherung des Wertes dieses Ausganges verbunden ist, durch einen Selektor (SEL), der eingestellt werden kann in Abhängigkeit vom erforderlichen Betriebsmodus und der einen Ausgang aufweist, der mit dem Adresseneingang des zweiten Adressengenerators (MPC) verbunden ist, durch einen ersten Eingang, der mit dem Ausgang des ersten Adressengenerators (DMC) verbunden ist, durch einen Speicher (MEM), der η Zellen aufweist und der Dateneingänge aufweist, die mit einer Ausnahme mit den Ausgängen des Registers (REG) verbunden sind, durch Datenausgänge des Speichers (MEM), die mit einer Ausnahme mit dem Adresseneingang des ersten Adressengenerators (DMC) verbunden sind und mit einem zweiten Eingang des Selektors (SEL), durch eine Speicheradressierungsschaltun (MEC), die mit den Adresseneingängen des Speichers (MEM) gekuppelt ist, durch eine Einrichtung zur Bestimmung der Identität des Speicherinhaltes und der aktuellen Position des ersten Adressengenerators

- ia- -

(DMC), durch eine Einrichtung zum kurzzeitigen Speichern der gegebenen Zustände der Speicheradressierungsschaltung (MEC) und zur Anzeige der Tatsache, wenn die Speicheradressierungsschaltung (MEC) diese Zustände erneut einnimmt und durch eine Steuereinheit (CU), die das Ausgangssignal des Multiplexors (MPX), das verbleibende Datenausgangssignal des Speichers (MEM), das Ausgangssignal der Einrichtung zur Bestimmung der Identität, das Ausgangssignal der Kurzzeitspeichereinrichtung empfängt, wobei die Steuereinheit (CU) Steuer- oder Kontrollausgänge zum Einstellen des verbleibenden Dateneinganges des Speichers (MEM) und zum Steuern des ersten und zweiten Adressengenerators (DMC, MPC), des Selektors (SEL), des Registers (REG), der Speicheradressierungsschaltung (MEC) und des Speichers (MEM) umfaßt.

7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Einrichtung zur Bestimmung der Identität einen ersten Komparator (KOM 1) aufweist mit einem ersten Eingang, der mit dem Ausgang des ersten Adressengenerators (DMC) verbunden ist und einen zweiten Eingang aufweist, der mit dem Datenausgang des Speichers (MEM) verbunden ist.

8. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Kurzzeitspeichereinrichtung erste und zweite Zähler (CNT 1, CNT 2) aufweist, die durch die Steuereinheit (CU) gesteuert werden, wobei einer der Zähler mit dem Einstelleingang der Speicheradressierungsschal tung (MEC) verbunden ist und einen zweiten Komparator (KOM 2) aufweist mit Eingängen, die mit den Ausgängen des ersten und zweiten Zählers (CNT 1, CNT 2) verbunden sind.

. 35 -

NW elektrisches Netzwerk "η" Nummer DMPX Demultiplexor MPX Multiplexor DMC Adressengenerator MPC Adressengenerator V Ausgang KOM 1 erster Komparator SEL Selektor MEM Speicher REG Register CU Steuereinheit MEC Speicheradressierungsschaltung CNT 2 zweiter Zähler KOM 2 zweiter Komparator 10 Dateneingang 11 Steuereingang 12 Dateneingang 13 Leitung 14 Leitung 15 Leitung 16 Adresseneingang 17 Leitung 18 Steuereingang 19 Modussteuereingang 20 Steuereingang