HU187428B - Method for testing inner system of connection amongst n number of output of an electric network and device for implementing this method, as well as circuit arrangement for testing inner structure of connection of the networks containing several nodal points - Google Patents

Method for testing inner system of connection amongst n number of output of an electric network and device for implementing this method, as well as circuit arrangement for testing inner structure of connection of the networks containing several nodal points Download PDF

Info

Publication number
HU187428B
HU187428B HU823660A HU366082A HU187428B HU 187428 B HU187428 B HU 187428B HU 823660 A HU823660 A HU 823660A HU 366082 A HU366082 A HU 366082A HU 187428 B HU187428 B HU 187428B
Authority
HU
Hungary
Prior art keywords
memory
address
multiplexer
demultiplexer
output
Prior art date
Application number
HU823660A
Other languages
English (en)
Inventor
Lajos Somlai
Kalman Galos
Original Assignee
Vilati Villamos Automatika Foevallalkozo Es Gyarto Vallalat,Hu
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vilati Villamos Automatika Foevallalkozo Es Gyarto Vallalat,Hu filed Critical Vilati Villamos Automatika Foevallalkozo Es Gyarto Vallalat,Hu
Priority to HU823660A priority Critical patent/HU187428B/hu
Priority to PCT/HU1983/000056 priority patent/WO1984002015A1/en
Priority to CH3439/84A priority patent/CH659721A5/fr
Priority to JP58503680A priority patent/JPS59502036A/ja
Priority to US06/621,906 priority patent/US4597072A/en
Priority to DE19833390313 priority patent/DE3390313T1/de
Priority to GB08417963A priority patent/GB2140944B/en
Publication of HU187428B publication Critical patent/HU187428B/hu

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/67Testing the correctness of wire connections in electric apparatus or circuits

Description

A találmány szerinti eljárásnál a csomópontokat indexszámok (l,2,...n) formájában memóriába (MÉM) írják, ahol az egymással összekötött csomópontok csoportjait az egymás mellé csoportosított index-számcsoportok képezik, amelyeket záróbittel különítenek el egymástól. A kapcsolatrendszer vizsgálatánál egy címgenerátorral (DMC) vezérelt n kimenetű demultiplexerrel (DMPX) rendre jelölő állapotokat kapcsolnak a csomópontokra és egy multiplexerrel (MPX) kimutatják a további csomópontokon a jelölő állapotok továbbjutását a belső kapcsolatrendszer csomópontjainak összekötöttségének megfelelően. Az eljárást megvalósító berendezésben a demultiplexer (DMPX) kimenetei a vizsgált hálózat n számú csomópontjával és a multiplexer (MPX) bemenetéivel, első címgenerátor (DMC) kimenete a demultiplexer (DMPX) címbemenetével, második címgenerátor (MPC) kimenete a multiplexer (MPX) címbemenetével, és regiszter (REG) bemenetével, a második címgenerátor (MPC) címbemenete szelektor (SEL) kimenetével, a memória (MÉM) adatbemenetei a regiszter (REG) kimenetével, adatkimenetei az első címgenerátor (DMC) címbemenetével és a szelektor (SEL) második bemenetével, címbemenetei memó-
187 428 ria címző áramkörrel (MEC), a multiplexer (MPC) kimenete vezérlőegységgel (CU) van összekötve, és a vezérlőegység (CU) össze van kötve a memória (MÉM) utolsó adatkimenetével és utolsó adatbemenetével, a címgenerátorokkal (DMC, MPC), a szelektorral (SEL), a regiszterrel (REG), és a memória címző áramkörrel (MEG).
A nagyszámú multiplikált csomópontoknál jelentkező demultiplexer és multiplexer visszaáramproblémák kiküszöbölésére olyan kapcsolási elrendezést hoztak létre, amelyben a demultiplexerek (DMPX) nyitott kollektorosak és azok kimenetei rendre egy-egy visszaáram-kompenzáló ellenálláson (Rk) át a tápfeszültséghez kapcsolódnak, a multiplexerek (MPX) engedélyező bemenetel pedig tiltóáramkör (LOCK) kimeneteivel vannak összekötve. (1. ábra)
A találmány tárgya eljárás egy villamos hálózat n-számú kivezetése között fennálló belső kapcsolatrendszer vizsgálatára és n-rekeszes memóriába való rögzítésére a kivezetések közötti jelátvitel igen-nem jellegű mérésével. A találmány tárgyát képezi ezenkívül olyan eljárás is, amely egy már megvizsgált n-rekeszes memóriában rögzített kapcsolatrendszerű minta hálózat alapján képes egy vele azonosra gyártott további villamos hálózatot ellenőrizni és a mintához viszonyított eltéréseket jelezni. A találmány tárgyát képezi ezenkívül ez eljárás foganatosítására alkalmas berendezés is, valamint kapcsolási elrendezés nagyszámú csomópontot tartalmazó hálózatok belső összeköttetés struktúrájának viszgálatára.
Mint ismeretes, több csomóponttal (kivezetéssel, csatlakozással) rendelkező villamos hálózatok gyártásánál, szerelésénél a csomópontok közötti kapcsolatrendszer vizsgálata, illetve ellenőrzése nagy jelentőséggel bír.
Az összeköttetések vizsgálatakor igen-nem jellegű információra van szükség, azazhogy két csomópont között villamos összeköttetés van vagy nincs. Általában összeköttetést lehet megállapítani, ha a vizsgált csomópontok között az ellenállás egy adott küszöbérték alatt van, és nincs összeköttetés^ ha az említett ellenállás értéke ennél a küszöbértéknél nagyobb.
Áz ilyen vizsgálatok elvégzése különösen nagyszámú (több száz vagy több ezer) csomóponttal rendelkező hálózatoknál bonyolult és költséges berendezések felhasználását igényli. A bonyolultság a csomópontok számának növelésével fokozottan növekszik, és csak kis csomópontszámra tervezett berendezések elvi okok miatt nem bővíthetők, mert bővítéskor járulékos problémák lépnek fel. A problémák elsősorban abból adódnak, hogy a vizsgált hálózaton belül elvileg tetszőleges számú csomópont egymással galvanikusan összeköttetésbe kerülhet, és az ezen csomópontokhoz csatlakozó áramkörök között nemkívánt csatolások, kölcsönhatások keletkezhetnek.
Nagyszámú csomóponttal rendelkező hálózatok belső kapcsolatrendszerének feltárására a lehetőségek igen nagy száma miatt számítógépeket használnak, amelynek memóriája az egyes állapotokra jellemző adatokat tartalmazza. Az ismeretlen hálózat belső kapcsolatrendszerének automatikus feltárására elektronikus elven működő őnprogramozó megoldás tudomásunk szerint nem ismeretes.
A találmány feladata olyan kapcsolási elrendezés létrehozása ngyszámú csomópontot tartalmazó hálózatok belső összeköttetés struktúrájának vizsgálatára, amely a kevés csomóponttal rendelkező hálózatok vizsgálatára alkalmas egyszerű elvi elrendezés megtartása mellett tetszőlegesen bővíthető az említett nemkívánt kölcsönhatások fellépésének veszélye nélkül.
A kitűzött feladat megoldásához az említett kölcsönhatások keletkezésének elemzése nyújtott elvi segítséget és lényege a csomópontokhoz kapcsolódó nyitott kollektoros kimenetű demultiplexerek vészáramának kompenzálásában, továbbá ugyanide csatlakozó multiplexerek bemenetelnek csoportos és kölcsönös kizárásában van.
Á találmánnyal kapcsolási elrendezést hoztunk létre nagyszámú csomópontot tartalmazó hálózatok belső összeköttetés struktúrájának vizsgálatára, amelyre jellemző, hogy a hálózat egyes csomópontjaihoz csatlakozó nyitott kollektoros kimenetű demultiplexert, ugyanezen csomópontokhoz csatlakozó multiplexereket tartalmazó multiplexer oszlopot és a demultiplexereket címző áramkört és a multiplexereket címző áramkört tartalmaz, és az egyes demultiplexer kimenetek egy-egy kompenzáló ellenálláson keresztül a tápfeszültséghez csatlakoznak, amelyek ellenállásértéke a velük társított nyitott kollektoros kimenetek visszáramainak fedezésére van méretezve, és az elrendezés tartalmaz tiltó áramkört, amely a multiplexer oszlopban lévő multiplexerek közül csak a mindenkor címzettet engedélyezi.
A találmány szerinti kapcsolási elrendezés egy előnyös kiviteli alakjánál a multiplexerek több multiplexer oszlopban vannak elrendezve, az első multiplexer oszlopban egyenként k számú bemenettel rendelkező multiplexerből n-számú helyezkedik el, ahol n · k = z a vizsgálandó csomópontok számával azonos, és az egyes oszlopokhoz tartozó multiplexerek párhuzamos címzésűek, és az első multiplexer oszlophoz vannak a legalacsonyabb helyértékű címző bitvonalak hozzárendelve, és a tiltó áramkör kimenetei az első multiplexer oszlop kapubemeneteihez csatlakoznak.
Nagyszámú csomópontot tartalmazó hálózatnak például az olyan hálózatokat tekintjük, ahol a csomópontok száma 20-nál nagyobb.
A találmány feladata továbbá olyan eljárás és berendezés létrehozása egy több csomóponttal rendelkező villamos hálózat kivezetései között fennálló belső kapcsolatrendszer vizsgálatára és ellenőrzésére, amely tetszőleges csomópontszám mellett is képes önprogramozással az ismeretlen hálózat kapcsolatrendszerét feltárni, amely nem kíván bonyolult processzor műveleteket, sőt processzort sem feltétlenül, és minimális memóriaigénnyel rendelkezik, a memóriarekeszek száma nem haladja meg a hálózat csomópontjainak számát, azaz a tárolt információ minimális redundanciával rendelkezik.
A találmánnyal tehát eljárást hoztunk létre egy villamos hálózat n-számú kivezetése között fennálló belső kapcsolatrendszer vizsgálatára és n-reke-21
187 428 szes memóriában való rögzítésére a kivezetések közötti jelátvitel igen-nem jellegű mérésével, és a találmány szerint egy címgenerátor által vezérelt nkimenetü demultiplexerrel az egyes kivezetésekre jelölő állapotot kapcsolunk és egy a kivezetésekkel összekötött n-beínenetű, másik címgenerátorral beállított multiplexerrel a jelölő állapot továbbjutását keressük, és a demultiplexer minden stabil állapotában a jelölő állapot továbbjutását egy első, A ciklus lépései szerint keressük meg, amelyben a multiplexert a demultiplexer mindenkori stabil állásának megfelelő sorszámú kivezetéstől kezdődően egészen az utolsó kivezetésig rendre továbbléptetjük és minden lépésnél vizsgáljuk a kimenet állapőtát, és amikor az említett jel továbbjutását jelentő aktivált állapotot tapasztalunk, a multiplexer pillanatnyi címét átmenetileg tároljuk, a soronkövetkező aktivált állapot észlelésekor az átmenetileg tárolt címet a memória pillanatnyi címére beírjuk és záróbitként hozzáírunk egy az aktivált állapottal társított első logikai értéket és a soronkövetkező memóriacímet állítjuk be és a pillanatnyi multiplexer címet tároljuk átmenetileg, és ezt az ismétlődő lépéssorozatot egészen addig folytatjuk, ameddig a multiplexert az utolsó n-edik kivezetéshez is csatlakoztattuk, és az ezt követő lépésben az éppen átmenetileg tárolt címet írjuk be a memória soronkövetkező címére és záróbitként egy az említettel ellentétes második logikai értéket írunk be, és a memóriát a következő címre léptetjük, ezt követően a demultiplexer soron következő stabil állapotát beállító B-ciklust indítunk, amelynek során a demultiplexer címet eggyel megnöveljük és ezen címet a memória már beírt rekeszeinek tartalmával rendre összehasonlítjuk, azonosság tapasztalásakor a demultiplexer címet eggyel növeljük és ismét a kezdeti memóriacímtől kiindulva a tárolt értékeket a megnövelt demultiplexer címmel vetjük egybe, és amikor egyetlen beírt rekeszben sem találunk azonosságot az éppen vizsgált demultiplexer címmel, akkor ezt stabil demultiplexer állapotként rögzítjük és újabb A-jelű ciklust indítunk, és az A és B ciklusok alternáló sorozatával a memória összes rekeszét feltöltjük.
A találmány szerint eljárást is létrehoztunk egy mintával azonosra készített villamos hálózat kivezetései között fennálló belső kapcsolatrendszer mintával való azonosságának ellenőrzésére, ahol a mintát reprezentáló villamos hálózat belső kapcsolatrendszerét a fenti eljárással összhangban írtuk be a memóriába, és a találmány szerint egy címgenerátor által címzett demultiplexerrel a villamos hálózat egyes kivezetéseire jelölő állapotot kapcsolunk és ugyanezen kivezetésekkel összekötött bemenetű és második címgenerátorral címzett multiplexerrel a többi kivezetésen megjelenő jelölő állapotot, azaz a mindenkor csatlakoztatott kivezetések között létező zárlatot kimutatjuk vagy a folytonosságot ellenőrizzük, és a zárlat és folytonosság vizsgálatokat váltakozó ciklusokban hajtjuk végre, a zárlatellenőrzési ciklusokban a demultiplexert olyan című állapotokba visszük, amely címeknek a memóriában tárolt értékéhez záróbitként a második logikai érték tartozik, minden ilyen demultiplexer állapot fenntartása mellett a memória címét lépésenként növelve a hozzárendelt memóriatartalmat kiolvassuk és amikor a tárolt záróbit a második logikai értéket veszi fel, akkor a multiplexert az ugyanezen memória címen tárolt számnak megfelelően címezzük és kimeneti állapotát vizsgáljuk és ha ezen a kimeneten jelölő állapotot, azaz zárlatot észlelünk, akkor hibajelzést létesítünk, minden első ciklus befejezése után a memóriából a soron következő memóriacímhez tartozó rekeszt olvassuk ki és a demultiplexert az itt tárolt számnak megfelelő helyzetbe vezéreljük és ha az ezen rekeszben tárolt záróbit a második értéket veszi fel, akkor újabb zárlatellenőrzési ciklust indítunk, és ha a záróbit ezze.l ellentétes első logikai értékű, akkor második típusú, folytonosság ellenőrzési ciklust indítunk, amelyben a multiplexert a soron kővetkező memóriacímen tárolt számnak megfelelő helyzetbe viszszük és a multiplexer kimeneti állapotát figyeljük, ha itt a jelölő állapot, azaz a folytonosság hiányát észleljük, akkor hibajelzést létesítünk, folytonosság észlelésekor a demultiplexert az említett soron kővetkező memóriacímen tárolt értékre állítjuk be és az itt tárolt záróbit értékétől függően újabb zárlatvagy folytonosság ellenőrzési ciklust indítunk.
Ezen eljárás egy előnyös foganatosítási módjánál a vizsgálatokat előre megadott két memóriacím között értelmezett résztartományban végezzük, amelyen belül a demultiplexert először az egyik memóriacímen tárolt értékre állítjuk és a kezdő ciklus típusát az itt lévő záróbit logikai értékétől függően választjuk meg.
A találmány szerint berendezést is létrehoztunk, amely lehetővé teszi mind a vizsgálati, mind pedig az ellenőrzési eljárások foganatosítását, és ez a berendezés tartalmaz a vizsgált hálózat n-számú kivezetésével rendre összekötött kimenetű demultiplexert, ugyanezen kivezetésekkel rendre összekötött bemenetű multiplexert, a demultiplexer címbemenetéhez kapcsolt kimenetű első címgenerátort, a multiplexer címbemenetéhez kapcsolt második címgenerátort, a második címgenerátor kimenetéhez kapcsolt, ezen kimenet értékét átmenetileg tároló regisztert, a választott üzemmódtól függően beállítható szelektort, amelynek kimenete a második címgenerátor címbemenetéhez csatlakozik, első bemenete pedig az első címgenerátor kimenetével van összekötve, n-számú -rekesszel rendelkező memóriát, amelynek adatbemenetei egy utolsó kivételével a regiszter kimenetével vannak összekötve, a memória adatkimenetei egy kivételével az első címgenerátor címbemenetéhez és a szelektor második bemenetéhez csatlakoznak, memória címző áramkört, amely a memória címbemeneteihez csatlakozik, a memóriatartalom és az első címgenerátor pillanatnyi állapotának azonosságát megállapító szervet, a memória címző áramkör adott állapotait átmenetileg tároló és annak ismételt eltérését jelző szervet, továbbá vezérlőegységet, amely fogadja a multiplexer kimenetét, a memória utolsó adatkimenetét, az azonosságot megállapító szerv kimenetét, a jelző szerv kimenetét, és vezérlő kimenettel rendelkezik a memória utolsó adatbemenetének beállítására, továbbá az első és második címgenerátor, a szelektor, a regiszter, a memória címző áramkör és a memória vezérlésére.
187 428
A találmány szerinti eljárás mind a vizsgálat, mind a keresés során figyelembe veszi a hálózatról szerzett korábbi információt és ezért a vizsgálati lépések száma minimalizált, és ugyancsak minimalizált a vizsgálat eredményeinek rögzítéséhez szükséges memóriarekeszek száma is. A hálózat belső struktúrája a záróbit bevezetése révén logikus csoportokban helyezkedik el a memória soronként következő címein, az egymással összekötött csomópontok záróbitje egyes logikai szintű egészen a rákövetkező első nulla értékű záróbittel ellátott kivezetésszámig, amely még ehhez a csoporthoz tartozik. Az ilyen rendszerű tárolás elősegíti a feltárt hibás kapcsolatok azonosítását, továbbá a keresést.
A találmány szerinti megoldást a továbbiakban kiviteli példák kapcsán a rajz alapján ismertetjük részletesebben. A rajzon az
1. ábra a találmány szerinti kapcsolási elrendezés általános tömbvázlata, a
2. ábra az 1. ábrán vázolt kapcsolás részlete, amely a kölcsönhatás kialakulását szemlélteti, a
3. ábra a találmány szerinti berendezés általános tömbvázlata, a
4. ábra a vizsgált hálózat egy részletét szemléltető vázlat, és az
5. ábra táblázatos formában szemlélteti a memória feltöltését.
Az 1. ábrán olyan logikai kapcsolás vázlata látható, amely megfelelő vezérlés esetén alkalmas lehet nagyszámú csomópontot tartalmazó ismeretlen NW hálózat belső kapcsolatrendszerének feltárására és ellenőrzésére.
A vizsgálandó NW hálózat nagyszámú T csomóponttal rendelkezik, amelyek tetszőleges belső struktúrával összhangban kapcsolódnak. Ha a T csomópontok száma z, akkor előfordulhat, hogy O-tól szélső esetben z-ig terjedő T csomópont egymással közvetlen összeköttetésben áll.
Az NW hálózat minden egyes T csomópontjával DMX demultiplexer tömb egy-egy kimenete kapcsolódik. A DMX demultiplexer tömb több, egyenként például k számú kimenettel rendelkező egyedi DEMUX demultiplexerből épülhet fel, amelyek címzést DMC címző áramkörtől kapnak. A DEMUX demultiplexerek száma például n.
Az NW hálózat ugyanezen T csomópontjaihoz MX multiplexer egység MX 1 első multiplexer oszlopának MUX multiplexerei bemeneteikkel csatla koznak. Az MX multiplexer egység címzését MPC címgenerátor AB cimbuszon keresztül végzi.
Az ismeretlen belső struktúrájú NW hálózat belső kapcsolatrendszerének feltárása elvileg a következő vezérlési elv alapján lehetséges. A DMX demultiplexer tömb demultiplexereinek z számú kimenetét és az MXL első multiplexer oszlop multiplexereinek z számú bemenetét az 1. ábra szerint a z számú T csomópontra kapcsoljuk. Ezt követően a DMX demultiplexer tömb első kimenetére alacsony TTL szintű jelet kapcsolunk. Ezt a jelet fenntartva az MX multiplexer egység összes lehetséges állapotát beállítjuk és az MX3 harmadik multiplexer oszlop OUT kimenetén vizsgáljuk a beadott L szint megjelenését. Az összetartozó címeket és állapotokat egy, a rajzon nem vázolt tárban rögzítI jük. A fenti eljárást minden demultiplexer kimenet L szintű vezérlése mellett megismételjük.
A 2. ábrán az 1. ábra elrendezésének egy részlete látható, amely az NW hálózaton belül egy belső összeköttetési ICP vonallal kapcsolódó j számú csomópontot és az ahhoz kapcsolódó demultiplexer és multiplexer áramkörök Tr, illetve MTr tranzisztorait szemlélteti. Aj szám értéke tetszőlegesen nagy, akár többezer is lehet.
A Tr tranzisztorok az 1. ábrán vázolt DEMUX demultiplexereket alkotó integrált áramkörök részét képezik és nyitott kollektoros kapcsolásban vannak elrendezve. Ilyen jellegűek például a kereskedelmi forgalomban kapható SN 7445 és SN 74 159 típusú demultiplexer kimenetei. Az ugyanidecsatlakozó MUX multiplexerek bemeneti áramköreit az MTr tranzisztorok szemléltetik, ezek bázisai egy-egy Rb ellenálláson keresztül a + VS tápfeszültségre kapcsolódnak. Az Rb ellenállások értéke jellegzetesen 4 kohm. Az MTr tranzisztorok E emitterei képezik a multiplexer bemeneteket, ezenkívül rendelkeznek AD címbemenetekkel és egy G kapubemenettel.
Az 1. ábrán vázolt elrendezés fentiekben leírt működését több körülmény megzavarhatja.
Az első ilyen körülményt a 2. ábra kapcsolási részlete alapján az alábbiak szerint érthetjük meg. A DMX demultiplexer a kijelölő L szintet olyan T csomópontra adja, amely nincs összekötve a 2. ábrán vázolt ICP vonallal. A működés során tételezzük fel, hogy a második MTr2 multiplexer címzést kap. A címzés eredményeként E2 emittere és a földpont között áram indulhat meg a nyitott emitter-bázis átmeneten és az Rb2 ellenálláson keresztül a + VS tápfeszültség felé. Az elrendezés helyes működése esetén ilyen áram nem indulhat meg, mert az ICP vonallal összekötött összes Tr tranzisztor zárt állapotban van. Ha a j szám, azaz a párhuzamosan kapcsolódó zárt állapotú, nyitott kollektoros Tr tranzisztorok száma elegendően nagy, akkor azok visszáramai összegződnek és eredőjük elegendően nagy lesz a címzett MTr2 tranzisztor nyitására. A visszáram nagysága tranzisztorról tranzisztorra változhat, de egy integrált áramköri eszköztípuson belül szórásuk viszonylag csekély, jellegzetesen 10 μΑ. Már 100 ilyen tranzisztor őszszekapcsolódása 1 mA áramot eredményez, ami már nyitja a címzett MTr2 tranzisztort és hamis jelzés keletkezik.
A gyakorlatban éppen ezért nem szoktak 10-20nál nagyobb számú demultiplexer kimenetet közösíteni, ez magyarázza, hogy az I. ábrán vázolt elrendezésnek eddig csak elvi jelentősége volt.
Az itt vázolt probléma kiküszöbölhető, ha a találmány szerint a nyitott kollektoros kimenetű demultiplexerek minden kimenete és a +VS tápfeszültség közé olyan értékű Rk kompenzáló ellenállást kapcsolunk, amelyen az átfolyó áram nagysága éppen a lezárt tranzisztor visszáramával egyezik meg. Ez az érték jellegzetesen 100 kohm körül van. A 2. ábrán a Tr2 és a Trj tranzisztoroknál vázoltuk az Rk kompenzáló ellenállásokat, a Tri tranzisztor pedig a nyitott kollektoros alapkapcsolásban látható kompenzáló ellenállás nélkül.
Az Rk kompenzáló ellenállás alkalmazása esetén
-4187428 gyakorlatilag tetszőleges számú lezárt tranzisztorral kapcsolódó demultiplexer kimenetet csatlakoztathatunk egy címzett multiplexer bemenethez, mert annak emittere és a föld között áram nem folyhat, azaz az ICP vonalon át az egyes visszáramok összegződése már nem áll fenn.
Az itt leírt és az ezen területen szokatlannak mondható kiegészítéssel az eddig csak elvi jelentőséggel bíró 1. ábra szerinti kapcsolás használatát gátló körülmények közül az egyik kiküszöbölődött.
Az elrendezés használatát egy másik körülmény is gátolja. Ennek megértéséhez az 1. ábrára hivatkozunk, amelyen látható, hogy az MX1 első multiplexer oszlop n számú MUX multiplexerből állt. Tételezzük fel, hogy az egyes MUX multiplexerek 8-8 bemenettel rendelkeznek és a csomópontok z száma 512. Ekkor az MX1 első multiplexer oszlopban n = 64 multiplexer van. Az MX1 első multiplexer oszlop multiplexerei célszerűen párhuzamosan vannak címezve, a címző bitvonalak száma 3, ezt továbbítja az AB címbusz AB1 sínje. Az MX2 második multiplexer oszlopban a 64 bemenetet 8 db egyenként 8 bemenetű multiplexer fogadja, amelyeket párhuzamosan további 3 bit címez, amely AB2 sínről kap vezérlést. Az MX3 harmadik multiplexer oszlopban már csak egyetlen nyolcbemenetű multiplexer van, amelyet AB 3 sínen keresztül cimzünk. Az AB címbusz 9 bitvonala közül a három legkisebb helyértékű az AB1 sínhez, a középső három az AB2 sínhez, és a legnagyobb helyértékű három az AB3 sínhez csatlakozik.
Nyilvánvaló, hogy tetszőleges címzés esetén csak egyetlen multiplexer bemenet útvonala juthat el az OUT kimenetre.
Az MX1 első multiplexer oszlop 64 multiplexerének bármely cím kiválasztása esetén az egyik multiplexer bemenete nyitott állapotba kerül. Ha a 2. ábrán vázolt belső összeköttetési ICP vonal csomópontjai véletlenül úgy helyezkednek el, hogy több multiplexer azonos címzésű bemenetével kapcsolódnak, akkor ezen ICP vonal kiválasztása esetén zavar keletkezhet. A 2. ábrán j számú multiplexer tranzisztor első bemenete kapcsolódik az ICP vonalhoz. Ha például a demultiplexerek közül a Trl tranzisztor kap nyitóirányú vezérlést, akkor az a föld felé általában 16 mA nagyságú áram elvezetését képes biztosítani. Erre a Trl tranzisztor kollektor-emitter útra kapcsolódik az összes címzett multiplexer tranzisztor engedélyezett bemenete, és eredményül azt kapjuk, hogy az egyetlen Trl tranzisztor nem képes ilyen számú nyitott tranzisztort meghajtani, azaz egyetlen tranzisztoron sem fog a nyitáshoz elegendő áram folyni és kimenetükön nem jelenik meg a helyes működésnél elvárható L szint. A címzett multiplexer bemenetek összeköttetését elvileg nem lehet megakadályozni, hiszen a vizsgálandó NW hálózat tetszőleges belső struktúrájú lehet, a fenti szempontból kedvezőtlen belső struktúra nem zárható ki.
Az itt leírt probléma is megoldható, ha gondoskodunk arról, hogy az MX1 első multiplexer oszlop multiplexerei közül, bár azok címzése párhuzamosan történik, mindig csak a ténylegesen szükséges legyen engedélyezett állapotban. Ezt az egyes multiplexerek G kapubemenetei felhasználása révén az
1. ábrán vázolt LOCK tiltó áramkör segítségével érjük el. A LOCK tiltó áramkör olyan demultiplexer, amelynek az MX1 első multiplexer oszlopban lévő multiplexerek n számával azonos számú kimenete van, és az AB cimbusz n számú állapotot kiválasztó AB23 sínjéről kap címzést. A példakénti esetben a LOCK tiltó áramkört a hat felső címbit címezi, és 64 kimenete van, amelyek az egyes MUX1...MUX64 multiplexerek G1...G64 kapubemeneteihez csatlakoznak. Ha az MPC címző áramkör például a hetedik állapotot állítja be, akkor csak az MUX1 multiplexer kap a Gl kapubemeneten keresztül engedélyező jelet, és a többi 63 multiplexer, bár címzést kap, nem nyithat ki, ezért az ICP vonalra terhelést sem vihet.
A találmány szerinti megoldás két viszonylag egyszerű áramköri intézkedés révén lehetővé teszi az 1. ábrán vázolt elrendezés elvi működését tetszőleges számú csomópont használatánál. Megjegyzendő, hogy az itt vázolt problémák már a z>20 értéknél is fellépnek.
A 3. ábrán olyan villamos NW hálózatot tüntettünk fel, amely „n” számú kivezetéssel rendelkezik, és ezek között az ellátandó feladat által meghatározott kapcsolatrendszer van. A kapcsolatok igennem jellegűek, és attól függően állapíthatók meg, hogy bármely két vizsgált pont között a villamos ellenállás értéke egy adott küszöbszint alatt vagy fölött van. Az összes n-számú kivezetés között a kapcsolatrendszer lehet ismeretlen, ekkor a feladat annak vizsgálata és eltárolása, illetve lehet már felderített és tárolt, tehát ismert, ebben az esetben pedig a feladat annak ellenőrzése, hogy az adott NW hálózat kivezetései között ténylegesen a tárolt kapcsolatrendszer áll-e fenn. Az itt leírt két feladat alapvetően más végrehajtást igényel. A továbbiakban az első feladatot röviden vizsgálatnak, a másodikat ellenőrzésnek nevezzük. Az n-szám értéke többszáz, sőt akár többezer vagy -tízezer is lehet. Ebből adódik, hogy az említett feladatok végrehajtása nem egyszerű.
Az NW hálózat kivezetéseihez egyrészt DMPX demultiplexer n-számú kimenete és MPX multiplexer n-számú bemenete csatlakozik. A DMPX demultiplexer állapotát DMC címgenerátor, az MPX multiplexer állapotát pedig MPC címgenerátor határozza meg. Az MPC cítpgenerátornak 12 adatbemenete és 20 vezérlő bemenete van. A DMPX demultiplexer a megcímzett kimenetére földpotenciált kapcsol, míg az MPX multiplexer V kimenetének állapota attól függően magas vagy alacsony értékű, hogy megcímzett bemenetén a földhöz képest szakadás vagy rövidzár található.
A DMC címgenerátor állapotát annak 10 adatbemenetén és 11 vezérlő bemenetén (léptető, beíró és törlő) fennálló jelek együttesen határozzák meg. A DMC címgenerátor kimenetén megjelenő cím a DMPX demultiplexer címbemenetén kívül KOM 1 komparátor egyik bemenetével és SEL szelektor egyik bemenetével is össze van kötve. A SEL szelektor kimenete az MPC címgenerátor 12 adatbenienetéhez csatlakozik, állapotát 19 üzemmód vezérlő bemenetének vezérlése határozza meg.
A berendezésnek n- számú címezhető memóriarekesszel ellátott MÉM memóriája van, amelynek
187 428 adatmenetei egy bitvonal kivételével 15 vonalon keresztül REG regiszter kimenetével és a fennmaradó bemenet a későbbiekben leírt záróbit tárolására 13 vonalon keresztül CU vezérlőegységgel van összekötve. A REG regiszter adatmenetei az MPC címgenerátor kimenetével kapcsolódnak, 18 vezérlőbemenete a CU vezérlőegységhez csatlakozik.
A MÉM memória 16 címbemenetei MEC memória címző áramkör kimenetével vannak összekötve, ennek bemenete CNT 2 második számláló kimenetével kapcsolódik és ide csatlakozik egy KOM 2 második komparátor egyik bemenete is. A KOM 2 második komparátor másik bemenete CNT 1 első számláló kimenetével kapcsolódik. A CNT 1 első számláló a későbbiekben leírt módon a MEC memória címző áramkörrel együtt kap vezérlést, és annak állapotát őrzi, amikor azt egy alciklus miatt léptetni kell. A MÉM memória adatkimenetei a záróbitnek megfelelő kimenet kivételével 14 vonalon keresztül a DMC címgenerátor 10 adatbemenetével, a KOM 1 első komparátor második bemenetével és a SEL szelektor második bemenetével kapcsolódnak. A záróbitek adatkimeneti 17 vonala a CU vezérlőegységhez csatlakozik. Mindkét KOM 1 és 2 komparátor kimenete és a V kimenet a CU vezérlőegységgel van összekötve.
A CU vezérlőegység az egész berendezés működését koordinálja, ide csatlakoznak a hivatkozott egységek beíró, léptető, törlő és engedélyező, röviden kifejezve vezérlő bemenetei, továbbá a SEL szelektor 19 üzemmódvezérlő bemenete. A CU vezérlőegység felépíthető szekvenciális logikai áramkörből vagy processzorral vezérelt kapcsolásból, felépítése annál egyszerűbb, minél sokoldalúbban vezérelhetők (beírhatok, léptethetők, törölhetők stb.) a DMC és MPC címgenerátorok, az MEC memória címző áramkör és a REG regiszter. A MÉM memória is a CU vezérlőegységtől kapja a működtetéséhez szükséges vezérlő jeleket. Az 1. ábra áttekinthetőségének megőrzése céljából a CU vezérlőegységnek az egyes blokkokhoz csatlakozó ki- és bemenetelt ahol az összeköttetés berajzolására nem volt lehetőség, a blokkokon is feltüntetett számokkal azonosítottuk.
A találmány szerinti berendezés működését és az eljárás végrehajtását példakénti feladatok kapcsán ismertetjük.
Ismeretlen belső felépítésű NW hálózat vizsgálatánál a feladatot a belső kapcsolatrendszer felderítése és a memóriában való rögzítése képezi. Ha egy adott típusú hálózatnál ezt a kapcsolatrendszert már felderítettük, akkor a gyártott további hasonló hálózatokat ellenőrizni kell abból a szempontból, hogy felépítésük azonos-e a korábban felderített minta hálózatával. Az esetleges eltéréseket ezen feladat végrehajtásánál pontosan ki kell mutatni.
A találmány szerinti berendezésnek a két különböző feladattól függően két üzemmódja van, amelyeket vizsgálati, illetve ellenőrzési üzemmódoknak nevezünk, és az eljárás is erre a két kategóriára osztható. Vizsgálati üzemmódban a SEL szelektor a DMC címgenerátor adatkimenetét, ellenőrzési üzemmódban pedig a MÉM memória 14 adatkimenetét csatlakoztatja az MPC címgenerátor 12 adatbemenetéhez. Az üzemmódtól függ a CU vezérlőegység működési módja is.
Első példaként a vizsgálati üzemmódot írjuk le, amikor a feladat a 2. ábrán vázolt belső kapcsolatrendszer felderítése, ahol az NW hálózatban az 1-3 és 2-4-5 kivezetések vannak összekötve. A 3. ábra táblázatában feltüntettük a DMC címgenerátor és a MEC memória címző áramkör összetartozó adatait, valamint a MÉM memóriában a megcímzett rekesz tartalmát, amely DATA adatokra és Z záróbitre osztható.
A leírás egyszerűsítése céljából a továbbiakban a 3. ábrán vázolt megfelelő blokkok tartamára a blokkot jelölő betűkombinációval hivatkozunk.
Kezdetben DMC = 0, azaz a DMPX demultiplexer a 0. kivezetésre kapcsol földet. Ekkor a SEL szelektoron keresztül a DMC = MPC = 0 állapot áll be és az MPX multiplexer a nulladik bemenetét érvényesíti. A nulladik kivezetésre kapcsolt föld hatására a V kimenet logikai állapota „l”-es értékű lesz. Ebben a kezdeti állapotban az MPC = DMC értéket a REG regiszterbe tároljuk.
Ezt követően a DMC = 0 állapot mellett az MPC címgenerátor értékét a CU vezérlőegység révén léptetéssel egyesével növeljük, és minden lépésnél, amikor az MPX multiplexer a beállított sorszámú bemenetet csatlakoztatja, megvizsgáljuk a V kimenet aktuális értékét. A V = 0 esetekben az MPC címgenerátort tovább léptetjük, A V = 0 esetben ugyanis az érvényesített multiplexer bemenethez tartozó kivezetés és a DMPX demultiplexerrel földelt nulladik kivezetés között nincs összeköttetés. A 2. ábrán látható módon a nulladik kivezetés egyetlen másikkal sincs összekötve, ezért az MPC címgenerátor egészen n-ig végiglép, és az MPX multiplexer az összes kivezetés állapotát ezalatt megvizsgálja. Az n-edik állapot elérésekor a következő események történnek:
- a CU vezérlőegységgel a 13 vonalra logikai „Γ’-es szintet kapcsolunk
- a REG regiszterben tárolt számot a MÉM memória pillanatnyi címére beírjuk a DATA mezőbe. Beíráskor a 13 vonal „Γ’-es értékéből Z-l záróbit kerül a memóriába.
Jelen esetben a MEC memória címző áramkör a nulladik álapotban van, MEC = 0, és a nulladik rekeszbe írunk. A beírás megtörténte után a memóriacímet 1-el növeljük, azaz MEC=l-et kapunk. Ezzel a lépéssel a nulladik kivezetés vizsgálata befejeződik. Hasonló vizsgálatok ciklikusan ismétlődnek a soron következő kivezetések esetében és az ilyen ciklusokat A ciklusnak nevezzük. A következő lépésben a DMC címgenerátor beállítása történik. Jelen esetben az egyszerűen a DMC = 0 előző érték eggyel való növelését jelenti, azaz DMC= 1, és ezáltal a föld az NW hálózat első kivezetésére kapcsolódik. A DMC címgenerátor beállítása külön ciklust vesz igénybe, és a továbbiakban ezt B ciklusnak fogjuk nevezni.
Miután a DMPX demultiplexer beállt a DMC= 1 értékre, ismét az MPX multiplexer léptetése következik, amely egy következő A ciklusban történik. A második A ciklusban beállítjuk a DMC = MPC értéket, amely most 1 lesz. Az MPX multiplexer kisebb értékre való beállítása szükségtelen, mert az előző ciklusban már vizsgáltuk a nulladik és az első kivezetés között lévő kapcsolatot.
187 428
Az MPC=1 beállításakor a DMC=1 földje megjelenik a kimeneten, és ismét beírjuk a REG regiszterbe az MPC címgenerátor értékét (amely 1-es). Ezután az MPC címgenerátor értékét egyesével növeljük, és vizsgáljuk a V kimenet állapotát. 5 Az MPC = 2 esetben V = 0, mert a második kimeneten a föld felé útvonal nem zárul. A harmadik kivezetésnél azonban MPC = 3-nál V = 1 értéket tapasztalunk, ami arra utal, hogy a 3. kivezetés az 1. kivezetéssel össze van kötve. 10
Ekkor a következő események történnek:
- a REG regiszter tartalma beíródik a MÉM memóriába, annak pillanatnyi MEC = 1 címére, majd a MEC memória címző áramkör eggyel tovább lép (MEC = 2 lesz). A leíráskor a CU vezérlő- 15 egység a V kimenetet összekapcsolja a 13 vonallal, és a záróbit mezőre Z = 1 íródik,
- ezután az MPC = 3 beíródik a REG regiszterbe és az MPC címgenerátor egyesével továbblép. Ha további kapcsolatot nem talál, akkor az n-edik 20 állapotba érkezéskor az előzőekben leírtak ismétlődnek, azaz a regiszterérték (3-as) a 13 vonalra kapcsolt „0”-val, mint záróbittel együtt a pillanatnyi memóriacímmel (MEC = 2) meghatározott memóriaterületre íródik, és a memóriacím eggyel meg- 25 növekszik, azaz MEC = 3 lesz.
Ezzel az A ciklus zárul, kezdődik a következő B ciklus.
Ebben a B ciklusban a demultiplexer cím eggyel növekszik, azaz DMC = 2 lesz, a föld a 2-es kiveze- 30 tésre kapcsolódik és beáll a DMC = MPC = 2 állapot. A B ciklus lezárul, újabb A ciklus kezdődik.
Az A ciklusban az MPC = 2 érték a REG regiszterbe íródik, az MPX multiplexer pedig a 2-es álla- 35 póttól fölfelé egyesével minden bemenetén végiglép és a V kimenet értékét vizsgálja. Mivel a 2-es kivezetés a 4-es kivezetéssel össze van kötve, az MPC = 4 elérésekor aV=l állapot beáll. Ennek hatására az A ciklusra jellemző memória beírás 40 ismétlődik, azaz:
- a REG regiszter tartalma a V = Z = 1 záróbit értékkel a pillanatnyi memóriacímre (MEC = 3) beíródik. A memóriacím eggyel növekszik (MEC = 4), 45
- a REG regiszterbe a pillanatnyi MPC = 4 érték beíródik.
Az itt leírt beírási alciklus után a multiplexereim eggyel növekszik (MPC = 5 lesz), és itt ismét a V = 1 érték tapasztalható, tehát ismét egy alciklus kezdő- 50 dik, amelynek eredményeként a REG regiszterben tárolt MPC = 4 érték a MEC = 4 címre íródik a Z = 1 záróbittel, a memóriacím eggyel növekszik (MEC = 5 lesz), majd a REG regiszterbe beíródik az MPC = 5 érték. 55
Az MPX multiplexer további lépéseinél a V = 1 érték nem jelenik meg, az n-edik állapot elérésekor a záró alciklus megismétlődik, azaz a MEC = 5 címre a regiszterben tárolt MPC = 5 érték és a 13 vonalra küldött „0”-ás záróbittel beíródik, θθ MEC = 6 lesz, és az A ciklus végetér.
Ezt követően újabb B ciklus kezdődik. A B ciklus képzésének teljes logikáját csak most tudjuk megmutatni.
A DMC címgenerátor értékét most is eggyel kezdjük növelni. Ekkor DMC = 3 értéket vesz fel. A 2. ábrára nézve láthatjuk, hogy a DMC = 3 értéknél a föld jel az NW hálózat harmadik kivezetésére kapcsolódik. Itt mérni már nem érdemes, hiszen a harmadik és az első kivezetések kapcsolatát már felderítettük, továbbá a DMC = 1 értéknél az első kivezetés összes lehetséges kapcsolatát már megnéztük. A vizsgálatot ezért DMC = 3 esetén megismételni nem kell, mert abból új információ nem származik, ez a vizsgálat csak időt venne igénybe, a memória kapacitását feleslegesen lekötné és az áttekinthetőséget csökkentené. A DMC = 3 állapoton ezért vizsgálatot nem végzünk, helyette a soron következő DMC = 4 értéket állítjuk be. Itt szintén nem érdemes vizsgálatot folytatni, mert a 2-es ponton már ezt megtettük, a DMC = 4 érték is továbbléphető Hasonló eredmény adódik a következő DMC - 5 értéknél, mert az is azonos a DMC = 2 méréssel. A legközelebbi stabil állapot a DMC = 6, ahol mérést még nem végeztünk.
Az itt leírt feltételeket minden B ciklus kezdetén vizsgálni kell, és a következő A ciklust csak akkor kezdhetjük, ha a DMC címgenerátor felvette a következő stabil állapotot. A 3. ábra kapcsolásával ezt a vizsgálatot az alábbiak szerint végezhetjük el.
A B ciklust megelőző A ciklus végén a MEC memória címző áramkör a még nem beírt rekesznél leáll, a példa esetében MEC = 6. A CNT 1 első számláló együtt lépett eddig (az A ciklusban) a MEC memória címző áramkörrel, így állapota most ts 6. A B ciklus kezdetén a CNT 1 első számláló léptetését abbahagyjuk és a CNT 2 második számlálóval O-tól lépve címezzük a MEC memória címző áramkört. A DMC címgenerátor ekkor az előző A ciklus végén felvett értéknél eggyel nagyobb értéken van, azaz a példában DMC = 3. Minden memóriacímnél a kiolvasott memóriatartamot összehasonlítjuk ezzel a DMC = 3 értékkel. Az összehasonlítást a KOM 1 első komparátor végzi, és csak a DMC = DATA egyenlőséget nézi. Ha nincs azonosság, akkor a vizsgálat a soron következő memóriacímen folytatódik. Az 5. ábra táblázatából látható, hogy a példa esetében a MEC = 2 címen az adat értéke: 3, ami megegyezik a pillanatnyi DMC értékkel.
A KOM 1 komparátor az azonosságot megállapítja, és ennek hatására:·
- a DMC címgenerátor eggyel továbblép, és
- a CNT 2 második számláló ismét 0-ra áll.
A DMC = MÉM vizsgálat újból lezajlik minden memóriacímnél. A példa esetében a DMC = 4-et megtaláljuk a MEC = 4 címen, a DMC = 5-öt pedig a MEC = 5 címen.
Ezt a folyamatot addig ismételhetjük, ameddig el nem érjük az előző ciklus végén beállított, még beiratlan memóriacímet, amelyet a letiltott CNT 1 első számláló értéke tárol. A KOM 2 második komparátor éppen a CNT 1 = CNT 2 azonosságot vizsgálja, annak elérésekor az éppen aktuális rtiemóriacím megegyezik az előző A ciklus végén beállított értékkel, a példa esetében 6-tal. Ezzel a 3 ciklus végetér.
Az A és B ciklusok váltott használatával a következőket érjük el:
a) a MÉM memória kihasználása optimális lesz,
187 428
b) az egymással összekötött kivezetések sorszámai a MÉM memória soron kővetkező címein vannak tárolva, és mindig valamely 0-ás záróbitet követő címen kezdődnek és a következő 0-ás záróbitig tartanak,
c) minden 0-ás záróbit azt jelenti, hogy a hozzátartozó memóriatartalomban lévő kivezetés nála nagyobb sorszámú kivezetésekkel nincs összekötve,
d) a vizsgálat ideje és a memória kihasználtsága optimális,
e) az a számú memóriacím beírásakor az n-számú kivezetést tartalmazó NW hálózat belső kapcsolatrendszere a MÉM memóriában rendezetten rögzítetté vált, azaz a vizsgálat befejeződött.
Az itt ismertetett feltételrendszer könnyen algoritmizálható, a 3. ábrán vázolt hardware eszközökkel megvalósítható, a CU vezérlőegység logikája a feltételrendszerből egyszerűen adódik, az akár szekvenciális logikai áramkörökkel, akár pedig processzorral implementálható.
Ellenőrzési üzemmódban abból kell kiindulni, hogy az ellenőrzendő NW hálózat belső kapcsolatrendszerét már megvizsgáltuk és azt a MÉM memória tartalma a leírt módon tükrözi. Az ellenőrzés annak vizsgálatából áll, hogy a berendezéshez csatlakoztatott NW hálózat kapcsolatrendszere azonos-e a tarolttal. Eltérés esetén a hibás kapcsolatot meghatározó kivezetések sorszámát és a hiba jellegét (szakadás vagy rövidzár) kell jelezni.
Ezt a feladatot szintén az 1. ábrán vázolt elrendezéssel hajtjuk végre a következő módon.
Az NW hálózat csatlakoztatása után a MÉM memória tartalmát rekeszenként kiolvassuk, és a kiolvasott DATA adatok állítják be a DMC és MPC címgenerátorokat. Ekkor a SEL szelektor átváltott helyzetben van és a MÉM memória 14 adatkimenetét csatlakoztatja az MPC címgenerátor 12 adatbemenetéhez.
A vizsgálatot az 5. ábra táblázata alapján ismertetjük. A nulladik memóriacím (MEC = 0) olvasásakor az adatmező tartalma: DATA = 0, Z = 0. Ezt az adatot a DMC címgenerátorba visszük. A DMPX demultiplexer a nulladik kivezetésre kapcsolt földet. Az ellenőrzés fontos részét képezi a Z záróbit értéke, ami jelen esetben 0, ami egyúttal azt is jelenti, hogy a nulladik kivezetés nagyobb sorszámú más kivezetéssel már nincs összekötve. Ebből adódik, hogy a további ellenőrzésnek zárlat vizsgálat a célja, azaz annak ellenőrzése, hogy a nulladik, kivezetésre kapcsolt földpotenciál nem jut-e zárlat miatt bármelyik soron következő kivezetésre.
Ezzel összhangban a zárlat ellenőrzési ciklusban a DMC címgenerátor a CU vezérlőegységtől nem kap beírást engedélyező jelet, állapotát megtartja, majd a MEC memória címző áramkör egészen n-ig történő továbbléptetésével az összes memóriatartalmat kiolvassuk. Mivel a memóriatartalom •egyúttal az MPC címgenerátor értékét is beállítja, az olvasási művelettel szinte egyidejűleg az MPX multiplexer a vonatkozó rekeszek tartalma által meghatározott kivezetésekre lép. Elvileg minden ilyen lépésnél megvizsgálhatnánk a V kimenet értékét és „l”-es észlelésekor hibát jelezhetnénk, de ez redundáns műveleteket tartalmazna, mivel ha egy több kivezetést átfogó kapcsolat lesz zárlatos, akkor a zárlatot minden kivezetésnél külön-külön jeleznénk, ami szükségtelen és az eligazodást nehezíti. A zárlatellenőrzési ciklusban ezért a soron következő kiolvasott memóriatartalmaknál a Z záróbit értékét figyeljük, és a V kimenet értékét csak akkor ellenőrizzük, ha a Z záróbit értéke 0, azaz a hozzátartozó kivezetés az egymással összekapcsolt kivezetések közül az utolsó. Az 5. ábra táblázatában (amelynek DMC oszlopa most nem értelmezhető) ezért a harmadik és negyedik memóriacímen (a DATA = MPC = 2 és DATA = MPC = 4 állapotokon) nem végzünk ellenőrzést, hanem csak a MEC = 5 címen kiolvasott DATA = MPC = 5 helyen ellenőrizzük a V kimenet értékét. Ha a V kimenet értéke 0, akkor a léptetést az utolsó n-edik memóriacímig folytatjuk. Ha az érték „l”-es, akkor hibajelzést adunk, és a CU vezérlőegység egy a rajzon nem vázolt nyomtató részére megadja a DMC címgenerátor és az MPC címgenerátor pillanatnyi értékeit, amely a zárlatos kivezetések sorszámát adja.
A zárlatvizsgálati ciklus befejeződése után a DMC címgenerátor beírását engedélyezzük, majd a soron következő memóriacímet MEC= 1 állítjuk be. Azt, hogy most újabb zárlatellenőrzési ciklus következik be vagy egy folytonosság ellenőrzési ciklus, a Z záróbit értéke határozza meg. Újabb Z = 0-nál újabb zárlatellenőrzési ciklust indítunk a már leírt logikai összefüggések szerint. Jelen példánál a MEC = 1 címen azonban Z = 1, ami azt jelenti, hogy az 1-es címen tárolt kivezetés még legalább egy további kivezetéssel össze van kötve. Ennek az előírt összeköttetésnek a folytonosságát kell ellenőriznünk. Folytonosság ellenőrzésekor egymás után mindig két soron következő memóriacímet olvasunk ki. Az első memóriacímen lévő adat a DMC címgenerátort a másodikon lévő pedig az MPC címgenerátort állítja be. A példa esetében a MEC=1 címen a DMC=1 értéket állítjuk be, majd a következő MEC = 2 címen kiolvasott adattal (3-mal) beállítjuk az MPC címgenerátort a 8-as értékre. A 4. ábra vázlatán ellenőrizhetjük, hogy jogos a folytonosság vizsgálat, mert a pillanatnyilag vizsgált két kivezetés (1-es és 3-as) között összeköttetésnek kell lennie. Ha az itt végzett ellenőrzésnél a V kimenet értéke 1-es, akkor a folytonosság fennáll, hibajelzést nem kell létesíteni. Ekkor a DMC és MPC címgenerátorokat az eggyel növelt memóriacímen kihozott számértékre állítjuk be, tehát DMC =3 (MEC = 2-nél) és MPC = 2 (MEC = 2-nél). Az ellenőrzés ismét zárlatellenőrzés, mert a MEC = 2 címen a záróbit értéke 0.
A következő címeken ismét folytonosság ellenőrzés lesz. A DMC és MPC címgenerátorok egy memóriacímmel eltolt beállításával és közös léptetésével az egymással összekötött 2.4. és 5. kivezetések folytonosságának ellenőrzése az alábbi mérésekből áll:
a) MEC = 3 DMC = 2; MEC = 4 MPC = 4 mérés a 2-4 kivezetés között
b) MEC = 4DMC = 4; MEC = 5 MPC--5 mérés a 4-5 kivezetések között.
Amikor a következő léptetés történik, tehát:
187 428
MEC = 5 DMC = 5; MEC = 6 MPC = 6, akkor a MEC = 5 címen a záróbit már 0, és ismét zárlatellenőrzés kezdődik.
Az itt leírt zárlat és folytonosság ellenőrzési ciklusokból álló ellenőrzés ismét előnyös, mert redundáns vizsgálatot nem tartalmaz, kiadja a hibás kivezetések számát, a hiba jellegét, gyors és egyszerű. Különösen nagyszámú kivezetéssel rendelkező NW hálózat vizsgálatánál lehetőség van meghatározott memóriacímek között végeztetni csak az ellenőrzést, például ha a hálózatban csak adott helyen történt beavatkozás vagy adott kapcsolatnak van nagy jelentősége. Ehhez csak a MEC memória címző áramkör kezdeti és utolsó számértékét kell beállítani, mely történhet beállító regiszterrel vagy processzor művelettel.

Claims (11)

  1. Szabadalmi igénypontok
    1. Eljárás egy villamos hálózat n-számü kivezetése között fennálló belső kapcsolatrendszer vizsgálatára és n-rekeszes memóriába való rögzítésére a kivezetések közötti jelátvitel igen-nem jellegű mérésével, azzal jellemezve, hogy egy címgenerátor (DMC) által vezérelt n-kimenetű demultiplexerrel (DMPX) az egyes kivezetésekre jelölő állapotot kapcsolunk és egy a kivezetésekkel összekötött nbemenetü másik címgenerátorral (MPC) beállított multiplexerrel (MPX) a jelölő állapot továbbjutását keressük, és a demultiplexer (DMPX) minden stabil állapotában a jelölő állapot továbbjutását egy első, A ciklus lépései szerint keressük meg, amelyben a multiplexert (MPX) a demultiplexer (DMPX) mindenkori stabil állásának megfelelő sorszámú kivezetéstől kezdődően egészen az utolsó kivezetésig rendre továbbléptetjük és minden lépésnél vizsgáljuk a kimenet állapotát, és amikor az említett jel továbbjutását jelentő aktivált állapotot tapasztalunk, a multiplexer (MPX) pillanatnyi címét átmenetileg tároljuk, a soron következő aktivált állapot észlelésekor az átmenetileg tárolt címet a memória (MÉM) pillanatnyi címére beírjuk és záróbitként hozzáírunk egy az aktivált állapottal társított első logikai értéket és a soron következő memóriacímet állítjuk be és a pillanatnyi multiplexer címet tároljuk átmenetileg, és ezt az ismétlődő lépéssorozatot egészen addig folytatjuk, ameddig a multiplexert (MPX) az utolsó n-edik kivezetéshez is csatlakoztattuk, és az ezt követő lépésben az éppen átmenetileg tárolt címet írjuk be a memória (MÉM) soron következő címére és záróbitként egy az említettel ellentétes második logikai értéket írunk be, és a memóriát (MÉM) a következő címre léptetjük, ezt követően a demultiplexer (DMPX) soron következő stabil állapotát beállító B ciklust indítunk, amelynek során a demultiplexer címet eggyel megnöveljük és ezen címet a memória (MÉM) már beirt rekeszeinek tartalmával rendre összehasonlítjuk, azonosság tapasztalásakor a demultiplexer címet eggyel növeljük és ismét a kezdeti memóriacímtől kiindulva a tárolt értékeket a megnövelt demultiplexer címmel vetjük egybe, és amikor egyetlen beírt rekeszben sem találunk azonosságot az éppen vizsgált demultiplexer címmel, akkor ezt stabil demultiplexer állapotként rögzítjük és újabb A-jelű ciklust indítunk, és az A és B ciklusok alternáló sorozatával a memória (MÉM) összes rekeszét feltöltjük.
  2. 2. Az 1 igénypont szerinti eljárás azzal jellemezve, hogy hogy a záróbit értékét 1-esnek tekintjük aktivált multiplexer kimenet (V) esetén és 0-nak az n-edik kivezetés vizsgálatát követő lépésben.
  3. 3. Eljárás egy mintával azonosra készített villamos hálózat kivezetései között fennálló belső kapcsolatrendszer mintával való azonosságának ellenőrzésére, ahol a mintát reprezentáló villamos hálózat belső kapcsolatrendszere az 1. vagy 2. igénypontok szerinti eljárással összhangban van memóriába betárolva, azzal jellemezve, hogy egy címgenerátor (DMC) által címzett demultiplexerrel (DMPX) a villamos hálózat (NW) egyes kivezetéseire jelölő állapotot kapcsolunk és ugyanezen kivezetésekkel összekötött bemenetű és második címgenerátorral (MPC) címzett multiplexerrel (MPX) a többi kivezetésen megjelenő jelölő állapotot, azaz a mindenkor csatlakoztatott kivezetések között létező zárlatot kimutatjuk vagy a folytonosságot ellenőrizzük, és a zárlat és folytonosság vizsgálatokat váltakozó ciklusokban hajtjuk végre, a zárlatellenőrzési ciklusokban a demultiplexert (DMPX) olyan című állapotokba visszük, amely címeknek a memóriában (MÉM) tárolt értékéhez záróbitként a második logikai érték tartozik, minden ilyen demultiplexer állapot fenntartása mellett a memória címét lépésenként növelve a hozzárendelt memóriatartalmat kiolvassuk és amikor a tárolt záróbit a második logikai értéket veszi fel, akkor a multiplexert (MPX) az ugyanezen memória címen tárolt számnak megfelelően címezzük és kimeneti állapotát vizsgáljuk, és ha ezen a kimeneten jelölő állapotot, azaz zárlatot észlelünk, akkor hibajelzést létesítünk, minden első ciklus befejezése után a memóriából (MÉM) a soron következő memóriacímhez tartozó rekeszt olvassuk ki és a demultiplexert (DMPX) az itt tárolt számnak megfelelő helyzetbe vezéreljük, és ha az ezen rekeszben tárolt záróbit a második értéket veszi fel, akkor újabb zárlatellenőrzési ciklust indítunk, és ha a záróbit ezzel ellentétes első logikai értékű, akkor második típusú, folytonosság ellenőrzési ciklust indítunk, amelyben a multiplexert (MPX) a soron következő memóriacimen tárolt számnak megfelelő helyzetbe visszük és a multiplexer (MPX) kimeneti állapotát figyeljük, ha itt a jelölő állapot, azaz a folytonosság hiányát észleljük, akkor hibajelzést létesítünk, folytonosság észlelésekor a demultiplexert (DMPX) az említett soron következő memóriacímen tárolt értékre állítjuk be és az itt tárolt záróbit értékétől függően újabb zárlat- vagy folytonosság ellenőrzési ciklust indítunk.
  4. 4. A 3. igénypont szerinti eljárás azzal jellemezve, hogy minden hibajelzéskor a demultiplexer (E»MPX) és a multiplexer (MPX) pillanatnyi számértékeit rögzítjük.
  5. 5. A 3. vagy 4. igénypont szerinti eljárás azzal jellemezve, hogy a vizsgálatokat előre megadott két memóriacím között értelmezett résztartományban végezzük, amelyen belül a demultiplexert (DMPX) először az egyik memóriacímen tárolt értékre állit-91
    187 428 juk és a kezdő ciklus típusát az itt lévő záróbit logikai értékétől függően választjuk meg.
  6. 6. Berendezés az 1-5. igénypontok bármelyike szerinti eljárás megvalósítására azzal jellemezve, hogy tartalmaz a vizsgált hálózat (NW) n-számú kivezetésével rendre összekötött kimenetű demultiplexert (DMPX), ugyanezen kivezetésekkel rendre összekötött bemenetű multiplexert (MPX), a demultiplexer (DMPX) címbemenetéhez kapcsolt kimenetű első címgenerátort (DMC), a multiplexer 1 (MPX) címbemenetéhez kapcsolt második címgenerátort (MPC), a második címgenerátor (MPC) kimenetéhez kapcsolt, ezen kimenet értékét átmenetileg tároló regisztert (REG), a választott üzemmódtól függően beállítható szelektort (SEL), 1 amelynek kimenete a második címgenerátor (MPC) címbemenetéhez csatlakozik, első bemenete pedig az első címgenerátor (DMC) kimenetével van összekötve, n-számú rekesszel rendelkező memóriát (MÉM), amelynek adatbemenetei egy utolsó ki- 2 vételével a regiszter (REG) kimenetével vannak összekötve, a memória (MÉM) adatkimenetei egy kivételével az első címgenerátor (DMC) címbemenetéhez és a szelektor (SEL) második bemenetéhez csatlakoznak, memória címző áramkört (MEC), 2 amely a memória (MÉM) címbemeneteihez csatlakozik, a memóriatartalom és az első cimgenerátor (DMC) pillanatnyi állapotának azonosságát megállapító szervet, a memória címző áramkör (MEC) adott állapotait átmenetileg tároló és annak ismé- 3 telt elérését jelző szervet, továbbá vezérlőegységet (CU), amelyhez csatlakozik a multiplexer (MPC) kimenete, a memória (MÉM) utolsó adatkimenete, az azonosságot megállapító szerv kimenete, a jelző szerv kimenete, és vezérlő kimenetekkel rendelke- 3 zik a hozzá csatlakozó memória (MÉM) utolsó adatbementének beállítására, továbbá az első és második címgenerátor (DMC, MPC), a szelektor (SEL), a regiszter (REG), a memória címző áramkör (MEC) és a memória (MÉM) vezérlésére. 4
  7. 7. A 6. igénypont szerinti berendezés azzal jellemezve, hogy az azonosság megállapító szerv első komparátort (KOMI) tartalmaz, amelynek egyik bemenete az első címgenerátor (DMC) kimenetével, másik bemenete a memória (MÉM) adatkimeneteivel van összekötve.
  8. 8. A 6. igénypont szerinti berendezés azzal jellemezve, hogy a jelző szerv tartalmaz a vezérlőegység5 gél (CU) vezérelt első és második számlálót (CNT1, CNT2), amelyek egyike a memória címző áramkör (MEC) beállító bemenetével kapcsolódik, és második komparátort (K0M2), amelynek bemenetel az első és második számlálók (CNT1, CNT2) kimeneθ teivel vannak összekötve.
  9. 9. Kapcsolási elrendezés nagyszámú csomópontot tartalmazó hálózatok belső összeköttetés struktúrájának vizsgálatára, azzal jellemezve, hogy a hálózat (NW) egyes csomópontjaihoz (T) csatlakozó 5 nyitott kollektoros kimenetű demultiplexert (DMX), ugyanezen csomópontokhoz csatlakozó multiplexereket (MUX) tartalmazó multiplexer oszlopot (MX) és a demultiplexereket címző áramkört (DMC) és a multiplexereket címző áramkört 0 (MPC) tartalmaz, és az egyes demultiplexer kimenetek egy-egy kompenzáló ellenálláson (Rk) keresztül a tápfeszültséghez (Vs) csatlakoznak, amelyek ellenállásértéke a velük társított nyitott kollektoros kimenetek visszáramainak fedezésére van mé!5 retezve, és az elrendezés tartalmaz tiltó áramkört (LOCK), amely a multiplexer oszlopban (MX) lévő multiplexerek (MUX) közül csak a mindenkor címzettet engedélyezi.
  10. 10. A 9. igénypont szerinti kapcsolási elrendezés
    0 azzal jellemezve, hogy a multiplexerek több multiplexer oszlopban (MX1, MX2, MX3) vannak elrendezve, az első multiplexer oszlopban (MX1) egyenként k-számú bemenettel rendelkező multiplexerből n-számú helyezkedik el, ahol n · k = z a
    5 vizsgálandó csomópontok számával azonos, és az egyes oszlopokhoz tartozó multiplexerek párhuzamos címzésűek, és az első multiplexer oszlophoz (MX1) vannak a legalacsonyabb helyértékü címző bitvonalak hozzárendelve, és a tiltó áramkört
    0 (LOCK) kimenetei az első multiplexer oszlop (MX1) kapubemeneteihez (Cp-.GJ csatlakoznak.
  11. 11. A 9. vagy 10. igénypont szerinti kapcsolási elrendezés azzal jellemezve, hogy a vizsgálandó hálózatban (NW) az egymással összeköthető csomó5 pontok (T) száma (z) 20-nál nagyobb.
    4 oldal rajz
HU823660A 1982-11-15 1982-11-15 Method for testing inner system of connection amongst n number of output of an electric network and device for implementing this method, as well as circuit arrangement for testing inner structure of connection of the networks containing several nodal points HU187428B (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
HU823660A HU187428B (en) 1982-11-15 1982-11-15 Method for testing inner system of connection amongst n number of output of an electric network and device for implementing this method, as well as circuit arrangement for testing inner structure of connection of the networks containing several nodal points
PCT/HU1983/000056 WO1984002015A1 (en) 1982-11-15 1983-11-15 A METHOD AND APPARATUS FOR THE EXAMINATION OF THE INTERNAL INTERCONNECTION SYSTEM BETWEEN n TERMINALS OF AN ELECTRICAL NETWORK
CH3439/84A CH659721A5 (fr) 1982-11-15 1983-11-15 Appareil pour l'examen d'un circuit d'interconnexion interne entre n bornes d'un reseau electrique et utilisation de cet appareil.
JP58503680A JPS59502036A (ja) 1982-11-15 1983-11-15 電気回路網のn個の端子の間の内部の相互接続構造の検査の方法及び装置
US06/621,906 US4597072A (en) 1982-11-15 1983-11-15 Method and apparatus for the examination of the internal interconnection system between n terminals of an electrical network
DE19833390313 DE3390313T1 (de) 1982-11-15 1983-11-15 Ein Verfahren und Vorrichtung zur Prüfung des internen Verbundnetzes zwischen Anschlüssen eines elektrischen Netzwerkes
GB08417963A GB2140944B (en) 1982-11-15 1983-11-15 A method and apparatus for the examination of the internal interconnection system between n terminals of an electrical network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
HU823660A HU187428B (en) 1982-11-15 1982-11-15 Method for testing inner system of connection amongst n number of output of an electric network and device for implementing this method, as well as circuit arrangement for testing inner structure of connection of the networks containing several nodal points

Publications (1)

Publication Number Publication Date
HU187428B true HU187428B (en) 1986-01-28

Family

ID=10964955

Family Applications (1)

Application Number Title Priority Date Filing Date
HU823660A HU187428B (en) 1982-11-15 1982-11-15 Method for testing inner system of connection amongst n number of output of an electric network and device for implementing this method, as well as circuit arrangement for testing inner structure of connection of the networks containing several nodal points

Country Status (7)

Country Link
US (1) US4597072A (hu)
JP (1) JPS59502036A (hu)
CH (1) CH659721A5 (hu)
DE (1) DE3390313T1 (hu)
GB (1) GB2140944B (hu)
HU (1) HU187428B (hu)
WO (1) WO1984002015A1 (hu)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4799211A (en) * 1987-07-23 1989-01-17 Digital Equipment Corporation Apparatus and method for storing performance parameters of local area network system members
FR2659144B2 (fr) * 1989-07-13 1992-07-24 Dassault Electronique Dispositif electronique de test d'un reseau de composants, notamment un circuit electronique.
FR2649798B1 (fr) * 1989-07-13 1991-09-27 Dassault Electronique Dispositif de test d'un circuit electronique
JPH0436648U (hu) * 1990-07-23 1992-03-27
AU674946B2 (en) * 1993-07-02 1997-01-16 Tandem Computers Incorporated Inter-section cross cable detection system
JP3988406B2 (ja) * 2001-05-30 2007-10-10 住友電装株式会社 電気配線システムの検査装置及び方法
US11215646B2 (en) 2019-04-22 2022-01-04 Panduit Corp. Absence of voltage detection device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU302717A1 (ru) * 1969-06-19 1971-04-28 Система для автоматического контроля" параметров электронных схем
SU489108A1 (ru) * 1974-02-25 1975-10-25 Предприятие П/Я Г-4493 Устройство дл автоматической проверки монтажа
US4195769A (en) * 1978-06-12 1980-04-01 Honeywell Inc. Method and apparatus for fault-testing of electrical system monitor communication circuits
DE2829076A1 (de) * 1978-07-01 1980-01-10 Tekade Felten & Guilleaume Testanordnung fuer datenuebertragungsstrecken
FR2442563A1 (fr) * 1978-11-22 1980-06-20 Materiel Telephonique Dispositif de controle pour reseau de commutation temporelle
US4320497A (en) * 1978-12-07 1982-03-16 Tokyo Shibaura Denki Kabushiki Kaisha Method for testing communication paths
US4254495A (en) * 1979-06-27 1981-03-03 The Bendix Corporation Control system including built in test equipment for wiring harness interface testing
FR2467523A1 (fr) * 1979-10-12 1981-04-17 Thomson Csf Systeme de controle d'un reseau de connexion
IT1209192B (it) * 1980-02-18 1989-07-16 Sits Soc It Telecom Siemens Sistema di misura per elementi del multiplo pam di una centrale elettronica di commutazione per telecomunicazioni.
US4449247A (en) * 1980-07-30 1984-05-15 Harris Corporation Local orderwire facility for fiber optic communication system
US4491838A (en) * 1982-07-28 1985-01-01 International Business Machines Corporation Starloop communication network and control system therefor

Also Published As

Publication number Publication date
US4597072A (en) 1986-06-24
CH659721A5 (fr) 1987-02-13
JPS59502036A (ja) 1984-12-06
DE3390313T1 (de) 1985-02-07
GB8417963D0 (en) 1984-08-15
GB2140944B (en) 1986-01-29
GB2140944A (en) 1984-12-05
WO1984002015A1 (en) 1984-05-24

Similar Documents

Publication Publication Date Title
US6697275B1 (en) Method and apparatus for content addressable memory test mode
US5717694A (en) Fail analysis device for semiconductor memory test system
JP2000055990A (ja) フィ―ルドプログラマブルゲ―トアレイのテスト方法
US4084262A (en) Digital monitor having memory readout by the monitored system
US4441074A (en) Apparatus for signature and/or direct analysis of digital signals used in testing digital electronic circuits
US6574761B1 (en) On-line testing of the programmable interconnect network in field programmable gate arrays
KR100233627B1 (ko) 테스트 패턴 생성 방법 및 테스트 패턴 생성 시스템
US4604744A (en) Automated circuit tester
HU187428B (en) Method for testing inner system of connection amongst n number of output of an electric network and device for implementing this method, as well as circuit arrangement for testing inner structure of connection of the networks containing several nodal points
US4335425A (en) Data processing apparatus having diagnosis function
EP0266873B1 (en) Programmable logic array
KR100312248B1 (ko) 메모리시험장치
JPS63241791A (ja) 半導体記憶装置
US3999053A (en) Interface for connecting a data-processing unit to an automatic diagnosis system
US4313199A (en) Recirculating loop memory array fault locator
KR100576998B1 (ko) 반도체 디바이스 시험장치
US3665175A (en) Dynamic storage address blocking to achieve error toleration in the addressing circuitry
KR100186848B1 (ko) 반도체 메모리 장치
EP0714170A2 (en) Analog-to-digital converter with writable result register
KR101503555B1 (ko) 팬-아웃/팬-인 매트릭스를 이용한 오류 캐치 ram 지원
US5038349A (en) Method for reducing masking of errors when using a grid-based, "cross-check" test structure
JPS61262856A (ja) 試験回路
JP2773148B2 (ja) テスト容易化回路設計方法
JP2792327B2 (ja) 半導体集積回路装置
SU1681304A1 (ru) Устройство дл автоматического поиска дефектов в логических блоках

Legal Events

Date Code Title Description
HU90 Patent valid on 900628
HMM4 Cancellation of final prot. due to non-payment of fee