SU489108A1 - Устройство дл автоматической проверки монтажа - Google Patents

Устройство дл автоматической проверки монтажа

Info

Publication number
SU489108A1
SU489108A1 SU2004062A SU2004062A SU489108A1 SU 489108 A1 SU489108 A1 SU 489108A1 SU 2004062 A SU2004062 A SU 2004062A SU 2004062 A SU2004062 A SU 2004062A SU 489108 A1 SU489108 A1 SU 489108A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
nodes
code
outputs
lines
Prior art date
Application number
SU2004062A
Other languages
English (en)
Inventor
Алексей Анисимович Москаленко
Александр Васильевич Дзюба
Аренальд Викентьевич Цымбаревич
Наталья Сергеевна Орлова
Анатолий Алексеевич Сисин
Original Assignee
Предприятие П/Я Г-4493
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4493 filed Critical Предприятие П/Я Г-4493
Priority to SU2004062A priority Critical patent/SU489108A1/ru
Application granted granted Critical
Publication of SU489108A1 publication Critical patent/SU489108A1/ru

Links

Landscapes

  • Sorting Of Articles (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОЙ ПРОВЕРКИ МОНТАЖА cxeN:ci устройства дл  автоматиаеской про верки монтажа. Она содерла1т формирователь 1 контрольных сигналов, нредназначенный дл  Bbjpa6oTKH последовательности положитель ных потенциалов, количество которых определ етс  числом независимых линий; раздел тельный блок 2; используемый дл  осуще влени  последовательной передачи потенщгалов с формировател  контрольных сигналов и предотвращени  ложных срабаты ванлй в случае замыканий между шинами; форкифователь 3 адреса неисправных лини и узлов, осуществл юлшй прием сигналов с шин формировател  контрольных сигналов и с выходов разделительного блока; регистр 4 адреса, предназначенный дл  приема и выдачи кода на цифропечатаюишй блок 5; дешифратор 6, предназначенный дл  подключени  контрольных точек; блок 7 анализа, используемый дл  сравнени  кодов с дешифратора 6 и блока 8 кодовых СОСТОЯ1ШЙ, выполи ю 1его функцию хранени  каждой независимой линии и про вер емый объект 9. Устройство реализует двухэтапную про верку и работает следуюшлм образом. С форм11ровател  1 контрольных сигналов управл ющие положительные потенциалы носледовательно поступают на входы разделительного блока 2 и формировател  адресов 3 неисправных линий и узлов. В свою очередь, дл  осуществлени  последовательной посылки потенциалов фор шровател  1 контрольных сигналов выходы разделительного блока 2 подключены к провер емок у объекту 9 и одноврег .:е1шо соединены с форкшрователем 3 адресов неиспр шных линий и узлов, осуiцecтвJ I юшим контроль неиснравностей. Формирователь 3 адресов неисправных линий и узлов принимает сигналы с шин формировател  1 контрольных снгцсшов и ; выходов разделительного блока 2. При наличии сигнала с формировател  контрольных сигналов формирователь адресов неисправных линий и узлов форми рует импульс опроса, который опраишвает на соответствие состо ние шин формирова тел  1 контрольных сн1пшшв и разделиTejn- Horo блока 2. Г1ри полпом соответствии потенциалов на Iex и других шинах формирова -ель 3 адресов неисправных ли11ИЙ и |злов посылает импульс опроса в блок анализа 7. При обнаружении несоотьетсави  состо ний 11отеиш1алов формирователь 3 производ т форкшрование адреса (номера; провер емой лиш1и (код 8421) |а затем ад)еса (номера; линии, с которо имеетс  короткое замыка1ше. Результат неисправности регулируетс  цифропечатающим блоком 5. По окончании печати, на врем  которой делаетс  задержка, формирователь адресов 3 неисправных линий и узлов нроизводит дальнейший опрос блока анализа 7. Сформированные блоком 3 адреса подаютс  в регистр адреса 4, который принимает код 8421 и выдает его на цифропечатающий блок 5. При этом блок 5 способен осуществить печать номеров провер е1 мых линий, номеров линий, с которыми имеютс  замыкани , а также номеров узлов , которые имеют обрывы. От провер емого объекта 9 потенциалы поступают на дешифратор 6, разр дность которого равна максимальному количеству узлов в контролируемых ЛИНИ57Х. С выхода дешифратора 6 потенциалы подаютс  на входы блока 7 анализа, в котором происходит сравнение единично-позиционного кода, приход щего с дешифратора 6, с кодом поступаюи м с блока кодовых состо ний 8. При совпадении указанных кодов формируетс  сигнал верно, переключающий формирователь 1 контрольных сигналов на следующую независимую линию. В случае несовпадени  кодов в формирователь адресов неиснравньгх линий и узлов последовательно (с задержкой пи печать; выдаютс  номера узлов в едиппн- но-нознционном коде. При этом блок 7 анализа форк-шрует зпак + или -, поступающий непосредственно в регистр адреса в зависимости от результата сравнени . Блок анализа 7 форл-ичрует знак +, в случае обнаружени - лищ1шх узлов; шти знак - при отсутствии узлов. окч)пчан1;и опроса всех узлов в формирователь 1 KDHIрольных сигналов посьишетс  окипчани  контрол  точек контролируемых jumnii В результате реализации указап пл1 пи( jisдовательвости операций yпpoщaeтc J кипе грукци  устройства, повьпиаетса его надо л-, ность и значительно сокрсопаетс  в)еК1Ч проверки монтажа. Предмет изобретени  Устройство дл  автоматическими щн)ы. монтажа, содержаиию формирователь контрольных си1-налов, формировате;п, адреса ,. де1иифратор, блок аншшза, регистр адреса, соединенный с нифропечатающим блоком, отличаю цеес  TeKj, чго, с целью повьппени  наделиюсти п yboJUiHe1ш  быстродействи  устройства, li исги
введены разделительный блок и блок СОСТОЯШ1Й, причем выходы формировател  контрольных сигналов соединены с входами блока кодовых состо ний, формировател  адреса и разделительного блока, выходы которого соединены с входами формг1 (зовател  адреса, дешифратора и с лини ми и узлами нровер емого объекта, выходы
меишфратора, блока кодовых состо ний и один из выходов формировател  адреса сое д;инены с соответствующими входами блока анализа, один из выходов которого соединен с формирователем контрольных сигналов , остальные выходы - с форл-шрователем адреса, соединенным с регистром и с дифропечатаюжим блоком
SU2004062A 1974-02-25 1974-02-25 Устройство дл автоматической проверки монтажа SU489108A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2004062A SU489108A1 (ru) 1974-02-25 1974-02-25 Устройство дл автоматической проверки монтажа

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2004062A SU489108A1 (ru) 1974-02-25 1974-02-25 Устройство дл автоматической проверки монтажа

Publications (1)

Publication Number Publication Date
SU489108A1 true SU489108A1 (ru) 1975-10-25

Family

ID=20578230

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2004062A SU489108A1 (ru) 1974-02-25 1974-02-25 Устройство дл автоматической проверки монтажа

Country Status (1)

Country Link
SU (1) SU489108A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1984002015A1 (en) * 1982-11-15 1984-05-24 Villamos Automatika Foevallalk A METHOD AND APPARATUS FOR THE EXAMINATION OF THE INTERNAL INTERCONNECTION SYSTEM BETWEEN n TERMINALS OF AN ELECTRICAL NETWORK

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1984002015A1 (en) * 1982-11-15 1984-05-24 Villamos Automatika Foevallalk A METHOD AND APPARATUS FOR THE EXAMINATION OF THE INTERNAL INTERCONNECTION SYSTEM BETWEEN n TERMINALS OF AN ELECTRICAL NETWORK
GB2140944A (en) * 1982-11-15 1984-12-05 Villamos Automatika Fovallalko A method and apparatus for the examination of the internal interconnection system between n terminals of an electrical network

Similar Documents

Publication Publication Date Title
US4133504A (en) System for protected data transmission to track-bound vehicles
US4155075A (en) Remote control system for selective load switching, specifically for automotive vehicles
SU489108A1 (ru) Устройство дл автоматической проверки монтажа
US3056108A (en) Error check circuit
SU963107A2 (ru) Устройство дл контрол блока пам ти
RU1837300C (ru) Устройство дл сопр жени абонента с каналом св зи
SU1411953A1 (ru) Селектор импульсов по длительности
SU561965A1 (ru) Устройство дл обнаружени неисправностей цифровых систем
GB1480208A (en) Digital computers
SU1005285A2 (ru) Устройство дл умножени частоты следовани периодических импульсов
SU450156A1 (ru) Распределитель импульсов
SU822192A1 (ru) Устройство дл контрол интерфейса
SU1347161A1 (ru) Формирователь пачек импульсов
SU511704A1 (ru) Устройство дл обнаружени сигналов
SU1661770A1 (ru) Генератор тестов
SU1062710A1 (ru) Устройство дл контрол внешних абонентов вычислительных комплексов
SU1084833A1 (ru) Устройство дл селекции признаков при распознавании образов
SU454555A1 (ru) Устройство дл сопр жени канала св зи с эвм
KR0124527Y1 (ko) 전전자 교환기의 가입자 회로보드
SU1718398A1 (ru) Устройство дл управлени реконфигурацией резервированной вычислительной систем
SU1125628A1 (ru) Устройство дл обнаружени сбоев синхронизируемых дискретных блоков
SU1751761A1 (ru) Асинхронное автоматическое устройство дл контрол цифровых систем
SU427458A1 (ru) Регенератор двоичных символов
SU1663582A1 (ru) Устройство дл контрол монтажа
SU758125A1 (ru) Устройство для сопряжения вычислительной машины с дискретными датчиками 1