DE10058457A1 - Verfahren und Vorrichtung zum Multiplexen von Datenpaketen - Google Patents
Verfahren und Vorrichtung zum Multiplexen von DatenpaketenInfo
- Publication number
- DE10058457A1 DE10058457A1 DE2000158457 DE10058457A DE10058457A1 DE 10058457 A1 DE10058457 A1 DE 10058457A1 DE 2000158457 DE2000158457 DE 2000158457 DE 10058457 A DE10058457 A DE 10058457A DE 10058457 A1 DE10058457 A1 DE 10058457A1
- Authority
- DE
- Germany
- Prior art keywords
- pointer
- entry
- connection
- address
- ptr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/24—Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
- H04J3/247—ATM or packet multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Mit einer Adressinformation (VPI, VCI) versehene Datenpakete werden an einem Eingangsanschluss (5a, 5b, 5c, 5d) eines Knotens (1) empfangen. Die Adressinformation wird in einen Anfangsteil und einen Folgeteil zerlegt (S1), und der Anfangsteil wird als Adresse zum Adressieren einer Zeigertabelle (15) verwendet (S2), die Einträge enthält, welche die Art und Weise definieren, in der der Folgeteil auszuwerten ist, um eine Leitweginformation für das Datenpaket zu finden. DOLLAR A Der Eintrag kann einen Zeiger auf eine Verbindungstabelle, die die Leitweginformation enthält (S4, V), oder auf einen weiteren Eintrag der Zeigertabelle (S43, Z) umfassen.
Description
Die vorliegende Erfindung betrifft ein Verfahren
und eine Vorrichtung zum Multiplexen von Datenpake
ten in einem Paketdatennetzwerk.
Eine bevorzugte, aber nicht ausschließliche Anwen
dung des Verfahrens und der Vorrichtung liegt auf
dem Gebiet der ATM-(Asynchronous Transfer Mode)
Netzwerke. Der asynchrone Transfer-Modus (ATM) fin
det in modernen, breitbandigen Telekommunikations
netzen Anwendung. ATM basiert auf der Übertragung
von Datenströmen und -paketen in Zellen konstanter
Länge. ATM ist verbindungsorientiert, d. h. jede
übertragene Zelle lässt sich eindeutig einer vorher
aufgebauten oder eingerichteten Verbindung zuord
nen. Diese Zuordnung erfolgt mit einer Adressinfor
mation im Zellkopf, die gebildet wird aus dem Vir
tual Path Identifier (VPI) und dem Virtual Channel
Identifier (VCI).
Das VPI-Feld umfasst im NNI-(Network-Network-Inter
face)-Betrieb 12, im UNI-(User-Network-Interface)-
Betrieb 8 Bit. Das VCI-Feld umfasst 16 Bit. Insge
samt sind somit bis zu 228 Verbindungen unter
scheidbar. Die Zahl der möglichen Verbindungen in
einem ATM-Multiplexer ist weitaus geringer als die
ses theoretische Limit, bedingt durch die Tatsache,
dass für jede aufgebaute Verbindung ein Eintrag in
einer Tabelle benötigt wird, der diverse Parameter
enthält, die im folgenden kurz als Leitweginforma
tion bezeichnet werden sollen, z. B. die Werte des
VPI bzw. VCI, die dem Paket bei seiner Weiterlei
tung auf einem Ausgangskanal beigefügt werden müs
sen, Routing-Informationen, Prioritäten etc.
Die große Zahl von durch VPI und VCI unterscheidba
ren Verbindungen und die entsprechende Vielfalt ih
rer Adressen führt zu technischen Problemen bei der
Auffindung der Leitweginformationen für ein Daten
paket. Wenn man die Adressinformation, mit der ein
Datenpaket an einem Knoten des Netzwerks ankommt,
direkt zum Adressieren einer die Leitweginformation
enthaltenden Tabelle dieses Knotens benutzen woll
te, so würde man eine Tabelle benötigen, deren Grö
sse ausreicht, um für jeden möglichen Wert der
Adressinformation die Leitweginformation darin un
terzubringen. Um diesen Speicherbedarf zu reduzie
ren, ist es bekannt, jeder Verbindung in einem Mul
tiplexer eine sogenannte interne Adresse zuzuord
nen, deren Länge sich nach der maximal erwarteten
oder praktisch möglichen Zahl von gleichzeitig zu
verarbeitenden Verbindungen richtet, und eine Ver
bindungstabelle einzurichten, die die Leitweginfor
mation für alle diese Verbindungen aufnimmt, und
deren Größe entsprechend der Zahl der internen
Adressen gewählt ist.
Eine solche Adresse kann mit z. B. 14 Bit halb so
lang wie die ursprünglich mit einem ATM-Paket über
tragene Adressinformation sein.
Um die Leitweginformation zu einer Verbindung zu
finden, ist es notwendig, die mit einem Paket über
tragene Adressinformation, gegebenenfalls unter
Einbeziehung der Bezeichnung eines Eingangsan
schlusses, an dem das Paket empfangen worden ist,
in die interne Adresse umzusetzen. Diese Adressin
formation wird im folgenden als Eingangsadresse be
zeichnet. Für die Umsetzung der Eingangsadresse in
die interne Adresse existieren im wesentlichen zwei
Verfahren:
Das erste ist die Umsetzung mit Hilfe eines Asso ziativspeichers (Content Addressable Memory, CAM). Bei diesem Verfahren wird die Eingangsadresse einem Assoziativspeicher übergeben, und dieser liefert als interne Adresse die Adresse desjenigen seiner Speicherplätze zurück, an dem diese Eingangsadresse gespeichert ist. Die Zahl der Speicherplätze eines solchen Assoziativspeichers braucht nicht größer zu sein als die Zahl der maximal zu verarbeitenden Verbindungen; mögliche Werte von der Eingangsadres se, zu der keine Verbindung eingerichtet ist, sind in dem Assoziativspeicher nicht gespeichert.
Das erste ist die Umsetzung mit Hilfe eines Asso ziativspeichers (Content Addressable Memory, CAM). Bei diesem Verfahren wird die Eingangsadresse einem Assoziativspeicher übergeben, und dieser liefert als interne Adresse die Adresse desjenigen seiner Speicherplätze zurück, an dem diese Eingangsadresse gespeichert ist. Die Zahl der Speicherplätze eines solchen Assoziativspeichers braucht nicht größer zu sein als die Zahl der maximal zu verarbeitenden Verbindungen; mögliche Werte von der Eingangsadres se, zu der keine Verbindung eingerichtet ist, sind in dem Assoziativspeicher nicht gespeichert.
Derartige Assoziativspeicher sind jedoch kostspie
lig, und ihre Kosten nehmen mit zunehmender Größe
überproportional zu.
Ein zweites, preiswerter zu realisierendes Verfah
ren für die Adressumsetzung ist ein Tabellenverfah
ren, bei dem nur ein Teil der Bits der Eingangs
adresse ausgewertet wird. Wenn z. B. bekannt ist,
dass alle virtuellen Pfade eines gegebenen ATM-
Netzwerks maximal 64 Kanäle unterstützen, so werden
zu deren eindeutiger Kennzeichnung 6 Bits benötigt.
Dies bedeutet, dass 10 Bit von den 16 Bit des VCI-
Feldes der Eingangsadresse bei der Umsetzung in die
interne Adresse ignoriert werden können, was den
Speicherbedarf der Umsetzungstabelle um einen Fak
tor 2 10 reduziert. Es liegt jedoch auf der Hand,
dass mit einem solchen Verfahren eine erhebliche
Einschränkung der Flexibilität des ATM-Netzwerks
einher geht, und dass die Skalierbarkeit in Rich
tung höherer Kanalzahlen verloren geht.
Diese Problematik ist hier zwar beispielhaft für
ein ATM-Netzwerk dargelegt, sie tritt jedoch bei
Netzwerken unterschiedlicher Art immer dann auf,
wenn ein Knoten eines Datenübertragungsnetzwerks an
empfangenen Datenpaketen Verarbeitungsschritte in
Abhängigkeit von deren Adressinformation durchfüh
ren muss und die Zahl der möglichen Werte dieser
Adressinformation wesentlich größer ist, als die
Zahl der Verbindungen oder Datenflüsse, die der
Knoten gleichzeitig zu handhaben in der Lage ist.
Durch die vorliegende Erfindung werden ein Verfah
ren zum Multiplexen von Datenpaketen und ein Multi
plexer geschaffen, die kostengünstig und mit geringem
Speicheraufwand realisierbar und gut skalierbar
sind. Ein weiterer Vorteil der Erfindung ist, dass
sie transparente virtuelle Pfade zulässt, d. h.,
dass wahlweise die Auswertung eines VCI-Werts in
dem Multiplexer zugelassen oder unterbunden werden
kann.
Ein zusätzlicher Vorteil der Erfindung liegt darin,
dass sie in der Lage ist, auf einfache Weise inho
mogene Verbindungsszenarien zu unterstützen. Insbe
sondere können in einem Multiplexer transparente
und nichttransparente virtuelle Pfade sowie virtu
elle Pfade mit stark unterschiedlichen Zahlen von
virtuellen Kanälen bequem gehandhabt werden.
Diese Vorteile werden erfindungsgemäss dadurch er
reicht, dass zu einem mit einer Adressinformation
versehenen, an einem Eingangsanschluss eines Multi
plexers empfangenen Datenpaket Leitweginformation
für das Datenpaket anhand der Adressinformation aus
einer Verbindungstabelle ermittelt wird und das Pa
ket anhand der ermittelten Leitweginformation an
einem Ausgangsanschluss des Multiplexers ausgegeben
wird, wobei die Adressinformation in einen An
fangsteil und einen Folgeteil zerlegt wird, und der
Anfangsteil als Adresse zum Adressieren einer Zei
gertabelle verwendet wird, die Einträge enthält,
welche die Art und Weise definieren, in der der
Folgeteil zum Auffinden der Leitweginformation aus
zuwerten ist, und anhand des so adressierten Ein
trags eine Auswahl zwischen wenigstens zwei ver
schiedenen Methoden zur Auswertung des Folgeteils
getroffen wird.
Eine erste dieser Methoden kann zum Einsatz kommen,
wenn der adressierte Eintrag der Zeigertabelle ei
nen Verbindungszeiger auf einen Eintrag der Verbin
dungstabelle beinhaltet. In diesem Fall wird ein
anhand dieses Verbindungszeigers gefundener Ziel
eintrag der Verbindungstabelle gelesen und ausge
wertet. Dabei wird vorzugsweise die Adresse des
Zieleintrags anhand des Verbindungszeigers und des
Folgeteils berechnet. So kann z. B. der Verbindungs
zeiger ein Zeiger auf den Anfang eines Bereichs der
Verbindungstabelle sein, der eine Mehrzahl von Ein
trägen enthält, und der Zahlenwert des Folgeteils
kann jeweils als Offset zum Adressieren eines ein
zelnen dieser Einträge dienen.
Eine zweite Methode kann zum Einsatz kommen, wenn
der adressierte Eintrag der Zeigertabelle einen
Zeigertabellenzeiger auf einen weiteren Eintrag der
Zeigertabelle beinhaltet. In diesem Fall wird ein
weiterer Eintrag der Zeigertabelle an einer anhand
des Zeigertabellenzeigers gefundenen Stelle gelesen
und ausgewertet wird.
Dabei wird zweckmäßigerweise zum Finden der Stelle
zusätzlich zum Zeigertabellenzeiger auch der Folge
teil herangezogen. Vorzugsweise geschieht dies da
durch, dass der Folgeteil in einen neuen Anfangs
teil und einen neuen Folgeteil zerlegt wird, und
dass die Adresse des weiteren Eintrags anhand des
Zeigertabellenzeigers und des neuen Anfangsteils
berechnet wird. Die Zerlegung des Folgeteils in ei
nen neuen Anfangsteil und einen neuen Folgeteil
kann so oft wiederholt werden, bis schließlich die
Adresse eines Eintrags erhalten wird, der einen
Verbindungszeiger enthält, d. h. der auf die Verbin
dungstabelle verweist.
Um die Zerlegung des Folgeteils in einen neuen An
fangsteil und einen neuen Folgeteil durchführen zu
können, ist bevorzugt, dass der adressierte Eintrag
der Zeigertabelle ferner eine Angabe enthält, die
definiert, welche Bits des Folgeteils dem neuen An
fangsteil und welche dem neuen Folgeteil angehören
sollen. Auf diese Weise wird eine große Flexibili
tät bei der Adressauswertung erreicht, die das Ver
fahren zur Anwendung in heterogenen Verbindungssze
narien besonders gut geeignet macht.
Grundsätzlich könnten die Bits einer Eingangs-
Adressinformation bzw. eines Folgeteils auf völlig
beliebige Weise auf Anfangsteil und Folgeteil bzw.
neuen Anfangsteil und neuen Folgeteil aufgeteilt
werden. So ist es nicht ausgeschlossen, dass ein
Bit der Eingangs-Adressinformation bzw. des Folge
teils dem (neuen) Anfangsteil (oder Folgeteil) zu
geordnet wird, während höher- und niedrigerwertige
Bits dem (neuen) Folgeteil (bzw. Anfangsteil) zuge
schlagen werden. Auch Permutationen von Bits bei
der Aufteilung in Anfangs- und Folgeteil sind nicht
ausgeschlossen.
Der Einfachheit halber ist jedoch bevorzugt, dass
Anfangsteil und Folgeteil jeweils aufeinanderfol
gende Bits der Adressinformation umfassen.
Wenn nicht die gesamte Adressinformation ausgewer
tet werden muss, um eine Verbindung eindeutig zu
identifizieren, so sind die Anfangs- und Folgeteile
zweckmäßigerweise so begrenzt, dass sie durch nicht
auszuwertende Bits getrennt sind, die bei der Zer
legung in Anfangs- und Folgeteil weder dem einen
noch dem anderen Teil zugeordnet werden.
Zur Erhöhung der Sicherheit kann vorgesehen werden,
dass in dem jeweils adressierten Eintrag der Zei
gertabelle und/oder der Verbindungstabelle ferner
eine Angabe gelesen wird, die angibt, ob dieser
Eintrag gültig ist oder nicht, und dass das Verfah
ren abgebrochen wird, wenn der Eintrag sich als
nicht gültig erweist. Falls dies geschieht, kann
der Knoten daraus folgern, dass er eine fehlerhafte
Adressinformation erhalten hat, und er kann eine
erneute Übertragung des betreffenden Pakets anfor
dern.
Zweckmäßigerweise wird die Adressinformation eines
Datenpakets vor seiner erneuten Ausgabe durch den
Knoten anhand der in der Verbindungstabelle gefun
denen Leitweginformation aktualisiert. Dabei ist es
nicht notwendig, alle Bits der Adressinformation zu
verändern, vielmehr enthält vorzugsweise die Leit
weginformation eine Information, die definiert,
welche Bits der Adressinformation verändert werden
sollen und welche nicht.
Weitere Merkmale und Vorteile der Erfindung ergeben
sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen
mit Bezug auf die beigefügten Figu
ren.
Es zeigen:
Fig. 1 eine schematische Darstellung eines ATM-
Knotens mit einem erfindungsgemäßen Mul
tiplexer;
Fig. 2 den Aufbau des erfindungsgemäßen Multi
plexers;
Fig. 3 das Format eines Eintrags in der Zeiger
tabelle des Multiplexers;
Fig. 4 und 5 Beispiele für das Format eines Ein
trags der Verbindungstabelle; und
Fig. 6 ein Flussdiagramm des erfindungsgemäßen
Verfahrens.
Fig. 1 zeigt ein stark schematisiertes Blockdia
gramm eines Knotens 1 eines ATM-Netzwerks, der ei
nen erfindungsgemäßen Multiplexer 2 enthält. Der
Knoten verbindet eine Mehrzahl von Eingangs- und
Ausgangs-Übertragungsstrecken, hier jeweils vier
Stück, die mit 3a, 3b, 3c, 3d bzw. 4a, 4b, 4c, 4d
bezeichnet sind. Auf den Eingangs-Übertragungs
strecken werden ATM-Zellen an den Knoten 1 gesen
det, die jeweils eine Adressinformation enthalten,
anhand derer der Knoten 1 die Ausgangs-Übertragungsstrecke
bestimmen muss, auf der die Zelle wei
ter gesendet werden muss. Diese Adressinformation
umfasst einen Virtual Path Identifier VPI von je
nach Betriebsmodus (UNI oder NNI) des ATM-Netzes 8
oder 12 Bit Länge und einen Virtual Channel Identi
fier VCI von 16 Bit Länge.
Die auf den Übertragungsstrecken 3a, 3b, 3c, 3d
eintreffenden ATM-Zellen durchlaufen Eingangs
schnittstellen 5a, 5b, 5c, 5d des Knotens 1, die
jede empfangene Zelle zusätzlich mit einer für die
jeweilige Eingangsschnittstelle 5a, 5b, 5c oder 5d
charakteristischen Port-Nummer verknüpft an den
Multiplexer 2 weiterleiten. Die gesamte Eingangs-
Adressinformation der vom Multiplexer 2 empfangenen
Zellen umfasst also für jede Zelle VPI, VCI und
Port-Nummer.
Aufgabe des Multiplexers 2 ist, anhand dieser Ein
gangs-Adressinformation eine Ziel-Adressinformation
zu erzeugen und zusammen mit der Zelle wieder aus
zusenden, anhand derer die für die Weiterleitung
der Zelle geeignete Ausgangs-Übertragungsstrecke
4a, 4b, 4c oder 4d ausgewählt werden kann und an
hand derer gegebenenfalls ein entsprechend aufge
bauter Knoten, der den anderen Abschluss der ausge
wählten Ausgangs-Übertragungsstrecke bildet, sei
nerseits wieder eine Adressübersetzung und -weiter
leitung vornehmen kann. Jeder Ausgangs-Übertra
gungsstrecke 4a, 4b, 4c bzw. 4d ist eine Ausgangs-
Schnittstelle 6a, 6b, 6c, 6d zugeordnet, die unter
den von dem Multiplexer 2 ausgegebenen ATM-Zellen
anhand von deren Ziel-Adressinformation diejenigen
bestimmt, die für die jeweils zugeordnete Übertra
gungsstrecke bestimmt sind und diese auf die Über
tragungsstrecke weiterleitet.
Der Aufbau des Multiplexers 2 ist in Fig. 2 im De
tail gezeigt. Er umfasst ein Steuerwerk 11, ein
kombinatorisches Netzwerk 12, zwei Gruppen von D-
Flipflops 13, 14 und zwei Speicherelemente 15, 16,
von denen im folgenden das Element 15 als Zeigerta
belle und das Element 16 als Verbindungstabelle be
zeichnet wird. Dabei versteht sich, dass der hier
gezeigte Aufbau lediglich exemplarisch ist, und
dass es eine Vielzahl anderer Schaltungsmöglichkei
ten gibt, um das von dem Multiplexer 2 ausgeführte
Multiplex-Verfahren zu realisieren.
Die Arbeitsweise des Multiplexers 2 wird im folgen
den unter Bezugnahme auf das Flussdiagramm der Fig.
6 und die in den Fig. 3 bis 5 gezeigten Daten
formate erläutert.
Das Verfahren geht aus von einer Eingangsadresse A
einer ATM-Zelle, die dem kombinatorischen Netzwerk
12 über einen Eingang 17 zugeführt wird. Diese Ein
gangsadresse A umfasst, wie oben angegeben, Port-
Nummer, VPI und VCI einer ATM-Zelle. Die Länge der
Port-Nummer beträgt allgemein P Bits, wenn die Zahl
der Eingänge des Multiplexers 2 nicht größer ist
als 2P. In einem ersten Schritt S1 des Verfahrens
wird diese Eingangsadresse A aufgespalten in einen
Anfangsteil A0 und einen Folgeteil A1 von jeweils
fest vorgegebener Länge. Dabei sind die Bezeichnun
gen Anfangsteil und Folgeteil lediglich der Anschaulichkeit
halber gewählt; es ist nicht erfor
derlich, dass der Anfangsteil die ersten und der
Folgeteil die darauffolgenden Bits der Eingangs-
Adressinformation A umfasst, grundsätzlich können
die Bits von Anfangs- und Folgeteil beliebig aus
den Bits der Eingangs-Adressinformation zusammenge
stellt sein.
Bei dem hier betrachteten Beispiel werden als An
fangsteil A0 mit einer fest vorgegebenen Länge die
P Bits der Port-Nummer abgespalten; VCI und VPI
verbleiben als Folgeteil A1.
Das kombinatorische Netzwerk 12 gibt den so erhal
tenen Anfangsteil A0 an den D-Eingang des D-
Flipflops 13 aus, in das er, gesteuert durch ein am
E-Eingang des D-Flipflops 13 anliegendes Steuersi
gnal der Steuerschaltung 11 übernommen wird. Ge
steuert durch einen externen Takt Clk wird dieser
erste Anfangsteil als Adresse an die Verbindungsta
belle 15 ausgegeben. Durch die Zwischenschaltung
des D-Flipflops 13 zwischen kombinatorischem Netz
werk 12 und Verbindungstabelle 15 ist es möglich,
die Eingangsadresse der Verbindungstabelle 15 über
mehrere Zyklen des Taktes Clk hinweg konstant zu
halten, so dass für die umfangreiche Verbindungsta
belle 15 preiswerte, mäßig schnelle Bausteine ein
gesetzt werden können.
Das Format der Einträge in der Zeigertabelle 15 ist
in Fig. 3 gezeigt. Jeder Eintrag enthält ein soge
nanntes Used-Bit UB, ein einzelnes Bit, das angibt,
ob der betreffende Eintrag gültig ist oder nicht.
Dieses Bit UB hat eine Kontrollfunktion; bei ord
nungsgemäßem Funktionieren und wenn die Eingangs
adresse fehlerfrei ist, muss das Used-Bit eines
adressierten Eintrags dessen Gültigkeit anzeigen.
Ein wesentliches Element jedes Eintrags ist der
Folgezeiger (Following-Pointer) F-PTR, der einen
Zeiger auf einen weiteren Tabelleneintrag dar
stellt. Auf welche der zwei Tabellen, Zeigertabelle
15 oder Verbindungstabelle 16, der Zeiger F-PTR
zeigt, ist durch ein Pointer-Type-Bit PTB angege
ben. Die Länge des Folgezeigers F-PTR ist deutlich
geringer als die der Eingangs-Adressinformation,
sie kann typischerweise etwa bei der Hälfte dieser
Länge, z. B. bei 16 Bit liegen.
Der Ausgang der Zeigertabelle 15 ist mit dem Steu
erwerk 11 und dem kombinatorischen Netzwerk 12 ver
bunden, um diesen die Auswertung des Eintrags zu
ermöglichen. So kann das Steuerwerk 11 in dem Fall,
dass das Used-Bit UB die Ungültigkeit des Eintrags
angibt, daraus folgern, dass beim Beschreiben der
Zeigertabelle 15 ein Fehler aufgetreten sein muss,
und die Erzeugung einer entsprechenden Fehlermel
dung veranlassen.
Wenn das Pointer-Type-Bit angibt, dass es sich bei
dem Folgezeiger F-PTR um einen Zeiger auf die Zei
gertabelle 15 handelt (Schritt S4), so berechnet
das kombinatorische Netzwerk 12 in den Schritten
S5, S6 anhand des Folgezeigers F-PTR und des Folge
teils A1 der Eingangs-Adressinformation die Adresse
eines weiteren Eintrags deren Zeigertabelle 15, auf
den in einem folgenden Zyklus zugegriffen wird. Zur
Ermittlung dieser Adresse werden die Elemente F-LSB
(Following LSB) und F-S (Following Size) des Ein
trags im Schritt S5 herangezogen.
Diese zwei Elemente legen die Art und Weise fest,
wie der Folgeteil, der gegenwärtig VPI und VCI der
Eingangs-Adressinformation umfasst, in einen neuen
Anfangsteil A0 und einen neuen Folgeteil A1 zerlegt
wird. Genauer gesagt bezeichnet das Element F-LSB
die Nummer desjenigen Bits in dem ursprünglichen
Folgeteil, das zum niedrigst signifikanten Bit
(Least Significant Bit, LSB) des neuen Anfangsteils
A0' werden soll, und F-S gibt die Länge dieses An
fangsteils in Bits an. Da der ursprüngliche Folge
teil A1 28 Bits umfasst, genügt für F-LSB und F-S
jeweils eine Länge von 5 Bit, um jedes dieser 28
Bits bzw. eine beliebige Länge des neuen An
fangsteils zwischen 1 und 28 Bit spezifizieren zu
können.
Als Beispiel wird angenommen, dass der neue An
fangsteil A0' den VPI der Eingangs-Adressinforma
tion enthalten soll. In diesem Fall hat F-LSB den
Wert 16, und der Wert von F-S kann unterschiedlich
sein, je nachdem, für welche Zahl von virtuellen
Pfaden der ATM-Knoten 1 ausgelegt ist, in dem der
Multiplexer 2 eingesetzt wird. Wenn der Knoten 1
NNI-Zellen vermitteln soll, erhält F-S den Wert 12,
bei Vermittlung von UNI-Zellen hat es den Wert 8.
Es ist aber ohne weiteres zu verstehen, dass durch
Wahl anderer Werte von F-S die Auswertung von hö
herwertigen Bits des VPI selektiv unterbunden werden
kann. Denkbar ist auch, mit einem Wert des F-
LSB von mehr als 16 zu operieren, um die Auswertung
niedrig signifikanter Bits des VPI zu unterbinden.
Ergebnis der Zerlegung ist ein neuer Anfangsteil
A1' von F-S Bit Breite, der in Schritt S6 als
Offset-Wert zu dem zuvor ermittelten Folgezeiger F-
PTR hinzu addiert wird, um eine Adresse A0 für ei
nen erneuten Tabellenzugriff zu bilden.
Das Verfahren kehrt nun zurück zu Schritt S2, wo
mit Hilfe der so gebildeten Adresse A0 erneut auf
die Zeigertabelle 15 zugegriffen wird, um dort ei
nen weiteren Eintrag zu lesen.
Wenn die Überprüfung des Used-Bits UB in Schritt S3
ergibt, dass der Eintrag ungültig ist, so muss ein
Fehler bei der Übertragung der Adressinformation A
an den Knoten 1 stattgefunden haben. Diese Informa
tion kann vom Steuerwerk 11 genutzt werden, um eine
neue Übertragung der Zelle von dem Knoten anzufor
dern, der diese gesendet hat.
In Schritt S4 wird wiederum überprüft, ob der Fol
gezeiger F-PTR ein Zeiger auf die Zeigertabelle 15
oder auf die Verbindungstabelle 16 ist. Falls es
sich wiederum um einen Zeiger auf die Zeigertabelle
15 handelt, werden die Schritte S5, S6, S2, S3 wie
derholt. Wenn es sich um einen Zeiger auf die Ver
bindungstabelle 16 handelt, verzweigt das Verfahren
zu Schritt S7. In diesem Schritt wird der Folgeteil
A1 als Offset zu dem Folgezeiger F-PTR hinzu ad
diert, um eine Adresse eines Eintrags in der Verbindungstabelle
16 zu erzeugen. In Schritt S8 gibt
das kombinatorische Netzwerk 12 die so erhaltene
Adresse über das D-Flipflop 14 an die Verbindungs
tabelle 16 aus, um den betreffenden Eintrag zu le
sen.
Ein erstes Beispiel für das Format eines solchen
Eintrags ist in Fig. 4 gezeigt. Der Eintrag umfasst
ein Used-Bit UB, das die gleiche Funktion wie das
entsprechende Bit eines Eintrags der Zeigertabelle
hat. Ein weiteres Element NH (New Header) von 28
Bit Länge enthält neue Werte von VPI und VCI, die
im Falle einer nichttransparenten Übertragung zu
der ATM-Zelle als neue Adressinformation bei ihrer
Weitersendung über einen der Ausgänge 4a bis 4d
beigegeben werden.
In Schritt S9 wird anhand dieses Used-Bits über
prüft, ob der gefundene Eintrag gültig ist oder
nicht. Wenn nicht, kann wie bei der Prüfung des
Schritts S3 eine Neuübertragung angefordert werden.
Wenn ja, wird der Eintrag ausgewertet, um eine
Ziel-Adressinformation für das Paket zu erzeugen
und das mit dieser Ziel-Adressinformation versehene
Paket in Schritt S10 auszugeben.
Zwei weitere Elemente NH-LSB und NH-MSB (New Hea
der-Least Significant Bit und New Header-Most Si
gnifant Bit) werden als Teil der Leitweginformation
in der Verbindungstabelle 16 benötigt, wenn der
Multiplexer 2 auch in der Lage sein soll, Pakete
transparent, d. h. unter wenigstens teilweiser Be
lassung ihrer Eingangs-Adressinformation, zu vermitteln.
Diese zwei jeweils 5 Bit langen Elemente
bezeichnen jeweils das höchstwertige und das nied
rigstwertige Bit, das von einer Adressänderung be
troffen sein soll. Im Falle einer nichttransparen
ten Übertragung haben diese Elemente jeweils den
Wert 0 bzw. 27, mit der Folge, dass VPI und VCI ei
ner Zelle in Schritt S10 komplett ersetzt werden.
Wenn z. B. NH den Wert 16 hat, so bedeutet dies,
dass in der von dem Knoten 1 ausgegebenen ATM-Zelle
lediglich das VPI-Feld in Schritt S10 ersetzt wird,
das - je nach Modus - den 8 oder 12 höchstwertigen
Bits der Adressinformation entspricht, der VCI-Wert
hingegen bleibt unverändert erhalten. Wenn das Ele
ment NH-MSB den Wert 23 hat, so können nur 8 Bit
des VPI verändert werden, was einen Betrieb des
ATM-Netzes im UNI-Modus entspricht.
Bei dem in Fig. 5 gezeigten Format eines Eintrags
in der Verbindungstabelle sind die zwei Elemente
NH-LSB, NH-MSB durch ein 28 Bit langes Element NHM
(New Header Mask) ersetzt. Der logische Zustand 0
oder 1 jedes Elements dieses Elements gibt an, ob
das entsprechende Bit der Adressinformation in
Schritt S10 durch den im Element NH eingetragenen
Wert ersetzt werden soll, oder ob die Eingangs-
Adressinformation für dieses Bit unverändert blei
ben soll. Mit diesem Format lässt sich eine noch
größere Flexibilität bei der Festlegung transparen
ter Datenkanäle erreichen, da beliebige, auch nicht
zusammenhängende Gruppen von Bits der Adressinfor
mation als nicht zu verändernd definiert werden
können.
Weitere, für die Formate von Fig. 4 und 5 identi
sche Elemente eines Eintrags der Verbindungstabelle
sind ein UPC-Bit, das angibt, ob eine UPC-Funktion
auf diese Zelle anzuwenden ist, und ein UPC-Zeiger
UPC-PTR, der ein Zeiger auf die der Eingangs-
Adressinformation zugeordnete UPC-Funktion beinhal
tet. Damit ist es möglich, die Zahl der unabhängi
gen UPC-Einheiten (eine pro Verbindung wird benö
tigt) kleiner zu halten als die Gesamtzahl der von
dem Multiplexer bearbeiteten Verbindungen.
Als weitere Elemente können vorhanden sein: ein
Routing Tag RT von z. B. 32 Bit Breite für internes
Routing im Multiplexer, eine interne Verbindungs
nummer ICN und ein Element PC, das eine Prioritäts
klasse der Verbindung angibt.
Bei Inbetriebnahme des Multiplexers müssen Zeiger
tabelle 15 und Verbindungstabelle 16 initialisiert
werden. Da noch keine Verbindungen bestehen, werden
die Used-Bits UB aller Einträge auf den logischen
Wert "falsch" gesetzt. Wenn eine Verbindung einge
richtet oder geschaltet wird, wird ein Eintrag in
der Verbindungstabelle 15 sowie ein oder mehrere
Einträge in der Zeigertabelle 16 geschrieben. Dies
soll an einem Beispiel gezeigt werden. Dabei wird
angenommen, dass eine Eingangs-Schnittstelle mit
der Port-Nummer 27 virtuelle Pfade VP0 und VP1
nutzt. VP0 ist transparent, im VP1 sind virtuelle
Kanäle VC64, VC66 und VC68 verwendet. Um zwischen
den verschiedenen Verbindungen zu unterscheiden,
genügt es, das Bit 0 des VP1 bzw. Bits 1 und 2 des
VCI einer Adressinformation auszuwerten.
Ein erster für die Vermittlung der Zellen der Ein
gangs-Schnittstelle 27 benötigter Eintrag wird an
der Adresse 27 der Zeigertabelle eingerichtet. Sein
Used-Bit UB erhält den logischen Wert "wahr", der
Folgezeiger F-PTR erhält einen Wert X, und das
Pointer-Type-Bit PTB erhält einen Wert, der angibt,
dass es sich beim Folgezeiger um einen Zeiger auf
einen Eintrag der Zeigertabelle handelt. Die Ele
mente F-LSB und F-S haben jeweils Werte 16 bzw. 1,
die angeben, dass in der folgenden Iterationsstufe
der Auswertung der Adressinformation allein das
16te Bit berücksichtigt werden soll, das die Unter
scheidung zwischen den virtuellen Pfaden VP0 und
VP1 erlaubt.
Der Eintrag mit der Adresse X der Zeigertabelle 15
ist dem virtuellen Pfad VP0 zugeordnet. Er hat ein
Used-Bit UB mit dem logischen Wert "wahr", einen
Folgezeiger F-PTR mit dem Wert Y und ein Pointer-
Type-Bit PTB, welches angibt, dass der Folgezeiger
auf die Verbindungstabelle weist. Da mit dem Finden
eines Verweises auf die Verbindungstabelle 16 die
Auswertung der Eingangs-Adressinformation abge
schlossen ist, hat das Element F-S den Wert 0, und
F-LSB kann einen beliebigen Wert haben.
Die Adresse X + 1 der Zeigertabelle 15 ist dem virtu
ellen Pfad VP1 zugeordnet. Sie umfasst ein Used-Bit
UB mit dem logischen Wert "wahr", einen Folgezeiger
F-PTR mit einem Wert Z, ein Pointer-Type-Bit PTB,
das angibt, dass der Folgezeiger F-PTR auf die Ver
bindungstabelle 16 weist, und die Elemente U-LSB
und F-S mit den Werten 1 bzw. 2, die angeben, dass
beim Zugriff auf die Verbindungstabelle das 0te Bit
des VCI vernachlässigt wird und allein die Bits 1
und 2 ausgewertet werden.
Die Verbindungstabelle erhält Einträge an den
Adressen Y, Z, Z + 1 und Z + 2. Dabei erhält die Adres
se Y einen Eintrag mit den Daten der transparenten
Verbindung VP0, die Adresse Z einen Eintrag mit den
Daten der Verbindung VP1, VC64, die Adresse Z + 1 Da
ten der Verbindung VP1, VC66 und die Adresse Z + 2
Daten der Verbindung VP1, VC68. Ein weiterer Ein
trag an der Adresse Z + 3 ist nicht verwendet und be
hält daher ein Used-Bit UB mit dem logischen Wert
"falsch".
Beim Aufbau von Verbindungen kann es nötig sein,
die Speicherbereiche neu zu ordnen, Einträge von
Verbindungen zu verschieben und Verbindungsdaten an
Speicherplätzen, die nicht mehr einer Verbindung
zugeordnet sind, als ungültig zu kennzeichnen. Um
Datenblöcke in der Verbindungstabelle zu verschie
ben, wird der Datenblock zunächst an die neue
Adresse kopiert, anschließend der auf diesen Block
zeigende Zeiger in der Zeigertabelle geändert, und
schließlich wird der ursprüngliche Block gelöscht.
Das gleiche Verfahren wird zum Verschieben eines
Blocks innerhalb der Zeigertabelle angewandt.
Wie das obige Beispiel gezeigt hat, ergibt sich die
Zahl der Rekursionsschritte aus der Anzahl von
Blöcken von auszuwertenden, zusammenhängenden Bits
in der Eingangsadresse und kann von Zelle zu Zelle
unterschiedlich sein, insbesondere kann diese Zahl
auch größer als 2 sein.
Der Multiplexer und sein Betriebsverfahren sind
oben zwar speziell mit Bezug auf ein ATM-Netzwerk
beschrieben worden, es liegt aber auf der Hand,
dass sie in einer Vielzahl von Anwendungsbereichen
anwendbar sind, wo Daten über Knoten vermittelt
werden, die zur Kennzeichnung eines Datenstroms und
zu seiner Vermittlung Adressen lokal vergeben, so
dass diese Adressen bei der Weiterleitung der Daten
von einem Knoten zum nächsten geändert werden müs
sen. So käme eine Anwendung des Multiplexers und
des Verfahrens insbesondere auch bei dem sogenann
ten Multiprotocol Label Switching in Betracht.
Claims (30)
1. Verfahren zum Multiplexen von Datenpaketen in
einem Knoten (1) eines Übertragungsnetzwerks,
bei dem mit einer Adressinformation (A; VPI,
VCI) versehene Datenpakete an einem Eingangs
anschluss (5a, 5b, 5c, 5d) empfangen werden,
Leitweginformation für ein Datenpaket anhand
der Adressinformation aus einer Verbindungsta
belle (16) ermittelt wird und das Paket anhand
der ermittelten Leitweginformation an einem
Ausgangsanschluss (6a, 6b, 6c, 6d) ausgegeben
wird, dadurch gekennzeichnet, dass die Adress
information in einen Anfangsteil (A0) und ei
nen Folgeteil (A1) zerlegt wird, und dass der
Anfangsteil (A0) als Adresse zum Adressieren
einer Zeigertabelle (15) verwendet wird, die
Einträge enthält, welche die Art und Weise de
finieren, in der der Folgeteil (A1) zum Auf
finden der Leitweginformation auszuwerten ist,
und dass anhand des so adressierten Eintrags
eine Auswahl zwischen wenigstens zwei ver
schiedenen Methoden zur Auswertung des Folge
teils (A1) getroffen wird.
2. Verfahren nach Anspruch 1, dadurch gekenn
zeichnet, dass wenn der adressierte Eintrag
der Zeigertabelle (15) einen Verbindungszeiger
(F-PTR) auf einen Eintrag der Verbindungsta
belle (16) beinhaltet, eine erste Methode ge
wählt wird, bei der Leitweginformation an einem
anhand dieses Verbindungszeigers (F-PTR)
gefundenen Zieleintrags der Verbindungstabelle
(16) gelesen und ausgewertet wird.
3. Verfahren nach Anspruch 2, dadurch gekenn
zeichnet, dass die Adresse des Zieleintrags
anhand des Verbindungszeigers (F-PTR) und des
Folgeteils (A1) berechnet wird.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch
gekennzeichnet, dass wenn der adressierte Ein
trag der Zeigertabelle (15) einen Zeigertabel
lenzeiger (F-PTR) auf einen Eintrag der Zei
gertabelle (15) beinhaltet, eine zweite Metho
de gewählt wird, bei der ein weiterer Eintrag
der Zeigertabelle (15) an einer anhand des
Zeigertabellenzeigers (F-PTR) gefundenen Stel
le gelesen und ausgewertet wird.
5. Verfahren nach Anspruch 4, dadurch gekenn
zeichnet, dass der Folgeteil (A1) wiederum in
einen Anfangsteil (A0') und einen Folgeteil
(A1') zerlegt wird und dass die Adresse des
weiteren Eintrags anhand des Zeigertabellen
zeigers (F-PTR) und des neuen Anfangsteils
(A0') berechnet wird.
6. Verfahren nach Anspruch 5, dadurch gekenn
zeichnet, dass die in Anspruch 5 genannten
Schritte so oft wiederholt werden, bis die
Adresse eines Eintrags erhalten wird, der ei
nen Verbindungszeiger enthält.
7. Verfahren nach Anspruch 5 oder 6, dadurch ge
kennzeichnet, dass in dem adressierten Eintrag
der Zeigertabelle (15) ferner eine Angabe (F-
LSB, F-S) gelesen wird, die definiert, welche
Bits des Folgeteils (A1) dem neuen Anfangsteil
(A0') und welche dem neuen Folgeteil (A1') an
gehören.
8. Verfahren nach einem der vorhergehenden An
sprüche, dadurch gekennzeichnet, dass An
fangsteil und Folgeteil (A0, A1; A0', A1') je
weils eine Anzahl aufeinanderfolgender Bits
der Adressinformation (VPI, VCI) umfassen.
9. Verfahren nach Anspruch 7 oder 8, dadurch ge
kennzeichnet, dass Anfangsteil (A0, A0') und
Folgeteil (A1, A1') durch ein oder mehrere
Bits getrennt sind, die unberücksichtigt blei
ben.
10. Verfahren nach einem der vorhergehenden An
sprüche, dadurch gekennzeichnet, dass in dem
adressierten Eintrag der Zeigertabelle (15)
und/oder der Verbindungstabelle (16) ferner
eine Angabe (UB) gelesen wird, die angibt, ob
der Eintrag gültig ist oder nicht, und dass
das Verfahren abgebrochen wird, wenn der Ein
trag sich als nicht gültig erweist.
11. Verfahren nach einem der vorhergehenden An
sprüche, dadurch gekennzeichnet, dass die
Adressinformation eines Datenpaketes vor der
Ausgabe anhand der in der Verbindungstabelle
(16) gefundenen Leitweginformation (NH, NH-
LSB, NH-MSB; NH, NHM) aktualisiert wird.
12. Verfahren nach Anspruch 11, dadurch gekenn
zeichnet, dass in der Verbindungstabelle (16)
eine Information (NH-LSB, NH-MSB; NHM) gelesen
und ausgewertet wird, die die zu verändernden
Bits der Adressinformation definiert.
13. Verfahren nach einem der vorhergehenden An
sprüche, dadurch gekennzeichnet, dass die Da
tenpakete ATM-Zellen sind.
14. Verfahren nach Anspruch 13, dadurch gekenn
zeichnet, dass die empfangene Adressinformati
on (A) eine Angabe über den Eingangsanschluss
(5a, 5b, 5c, 5d), über den das Paket empfangen
wurde, einen Virtual Path Identifier (VPI) und
einen Virtual Channel Identifier (VCI) um
fasst.
15. Multiplexer (2) für einen Knoten (1) eines
Übertragungsnetzwerks, zum Ermitteln von Leit
weginformation für die Weiterleitung von Da
tenpaketen anhand von jedem Datenpaket zuge
ordneter Adressinformation (A; VPI, VCI), mit
einer Verbindungstabelle (16) zum Speichern
der Leitweginformation, gekennzeichnet durch
Mittel (11, 12) zum Zerlegen der Adressinfor
mation in einen Anfangsteil (A0) und einen
Folgeteil (A1) und eine anhand des An
fangsteils adressierbare Zeigertabelle (15),
die Einträge enthält, welche die Art und Weise
definieren, in der der Folgeteil (A1) zum Auf
finden der Leitweginformation auszuwerten ist.
16. Multiplexer nach Anspruch 15, dadurch gekenn
zeichnet, dass wenigstens ein Eintrag der Zei
gertabelle (15) einen Verbindungszeiger (F-
PTR) auf einen Eintrag der Verbindungstabelle
(16) beinhaltet.
17. Multiplexer nach Anspruch 16, gekennzeichnet
durch einen Adressengenerator (12) zum Berech
nen der Adresse des Zieleintrags in der Ver
bindungstabelle (16), der die Leitweginforma
tion enthält, anhand des Verbindungszeigers
(F-PTR) und des Folgeteils (A1).
18. Multiplexer nach einem der Ansprüche 15 bis
17, dadurch gekennzeichnet, dass wenigstens
ein Eintrag der Zeigertabelle (15) einen Zei
gertabellenzeiger (F-PTR) auf einen weiteren
Eintrag der Zeigertabelle (15) beinhaltet.
19. Multiplexer nach Anspruch 18, gekennzeichnet
durch einen Adressengenerator (12) zum Berech
nen der Adresse des weiteren Eintrages in der
Zeigertabelle (15) anhand des Zeigertabellen
zeigers (F-PTR) und eines von dem Folgeteil
(A1) abgetrennten neuen Anfangsteils (A0').
20. Multiplexer nach Anspruch 18 oder 19, dadurch
gekennzeichnet, dass der wenigstens eine den
Zeigertabellenzeiger (F-PTR) enthaltende Ein
trag ferner eine Angabe (F-LSB, F-S) enthält,
die definiert, welche Bits des Folgeteils (A1)
dem von dem Folgeteil (A1) abzutrennenden neu
en Anfangsteil (A0') und welche einem neuen
Folgeteil (A1') angehören.
21. Multiplexer nach einem der Ansprüche 15 bis
20, dadurch gekennzeichnet, dass jeder Eintrag
der Zeigertabelle (15) einen Zeiger (F-PTR)
und ein Eigenschaftsbit (PTB) aufweist, das
den Zeiger (F-PTR) als Zeigertabellenzeiger
oder als Verbindungszeiger kennzeichnet.
22. Multiplexer nach einem der Ansprüche 15 bis
21, dadurch gekennzeichnet, dass Anfangsteil
(A0, A0') und Folgeteil (A1, A1') jeweils eine
Anzahl aufeinanderfolgender Bits der Adressin
formation (A) umfassen.
23. Multiplexer nach einem der Ansprüche 18 bis
22, dadurch gekennzeichnet, dass jeder Eintrag
der Zeigertabelle (15), der einen Zeigertabel
lenzeiger enthält, ferner jeweils eine Angabe
über das erste und das letzte Bit des neuen
Anfangsteils oder eine Angabe über das erste
oder das letzte Bit (F-LSB) und über die
Bitzahl (F-S) des neuen Anfangsteils enthält.
24. Multiplexer nach einem der Ansprüche 15 bis
23, dadurch gekennzeichnet, dass jeder Eintrag
der Zeigertabelle (15) und/oder der Verbin
dungstabelle (16) ferner eine Angabe (UB) dar
über enthält, ob der Eintrag gültig ist oder
nicht.
25. Multiplexer nach einem der Ansprüche 15 bis
24, dadurch gekennzeichnet, dass die in der
Verbindungstabelle (16) gespeicherte Leitweg
information mit dem Datenpaket zu sendende
Adressinformation (NH) umfasst.
26. Multiplexer nach Anspruch 25, dadurch gekenn
zeichnet, dass die Leitweginformation ferner
eine Angabe (NH-LSB, NH-MSB; NHM) über die zu
verändernden Bits der Adressinformation ent
hält.
27. Multiplexer nach Anspruch 26, dadurch gekenn
zeichnet, dass die Angabe über die zu verän
dernden Bits ein erstes und ein letztes zu
veränderndes Bit (NH-LSB, NH-MSB) oder ein er
stes oder letztes zu veränderndes Bit und de
ren Zahl spezifiziert.
28. Multiplexer nach Anspruch 26, dadurch gekenn
zeichnet, dass die Angabe über die zu verän
dernden Bits eine mit der empfangenen Adress
information zu verknüpfende Bitmaske (NHM) um
fasst.
29. Multiplexer nach einem der Ansprüche 15 bis
28, dadurch gekennzeichnet, dass er ein ATM-
Multiplexer ist.
30. Multiplexer nach Anspruch 29, dadurch gekenn
zeichnet, dass er zum Verarbeiten einer Adres
sinformation (A) ausgelegt ist, die eine Anga
be über den Eingangsanschluss (5a, 5b, 5c,
5d), über den das Paket empfangen wurde, einen
Virtual Path Identifier (VPI) und einen Virtu
al Channel Identifier (VCI) umfasst.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000158457 DE10058457A1 (de) | 2000-11-24 | 2000-11-24 | Verfahren und Vorrichtung zum Multiplexen von Datenpaketen |
EP01997912A EP1340405A2 (de) | 2000-11-24 | 2001-11-23 | Verfahren und vorrichtung zum multiplexen von datenpaketen |
CA002430943A CA2430943A1 (en) | 2000-11-24 | 2001-11-23 | Method and device for multiplexing data packets |
AU2002219424A AU2002219424A1 (en) | 2000-11-24 | 2001-11-23 | Method and device for multiplexing data packets |
PCT/IB2001/002761 WO2002043290A2 (de) | 2000-11-24 | 2001-11-23 | Verfahren und vorrichtung zum multiplexen von datenpaketen |
JP2002544894A JP2004515115A (ja) | 2000-11-24 | 2001-11-23 | データパケットを多重化する装置及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000158457 DE10058457A1 (de) | 2000-11-24 | 2000-11-24 | Verfahren und Vorrichtung zum Multiplexen von Datenpaketen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10058457A1 true DE10058457A1 (de) | 2002-06-13 |
Family
ID=7664564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000158457 Withdrawn DE10058457A1 (de) | 2000-11-24 | 2000-11-24 | Verfahren und Vorrichtung zum Multiplexen von Datenpaketen |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP1340405A2 (de) |
JP (1) | JP2004515115A (de) |
AU (1) | AU2002219424A1 (de) |
CA (1) | CA2430943A1 (de) |
DE (1) | DE10058457A1 (de) |
WO (1) | WO2002043290A2 (de) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3833933A1 (de) * | 1987-10-05 | 1989-04-20 | Hitachi Ltd | Informationsverarbeitungseinrichtung mit einer adressenerweiterungsfunktion |
US5621733A (en) * | 1992-12-14 | 1997-04-15 | Telefonaktiebolaget L M Ericsson | Packet data network |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0680236A1 (de) * | 1994-04-29 | 1995-11-02 | International Business Machines Corporation | Vorrichtung zum Austauschen von Eingangswerten durch entsprechende Ausgangswerte |
US5956336A (en) * | 1996-09-27 | 1999-09-21 | Motorola, Inc. | Apparatus and method for concurrent search content addressable memory circuit |
GB2325321B (en) * | 1997-05-12 | 2001-06-06 | Applied Marketing & Technology | Associative memories |
-
2000
- 2000-11-24 DE DE2000158457 patent/DE10058457A1/de not_active Withdrawn
-
2001
- 2001-11-23 EP EP01997912A patent/EP1340405A2/de not_active Withdrawn
- 2001-11-23 AU AU2002219424A patent/AU2002219424A1/en not_active Abandoned
- 2001-11-23 JP JP2002544894A patent/JP2004515115A/ja active Pending
- 2001-11-23 WO PCT/IB2001/002761 patent/WO2002043290A2/de not_active Application Discontinuation
- 2001-11-23 CA CA002430943A patent/CA2430943A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3833933A1 (de) * | 1987-10-05 | 1989-04-20 | Hitachi Ltd | Informationsverarbeitungseinrichtung mit einer adressenerweiterungsfunktion |
US5621733A (en) * | 1992-12-14 | 1997-04-15 | Telefonaktiebolaget L M Ericsson | Packet data network |
Also Published As
Publication number | Publication date |
---|---|
WO2002043290A3 (de) | 2002-08-08 |
AU2002219424A1 (en) | 2002-06-03 |
WO2002043290A2 (de) | 2002-05-30 |
JP2004515115A (ja) | 2004-05-20 |
EP1340405A2 (de) | 2003-09-03 |
CA2430943A1 (en) | 2002-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69434958T2 (de) | Vermittlungseinrichtung nach einem asynchronen Transfermodus (ATM) | |
DE60026676T2 (de) | Paketklassifizierungsautomat | |
DE69031368T2 (de) | Weglenkung von Nachrichtenpaketen | |
DE69032699T2 (de) | Paketvermittlungssystem mit einer busmatrixartigen Vermittlungsanlage | |
EP0446589B1 (de) | Kopierfähige ATM-Vermittlungsstelle | |
DE69735333T2 (de) | Digitales Netzwerk mit Gruppiervorrichtung für virtuelle Nachrichten-Übertragungspfade mit ähnlicher Übertragungsgeschwindigkeit zur Erleichterung eines effizienten Übertragungsablaufs | |
DE69810961T2 (de) | Hierarchische planung für unterschiedliche atm verkehrsströme | |
DE60021846T2 (de) | Leitweglenkungsanordnung | |
DE68919856T2 (de) | Nachrichtenvermittlungselement zur übertragung von zellen unterteilt in teilzellen. | |
DE3854361T2 (de) | Programmierbare Protokollvorrichtung. | |
DE69024928T2 (de) | Synchron-Asynchron-Umsetzer | |
DE60030737T2 (de) | Hochleistungs-Vermittlungselement und -Vermittlungssystem | |
EP2115948B1 (de) | Verfahren und anlage zur optimierten übertragung von daten zwischen einer steuereinrichtung und mehreren feldgeräten | |
DE69927109T2 (de) | Speicher zur Informationssuche durch Präfixanalyse für Knoten von Hochgeschwindigkeitsnetzen | |
DE10147748A1 (de) | Verfahren und Vorrichtung zur Anpassung von Label-Switched-Pfaden in Paketnetzen | |
DE4432061C1 (de) | Paketübertragungssystem | |
DE102014108457B3 (de) | Netzwerkverteiler | |
DE19609265B4 (de) | Kommunikationseinrichtung mit asynchronem Übertragungmodus und daraus aufgebautes Kommunikationsnetzwerk | |
DE69014598T2 (de) | Anordnung zur Leitweglenkung für ein Kommunikations-Vermittlungselement. | |
DE69833587T2 (de) | ATM-Vorrichtung und Formungsverfahren | |
DE69522020T2 (de) | Verfahren zur Verarbeitung von Daten von einer Anpassungsschicht während der Übertragung gemäss einem asynchronen ATM-Übertragungsmodus. | |
DE69809224T2 (de) | Vermittlungsvorrichtung mit wenigstens einem Vermittlungskern-Zugriffselement zur Verbindung von verschiedenen Protokolladaptern | |
EP0523276A1 (de) | Verfahren und Schaltungsanordnung zum Einrichten von virtuellen Verbindungen über ein ATM-Verbindungsleitungsbündel | |
DE10058457A1 (de) | Verfahren und Vorrichtung zum Multiplexen von Datenpaketen | |
DE69839171T2 (de) | Vorrichtung und Verfahren zur ATM-Gruppenvermittlung mit Zugehörigen Endfunktionen im Eingang und Ausgang |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |