KR100275769B1 - 비동기 전송 모드 셀 처리 시스템의 메모리 운영방법 - Google Patents

비동기 전송 모드 셀 처리 시스템의 메모리 운영방법 Download PDF

Info

Publication number
KR100275769B1
KR100275769B1 KR1019980046461A KR19980046461A KR100275769B1 KR 100275769 B1 KR100275769 B1 KR 100275769B1 KR 1019980046461 A KR1019980046461 A KR 1019980046461A KR 19980046461 A KR19980046461 A KR 19980046461A KR 100275769 B1 KR100275769 B1 KR 100275769B1
Authority
KR
South Korea
Prior art keywords
cell
port
value
invalid
valid
Prior art date
Application number
KR1019980046461A
Other languages
English (en)
Other versions
KR20000028287A (ko
Inventor
박명수
고동범
Original Assignee
고동범
주식회사글로트렉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고동범, 주식회사글로트렉스 filed Critical 고동범
Priority to KR1019980046461A priority Critical patent/KR100275769B1/ko
Publication of KR20000028287A publication Critical patent/KR20000028287A/ko
Application granted granted Critical
Publication of KR100275769B1 publication Critical patent/KR100275769B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/32—Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
    • H04L2012/5624—Path aspects, e.g. path bundling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5625—Operations, administration and maintenance [OAM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5647—Cell loss
    • H04L2012/5648—Packet discarding, e.g. EPD, PTD
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

개시된 비동기 전송 모드 셀 처리 시스템의 메모리 운영방법은 ATM 셀을 처리하기 위한 정보를 저장하는데 사용되는 메모리를 효율적으로 사용하면서도 셀이 지닌 식별자의 모든 필드를 조건 없이 해석할 수 있도록 하는 것이다.
본 발명에 따른 비동기 전송 모드 셀 처리 시스템의 메모리 운영방법은 ATM 셀 처리부로 셀이 수신되면 수신된 포트 ID를 이용하여 포트 테이블을 액세스 하는 제 1 단계와, 제 1 단계를 통해 액세스된 포트 테이블이 유효 상태인지를 판단하여 무효 상태이면 해당 포트 테이블을 참조하는 모든 셀을 폐기하는 제 2 단계와, 제 2 단계의 판단 결과 포트 테이블이 유효 상태이면 셀의 헤더에 저장된 VP값이 VP 시작값보다 크거나 같고 VP 시작값 + VP 테이블 크기보다 작은지를 판단하여 VP값이 범위 내에 있는 경우 VP 테이블 어드레스를 이용하여 VP 테이블을 어드레스하고, VP값이 범위 내에 있지 않은 경우 셀을 폐기하고 무효 셀 카운트를 증가시키는 제 3 단계와, 제 3 단계를 통해 어드레스된 VP 테이블이 유효 상태인지를 판단하여 VP 테이블이 무효 상태이면 해당 VP 테이블을 참조하는 모든 셀을 폐기하는 제 4 단계와, 제 4 단계의 판단 결과 VP 테이블이 유효 상태이면 연결 형태가 VP 연결인지 아니면 VC 연결인지를 판단하여 VP 연결인 경우 VP 테이블의 각종 제어 필드와 통계 필드를 이용하여 셀을 처리하고, 예약된 VCI 값을 갖는 셀, 즉 OAM 셀이나 RM 셀, 시그널링 셀, 운영 셀에 대해서는 예약된 채널 테이블을 사용하여 처리하는 제 5 단계와, 제 5 단계의 판단 결과 연결 형태가 VC 연결인 경우 수신된 셀의 헤더에 저장된 VC값이 VC 시작값보다 크거나 같고 VC 시작값 + VC 테이블 크기보다 작은지를 판단하여 VC값이 범위 내에 있는 경우 VC 테이블 어드레스를 이용하여 VC 테이블을 어드레스하고, VC값이 범위 내에 있지 않은 경우 셀을 폐기하고 포트 테이블에 정의된 무효 셀 카운트를 증가시키는 제 6 단계와, 제 6 단계를 통해 어드레스된 VC 테이블이 유효 상태인지를 판단하여 VC 테이블이 무효 상태이면 해당 VC 테이블을 참조하는 모든 셀을 폐기하고, VC 테이블이 유효 상태이면 VC 테이블의 각종 제어 필드와 통계 필드를 이용하여 셀을 처리하는 제 7 단계로 이루어진다.
따라서, 본 발명은 포트 ID에 의해 참조되는 포트 테이블과 셀 헤더의 VPI/VCI에 의해 참조되는 VP/VC 테이블을 사용하여 셀의 적합성 및 연결 형태에 따라 사용하지 않는 연결에 대하여 불필요한 메모리 할당을 없애줌으로써 ATM 셀 처리부에서 지원 가능한 연결의 수에 따라 시스템에서 지원하는 메모리의 크기를 융통성 있게 변화시켜 메모리를 보다 효율적으로 사용할 수 있게 하는 효과가 있다.

Description

비동기 전송 모드 셀 처리 시스템의 메모리 운영방법
본 발명은 비동기 전송 모드(Asynchronous Transfer Mode ; 이하, ATM이라 약칭함) 셀 처리 시스템의 메모리 운영방법에 관한 것으로서, 보다 상세하게는 ATM 셀(cell)을 처리하기 위한 각종 정보를 저장하는데 사용되는 메모리를 효율적으로 사용하면서도 셀이 지닌 식별자(identifier)의 모든 필드를 조건 없이 해석할 수 있도록 하는 ATM 셀 처리 시스템의 메모리 운영방법에 관한 것이다.
일반적으로 ATM은 한 가닥의 전송로를 여러 대의 단말이 공용해 통신을 가능케 하기 위해서 어떤 단말이 데이터를 송출중일 때 다른 복수의 단말이 동시에 데이터를 송출할 수 있도록 하는 통신전송방식 중의 하나로서, 고속이면서 정보량이 많은 통신에서는 다량의 셀로, 반대로 저속이면서 정보량이 적은 통신에서는 소량의 셀로 통신하도록 하여 통신 채널에 필요한 대역을 자유롭게 변경할 수 있는 기술이다.
ATM의 정보는 송신측 단말에서 수신측 단말로 보내는 48바이트의 정보와 라우팅 정보 등이 포함된 5바이트의 헤더(header)를 덧붙여 합계 53바이트의 고정길이를 가진 셀 형태로 온라인 전송되며, ATM 교환기도 전송정보를 셀 단위로 교환·접속하며, 회선이 비어 있을 때 셀을 전송한다.
ATM 교환은 셀의 길이가 짧고 고정된 53바이트이고, 셀마다의 재전송제어를 하지 않으며, 하드웨어로 교환처리를 하기 때문에 패킷마다의 오부호검출·재전송 등의 복잡한 제어를 하는 패킷교환보다 고속전송이 가능하다.
이와 같은 ATM 망에서 사용되는 교환기, 액세스 집신기(集信機)(Access Concentrator), ATM 네트워크 인터페이스 카드(NIC ; Network Interface Card), ATM 라우터(Router) 등의 장치에는 ATM 셀을 처리하기 위한 소자가 사용된다.
이 ATM 소자는 ATM 연결에 관련된 많은 기능을 수행하는데 기본적으로 수신된 ATM 셀을 종단하거나 변환하여 전송하고, 그 이외에 보수운용관리(OAM ; Operation, Administration and Maintenance) 기능이나 각종 제어 및 관리 기능을 제공한다.
이러한 ATM 소자는 많은 양의 연결을 관리해야 하는 필요성 때문에 셀을 처리하기 위한 정보를 메모리에 저장하게 되며, 이 정보를 필요시에 추출하여 사용하고 갱신한다.
도 1은 상술한 바와 같은 일반적인 ATM 셀 종단장치의 구성을 개략적으로 나타낸 도면이다.
도시된 바와 같이, ATM 셀 종단장치 및 스위칭장치의 AAL(ATM Adaptation Layer) 처리부(20)는 PCI(Peripheral Component Interconnect) 버스를 통해 컴퓨터 등의 호스트(10)에서 입력된 패킷 데이터(사용자 정보)를 48바이트로 분해하여 출력하며, 후술되는 ATM 셀 처리부(30)에서 종단(縱斷)된 데이터를 호스트(10)로 출력한다.
ATM 셀 처리부(30)는 AAL 처리부(20)에서 출력된 48바이트의 패킷 데이터에 5바이트의 헤더(수신처 정보)를 부가하여 후술되는 물리계층 처리부(50)로 출력하고, 후술되는 물리계층 처리부(50)를 통해 수신된 셀을 종단하며, 셀이 가지고 있는 식별자를 이용하여 셀을 처리하기 위해 셀의 정보를 후술되는 메모리부(40)에 저장하도록 하고 이 정보를 필요시에 추출하여 사용하고 갱신한다.
또한 ATM 셀 처리부(30)는 수신된 셀을 종단하거나 변환하여 전송하는 것 이외에 ATM 셀과 같은 수신처 레이블 정보를 가진 보수용 OAM 셀을 통해 같은 통신 채널 내의 고장 등을 감시하거나 통지하도록 한다.
메모리부(40)는 ATM 셀 처리부(30)의 제어에 따라 ATM 셀의 각종 정보를 기록하고, 필요시 ATM 셀 처리부(30)로 출력한다.
이 메모리부(40)는 통상적인 DRAM(Dynamic Random Access Memory) 또는 SRAM (Static Random Access Memory)으로 구성된다.
물리계층(Physical layer) 처리부(50)는 ATM 셀 처리부(30)에서 출력된 53바이트의 ATM 셀에 빈 셀을 부가하여 동기 디지털 하이어라키(Synchronous Digital Hierarchy) 프레임 속에 채운 후 전송선로(TX)를 통해 수신처(도시되어 있지 않음)로 전송하며, 전송선로(RX)를 통해 수신처에서 전송되는 셀을 수신하여 ATM 셀 처리부(30)로 인가한다.
이와 같이 구성된 ATM 셀 종단장치의 동작과정을 살펴보면, 우선 처리할 ATM 셀이 물리계층 처리부(50)를 통해 ATM 셀 처리부(30)로 인가되면 셀이 가지고 있는 가상 패스 식별자(Virtual Path Identifier ; 이하, VPI라 약칭함)와 가상 채널 식별자(Virtual Channel Identifier ; 이하, VCI라 약칭함) 등을 이용하여 셀을 처리하기 위한 정보가 어디 있는지를 알아내야 한다.
이와 같은 ATM 셀에는 8비트 사용자망 인터페이스(User-Network Interface ; 이하, UNI라 약칭함) 또는 12비트 네트워크 노드 인터페이스(Network Node Interface ; 이하, NNI라 약칭함)의 VPI와 16비트의 VCI 필드가 식별자로 사용되며, 물리 계층 처리부(50)로부터 셀을 수신하는 경우에는 셀이 수신된 포트의 번호(ID) 또한 식별자로 사용된다.
상술한 포트는 현재 ATM 계층과 물리 계층간에 정의된 UTOPIA(Universal Test ＆ Operations PHY Interface for ATM) 레벨-2 인터페이스를 기준으로 최대 31개까지 존재한다.
이러한 식별자를 이용하여 셀을 처리하기 위한 정보를 저장한 어드레스를 얻은 다음 이 정보를 이용하여 셀을 처리하고, 셀 처리시 발생하는 각종 정보를 해당 위치에 갱신한다.
상술한 바와 같은 ATM 셀 종단장치에서 수신된 셀을 구분하는 식별자는 포트 ID로 사용되는 5비트, VPI로 사용되는 12비트(또는 8비트), VCI로 사용되는 16비트 등 최대 33비트의 크기를 갖게 된다.
또한, 도 2는 일반적인 ATM 셀 스위칭장치의 구성을 개략적으로 나타낸 도면이다.
도시된 바와 같이, ATM 셀 처리부(30)의 송신단(32) 또는 수신단(31)으로 호스트(10) 또는 물리계층 처리부(50)를 통해 셀이 인가되고, 수신된 포트 ID를 이용하여 포트 테이블을 액세스 한다.
이때 수신된 포트 ID를 이용하여 액세스 되는 포트 테이블은 ATM 셀 처리부(30) 내의 수신단(31)과 송신단(32)에서 독립적으로 운영된다.
상술한 수신단(31)의 포트 ID의 수는 UTOPIA 레벨-2 인터페이스를 통하여 물리계층 처리부(50)로부터 셀을 수신 받을 때 최대 0부터 30까지의 31개이며, AAL 처리부(20)로부터 셀을 받는 경우를 나타내기 위한 부가적인 포트 ID 31이 하나 더 할당되어 있다.
또한 송신단(32)의 경우에는 스위치로 셀 수신을 나타내기 위한 하나의 포트 ID와, AAL 처리부(20)에서 전송 받는 경우를 나타내기 위한 하나의 부가적인 포트 ID가 할당되어 있다.
이와 같이 정의된 포트 ID를 이용하여 해당 포트 테이블을 액세스하게 되는데, 포트 테이블의 시작은 소자가 액세스하는 메모리상의 지정된 위치에 있으며 각각의 포트 테이블의 크기는 고정적이다.
또한 상술한 포트는 포트 하나당 228개의 가상 패스(Virtual Path ; 이하, VP라 약칭함)/가상 채널(Virtual Channel ; 이하, VC라 약칭함) 테이블로 구성되며, 31개의 포트를 지원하는 UTOPIA 레벨-2 인터페이스 버스인 경우 최대 31×228개의 VP/VC 테이블이 존재하게 된다.
그러나, 상술한 바와 같이 일반적인 ATM 셀 종단장치 및 스위칭장치에서 ATM 셀을 처리하기 위해서는 각각의 경우에 대한 어드레스 정보를 가지고 있어야 하는데, 총 33비트의 식별자에 대해서 어드레스 정보(32비트)를 각각 갖는 경우 32 기가 바이트(GByte)의 크기를 갖는 장소가 필요하기 때문에 셀의 식별자에 따른 어드레스 정보 추출에만 엄청난 양의 메모리가 필요한 문제점이 있었다.
따라서 기존에는 셀 수신시에 마스크를 사용하여 식별자의 일부 필드만을 선택하여 사용하도록 하였으나, 이와 같은 방법은 사용할 수 있는 식별자의 개수 및 범위를 제한하기 때문에 ATM 셀 시스템 구성시 많은 제약을 주는 문제점이 발생하였다.
본 발명의 목적은 ATM 셀을 처리하기 위한 각종 정보를 저장하는데 사용되는 메모리를 효율적으로 사용하면서도 셀이 지닌 식별자의 모든 필드를 조건 없이 해석할 수 있도록 하는 ATM 셀 처리 시스템의 메모리 운영방법을 제공하는 데 있다.
도 1은 일반적인 ATM 셀 종단장치의 구성을 개략적으로 나타낸 도면,
도 2는 일반적인 ATM 셀 스위칭장치의 구성을 개략적으로 나타낸 도면,
도 3은 본 발명에 따른 ATM 셀 처리 시스템의 메모리 운영시 사용되는 포트 테이블과 VP 테이블의 구조를 나타낸 도면,
도 4는 본 발명에 따른 ATM 셀 처리 시스템의 메모리 운영시 사용되는 VP 테이블과 VC 테이블의 구조를 나타낸 도면,
도 5는 본 발명에 따른 ATM 셀 처리 시스템의 메모리 운영방법을 상세하게 나타낸 순서도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 호스트 20 : AAL 처리부
30 : ATM 셀 처리부 31 : 수신단
32 : 송신단 40 : 메모리부
50 : 물리계층 처리부
이러한 목적을 달성하기 위한 본 발명에 따른 ATM 셀 처리 시스템의 메모리 운영방법은 ATM 셀 처리부로 셀이 수신되면 수신된 포트 ID를 이용하여 포트 테이블을 액세스 하는 제 1 단계와, 제 1 단계를 통해 액세스된 포트 테이블이 유효 상태인지를 판단하여 무효 상태이면 해당 포트 테이블을 참조하는 모든 셀을 폐기하는 제 2 단계와, 제 2 단계의 판단 결과 포트 테이블이 유효 상태이면 셀의 헤더에 저장된 VP값이 VP 시작값보다 크거나 같고 VP 시작값 + VP 테이블 크기보다 작은지를 판단하여 VP값이 범위 내에 있는 경우 VP 테이블 어드레스를 이용하여 VP 테이블을 어드레스하고, VP값이 범위 내에 있지 않은 경우 셀을 폐기하고 무효 셀 카운트를 증가시키는 제 3 단계와, 제 3 단계를 통해 어드레스된 VP 테이블이 유효 상태인지를 판단하여 VP 테이블이 무효 상태이면 해당 VP 테이블을 참조하는 모든 셀을 폐기하는 제 4 단계와, 제 4 단계의 판단 결과 VP 테이블이 유효 상태이면 연결 형태가 VP 연결인지 아니면 VC 연결인지를 판단하여 VP 연결인 경우 VP 테이블의 각종 제어 필드와 통계 필드를 이용하여 셀을 처리하고, 예약된 VCI 값을 갖는 셀, 즉 OAM 셀이나 RM 셀, 시그널링 셀, 운영 셀에 대해서는 예약된 채널 테이블을 사용하여 처리하는 제 5 단계와, 제 5 단계의 판단 결과 연결 형태가 VC 연결인 경우 수신된 셀의 헤더에 저장된 VC값이 VC 시작값보다 크거나 같고 VC 시작값 + VC 테이블 크기보다 작은지를 판단하여 VC값이 범위 내에 있는 경우 VC 테이블 어드레스를 이용하여 VC 테이블을 어드레스하고, VC값이 범위 내에 있지 않은 경우 셀을 폐기하고 포트 테이블에 정의된 무효 셀 카운트를 증가시키는 제 6 단계와, 제 6 단계를 통해 어드레스된 VC 테이블이 유효 상태인지를 판단하여 VC 테이블이 무효 상태이면 해당 VC 테이블을 참조하는 모든 셀을 폐기하고, VC 테이블이 유효 상태이면 VC 테이블의 각종 제어 필드와 통계 필드를 이용하여 셀을 처리하는 제 7 단계로 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 ATM 셀 처리 시스템의 메모리 운영방법을 상세히 설명한다.
여기에서, 본 발명에 따른 메모리 운영방법이 사용되는 ATM 셀 처리 시스템의 구성은 전술한 도 1 및 도 2의 구성과 동일하므로 동일 부호를 사용하며 여기에서의 상세한 설명은 생략하기로 한다.
도 3은 본 발명에 따른 ATM 셀 처리 시스템의 메모리 운영시 사용되는 포트 테이블과 VP 테이블의 구조를 나타낸 도면이다.
도시된 바와 같이, 포트 ID에 따른 포트 테이블은 해당 포트 테이블이 유효한지를 나타내는 유효 필드(Validity Field)와, 해당 포트에 할당된 VP 테이블이 위치하는 장소를 나타내는 VP 테이블 어드레스와, VP 테이블에서 수용하는 VPI값 중 그 시작값을 나타내는 VP 시작값(Start Value)과, VP 테이블에 기술된 VP값의 범위를 나타내는 VP 테이블 크기와, 해당 포트에서 수신된 무효(invalid) 셀 카운트로 구성된다.
그리고 VP 테이블은 해당 VPI의 유효성을 나타내어 무효상태인 경우 셀을 폐기하고, 유효상태인 경우 다른 필드를 참조하여 셀을 처리하기 위한 유효 필드와, 해당 연결이 VP 연결인지 VC 연결인지를 나타내고, 이 필드에 따라 VC 테이블을 찾거나 혹은 셀을 VP 테이블 내의 정보를 이용하여 처리할 것인지를 결정하는데 사용되는 연결 형태(Connection Type)와, 스위치 파라미터 테이블 어드레스 또는 연결의 속성이 VC 연결인 경우에 지정되는 필드로 VC 테이블의 위치를 시작한 어드레스를 나타내는 VC 테이블 어드레스, VC 테이블에 기술된 레코드 중에 가장 작은 VCI 값을 나타내는 VC 시작값, VC 테이블에 기술된 VC 레코드의 개수를 나타내는 VC 테이블 크기 등의 VCI에 대한 정보와, 성능 제어 파라미터 테이블 어드레스와, 해당 연결에 대한 제어/통계 정보, 예약된 채널에 대한 처리 정보로 구성된다.
또한 VP 테이블에는 각 VP별로 예약된 VC값(0∼31)을 처리하기 위한 별도의 테이블을 가지고 있으며, 이 테이블에는 해당 VP, VC 값을 갖는 셀을 처리하기 위한 정보가 저장되어 있다.
현재 정의되어 사용되는 VCI=3, 4, 5, 6 외에 다른 값들도 이 테이블을 이용하여 처리가 가능하며, 셀 종단시에는 AAL 처리부(20)로 전달할 SAP(Service Access Point)ID가, 번역시에는 번역되는 VPI 값이 상술한 예약된 VP 테이블에 저장된다.
도 4는 본 발명에 따른 ATM 셀 처리 시스템의 메모리 운영시 사용되는 VP 테이블과 VC 테이블의 구조를 나타낸 도면이다.
도시된 바와 같이, 상술한 도 3에서 설명한 VP 테이블에서 성능 제어 및 스위치 파라미터를 저장한 테이블의 성능 제어 및 스위치 파라미터 같은 경우에는 해당 파라미터를 저장한 테이블의 어드레스 정보가 저장되어 있으며, VP 테이블과 별도의 영역에서 관리된다.
즉 성능 제어 파라미터는 항상 사용되는 것이 아니므로 유동적으로 할당하여 사용하고, 스위치 파라미터는 여러 연결이 같은 값을 공유하여 사용할 수 있으므로 별도의 테이블로 관리하며, VP 테이블에서는 어드레스 정보만을 갖도록 한다.
VC 테이블은 해당 VCI의 유효성을 나타내어 무효상태인 경우 셀을 폐기하고, 유효상태인 경우 다른 필드를 참조하여 셀을 처리하기 위한 유효 필드와, 해당 연결이 VP 연결인지 VC 연결인지를 나타내고, 이 필드에 따라 VC 테이블을 찾거나 혹은 셀을 VP 테이블 내의 정보를 이용하여 처리할 것인지를 결정하는데 사용되는 연결 형태와, 스위치 파라미터 테이블 어드레스와, 성능 제어 파라미터 테이블 어드레스와, 해당 연결에 대한 제어/통계 정보로 구성된다.
이 VC 테이블에는 상술한 VP 테이블에서 설명한 바와 같이 성능 제어 및 스위치 파라미터를 저장한 테이블의 어드레스 정보가 저장되어 있으며, 성능 정보 파라미터와 스위치 파라미터는 별도의 독립적인 메모리 영역에 운영된다.
다음에는, 이와 같이 구성된 본 발명에 따른 ATM 셀 처리 시스템의 메모리 운영방법의 작용을 도 5를 참조하여 구체적으로 설명한다.
도 5는 본 발명에 따른 ATM 셀 처리 시스템의 메모리 운영방법을 상세하게 나타낸 순서도이다.
우선, ATM 셀 종단장치의 AAL 처리부(20) 또는 물리계층 처리부(50)를 통해 ATM 셀 처리부(30)로 셀이 수신되거나 또는 ATM 셀 스위칭장치의 AAL 처리부(20) 또는 물리계층 처리부(50)를 통해 ATM 셀 처리부(30)의 수신단(31)과 송신단(32)으로 셀이 수신되면, ATM 셀 처리부(30)에서는 수신된 포트 ID를 이용하여 포트 테이블을 액세스하게 된다(S1).
이때 상술한 포트 테이블에는 도 3에 나타낸 바와 같이 유효 필드, VP 테이블 어드레스, VP 시작값, VP 테이블 크기 및 무효 셀 카운트 등의 정보가 저장되어 있으며, 이러한 정보를 이용한 간접 어드레싱을 통해 VP 테이블을 찾거나 셀을 폐기하게 된다.
즉 상술한 단계(S1)에서 수신된 포트 ID에 의해 포트 테이블이 액세스되면, 액세스된 포트 테이블이 유효 상태인지 아니면 무효 상태인지를 판단하게 된다(S2).
상술한 단계(S2)의 판단 결과 포트 테이블이 무효 상태이면, 해당 포트 테이블을 참조하는 모든 셀을 폐기한다(S3).
그러나 상술한 단계(S2)의 판단 결과 포트 테이블이 유효 상태이면, 수신된 셀의 헤더에 저장된 VP값이 VP 시작값보다 크거나 같고 VP 시작값 + VP 테이블 크기보다 작은지를 판단한다(S4).
판단 결과 VP값이 VP 시작값보다 크거나 같고 VP 시작값 + VP 테이블 크기보다 작은 범위 내에 있는 경우에는 VP 테이블 어드레스를 이용하여 VP 테이블을 어드레스하고(S5), 그렇지 않은 경우에는 셀을 폐기하고 무효 셀 카운트를 증가시킨다(S6).
이와 같이 어드레스된 VP 테이블에는 상술한 도 3에 나타낸 바와 같이, VP 테이블의 적합성을 나타내는 필드와 연결에 대한 정보, 스위치, 파라미터, VC 테이블에 대한 정보, 해당 연결에 대한 제어/통계 정보 및 예약된 채널에 대한 처리 정보 등이 기록되어 있으며, 연결 형태에 따라 VC 테이블을 찾을 것인지 아니면 VP 연결로서 처리할 것인지를 결정하는데 사용된다.
즉 상술한 단계(S5)에서 VP 테이블이 어드레스되면, 이 VP 테이블이 유효 상태인지 아니면 무효 상태인지를 판단하게 된다(S7).
상술한 단계(S7)의 판단 결과 VP 테이블이 무효 상태이면, 해당 VP 테이블을 참조하는 모든 셀을 폐기한다(S8).
그러나 상술한 단계(S7)의 판단 결과 VP 테이블이 유효 상태이면, 연결 형태가 VP 연결인지 아니면 VC 연결인지를 판단한다(S9).
이와 같은 판단 결과 연결 형태가 VP 연결인 경우에는 VP 테이블에 정의된 각종 제어 필드나 통계 필드를 이용하여 셀을 처리하고, 예약된 VCI 값을 갖는 셀, 즉 OAM 셀이나 RM(Resource Management) 셀, 시그널링 셀, 운영(Management) 셀에 대해서는 예약된 채널 테이블을 사용하여 처리한다(S10).
그러나 상술한 단계(S9)의 판단 결과 연결 형태가 VP 연결이 아닌 VC 연결인 경우에는 우선 VCI의 적합성을 판별한다.
즉 수신된 셀의 헤더에 저장된 VC값이 VC 시작값보다 크거나 같고 VC 시작값 + VC 테이블 크기보다 작은지를 판단한다(S11).
판단 결과 VC값이 VC 시작값보다 크거나 같고 VC 시작값 + VC 테이블 크기보다 작은 범위 내에 있는 경우에는 VC 테이블 어드레스를 이용하여 VC 테이블을 어드레스하고(S12), 그렇지 않은 경우에는 셀을 폐기하고 포트 테이블에 정의된 무효 셀 카운트를 증가시킨다(S13).
상술한 단계(S12)에서 어드레스된 VC 테이블에는 도 4에 나타낸 바와 같이, VC 테이블의 적합성을 나타내는 필드와 연결에 대한 정보, 성능 제어 및 스위치 파라미터를 저장한 테이블 주소 정보, VC 테이블에 대한 정보, 해당 연결에 대한 제어/통계 정보 등이 기록되어 있으며, VP 테이블의 연결과 마찬가지로 VC 연결에 해당하는 셀을 처리하기 위한 정보를 이용하여 셀을 처리하게 된다.
즉 상술한 단계(S12)에서 VC 테이블이 어드레스되면, 이 VC 테이블이 유효 상태인지 아니면 무효 상태인지를 판단하게 된다(S14).
상술한 단계(S14)의 판단 결과 VC 테이블이 무효 상태이면, 해당 VC 테이블을 참조하는 모든 셀을 폐기한다(S15).
그러나 상술한 단계(S14)의 판단 결과 VC 테이블이 유효 상태이면, VC 테이블에 정의된 각종 제어 필드나 통계 필드를 이용하여 셀을 처리한다(S16).
이상에서와 같이 본 발명의 ATM 셀 처리 시스템의 메모리 운영방법에 의하면, 수신된 셀을 처리하기 위해서 셀이 수신된 포트 ID에 의해 참조되는 포트 테이블과 셀 헤더의 VPI/VCI에 의해 참조되는 VP/VC 테이블을 사용하여 셀의 적합성 및 연결 형태에 따라 사용하지 않는 연결에 대하여 불필요한 메모리 할당을 없애줌으로써 ATM 셀 처리부에서 지원 가능한 연결의 수에 따라 시스템에서 지원하는 메모리의 크기를 융통성 있게 변화시켜 메모리를 보다 효율적으로 사용할 수 있게 하는 이점이 있다.

Claims (3)

  1. ATM 셀 처리부로 셀이 수신되면 수신된 포트 ID를 이용하여 포트 테이블을 액세스하는 제 1 단계;
    상기 제 1 단계를 통해 액세스된 포트 테이블이 유효 상태인지를 판단하여 무효 상태이면 해당 포트 테이블을 참조하는 모든 셀을 폐기하는 제 2 단계;
    상기 제 2 단계의 판단 결과 포트 테이블이 유효 상태이면 셀의 헤더에 저장된 VP값이 VP 시작값보다 크거나 같고 VP 시작값 + VP 테이블 크기보다 작은지를 판단하여 VP값이 범위 내에 있는 경우 VP 테이블 어드레스를 이용하여 VP 테이블을 어드레스하고, VP값이 범위 내에 있지 않은 경우 셀을 폐기하고 무효 셀 카운트를 증가시키는 제 3 단계;
    상기 제 3 단계를 통해 어드레스된 VP 테이블이 유효 상태인지를 판단하여 VP 테이블이 무효 상태이면 해당 VP 테이블을 참조하는 모든 셀을 폐기하는 제 4 단계;
    상기 제 4 단계의 판단 결과 VP 테이블이 유효 상태이면 연결 형태가 VP 연결인지 아니면 VC 연결인지를 판단하여 VP 연결인 경우에는 VP 테이블의 각종 제어 필드와 통계 필드를 이용하여 셀을 처리하고, 예약된 VCI 값을 갖는 셀, 즉 OAM 셀이나 RM 셀, 시그널링 셀, 운영 셀에 대해서는 예약된 채널 테이블을 사용하여 처리하는 제 5 단계;
    상기 제 5 단계의 판단 결과 연결 형태가 VC 연결인 경우 수신된 셀의 헤더에 저장된 VC값이 VC 시작값보다 크거나 같고 VC 시작값 + VC 테이블 크기보다 작은지를 판단하여 VC값이 범위 내에 있는 경우 VC 테이블 어드레스를 이용하여 VC 테이블을 어드레스하고, VC값이 범위 내에 있지 않은 경우 셀을 폐기하고 포트 테이블에 정의된 무효 셀 카운트를 증가시키는 제 6 단계; 및
    상기 제 6 단계를 통해 어드레스된 VC 테이블이 유효 상태인지를 판단하여 VC 테이블이 무효 상태이면 해당 VC 테이블을 참조하는 모든 셀을 폐기하고, VC 테이블이 유효 상태이면 VC 테이블의 각종 제어 필드와 통계 필드를 이용하여 셀을 처리하는 제 7 단계로 이루어진 것을 특징으로 하는 ATM 셀 처리 시스템의 메모리 운영방법.
  2. 제 1 항에 있어서,
    상기 VP 테이블 각각에는 예약된 VC값(0∼31)을 처리하기 위한 별도의 예약된 테이블이 구비되고,
    예약된 테이블에는 해당 셀을 처리하기 위한 정보가 저장되며,
    셀 종단시에는 AAL 처리부로 전달할 SAPID가, 번역시에는 번역되는 VPI 값이 상기 예약된 테이블에 저장되는 것을 특징으로 하는 ATM 셀 처리 시스템의 메모리 운영방법.
  3. 제 1 항에 있어서,
    상기 VP 테이블과 VC 테이블 각각에는 셀 처리시 사용되는 스위치 및 성능 제어 파라미터 테이블 어드레스 정보가 저장되어 있으며,
    상기 스위치 파라미터와 성능 정보 파라미터는 별도의 독립적인 메모리 영역에서 운영됨을 특징으로 하는 ATM 셀 처리 시스템의 메모리 운영방법.
KR1019980046461A 1998-10-30 1998-10-30 비동기 전송 모드 셀 처리 시스템의 메모리 운영방법 KR100275769B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980046461A KR100275769B1 (ko) 1998-10-30 1998-10-30 비동기 전송 모드 셀 처리 시스템의 메모리 운영방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980046461A KR100275769B1 (ko) 1998-10-30 1998-10-30 비동기 전송 모드 셀 처리 시스템의 메모리 운영방법

Publications (2)

Publication Number Publication Date
KR20000028287A KR20000028287A (ko) 2000-05-25
KR100275769B1 true KR100275769B1 (ko) 2000-12-15

Family

ID=19556643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980046461A KR100275769B1 (ko) 1998-10-30 1998-10-30 비동기 전송 모드 셀 처리 시스템의 메모리 운영방법

Country Status (1)

Country Link
KR (1) KR100275769B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020011513A (ko) * 2000-08-02 2002-02-09 서평원 스위칭 자원의 제한적인 사용을 제거한 에이티엠 스위칭시스템 및 그 데이터 처리방법

Also Published As

Publication number Publication date
KR20000028287A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
CA2160820C (en) Method and apparatus for storing and retrieving routing information in a network node
US7620051B2 (en) ATM permanent virtual circuit and layer 3 auto-configuration for digital subscriber line customer premises equipment
CA2181293C (en) Atm layer device
JP4602794B2 (ja) Ａｔｍデータをリアルタイムで再組立するシステム、方法、およびプログラム
US6314098B1 (en) ATM connectionless communication system having session supervising and connection supervising functions
US5793767A (en) ATM communication device and ATM communication network system with terminal devices having uniquely assigned virtual channel identifiers
US6104715A (en) Merging of data cells in an ATM network
US20050195824A1 (en) Substitution call control system in ATM communication network
KR100275769B1 (ko) 비동기 전송 모드 셀 처리 시스템의 메모리 운영방법
Cisco ATM Technology
Cisco ATM Technology
Cisco ATM Technology
Cisco ATM Technology
Cisco ATM Technology
Cisco ATM Technology
Cisco ATM Technology
Cisco ATM Technology
Cisco ATM Technology
Cisco ATM Technology
Cisco ATM Technology
Cisco ATM Technology
Cisco ATM Technology
Cisco ATM Technology
Cisco ATM Technology
Cisco ATM Technology

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040915

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee