JP2004514140A - 閉ループヒータ制御付き熱対流加速度計 - Google Patents

Abstract

集積型熱対流加速度計デバイスである。このデバイスは、サーモパイルおよびヒータ要素を有する熱加速度センサと、サーモパイル共通モード電圧の閉ループ制御を与えるための制御回路と、計装増幅器と、クロック発生回路と、電圧基準回路と、温度センサと、出力増幅器とを備える。このデバイスは、絶対的または比率的モードで操作できる。更に、このデバイスは、標準的半導体プロセスを使用してシリコン基板に形成され、標準的集積回路パッケージに収容される。

Description

【０００１】
［関連出願との相互参照］
なし
【０００２】
［連邦補助研究または開発に関する表明］
なし
【０００３】
［発明の背景］
本発明は、一般的に加速度計に関し、特にシリコン微細加工対流加速度計に関する。
【０００４】
既知のシリコン微細加工加速度計は、密閉されたチャンバ内における熱気泡の自由対流熱伝導の原理を使用して、加速度の測定尺度を与える。このようなデバイスは、シリコン基板に微細加工されたチャンバを備える。このチャンバを横切ってヒータ抵抗が設けられ、またそのチャンバの各側部には熱電対が配置されている。加速度ゼロの期間は、ヒータ抵抗に関する温度プロフィールは対称的であって、両熱電対は同じ温度を検知し、それ故に同じ出力電圧を与える。熱電対−ヒータ−熱電対の軸に沿って加わる加速度は、自由対流熱伝導に起因して、温度プロフィールの乱れを生じさせ、これにより非対称な温度プロフィールを生じさせる。この非対称な温度プロフィールは、熱電対によって検知され、互いに異なる出力電圧と、加わった加速度に比例する差動出力電圧とを生じさせる。典型的に、差動出力電圧は、特別な応用の電子回路とのインターフェースをとるために、信号調整を必要とする。そのような信号調整は、対流加速度計と同じ基板上に組み込まれた外部電子部品および／または回路を使用して実施される。
【０００５】
従来のシリコン微細加工対流加速度計は、これらのデバイスの感度が変化してしまうという欠点を有する。例えば、加速度計の感度は、シリコン基板および／または周辺環境の温度変化によって変化することがある。加速度計の感度はまた、ヒータ要素における消費電力の変化によって変化することもある。
【０００６】
従って、温度および電力変動に反応しにくい改良されたシリコン微細加工対流加速度計を有することが望ましい。そのような改良されたシリコン微細加工対流加速度計はまた、省電力型でもある。
【０００７】
［発明の簡単な要約］
本発明によると、シリコン微細加工対流加速度計が提供される。この場合、単一のモノリシックなデバイスに、熱加速度センサと、それに関連する信号調整回路とが含まれている。このデバイスは、シリコン基板に形成され、そして標準的なＣＭＯＳプロセスを使用して好ましく実装されている。単一のモノリシックなデバイス内に集積化されているものには、熱加速度センサと、ヒータ制御回路と、計装増幅器と、クロック発生器と、電圧基準回路と、温度センサと、出力増幅器とがある。このデバイスは、標準的な８ピン集積回路パッケージ内に収容できる。
【０００８】
１つの実施形態では、集積型対流加速度計チップは、対流加速度センサを備える。この加速度センサは、ヒータ要素と、その両側部に配置された一対の温度検知要素とを含む。この加速度センサは、ヒータ要素および一対の温度検知要素を貫通する軸に沿って加わる加速度の大きさに比例した差動出力電圧を発生するように動作する。前記チップは更に、加速度センサによって発生された差動出力電圧から平均的な出力電圧を抽出するように動作する増幅回路を備える。この平均的な出力電圧は、ヒータ要素によって生成される温度勾配の測定尺度を与える。前記チップは更に、制御出力を生成する制御回路を備える。好ましい実施形態では、制御出力は、パルス出力電圧であって、平均的な出力電圧を調整し、これによりヒータ要素によって生成される温度勾配を調整するように動作する。前記チップは更にまた、チップの絶対温度に比例した（ＰＴＡＴ）電圧レベルを生成する温度センサを備える。チップに搭載されたか、チップの外部に実装された温度補償回路は、ＰＴＡＴ電圧レベルを使用して、チップおよび／または周囲環境の温度変化を補償する。
【０００９】
好ましい実施形態では、平均的な出力電圧と、それ故にヒータ要素によって生成される温度勾配は、次のように調整される。即ち、一対の温度検知要素によって与えられる出力電圧を読み取り、これらの電圧を基準電圧と比較し、所望の出力電圧の大きさに比例したパルス密度を有するパルス出力電圧を生成し、このパルス出力電圧を使用して平均的な出力電圧を調整する。
【００１０】
この発明の他の特徴、機能、および形態は、後続する発明の詳細な説明から明らかになる。
【００１１】
この発明は、図面に関連してなされる以下の発明の詳細な説明を参照することでよりよく理解される。
【００１２】
［発明の詳細な説明］
図１は、本発明によるシリコン微細加工対流加速度計デバイスを含んだ集積回路（「チップ」）１００の平面図である。図１に示すように、チップ１００は、クロック発生回路１１８と、電圧基準／温度センサ１２０と、制御回路１２２と、対流加速度計１２４とを備える。チップ１００はさらに、複数の入力パッド、即ち、ＳＣＫパッド１１０およびＤＩパッド１１２と；複数の出力パッド、即ち、ＴＯＵＴパッド１１４およびＡＯＵＴパッド１１６と；複数の電圧パッド、即ち、ＲＢＩＡＳパッド１０８およびＶｄｄパッド１０２と；そして、複数の接地パッド、即ち、Ｖｓａパッド１０４およびＶｓｄパッド１０６とを備える。
【００１３】
図示の実施形態では、対流加速度計１２４は、熱加速度センサと、それに関連した信号調整回路を有し、所定の軸に沿った加速度の大きさを表す出力電圧をＡＯＵＴパッド１１６に与える。好ましい実施形態では、加速度センサに関連した信号調整回路は、複数のコンバータまたは「チョッパー」増幅器と、複数のスイッチトキャパシタ回路と、シグマ−デルタ変調器とを使用する。従って、クロック発生器１１８は、複数のクロック信号、即ち線１３０上のＣｋ＿ｃａ信号と、線１２８上のＣｋ＿ｓｃ信号と、そして線１３６上のＣｋ＿ｏｓｃ信号（図２も参照）を、対流加速度計１２４に与える。これらは、チョッパー増幅器と、スイッチトキャパシタ回路と、シグマ−デルタ変調器とによってそれぞれ使用される。例えば、クロック発生器１１８は、クロック発生器１１８内蔵の発振器を使用してＣｋ＿ｃａ、Ｃｋ＿ｓｃおよびＣｋ＿ｏｓｃ信号を発生することができる。この代わりに、ＳＣＫパッド１１０に結合される外部の発振器を使用して、Ｃｋ＿ｃａ、Ｃｋ＿ｓｃおよびＣｋ＿ｏｓｃ信号を発生することができる。
【００１４】
電圧基準／温度センサ１２０は、バンドギャップ電圧基準と、それに関連した電圧および電流バイアス発生回路とを備えて、基準電圧、即ち線１３２上の電圧Ｖｂｓ（図２も参照）を、電源電圧Ｖｄｄとは独立したアナログ共通基準点として使用するために、対流加速度計１２４とクロック発生器１１８、および／または、そこに含まれるバイアス回路に与える。バンドギャップ電圧基準に関連した電流バイアス発生器は、ＲＢＩＡＳパッド１０８に結合された外部のプルダウン抵抗を有する。さらに電圧基準／温度センサ１２０は、チップ１００の絶対温度を表す出力電圧をＴＯＵＴパッド１１４に与えるための、絶対温度に比例した（ＰＴＡＴ）電流源を備える。
【００１５】
制御回路１２２は、制御データ、即ち制御バス１３４上の複数のビットからなるＣｎｔｌデータ（図２も参照）を与える制御レジスタを有する。この制御データは、クロック発生器１１８と、電圧基準／温度センサ１２０と、対流加速度計１２４とに与えられ、それらに含まれた校正調整装置および構成スイッチの設定を決定することに使用される。Ｃｎｔｌデータは、ＤＩパッド１１２を通してシリアルに制御レジスタに入力される。例えば、クロック発生器１１８、電圧基準／温度センサ１２０および対流加速度計１２４に含まれた校正調整装置は、制御回路１２２によって制御バス１３４上に与えられた所定のＣｎｔｌワードを通してプログラムされる抵抗値を有したプログラム可能なトリマーポテンショメータとして実装することができる。
【００１６】
好ましい実施形態では、チップ１００は、０．６μｍ、ダブルポリシリコン、ダブルメタル（即ち、アルミニウム、Ａｌ）、ｎ型ウエルＣＭＯＳプロセスを使用して、組み立てられる。しかしながら、ここで理解されるべき点は、微細加工可能なシリコン半導体装置を組み立てるに好適な他のプロセスもまた使用できるということである。
【００１７】
図１は、電力関連のパッド１０２，１０４，１０６および回路ブロック１１８，１２０，１２２，１２４間の経路を定める電力バスを明確に図示していないが、ここで理解されるべき点は、単一の電源電圧Ｖｄｄは、対流加速度計デバイスのデジタルおよびアナログ部分の双方によって使用され；接地電位Ｖｓｄは、対流加速度計デバイスのデジタル接地として使用され；接地電位Ｖｓａは、対流加速度計デバイスのアナログ電圧レベルとして使用される、ということである。例えば、経路を定める電力バスは、正のレールノイズを制限し、また接地電位の変化を最小化することに使用される通常の技術を使用して、チップ１００上に実装できる。以下では、回路ブロック１１８，１２０，１２２，１２４が、それらの電力関連パッド１０２，１０４，１０６へのそれぞれの結線と共に、更に詳細に説明される。
【００１８】
図２は、対流加速度計１２４のブロック図を示す。この加速度計は、ヒータ制御回路２０２と、サーモパイル／ヒータ２０４と、計装増幅器２０６と、ＳＣフィルタ２０８と、ＡＢ級出力段２０９とを含む。具体的には、図３に示すように、サーモパイル／ヒータ２０４は、一端が結合された熱電対３０２および３０６のアレイを含む。これらの熱電対のそれぞれの逆の端部は、線２２２および２２４間に差動出力電圧を与える。さらに熱電対３０２および３０６は、好ましい実施形態ではヒータ抵抗３０４であるヒータ要素の互いに逆側に配置されている。
【００１９】
この例示的実施形態では、熱電対３０２，３０６およびヒータ抵抗３０４は、通常のＣＭＯＳプロセスを使用して形成されている。例えば、熱電対３０２および３０６は、チップ１００のシリコン基板表面上に配置されたアルミニウム層とポリシリコン層によって形成され、そしてヒータ抵抗３０４は、その基板表面上に配置されたポリシリコン層によって形成される。さらには、対流加速度計デバイスの加速度センサを形成するために、チップ１００の基板表面を微細加工してキャビティを作ることによって、密閉されたチャンバが形成される。ヒータ抵抗３０４は、このキャビティを横切って懸架される。このとき、熱電対３０２および３０６は、キャビティ内でヒータ抵抗３０４の互いに逆の側に配置される。この例示的実施形態では、密閉されたチャンバ内で対流熱伝導を与える流体は、多量の空気である。従って、加速度検知軸は、ヒータ抵抗３０４と、このヒータ抵抗の互いに逆側に配置された熱電対３０２，３０６を垂直に貫通し、そして線２２２および２２４間に生じる熱電対３０２および３０６の差動出力電圧は、この軸に沿って加わる加速度の大きさに比例する。
【００２０】
当業者には明らかなように、熱電対３０２および３０６からなるサーモパイルの共通モードの出力電圧の平均は、ヒータ抵抗３０４で消費される電力に比例する。また、対流加速度計１２４に含まれる加速度センサの感度は、一般に低い電力レベルではヒータ電力の二乗によって変化し、また高い電力レベルでは概ねヒータ電力に比例する。この例示的実施形態では、熱電対３０２および３０６間の共通モード電圧降下の閉ループ制御によって、対流加速度計１２４の感度は、電源電圧変化および／またはヒータ抵抗作成公差に対し、所望の値に維持される。この値は、ヒータ抵抗３０４によって生成される温度勾配の測定尺度となる。
【００２１】
具体的には、熱電対３０２および３０６間の共通モード電圧降下は、校正調整装置３１２からなる分圧器回路を使用して所望のレベルに設定されている。この校正調整装置は、基準電圧Ｖｂｓの一端に接続され、かつ抵抗３１４の対向する端部にシリーズに接続されている。この抵抗３１４は、接地電位Ｖｓａに接続されている。さらに、校正調整装置３１２と抵抗３１４の共通ノードは、熱電対３０２および３０６の結合された端部に接続されている。
【００２２】
従って、分圧器の校正調整装置３１２に対し制御バス１３４を通して所定のＣｎｔｌワードを与え、これにより熱電対３０２および３０６の結合された端部に電圧レベルを設定することによって、熱電対３０２および３０６間の所望の共通モード電圧降下は設定される。計装増幅器２０６は、線２２２および２２４間の電圧から共通モードの出力電圧を取り出し、その共通モードの出力電圧を線２２０上でヒータ制御回路２０２に与える。
【００２３】
線２２０上の共通出力電圧と基準電圧Ｖｂｓとの差は、演算増幅器３３８と、スイッチト入力キャパシタ３３６と、積分キャパシタ３４０とを含んだスイッチトキャパシタ積分器によって積分される。この積分器の出力は、シグマ−デルタ変調器３４２に与えられる。この変調器は、積分器の出力電圧に比例する平均値を有したパルス密度ストリームを発生する。パルス出力電圧は、スイッチトランジスタ３０８をターン「オン」および「オフ」させることによって、熱電対３０２および３０６間の共通モード電圧降下を制御することに使用される。このスイッチトランジスタは、ヒータ抵抗３０４を開放させるか、その間に完全な電源電圧が加わるようにする。好ましい実施形態では、熱電対３０２および３０６間の共通モード電圧降下は、パルス密度変調（ＰＤＭ）を使用して調整される。代替の実施形態では、熱電対３０２および３０６間の共通モード電圧降下は、パルス幅変調（ＰＷＭ）を使用して調整される。
【００２４】
上述したように、熱電対３０２および３０６間の共通モード電圧降下は、ヒータ抵抗３０４によって生成される温度勾配の測定尺度となる。ここで留意される点は、いくつかのケースでは、温度勾配が、それ故に、加速度センサの感度が、ヒータ抵抗３０４で消費される電力に比例するということである。制御ループが調整されると、熱電対３０２および３０６の共通モード電圧は、Ｖｂｓに等しくなる。熱電対３０２および３０６間の共通モード電圧降下は、熱電対３０２および３０６の共通点における電圧とＶｂｓとの間の電圧差である。加速度センサの感度がヒータ抵抗３０４で消費される電力に比例するケースでは、熱電対３０２および３０６の共通点における電圧は、所定のＣｎｔｌワードによって設定可能である。これにより、ヒータ抵抗３０４で消費される電力が、それ故に、加速度計の感度が、所望の値に設定される。
【００２５】
具体的には、ヒータ制御回路２０２のパルス出力電圧は、パストランジスタ３０８をスイッチ「オン」および「オフ」させることに使用される。好ましい実施形態では、パストランジスタ３０８は、ｎ型チャネルＣＭＯＳトランジスタである。ヒータ抵抗３０４の１つの端子は、電源電圧Ｖｄｄに接続され、このヒータ抵抗のもう１つの端子は、パストランジスタ３０８のドレイン結線に接続されている。さらに、パストランジスタ３０８のソース結線は、接地電位Ｖｓａに接続され、パストランジスタ３０８のゲート結線は、インバータバッファ３１０を介して、線２３０上のヒータ制御回路２０２のパルス出力電圧に接続されている。
【００２６】
従って、パストランジスタ３０８が、ヒータ制御回路２０２のパルス出力電圧によってスイッチ「オン」されると、即ち、反転されたパルス出力電圧の高い論理レベルがパストランジスタ３０８のゲート結線に印加されると、ヒータ抵抗３０４およびパストランジスタ３０８を通して、電流が接地電位Ｖｓａへ流れる。この代わりに、パストランジスタ３０８が、ヒータ制御回路２０２のパルス出力電圧によってスイッチ「オフ」されると、即ち、反転されたパルス出力電圧の低い論理レベルがパストランジスタ３０８のゲート結線に印加されると、ヒータ抵抗３０４に電流は流れない。パストランジスタ３０８をスイッチ「オン」および「オフ」させるパルス出力電圧のパルス密度は、熱電対３０２および３０６間の共通モード電圧降下に比例するので、電源電圧Ｖｄｄからパストランジスタ３０８を通してヒータ抵抗３０４に供給される平均電力は、上述した分圧器回路を使用して、熱電対の共通点電圧を設定することによって設定できる。ここで留意されるべき点は、代替の実施形態では、ヒータ抵抗３０４に流れる電流を調整するために、ヒータ制御回路２０２は、サーモパイル／ヒータ２０４に連続した出力を与えることができるということである。
【００２７】
図３に示すように、計装増幅器２０６は、差動入力段を含んでいる。この差動入力段は、演算増幅器（「オペアンプ」）３１６と、入力抵抗３２０と、帰還抵抗３２２と；オペアンプ３１８と、入力抵抗３２４と、帰還抵抗３２６とを備える。好ましい実施形態では、オペアンプ３１６，３１８は、チョッパー増幅器である。計装増幅器２０６はさらに、差動／不平衡出力段を含んでいる。この出力段は、オペアンプ３２８と、入力抵抗３３０，３３２，３３６と、帰還抵抗３３４とを備える。
【００２８】
計装増幅器２０６は、サーモパイル／ヒータ２０４によって線２２２および２２４間に与えられる差動出力電圧を増幅し、その差動出力電圧を、線２２６上のアナログ共通基準電圧Ｖｂｓを基準とした不平衡出力電圧に変換する。計装増幅器２０６はまた、ヒータ抵抗３０４に与える平均電力の調整に使用するために、ヒータ制御回路２０２への熱電対３０２，３０６の共通モード電圧を線２２０上に与える。
【００２９】
対流加速度計デバイスの例示的構成では、熱電対３０２，３０６からなるサーモパイルの感度は５ｍＶ／℃；加速度センサの感度は０．０５℃／ｇ；ＡＯＵＴパッド１１６の対応する感度は５０ｍＶ／ｇである。従って、加速度検知軸に沿って加わる１０ｇの加速度は、線２２２および２２４間に、５ｍＶ／℃×０．０５℃／ｇ×１０ｇ、即ち２．５ｍＶの差動出力電圧を生じさせる。これは、サーモパイル／ヒータ２０４の出力で２．５ｍＶ／１０ｇ、即ち０．２５ｍＶの感度を生じさせる。ＡＯＵＴパッド１１６の出力で５０ｍＶ／ｇの感度を達成するためには、計装増幅器２０６とＳＣフィルタ２０８の総合利得が２００となる。この例示的構成では、ＡＯＵＴパッド１１６で２００の総合利得を達成するために、計装増幅器２０６は１００の利得を有し、ＳＣフィルタ２０８は２の利得を有している。ここで留意される点は、計装増幅器２０６が、共通モードの出力電圧を、単一の利得でヒータ制御回路２０２に与えるということである。
【００３０】
好ましい実施形態の計装増幅器２０６では、オペアンプ３１６および抵抗３２０，３２２と、オペアンプ３１８および抵抗３２４，３２６は、それぞれが例示的に１００の利得を有する一対の非反転利得段を形成する。このことは、オペアンプ３２８および抵抗３３０，３３２，３３４，３３６からなる差動／不平衡出力段が、単一の利得を有することを意味する。相対的に大きな閉ループ利得の１００を達成するために、オペアンプ３１６および３１８は、同一のチョッパー増幅器として実装されることが好ましい。
【００３１】
図４は、チョッパー増幅器３１６の模式図を示す。具体的には、チョッパー増幅器３１６は、共通ソース／共通ゲート増幅器構成の第１段と、それぞれが共通ソース増幅器構成の第２段および第３段とを備える。チョッパースイッチ４２４が第１段の入力に設けられ、チョッパースイッチ４２６がチョッパー増幅器３１６の第１段と第２段の間に設けられている。
【００３２】
チョッパー増幅器３１６，３１８の第１段の共通ソース／共通ゲート増幅器構成は、相対的に大きな１００の閉ループ利得を達成するために、電圧利得を改良する。さらに、上述した例示的構成では、チョッパースイッチ４２４，４２６にクロックを送り込むＣｋ＿ｃａ信号は、２５ｋＨｚの公称周波数を有する。その結果、チョッパー増幅器３１６，３１８によって生成されるオフセットおよび／または低周波雑音は、２５ｋＨｚのチョッパー周波数変調され、後続の低周波ＳＣフィルタによって除去される（図２参照）。
【００３３】
好適なバイアス電圧として、Ｖｂ１がｐチャネルトランジスタ４０２，４０４，４０６，４０８のゲート結線に；Ｖｂ２がｐチャネルトランジスタ４１０，４１２，４１４のゲート結線に；Ｖｂ３がｎチャネルトランジスタ４１６，４１８のゲート結線に；Ｖｂ４がｎチャネルトランジスタ４２０のゲート結線に、それぞれ与えられる。例えば、Ｖｂ１，Ｖｂ２，Ｖｂ３，Ｖｂ４のバイアス電圧レベルは、基準電圧／温度センサ１２０（図１参照）に含まれる電圧バイアス発生器７４０（図７参照）を使用して発生することができる。
【００３４】
チョッパー増幅器３１６，３１８は、キャパシタ４２２，４２４並びにネスト型ミラー補償技術を使用して周波数補償される。例示的構成では、チョッパー増幅器３１６，３１８は過補償され、１００の例示的利得で、ローパスフィルタに５ｋＨｚの公称周波数の極を与える。それ故、チョッパー増幅器３１６，３１８を含む非反転利得段によるローパスフィルタ処理は、熱雑音を帯域制限する。この熱雑音は、そうでなければＳＣフィルタ２０８でのエイリアシングによって通過帯域へシフトダウンされるものである。
【００３５】
図３に示すように、ヒータ制御回路２０２は、スイッチトキャパシタ積分器段と、好ましくは１次シグマ−デルタ変調器であるシグマ−デルタ変調器３４２とを含んでいる。積分器段は、スイッチトキャパシタ３３６およびそれに関連したスイッチ（図番なし）と、オペアンプ３３８と、帰還抵抗３４０とからなる。例えば、スイッチトキャパシタ３３６に関連したスイッチは、ＣＭＯＳトランスミッションゲートを使用して実施でき、またこのＣＭＯＳトランスミッションゲートを制御する相補的Ｃｋ＿ｓｃ信号は、非重複クロック位相として実施できる。例示的構成では、Ｃｋ＿ｓｃ信号は、５０ｋＨｚの公称周波数を有し、またシグマ−デルタ変調器３４２にクロックを送り込むＣｋ＿ｏｓｃ信号は、８００ｋＨｚの公称周波数を有する。
【００３６】
スイッチトキャパシタ積分器段は、計装増幅器２０６によって線２２０上に与えられる熱電対３０２，３０６の共通モード出力電圧に対して増幅およびローパスフィルタ処理を施し、増幅およびフィルタ処理された出力電圧をシグマ−デルタ変調器３４２に与える。例えば、ヒータ制御回路２０２を含む帰還回路の安定性を確実にするために、この帰還回路は、スイッチトキャパシタ積分器段によって与えられる支配的な極を使用して補償されることがある。さらには、最適な位相マージンを達成するために、スイッチトキャパシタ積分器段は、比較的低い単一利得周波数、例えば５Ｈｚを有する非反転段として実施される。
【００３７】
シグマ−デルタ変調器３４２は、上述した積分器出力電圧に比例したパルス密度を有するパルス出力電圧を発生し、このパルス出力電圧を、サーモパイル／ヒータ２０４のインバータバッファ３１０への線２３０上に与える。具体的には、熱電対３０２，３０６の共通モード出力電圧は、所望のレベルに設定され、またヒータ制御回路２０２は、パルス出力電圧の平均密度が所望の共通モード出力電圧レベルを追従するように、計装増幅器２０６とサーモパイル／ヒータ２０４の間に負帰還をかける。インバータ３１０は、パルス出力電圧を緩衝および反転し、さらに反転パルス列をパストランジスタ３０８のゲート結線に与え、これによってヒータ抵抗３０４に与える平均電力を調整する。パルス出力電圧はインバータ３１０によって反転されるので、パストランジスタ３０８に加えられるパルス密度は、共通モード電圧とアナログ共通基準点との間にある差の減少関数となる。
【００３８】
ここで留意されるべき点は、シグマ−デルタ変調器３４２で発生されたパルス列を使用してパストランジスタ３０８をスイッチ「オン」及び「オフ」することは、電源電圧Ｖｄｄからパストランジスタ３０８を通してヒータ要素３０４に与える電源をパルス化するということである。上述した例示的構成では、ヒータ要素３０４および熱電対３０２，３０６を含む加速度センサは、相対的に低い周波数の二極を約８０Ｈｚに有する。従って、例示的構成では、加速度センサは、ヒータ要素３０４に与えるパルス化された電力の高周波成分を減衰させ、これによりヒータ電力を平均化して、線２２２および２２４間にほぼ一定な電圧を与える。シグマ−デルタ変調器３４２にクロックを送り込むＣｋ＿ｏｓｃ信号の比較的高い周波数はこの減衰を増加させる。ここでまた留意される点は、上述したようにパストランジスタ３０８をスイッチ「オン」及び「オフ」することが、パストランジスタ３０８で消費される電力を減少させるということである。
【００３９】
ヒータ要素３０４が故障すると、例えば故障したヒータ要素３０４が電源電圧Ｖｄｄとパストランジスタ３０８のゲート結線との間を開放すると、ヒータ制御回路２０２は、加速度センサ内の電力を調整不能となる。例えば、そのような故障は、スイッチトキャパシタ積分器段の出力電圧を接地電位Ｖｓａに振ることがある。ここで説明する実施形態では、スイッチトキャパシタ積分器段の出力電圧は、接地電位Ｖｓａに近い閾値電圧と連続的に比較され、そして積分器の出力電圧がその閾値電圧を通過したときに、加速度センサの故障を示す「故障」信号が発生される。
【００４０】
図５ａは、対流加速度計１２４に含まれたＳＣフィルタ２０８およびＡＢ級出力段２０９の模式図を示す。具体的には、ＳＣフィルタ２０８は、オペアンプ５１０と、帰還キャパシタ５１２と、複数のスイッチトキャパシタ５１４，５１６，５１８およびそれに関連したスイッチ類（図番なし）を含み、またＡＢ級出力段２０９は、オペアンプ５２０と、入力抵抗５２６，５２８と、校正調整装置５２２，５２４とを含む。
【００４１】
スイッチトキャパシタ５１４，５１６，５１８に関連したスイッチは、ＣＭＯＳトランスミッションゲートを使用して実施できる。さらに、スイッチトキャパシタ５１４に関連したスイッチは、非重複で相補的なＣｋ＿ｓｃ信号によって制御される。スイッチトキャパシタ５１６に関連したスイッチは、相補的なＣｋ＿ｓｃ信号と、Ｃｋ＿Ａクロック信号と、Ｃｋ＿Ｂクロック信号とによって制御される。スイッチトキャパシタ５１８に関連したスイッチは、相補的なＣｋ＿ｓｃ信号と、Ｃｋ＿Ｃクロック信号と、Ｃｋ＿Ｄクロック信号とによって制御される。図５ｂは、相補的なＣｋ＿ｓｃ信号と、Ｃｋ＿Ａ，Ｃｋ＿Ｂ，Ｃｋ＿Ｃ，Ｃｋ＿Ｄ信号の相対的タイミングを示す。例えば、Ｃｋ＿Ａ，Ｃｋ＿Ｂ，Ｃｋ＿Ｃ，Ｃｋ＿Ｄ信号は、通常の技術を使用して、相補的Ｃｋ＿ｓｃ信号から求めることができる。
【００４２】
上述した例示的構成では、ＳＣフィルタ２０８は、公称周波数１００Ｈｚに極を有する。さらに、スイッチトキャパシタ５１６，５１８は、ＳＣフィルタ２０８の出力電圧にチョッピング周波数２５ｋＨｚでノッチを生じさせるように制御される。さらにまた、帰還キャパシタ５１２およびスイッチトキャパシタ５１４，５１６，５１８の値は、例示的に２の利得を与えるように選択される。
【００４３】
ＳＣフィルタ２０８は、計装増幅器２０６によって線２２６上に与えられる出力電圧に対して増幅およびローパスフィルタ処理を施して、チョッパー増幅器３１６，３１８によって生成される低周波雑音と、対流加速度計デバイスに生じる熱雑音を除去し、さらに増幅およびフィルタ処理された出力をＡＢ級出力段２０９に与える。
【００４４】
ＡＢ級出力段２０９の校正調整装置５２２，５２４は、対流加速度計デバイスの出力利得およびオフセットをそれぞれ校正するために使用される。具体的には、出力利得は、制御バス１３４を通して、所定のＣｎｔｌワードを校正調整装置５２２に与えることによって校正され、また出力オフセットは、同様に所定のＣｎｔｌワードを校正調整装置５２４に与えることによって校正される。
【００４５】
図６は、クロック発生器１１８の模式図を示す（図１も参照）。具体的に、クロック発生器１１８は、キャパシタ６２６を充放電するための電流源６１８およびスイッチ６２２，６３０と、キャパシタ６２８を充放電するための電流源６２０およびスイッチ６２４，６３２と、それぞれキャパシタ６２６，６２８およびバンドギャップ基準電圧Ｖｂｇｓ（図７参照）に結合された比較器６１４，６１６と、ＮＡＮＤゲート６１０，６１２からなるＳＲラッチと、分周器６３４，６３６と、ＳＲラッチの出力または外部発振器によって生成されるクロック信号のいずれかを選択的に分周器６３４に与えるための構成スイッチ６３８とを含む。例えば、電流源６１８および６２０は、電流バイアス発生器７４２（図７参照）と、ＲＢＩＡＳパッド１０８（図１参照）に結合された外部抵抗とを使用して実施できる。また、スイッチ６２２，６３０，６２４，６３２は、好適なそれぞれのパストランジスタを使用して実施できる。スイッチ６２４，６３０は、Ｃｋ＿ｏｓｃ信号によって制御され、スイッチ６２２，６３２は、Ｃｋ＿ｏｓｃ信号の補完信号によって制御される。
【００４６】
従って、Ｃｋ＿ｏｓｃ信号が初期に低論理レベルであると、スイッチ６３２が操作されて、キャパシタ６２８を接地電位Ｖｓａに放電し、またスイッチ６２２が操作されて、キャパシタ６２６を充電する。キャパシタ６２６がバンドギャップ基準電圧Ｖｂｇｓより高い電圧レベルに充電されると、比較器６１４の出力段は、高論理レベルから低論理レベルへと遷移し、これによりＮＡＮＤゲート６１０の出力段を低論理レベルから高論理レベルへと遷移させる。この結果、Ｃｋ＿ｏｓｃ信号は高論理レベルとなり、これによりスイッチ６３０を操作して、キャパシタ６２６を接地電位Ｖｓａに放電し、またスイッチ６２４を操作してキャパシタ６２６を充電する。キャパシタ６２８がバンドギャップ基準電圧Ｖｂｇｓより高い電圧レベルに充電されると、比較器６１６の出力段は、高論理レベルから低論理レベルへと遷移し、これによりＮＡＮＤゲート６１０の出力段を高論理レベルから低論理レベルへと遷移させる。このようにして、キャパシタ６２６，６２８は周期的に充放電され、Ｃｋ＿ｏｓｃクロック信号を線１３６上に内部的に生成する（図１も参照）。
【００４７】
上述した例示的構成では、電流源６１８，６２８によって与えられる電流の値と、キャパシタ６２６，６２８の値は、８００ｋＨｚの公称周波数のＣｋ＿ｏｓｃクロック信号を生成するように選択される。
【００４８】
構成スイッチ６３８は、制御バス１３４を通して所定のＣｎｔｌワードを校正スイッチ６３８に与え、内部的に生成されたクロック信号かＳＣＫパッド１１０に結合された外部発振器で生成されたクロック信号のいずれかを選択することによって設定される。この結果、内部的に生成されたクロック信号か外部的に生成されたクロック信号が分周器６３４に与えられ、この分周器６３４は、これらクロック信号の一方の周波数を１６分周してＣｋ＿ｓｃ信号を発生する。分周器６３６は、Ｃｋ＿ｓｃ信号をその入力で２分周してＣｋ＿ｃａ信号を発生する。例示的構成では、Ｃｋ＿ｏｓｃ信号は公称周波数８００ｋＨｚを有し、それによりＣｋ＿ｓｃ信号およびＣｋ＿ｃａ信号をそれぞれ公称周波数５０ｋＨｚおよび２５ｋＨｚにする。
【００４９】
図７は、基準電圧／温度センサ１２０の模式図を示す（図１も参照）。具体的に、基準電圧／温度センサ１２０は、オペアンプ７０８と、ｐチャネルトランジスタ７０２，７０４，７０６と、ｎチャネルトランジスタ７１８，７２０と、バイポーラ接合トランジスタ７１４，７１６と、抵抗７１０，７１２とを有して、線７４６上にバンドギャップ基準電圧Ｖｂｇｓを与える。例えば、バイポーラ接合トランジスタ７１４，７１６は、縦型の共通ソーストランジスタとして実施できる。上述した例示的構成では、バンドギャップ基準電圧Ｖｂｇｓは、約１．２Ｖの値を有する。
【００５０】
基準電圧／温度センサ１２０はまた、電源電圧Ｖｄｄと接地電位Ｖｓａとの間に接続された直列結合抵抗７５０，７５２からなる分圧器を含み、さらに電圧バイアス発生器７４０に対して、抵抗７５０，７５２の共通ノードの電圧レベルＶｒｓか、線７４６上のバンドギャップ基準電圧Ｖｂｇｓのいずれかを選択的に与えるための構成スイッチ７２２とを含む。構成スイッチ７２２は、制御バス１３４を介して所定のＣｎｔｌワードを校正スイッチ７２２に与えて、電圧レベルＶｒｓまたはＶｂｇｓのいずれかを選択することによって設定される。電圧バイアス発生器７４０は、選択された電圧レベルが与えられると、基準電圧Ｖｂｓを線１３２上に与える（図１も参照）。
【００５１】
例示的構成では、構成スイッチ７２２が、電圧バイアス発生器７４０に対してＶｂｇｓ電圧レベルを与えるように設定された場合、対流加速度計１２４（図１参照）は絶対モードで動作し、そして基準電圧Ｖｂｓは約１．０Ｖの値を持つ。この代わりに、構成スイッチ７２２が、電圧バイアス発生器７４０に対してＶｒｓ電圧レベルを与えるように設定された場合、対流加速度計１２４は比率的モードで動作し、そして基準電圧Ｖｂｓは電源電圧Ｖｄｄの約１／３の値を持つ。ここで説明されている実施形態では、対流加速度計１２４は、基準電圧Ｖｂｓを１．０Ｖの固定値に設定することによって、電源変動にあまり反応しないように作られている。ここで留意されるべき点は、対流加速度計１２４が、Ｖｒｓ電圧レベルに対し設定された基準電圧Ｖｂｓの比率的モードで動作しているときは、加速度センサの感度が電源電圧レベルＶｄｄに比例するということである。
【００５２】
さらにまた、基準電圧／温度センサ１２０は、ｎチャネルトランジスタ７１８，７２０からなるカレントミラーを含む。これは、線７５４上にＰＴＡＴ電流Ｉ_ＰＴＡＴを供給するためのものである。ＰＴＡＴ電流Ｉ_ＰＴＡＴは、オペアンプ７２６および校正調整装置７２４，７３０からなる電流／電圧変換器に供給される。この電流／電圧変換器は、チップ１００の絶対温度に比例するＩ_ＰＴＡＴに比例した出力電圧をＴＯＵＴパッド１１４（図１参照）に生じる。ここで説明する実施形態では、対流加速度計１２４は、対流加速度計１２４の外部の温度補償回路か、同じ基板上の温度補償回路のいずれかにＴＯＵＴパッド１１４の出力電圧を与えて、チップ１００の温度や周囲温度の変化を補償することによって、温度変動にあまり反応しないように作られている。
【００５３】
電流／電圧変換器の校正調整装置７２４，７３０は、温度センサ１２０の出力利得およびオフセットをそれぞれ校正するために使用される。具体的には、制御バス１３４を通して、所定のＣｎｔｌワードを校正調整装置７２４に与えることによって、出力利得が校正され、また所定のＣｎｔｌワードを校正調整装置７２４に与えることによって、出力オフセットが校正される。
【００５４】
図８は、制御回路１２２（図１参照）に含まれた２２ビット制御レジスタ８００を示している。このレジスタは、クロック発生器１１８と基準電圧／温度センサ１２０と対流加速度計１２４にＣｎｔｌデータを与えて、校正調整装置３１２，５２２，５２４，７２４，７３０と校正スイッチ６３８，７２２の設定値を決定するためのものである。上述したように、Ｃｎｔｌデータは、ＤＩパッド１１２（図１参照）を介して制御レジスタ８００へシリアルに入力され、そして制御バス１３４上にパラレルに出力される。
【００５５】
上述した例示的構成では、２２制御ビットは、次のように定義される：
【００５６】

【００５７】
サーモパイルの共通電圧と、それ故に上述した帰還回路を使用するヒータによって作られる温度勾配を調整する方法例が、図９を参照して説明される。ステップ９０２に示すように、校正調整装置３１２は、熱電対３０２，３０６の結合端の電圧レベルを設定するように調整される。好ましい実施形態では、この電圧は、基準電圧Ｖｂｓより僅かに低くなるように調整される。さらに、熱電対３０２，３０６の極性は、ヒータ抵抗３０４に供給される電力が増加するときに、線２２２，２２４にそれぞれ印加される出力電圧を、計装増幅器２０６の入力において正に増加させるものである。ここで留意されるべき点は、加速度が存在しない場合、加速度センサの対称構成故に、線２２２，２２４のそれぞれの出力電圧が等しくなるということである。熱電対３０２，３０６からなるサーモパイルの共通モードの出力電圧の平均値は、ステップ９０４に示されるように、計装増幅器２０６によって、スイッチトキャパシタ積分器段に与えられる。次に、増幅およびフィルタ処理された電圧は、ステップ９０６に示されるように、スイッチトキャパシタ積分器段によってシグマ−デルタ変調器３４２に与えられる。積分器の出力電圧に比例したパルス密度を有するパルス出力電圧は、ステップ９０８に示されるように、シグマ−デルタ変調器３４２によってパストランジスタ３０８に与えられ、サーモパイルの共通モードの出力電圧が調整される。制御ループが調整されると、ヒータ抵抗３０４で消費された電力は、サーモパイルの共通モード出力電圧の平均値をＶｂｓに等しくする。ヒータ抵抗３０４で消費された電力が熱電対３０２，３０６間の共通モード電圧降下に比例する場合、そのヒータ電力は、調整装置３１２によって熱電対の共通点の電圧を変化させることで制御できる。
【００５８】
上述したシリコン微細加工対流加速度計デバイスに対する変形や修飾が、ここに開示された発明の概念を逸脱することなくなされるものであることを、当業者は認めるものであろう。従って、この発明は、添付した請求の範囲の精神および範囲による他は、制限されるものと見られるべきではない。
【図面の簡単な説明】
【図１】本発明によるシリコン微細加工対流加速度計デバイスを含んだ集積回路の平面図である。
【図２】図１のデバイスに含まれた対流加速度計を示すブロック図である。
【図３】図２の対流加速度計に含まれたサーモパイル、計装増幅器、およびヒータ制御回路を示す模式図である。
【図４】図３の計装増幅器に含まれたチョッパー増幅器を示す模式図である。
【図５ａ】図２の対流加速度計に含まれたスイッチトキャパシタフィルタおよびＡＢ級出力段を示す模式図である。
【図５ｂ】図５ａのスイッチトキャパシタフィルタによって使用されるクロック信号を示すタイミング図である。
【図６】図１のデバイスに含まれたクロック発生器を示す模式図である。
【図７】図１のデバイスに含まれた基準電圧／温度センサ回路を示す模式図である。
【図８】図１のデバイスに含まれた制御回路の制御レジスタの平面図である。
【図９】図２の対流加速度計に含まれた加速度センサで消費される電力を調整する方法を示すフロー図である。

Claims (25)

1. 対流加速度センサと、増幅回路と、制御回路とを備える集積型対流加速度計チップであって、
   対流加速度センサは、ヒータ要素および複数の温度検知要素を含み、前記複数の温度検知要素は、前記ヒータ要素および前記複数の温度検知要素を貫通する少なくとも１つの軸に沿って加わる加速度の大きさを示す差動出力電圧を発生するものであり、
   増幅回路は、前記複数の温度検知要素によって発生された差動出力電圧を受信するように構成され、かつ対応する共通モードの出力電圧を発生するものであり、
   制御回路は、前記増幅回路によって発生された共通モードの出力電圧を受信するように構成され、かつそれに比例する制御出力を発生するものであり、この制御回路はさらに、前記制御出力を使用して共通モードの出力電圧を調整するものであることを特徴とするチップ。
2. 前記制御回路は、前記ヒータ要素に流れる電流を調整することによって、共通モードの出力電圧を調整するものである、請求項１に記載のチップ。
3. 前記制御出力は、パルス出力であり、そして前記制御回路は、パルス変調を使用して前記ヒータ要素に流れる電流を調整するものである、請求項２に記載のチップ。
4. 前記制御回路は、パルス密度変調を使用して前記ヒータ要素に流れる電流を調整するものである、請求項３に記載のチップ。
5. 前記制御回路は、パルス幅変調を使用して前記ヒータ要素に流れる電流を調整するものである、請求項３に記載のチップ。
6. 前記制御回路は、前記パルス出力を発生するシグマ−デルタ変調器を含む、請求項３に記載のチップ。
7. 前記ヒータ要素は、電源電圧に接続された第１の端子と、第２の端子とを有し、前記対流加速度センサは更に、パストランジスタを含み、このトランジスタは、前記ヒータ要素の前記第２の端子に結合されたドレイン結線と、接地電位に結合されたソース結線と、前記制御回路によって発生されるパルス出力によって制御されるゲート結線とを有したものである、請求項３に記載のチップ。
8. 基準電圧レベルを発生する基準電圧発生器を更に備える、請求項１に記載のチップ。
9. 前記基準電圧レベルは、固定電圧レベルである、請求項８に記載のチップ。
10. 前記基準電圧レベルは、電源電圧レベルに比例したものである、請求項８に記載のチップ。
11. 各温度検知要素は、それぞれの第１の端子およびそれぞれの第２の端子を有し、温度検知要素のそれぞれの第２の端子は相互に接続されており、前記加速度センサは、温度検知要素のそれぞれの第１の端子にかかる差動出力電圧を発生するように動作し、前記加速度センサはさらに、温度検知要素の接続されたそれぞれの第２の端子を、前記基準電圧レベルに比例した所望の電圧レベルに設定するように動作するものである、請求項８に記載のチップ。
12. 前記基準電圧発生器はさらに、前記チップの絶対温度に比例したレベルを発生するように動作するものである、請求項８に記載のチップ。
13. 前記ヒータ要素および前記複数の温度検知要素を含む対流加速度センサは、シリコン微細加工デバイスである、請求項１に記載のチップ。
14. 共通モードの出力電圧は、前記ヒータ要素で消費される電力に比例している、請求項１に記載のチップ。
15. ヒータ要素および複数の温度検知要素を含む対流加速度センサを動作させる方法であって、
    前記ヒータ要素および前記複数の温度検知要素を貫通する少なくとも１つの軸に沿って加わる加速度の大きさを示す差動出力電圧を発生する工程と、
    前記差動出力電圧に対応する共通モードの出力電圧を発生する工程と、
    前記共通モードの出力電圧に対応する制御出力を発生する工程と、
    前記制御出力を使用して共通モードの出力電圧を調整する工程とを備えることを特徴とする方法。
16. 前記調整する工程は、ヒータ要素に流れる電流を調整するサブ工程を含む、請求項１５に記載の方法。
17. 第３の発生する工程で発生される前記制御出力は、パルス出力であり、前記調整する工程は、パルス変調を使用してヒータ要素に流れる電流を調整するサブ工程を含む、請求項１６に記載の方法。
18. 前記調整する工程で使用されるパルス変調は、パルス密度変調である、請求項１７に記載の方法。
19. 前記調整する工程で使用されるパルス変調は、パルス幅変調である、請求項１７に記載の方法。
20. 第２の発生する工程は、前記共通モードの出力電圧を所望のレベルに設定するサブ工程を含む、請求項１５に記載の方法。
21. 前記少なくとも１つの軸に沿って加わる加速度の大きさを示す前記差動出力電圧を不平衡出力電圧に変換する工程と、前記不平衡出力電圧を所望レベルの利得を与えるように設定する工程とを更に備える、請求項１５に記載の方法。
22. 前記調整する工程は、前記ヒータ要素の端子と接地電位との間に接続されたパストランジスタのゲート結線に前記パルス出力を印加するサブ工程を含む、請求項１７に記載の方法。
23. 前記チップの絶対温度に比例したレベルを生成する工程を更に備える、請求項１５に記載の方法。
24. 前記絶対温度に比例したレベルを使用して前記チップを温度補償する工程を更に備える、請求項２３に記載の方法。
25. 共通モードの出力電圧は、前記対流加速度センサの前記ヒータ要素で消費される電力に比例している、請求項１５に記載の方法。

Images