JP2004507959A - 全二重通信システムにおける受信機インピーダンスの較正装置 - Google Patents
全二重通信システムにおける受信機インピーダンスの較正装置 Download PDFInfo
- Publication number
- JP2004507959A JP2004507959A JP2002523708A JP2002523708A JP2004507959A JP 2004507959 A JP2004507959 A JP 2004507959A JP 2002523708 A JP2002523708 A JP 2002523708A JP 2002523708 A JP2002523708 A JP 2002523708A JP 2004507959 A JP2004507959 A JP 2004507959A
- Authority
- JP
- Japan
- Prior art keywords
- devices
- impedance
- interface
- receiver
- transmitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
- H03H7/40—Automatic matching of load impedance to source impedance
Landscapes
- Dc Digital Transmission (AREA)
- Transceivers (AREA)
- Logic Circuits (AREA)
- Bidirectional Digital Transmission (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
Description
【発明の属する技術分野】
本発明は、全二重通信システムにおける受信機インピーダンスの較正装置に関する。
【0002】
【発明の背景】
本発明の背景および実施例は、ケーブルまたはワイヤ環境に関する例を用いて述べられるが、本発明の実施はそれらに制限されるものではない。すなわち、本発明は、他のタイプの環境(例えば、プリント回路(PC)基盤、ダイ上)でも実施可能である。
【0003】
ワイヤ上で高速通信を行うためには、送信機と受信機の双方が、それらを接続するケーブルと適合したインピーダンスであることが重要である。そのような適合が行われない場合には、いくらかの信号は反射して送信機に戻され、時間的に後の時点で再び受信機に送られたときに、送られた信号にエラーを発生させるであろう。半導体回路構成やケーブルの内部接続構成の双方の製造の変化により、較正が、廉価で高機能通信にとっての必要事項となった。送信機にとって必要な較正を提供するために、多くの技術を利用することができる。それらは、ワイヤを通ってある種類の信号を送り、かつ、反射して戻されるものを調査することに依存する。これは、送信機では素晴らしく機能するが、受信機上では実行が困難である。受信機上でかかる機能を実行するために、送信機が受信機入力に追加される場合がある。これは、受信機にコストや複雑さやキャパシタンスを加えるものであり、それらすべてが望ましいものではない。
【0004】
必要なのは、受信機インピーダンスの較正を達成するための、廉価で単純で、かつ、より低いインピーダンスの装置である。
【0005】
【好適な実施例の詳細な説明】
前記および本発明のよりよい理解は、本発明の開示部分を形成している以下の実施例の詳細な説明および特許請求の範囲を、それらと関連する添付図面と共に読むことによって明白になるであろう。前述および後述、または図示された開示情報は発明の実施例を開示することを目的とするが、これらは単に図解や例示のためのものであり、本発明はそれらによって制限されないことが明白に理解されるべきである。本発明の精神および範囲は、特許請求の範囲に記載された事項によってのみ制限される。
【0006】
本発明の詳細な説明を始める前に、以下の記述について一言述べておく。適切な場合には、同じ参照数字や文字が、異なる図面において同一の、あるいは対応または類似する要素を示すために使用される場合がある。既知であるICへの電力/接地接続および他の要素は、図解や説明を単純化し、発明を不明瞭にしないために図中に示されない場合がある。さらに、装置は、発明を不明瞭にしないためにブロック図または概略図で示される場合があり、そしてさらに事実を考慮して、実施に関する詳細は、本発明が実施されるプラットフォームに大いに依存する。すなわち、詳細は当業者間において適切なものでなければならない。特定項目(例えば回路、フローチャート)が発明の実施例を説明するために示される場合につき、これら特定項目がなくても本発明が実行できることは当業者にとって明白であるに違いない。最後に、本発明の実施例を実施するために、ハードワイヤ回路とソフトウエアの異なるコンビネーションを使用することができることは明白である。すなわち、本発明は、ハードウエアとソフトウエアのいかなる特定の組合せにも制限されない。
【0007】
前述したように、電気的な信号送信の世界において、伝送信号が送信パスに沿って不連続(例えばインピーダンスの変化)を経験する場合、かかる信号は信号反射のような望ましくない効果を経験する場合があることが知られている。2つのワイヤで内部接続された集積回路(IC)間の全二重通信の世界が、かかる問題と実施例を説明するために用いられるが、本発明の実施はこれと同一のものに制限されない。より詳述すると、背景説明のための図1に関し、ICHと称したホスト集積回路(IC)、ICPと称した周辺IC、および、入力/出力端子に接続され、その間に全二重信号送信パスを提供する全二重伝送媒体MH−P、MP−H (例えば同軸ケーブル)が示される。ホストは、周辺への2本の差動信号線を介して受信機と通信する。1対はホストから周辺装置への送信専用である。また、他の1対は周辺からホストへの受信専用である。送信媒体MH−P、MP−Hは、予め定めた特性インピーダンス、例えば50オーム(□)、を有することを目標として製造されるが、実際上正確なインピーダンスの提供は法外に/競争不可能なほど高価である。従って、インピーダンスにおける予め定められた変化は、手頃な価格で商品を取引できる範囲内で許容される。
【0008】
ICHの内の送信機が、入力/出力(I/O)端子から送信媒体MH−P上へ信号SIGを出力する場合には、かかる信号SIGは送信線MH−Pに沿って伝送するであろうし、また、ICHのI/O端子が、送信媒体MH−Pの特性インピーダンスと適合したインピーダンスでなければ、かかる伝送信号はインピーダンスの不連続に遭遇し、信号反射REFLのような望ましくない効果を生じさせるであろう。かかる反射REFLは、信号SIGの信号強度を弱め、そして/または、ノイズを生じるので望ましくない。信号SIGはまた、ICPが送信線インピーダンスと適合しないときにICPから反射して戻される場合があり、再び信号強度を弱め、および/またはノイズを生じる。反射率測定は、信号の反射を監視するために用いられ、インピーダンスを調整する。
【0009】
本質的なインピーダンスの不適合を回避するための1つの方法として、外部レジスタREXT (図1)のようなインピーダンスが、I/O端子のインピーダンスを送信線のインピーダンスに適合させるために、それぞれのI/O端子で提供される場合がある。インピーダンスは、明瞭化と簡潔化のためにホスト側でのみ図示される。かかるインピーダンスの適合により、線端における伝送信号には、不連続がほとんど無くなるとともに反射が最小限となる。このアプローチの問題点は、典型的には、それぞれ精密なインピーダンス(例えばレジスタ)がそれぞれのI/O端子で必要とされ、かかる精密なインピーダンスは、コストにおいて比較的高いことである。さらに、精密なインピーダンスがそれぞれのI/O端子に接続されなければならないので、製造原価や時間や複雑さが増す。その上、外部インピーダンスがプリント回路板(PCB)上の貴重なスペース(リアル・エステートとして知られている)を占めるので、ますます稠密で圧縮された機器(例えばコンピュータ、サーバなど)を提供するというコンピュータ産業の現在の傾向とって好ましいものではない。
【0010】
IC内で精密なレジスタを内部(つまりダイ上)に提供できることは好ましいことではあるが、IC製造工程が何から何まで実質的に変わり、そしてこのような製造における変化の結果、ICコンポーネントもこれに呼応して、かかる精密なレジスタを提供/保証するために非常に困難かつ/または高コストのものになる。例えばCMOS工程が、結果的に目標とする特性の−50%から+150%まで変化する特性を有する装置となる場合がある。さらに、そのような精密なレジスタがオンダイを提供できたとしても、かかるアプローチは、精密なレジスタの使用がICインストール時における可変送信媒体インピーダンスの調整を考慮に入れず、かつ、連続工程、電圧および温度補償を考慮に入れない静的な技術であるという点において、依然として好ましくない。すなわち、例えば電圧や温度環境がIC内および/または信号送信パス上で機器の動作中に時間とともに変化するため、いかなる適合した装置も、時間につれた変化に連続的に「適応できる」能力を持たなければならない。
【0011】
産業界の傾向は、インピーダンス適合装置「オンダイ」を提供することである。より詳しくは、図2につき、ホスト、周辺および送信媒体MH−P、MP−Hが、詳細に示されたホストおよび周辺の内部部分とともに図示される。さらに詳述すると、ホスト送信機TH、ホスト受信機/送信機RTH、周辺送信機TPおよび周辺受信機/送信機RTPが図示される。典型的な入力および出力は、様々な送信機および受信機と関連して示されるが、かかる入力および出力に関する詳細は当業者間では周知であり、したがって、簡潔化のために詳細については論じない。ホスト送信機THに関連して、ホスト送信機較正インピーダンスZTHが示され、また、ホスト受信機/送信機較正インピーダンスZRTHが、ホスト受信機/送信機RTHに関連して示される。同様に、較正インピーダンスZTPおよびZRTPが周辺内に図示される。より詳しくは、限定的でない1つの例として、図2(および図4)の装置につき、ホストがマザーボードに代わり、周辺がハード・ドライブに代わり、送信媒体(例えばケーブル)がシリアルATAプロトコルに従ってマザーボードとハード・ドライブとの間のデータ/命令のシリアル送信を許容するといった構成であってもよい。
【0012】
図3は、好ましくない図2の実施例、すなわち全二重通信システムにおいてホストおよび周辺装置をインターフェイス・インピーダンスに較正するための実施例に関する動作例を示すフローチャートの例である。多くの反射率測定方法が当業者間で知られており、また、トランジスタおよび受信機の較正インピーダンスを較正する多くの方法も同様に当業者間で知られているため、そのような方法の詳細については簡潔化のために論じないが、かかる方法の全てが、本発明の実施と同様に図2の装置に適用し得る。
【0013】
ここで図3の詳細な説明に移るが、図3にはフローチャート300が例示される。「スタート」の後、ブロック302では、ホスト送信機インピーダンスZTHをインターフェイス・インピーダンス(つまり本例においては送信媒体MH−Pのインピーダンス)へ調整または較正することが行われる。ブロック304では、周辺受信機インピーダンスZRTPをインターフェイス・インピーダンス(再び送信媒体MH−Pのインピーダンス)へ調整または較正することが行われる。同様に、ブロック306および308では、周辺送信機インピーダンスZTPおよびホスト受信機インピーダンスZRTHをインターフェイス・インピーダンス(つまり送信媒体MP−Hのインピーダンス)へ調整または較正する。
【0014】
図2の実施例は、多くの点において好ましくない。最も重要なことは、ホストおよび周辺のそれぞれにおける受信機と関連する外部送信機のために、コストや複雑さや受信機への追加のインピーダンス(例えばキャパシタンス)が加わることであり、それらのすべてが好ましいものではない。さらに詳しくは、かかる外部送信機は、結合された受信機を調整/較正する唯一の目的のために提供される。すなわち、かかる送信機は、インターフェイス・インピーダンスから信号を発信し反射するために使用され、受信機のインピーダンスを較正する。インピーダンス較正の後、受信機と関連する送信機は無効になる。従って、わずかな量の使用法があるだけで、したがって、受信機に関連する送信機は、オンダイ・リアルエステートの非能率的な使用を意味し、不必要なコストや複雑さが加わる。さらに、かかる送信機は、不都合にも調整/較正に影響する可能性のあるものと関連するインピーダンスを有しており、かかる無効の構成が周波数が変化するとともに回路上で変化する効果を有する。
【0015】
図4は、全二重通信システムにおけるホストおよび周辺装置をインターフェイス・インピーダンスに較正するために好ましい装置を有する実施例のブロック/概要図の例である。さらに、簡潔さのために、図2の好ましくない実施例との差だけが議論されるだろう。第1の違いとして、送信媒体MBは、結束された送信媒体として提供されるが、全二重通信用のその2つの伝送線は同じか、あるいは近接した条件の下で製造されることを意味し、その結果、送信媒体の双方(例えば、線路)が互いに予め定めた許容差内に近接して適合するインピーダンス(また恐らく他の特性)を有する。このような適合インピーダンスを有する利点は次の議論において明白になるであろう。第2の重要な変更として、図4の好ましい実施例は、一貫した大量生産によりインピーダンス較正を単純化する。さらに、ロット間においては送信機、受信機あるいはケーブルの特性インピーダンスは著しく変わる場合があるが、これとは対照的に、ロット内では、これらのインピーダンスは非常によく均衡する。例えば、半導体中で、装置がある特性インピーダンスを有すると判定する場合、同じダイ上の同一の装置は同じ特性インピーダンスを有すると仮定することができる。同様に、連続するATAケーブル中の各一対の信号線が同時に製造される場合、それらが同様の特性インピーダンスを有する公算は高い。この知識を基礎に、設計者は、送信機を送信媒体(つまりケーブル)のインターフェイス・インピーダンスへ較正することができ、較正された装置から特性インピーダンスのコピーあるいは同じ設定または値を用いて、受信機の負荷を較正することができる。
【0016】
より明確に言うと、図5は、好ましい図4の実施例に関して、つまり全二重通信システムでのホストおよび周辺装置をインターフェイス・インピーダンス較正するための動作例を示すフローチャートの例を示す。より具体的には、フローチャート500において、スタート後のブロック502で、ホスト送信機のインピーダンスZTHをインターフェイス・インピーダンス(つまりこの場合結束された送信媒体MBの特性インピーダンス)へ調整または較正が行われる。例えば、送信機の特性インピーダンスに選択可能な較正を与える1つの解決法は、多くの3極モードのデバイスのアレイを使用することである。較正中(例えば、システムの初期化中)に、反射法および反復ループが、それらの装置のいくつが送信機の差動信号対を理想的なインピーダンス適合に達成できるか決めるために使用される。このようなものは周知の技術で、この開示は焦点ではない。
【0017】
送信機のインピーダンスが較正され設定されると、そのような較正/適合に対応する設定または値は、例えばレジスタREGTH(図4)内に格納することができる。3極デバイスの同一の別アレイが受信機のために負荷(つまり較正インピーダンス)として使用される。送信機の最適の適合をインターフェイス・インピーダンスへ達成するのに必要な設定(例えば装置の数)または値も、その受信機に適用され(図5 ブロック504)、その結果、受信機は送信機と同じインピーダンスを有することになる。送信機と受信機が共に同時にダイ上に製造され、それらの特性は類似し、また結束された送信媒体MBは互いに適合するので、受信機もまた、そのインピーダンスZRHをインターフェイス・インピーダンスに適合させることになる。すなわち、レジスタREGTH内に格納されたような送信機の較正インピーダンスに対応する値は、図4中における点線の矢印のラインによって示されるように、同様の受信機のレジスタREGRHへ転送することができる。その結果、コピーされた値はレジスタのインピーダンス較正に影響を与えるために適用される。
【0018】
同様の議論は、図4の実施例における周辺の側に関して行うことができる。特に、ブロック506で、周辺の送信機インピーダンスは、MBであるインターフェイス・インピーダンスに調整/較正され、その後、較正された周辺の送信機インピーダンスの値はさらに、図4(周辺のブロック)の中で点線の矢印で指定されたラインによって示されるように、例えばレジスタREGTPおよびREGRPの使用を通じて、周辺の受信機インピーダンスを設定するために適用される(ブロック508)。図5のフロー500の例は、まずホストの送信機その後その受信機を較正し、それから周辺の送信機そして次にその受信機の較正することを示すが、本発明の実施はこれに制限されず、周辺を最初に較正することもできる。
【0019】
前述したように、本発明の装置は単純であるが、しかし、それは、廉価で大量生産および高機能のシリアル通信装置の開発を可能にするのを支援するという点で威力を発揮する。特に、このような装置は、受信機にコストや負荷を付け加えることはなく、受信機に関連した較正目的のための付随的な送信機の消去によってコストや負荷をおそらく実際には削減する。特に、図4の装置はホスト側にただ1つの送信機および1つの受信機を、そして周辺の側にただ1つの送信機および1つの受信機を有する。
【0020】
付加的な利点として、ホストまたは周辺のいずれかにおける送信機および受信機のインピーダンス較正は、送信機および受信機双方に対する分離したインピーダンス較正を達成しなければならないことに反して、送信機のインピーダンス調整/較正のみが行われ、その後単に受信機へ適用されなければならないとする図2の好ましくない装置に対して、時間を節約する。このようなインピーダンス較正は、複数のいずれかの回数で実行される。例えば、インピーダンス較正は、システムの初期化時に実行されることができ、タイマーの満了に基づいて周期的に行うこともでき、送信媒体(つまり、ケーブル)の変更の時になされてもよく、温度センサによって検出された所定の温度の発生に応答してなされることができ、システムまたは利用者の要求によってなされることができ、動作電圧または平均送信周波数の変化の検出に応答して行われることができる。
【0021】
送信機の較正インピーダンスおよび受信機の較正インピーダンスを結束された送信媒体に等しく適合させる正確性を最大にするために、多くの追加の仕様が所望されてもよい。さらに詳しくは、ホスト(または周辺)における送信機および受信機は、可能な限り位置的に相互に近接して配置されるべきである。即ち、わずかの量の処理変動でさえ同じダイの異なった領域で起こるかもしれず、送信機および受信機を位置的に近接して相互に形成することは、送信機および受信機の特性が互いに正確に一致する可能性を最大にする。さらに、このような送信機および受信機は、同じダイ上に提供されることに加えて、同じ環境に晒されるように配置されるべきである。例えば、同じ温度影響に関して、このような送信機および受信機は、シートシンクのようなどのような熱源に対しても等しく接近させるべきであり、冷却用空気流も同じレベルに設定されるべきである。
【0022】
上記したワイヤの内部接続環境に加えて、本発明の実施はケーブルに限定されるものではない。例えば、図4を参照して、ホストおよび周辺の双方がプリント配線基板上に搭載された半導体ICとして提供されてもよく、送信媒体MBは回路基板の配線であってもよい。回路基板の配線は、同じ条件下で同時に製造されることが多いので、このような配線は対応した特性(つまりインピーダンス)を有することになる。別の例として、図4のホストおよび周辺は同じダイの異なったIC領域として提供されてもよく、送信媒体MBはドープされた半導体接続線または堆積した金属ワイヤ線(つまりアルミニウムまたは銅)によって提供されてもよい。さらに、共通の製造により、実質的に共通の特性がもたらせられるであろう。従って、本発明の実施は、ボックスからボックスへ、チップ対チップ、ボックス内、ダイ上などで実現されることが理解されるであろう。
【0023】
最後に、明細書における「一実施例」、「実施例」、「実施例の例示」などに対する言及は、実施例と関連して記述される特定の特徴、構造、特性が本発明の少なくとも1つの実施例に含まれることを意味する。本明細書中の様々な場所に現われるこのような表現は、同じ実施例に全てが参照される必要は必ずしもない。さらに、特定の特徴、構造、特性がいずれかの実施例と関連して記述される場合、他の実施例と関連してこのような特徴、構造、特性に影響を与えることは当業者の見解の範囲内にあることは当然である。
【0024】
これで実施例の例示に対する記述を終了する。本発明は多くの図示した実施例に関連して記述されたが、多くの他の修正や実施例が当業者によって成され、それらは本発明の原理にある精神および範囲に包含されるものである。さらに、合理的な変更や修正が、本発明の精神から逸脱しないで、前述した開示、図面およに添付の請求項の範囲内にある装置のコンポーネント部および/または装置で可能である。コンポーネント部および/または装置における修正や変更に加えて、別の利用者はまた当業者には明らかであろう。
【0025】
さらに、前述したように、本発明の実施は、上述した例示のケーブルまたはワイヤ環境に限定されるものではない、つまり本発明は、必要であればどこでも、受信機のインピーダンス較正を提供するボックスの環境内にあってもよい。また、本発明の実施は二重通信に限定されるものではないが、これに代わって三重、多重通信に適用されることができ、ホストを周辺の間に内部接続されたより多く(つまり100)の通信経路がある装置であってもよい。さらに、本発明の実施は、送信機および受信機インピーダンスを送信経路のインピーダンスに適合することに限定されるものではない、つまり本発明の実施はどのようなタイプのインピーダンスをどのようなタイプの外部インピーダンスに適合させるために用いられてもよい。
【0026】
他の実施例の変形として、上記例示は、装置(つまり送信機および受信機)および/または送信媒体が実質的に適合した特性(つまりインピーダンス)を有する状況を記述し、かつ等しい設定または値が他の装置へ移転されるが、本発明の実施はこれに限定されるものではない。例えば、ホストの受信機は、ホストの送信機の特性に(等しくないか1より他の)比例した特性、例えば、ホストの送信機におけるインピーダンスの2倍を有するように構成されても/知られていてもよい。このような状況で、既知の比例性が適切な設定または値を適切な適合のために受信機へ移転しまたは補間するために考慮されてもよい。
【図面の簡単な説明】
【図1】好ましくないインピーダンス・ミスマッチ・システムの説明/理解に役立つシステムの一例の部分的なブロック図である。
【図2】全二重通信システムにおいて、インターフェイス・インピーダンスにホストおよび周辺機器を較正するために好ましくない装置を有する実施例のブロック/概略図である。
【図3】全二重通信システムにおいて、インターフェイス・インピーダンスにホストおよび周辺機器を較正するために好ましくない図2の実施例に関する動作例を示す流れ図である。
【図4】全二重通信システムにおいて、インターフェイス・インピーダンスにホストおよび周辺機器を較正するために好ましい装置を有する実施例のブロック/概略図である。
【図5】全二重通信システムにおいて、インターフェィス・インピーダンスにホストおよび周辺機器を較正するために好ましい図4の実施例に関する動作例を示す流れ図である。
Claims (18)
- 他の装置に対して実質的に所定の比例特性を有する複数の装置と、
他の装置に対して実質的に所定の比例インピーダンスを有する複数のインターフェイス装置と、
前記複数の装置における装置のインピーダンスを前記複数のインターフェイス装置におけるインターフェイス装置のインピーダンスに適合させ、かつこのようなインピーダンス適合の所定の比例設定に適用して前記複数の装置の少なくとも他の装置を前記複数のインターフェイス装置における対応するインターフェイス装置にインピーダンス適合するためのインピーダンス適合装置と、
から構成されることを特徴とするインピーダンス較正装置。 - 前記複数の装置は、送信機および受信機の少なくとも1つであり、前記複数のインターフェイス装置は送信媒体であることを特徴とする請求項1記載の装置。
- 前記複数の装置は、実質的に適合した特性を有し、前記複数のインターフェイス装置は実質的に適合したインピーダンスを有し、前記インピーダンス適合装置は前記インピーダンス適合を均等な設定にするために構成されることを特徴とする請求項1記載の装置。
- 前記複数の装置および前記複数のインターフェイス装置は、少なくとも全二重通信システムである全多重通信システムの一部であることを特徴とする請求項1記載の装置。
- 前記複数の装置は、同一ダイ上に形成されることを特徴とする請求項1記載の装置。
- 前記複数のインターフェイス装置は、同じ製造からの結果物で、かつ互いに対して実質的にインピーダンス適合された後に物理的に結束されたものの少なくとも1つであることを特徴とする請求項1記載の装置。
- 他の装置に対して実質的に所定の比例特性を有する複数の装置と、
他の装置に対して実質的に所定の比例インピーダンスを有する複数のインターフェイス装置と、
前記複数の装置における装置のインピーダンスを前記複数のインターフェイス装置におけるインターフェイス装置のインピーダンスに適合させ、かつこのようなインピーダンス適合の所定の比例設定に適用して前記複数の装置の少なくとも他の装置を前記複数のインターフェイス装置における対応するインターフェイス装置にインピーダンス適合するためのインピーダンス適合装置と、
から構成されるインピーダンス較正装置を、
含むシステム。 - 前記複数の装置は、送信機および受信機の少なくとも1つであり、前記複数のインターフェイス装置は送信媒体であることを特徴とする請求項7記載の装置。
- 前記複数の装置は、実質的に適合した特性を有し、前記複数のインターフェイス装置は実質的に適合したインピーダンスを有し、前記インピーダンス適合装置は前記インピーダンス適合を均等な設定にするために構成されることを特徴とする請求項7記載の装置。
- 前記複数の装置および前記複数のインターフェイス装置は、少なくとも全二重通信システムである全多重通信システムの一部であることを特徴とする請求項7記載の装置。
- 前記複数の装置は、同一ダイ上に形成されることを特徴とする請求項7記載の装置。
- 前記複数のインターフェイス装置は、同じ製造からの結果物で、かつ互いに対して実質的にインピーダンス適合された後に物理的に結束されたものの少なくとも1つであることを特徴とする請求項7記載の装置。
- 他の装置に対して実質的に所定の比例特性を有する複数の装置と、
他の装置に対して実質的に所定の比例インピーダンスを有する複数のインターフェイス装置と、
前記複数の装置における装置のインピーダンスを前記複数のインターフェイス装置におけるインターフェイス装置のインピーダンスに適合させ、かつこのようなインピーダンス適合の所定の比例設定に適用して前記複数の装置の少なくとも他の装置を前記複数のインターフェイス装置における対応するインターフェイス装置にインピーダンス適合するためのインピーダンス適合装置と、
から構成されることを特徴とするインピーダンス較正方法。 - 前記複数の装置は、送信機および受信機の少なくとも1つであり、前記複数のインターフェイス装置は送信媒体であることを特徴とする請求項13記載の方法。
- 前記複数の装置は、実質的に適合した特性を有し、前記複数のインターフェイス装置は実質的に適合したインピーダンスを有し、前記インピーダンス適合装置は前記インピーダンス適合を均等な設定にするために構成されることを特徴とする請求項13記載の方法。
- 前記複数の装置および前記複数のインターフェイス・装置は、少なくとも全二重通信システムである全多重通信システムの一部であることを特徴とする請求項13記載の方法。
- 前記複数の装置は、同一ダイ上に形成されることを特徴とする請求項1記載の方法。
- 前記複数のインターフェイス装置は、同じ製造からの結果物で、かつ互いに対して実質的にインピーダンス適合された後に物理的に結束されたものの少なくとも1つであることを特徴とする請求項13記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/652,031 US6417675B1 (en) | 2000-08-31 | 2000-08-31 | Receiver impedance calibration arrangements in full duplex communication systems |
PCT/US2001/026905 WO2002019521A2 (en) | 2000-08-31 | 2001-08-29 | Receiver impedance calibration arrangements in full duplex communication systems |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004507959A true JP2004507959A (ja) | 2004-03-11 |
JP2004507959A5 JP2004507959A5 (ja) | 2005-02-24 |
JP4450554B2 JP4450554B2 (ja) | 2010-04-14 |
Family
ID=24615241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002523708A Expired - Fee Related JP4450554B2 (ja) | 2000-08-31 | 2001-08-29 | 全二重通信システムにおける受信機インピーダンスの較正装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6417675B1 (ja) |
JP (1) | JP4450554B2 (ja) |
KR (1) | KR100518650B1 (ja) |
CN (1) | CN1252917C (ja) |
AU (1) | AU2001288490A1 (ja) |
TW (1) | TW533687B (ja) |
WO (1) | WO2002019521A2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7035608B2 (en) * | 2001-03-16 | 2006-04-25 | Aura Communications Technology, Inc. | Methods and apparatus for tuning in an inductive system |
JP3676736B2 (ja) * | 2002-01-17 | 2005-07-27 | Necエレクトロニクス株式会社 | データインタフェース回路 |
US6734702B1 (en) * | 2002-11-12 | 2004-05-11 | Texas Instruments Incorporated | Impedance calibration circuit |
US6965839B2 (en) * | 2003-04-28 | 2005-11-15 | International Business Machines Corporation | Proactive automated calibration of integrated circuit interface |
US7652896B2 (en) * | 2004-12-29 | 2010-01-26 | Hewlett-Packard Development Company, L.P. | Component for impedance matching |
US7649388B2 (en) * | 2006-03-31 | 2010-01-19 | Intel Corporation | Analog voltage recovery circuit |
US7656226B2 (en) * | 2006-03-31 | 2010-02-02 | Intel Corporation | Switched capacitor equalizer with offset voltage cancelling |
KR101046242B1 (ko) * | 2009-06-30 | 2011-07-04 | 주식회사 하이닉스반도체 | 임피던스 조정 회로 및 이를 이용한 반도체 장치 |
TWI437828B (zh) * | 2011-02-11 | 2014-05-11 | Realtek Semiconductor Corp | 傳輸介面的阻抗與增益補償裝置與方法 |
US9093990B2 (en) * | 2013-09-19 | 2015-07-28 | Intel Corporation | Matrix matching crosstalk reduction device and method |
US9768780B2 (en) | 2014-05-30 | 2017-09-19 | Intel Corporation | Apparatus for providing shared reference device with metal line formed from metal layer with lower resistivity compared to other metal layers in processor |
US9778293B1 (en) * | 2014-09-25 | 2017-10-03 | Western Digital Technologies, Inc. | Monitoring voltage levels for data storage devices |
US9800323B2 (en) * | 2015-03-13 | 2017-10-24 | Mission Microwave Technologies, Inc. | Satellite transmitter system |
CN106059600A (zh) * | 2016-07-29 | 2016-10-26 | 无锡信大气象传感网科技有限公司 | 一种用于大数据传输的无线数据接收器的工作方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5084637A (en) * | 1989-05-30 | 1992-01-28 | International Business Machines Corp. | Bidirectional level shifting interface circuit |
JP2902016B2 (ja) * | 1989-11-21 | 1999-06-07 | 株式会社日立製作所 | 信号伝送方法および回路 |
SE9400657D0 (sv) | 1994-02-25 | 1994-02-25 | Ellemtel Utvecklings Ab | En, en kontrollspänning alstrande, krets |
US5463359A (en) * | 1994-03-21 | 1995-10-31 | Texas Instruments Incorporated | Impedance matching network for low output impedance devices |
US5548222A (en) * | 1994-09-29 | 1996-08-20 | Forte Networks | Method and apparatus for measuring attenuation and crosstalk in data and communication channels |
US6198292B1 (en) * | 1999-07-20 | 2001-03-06 | Agilent Technologies, Inc. | Crosstalk test unit and method of calibration |
-
2000
- 2000-08-31 US US09/652,031 patent/US6417675B1/en not_active Expired - Fee Related
-
2001
- 2001-08-29 WO PCT/US2001/026905 patent/WO2002019521A2/en active IP Right Grant
- 2001-08-29 CN CNB018150233A patent/CN1252917C/zh not_active Expired - Fee Related
- 2001-08-29 JP JP2002523708A patent/JP4450554B2/ja not_active Expired - Fee Related
- 2001-08-29 AU AU2001288490A patent/AU2001288490A1/en not_active Abandoned
- 2001-08-29 KR KR10-2003-7002714A patent/KR100518650B1/ko not_active IP Right Cessation
- 2001-08-31 TW TW090121595A patent/TW533687B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6417675B1 (en) | 2002-07-09 |
CN1451203A (zh) | 2003-10-22 |
KR20030024909A (ko) | 2003-03-26 |
AU2001288490A1 (en) | 2002-03-13 |
CN1252917C (zh) | 2006-04-19 |
JP4450554B2 (ja) | 2010-04-14 |
KR100518650B1 (ko) | 2005-09-30 |
WO2002019521A3 (en) | 2002-06-13 |
TW533687B (en) | 2003-05-21 |
WO2002019521A2 (en) | 2002-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4450554B2 (ja) | 全二重通信システムにおける受信機インピーダンスの較正装置 | |
JP2001177580A (ja) | インピーダンス適合システム | |
US7646212B2 (en) | Memory system including a power divider on a multi module memory bus | |
US20070115712A1 (en) | Apparatus and method for mounting microelectronic devices on a mirrored board assembly | |
TWI565235B (zh) | 電阻校正方法及其校正系統 | |
US7093041B2 (en) | Dual purpose PCI-X DDR configurable terminator/driver | |
JP5269472B2 (ja) | ガラス上の差動信号に対する終端補償 | |
JP5346072B2 (ja) | ユニバーサルシリアルバス(usb)システムのオンライン較正方法及びその装置 | |
US7746195B2 (en) | Circuit topology for multiple loads | |
TWI231160B (en) | A mechanism to cross high-speed differential pairs | |
JPWO2007091306A1 (ja) | 差動信号伝送装置、差動信号受信装置 | |
US20020130680A1 (en) | Method and apparatus for terminating emitter coupled logic (ECL) transceivers | |
JP5425705B2 (ja) | 容量性バックプレーンを駆動するためのディエンファシス自動設定 | |
US7420818B2 (en) | Memory module having a matching capacitor and memory system having the same | |
US6549062B1 (en) | Method and apparatus for improving the tolerance of integrated resistors | |
US20070076580A1 (en) | Signal transmitting circuit | |
US6549031B1 (en) | Point to point alternating current (AC) impedance compensation for impedance mismatch | |
JP6551013B2 (ja) | ケーブルハーネス装置、および電子機器 | |
CN215297645U (zh) | 校准装置 | |
JPH11212672A (ja) | 情報処理装置、液晶表示装置、集積回路及び配線基板並びに情報処理装置の製造方法 | |
CN112881962A (zh) | 校准装置 | |
JP2001084070A (ja) | プリント配線基板及び電子機器のプリント配線基板 | |
US20070170971A1 (en) | Signal transmitting circuit | |
JP2013108786A (ja) | 半導体集積回路 | |
CN103516311B (zh) | 均衡器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100126 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |