CN1252917C - 阻抗校准设备和方法、以及包括阻抗校准设备的系统 - Google Patents

阻抗校准设备和方法、以及包括阻抗校准设备的系统 Download PDF

Info

Publication number
CN1252917C
CN1252917C CNB018150233A CN01815023A CN1252917C CN 1252917 C CN1252917 C CN 1252917C CN B018150233 A CNB018150233 A CN B018150233A CN 01815023 A CN01815023 A CN 01815023A CN 1252917 C CN1252917 C CN 1252917C
Authority
CN
China
Prior art keywords
impedance
equipment
interface
multiple arrangement
impedance matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018150233A
Other languages
English (en)
Other versions
CN1451203A (zh
Inventor
卢克A·约翰逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1451203A publication Critical patent/CN1451203A/zh
Application granted granted Critical
Publication of CN1252917C publication Critical patent/CN1252917C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance

Landscapes

  • Dc Digital Transmission (AREA)
  • Transceivers (AREA)
  • Logic Circuits (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明涉及阻抗校准设备和方法，以及包括阻抗校准设备的系统。阻抗校准设备包含：多个装置，这些装置具有以第一预定因子在彼此之间呈比例的预定特性；多个接口设备，这些接口设备具有以第二预定因子在彼此之间呈比例的预定阻抗；和阻抗匹配设备，用于将所述多个装置中的一个装置的阻抗匹配到所述多个接口设备的一个接口设备的阻抗，并且应用该阻抗匹配的预定比例设置，以在所述多个装置中的至少另一个装置与所述多个接口设备的相应接口设备之间设置一个不同的阻抗匹配方案。根据本发明的阻抗校准设备和方法能够进行有效的、低成本的、简单的、低阻抗的阻抗校准。

Description

阻抗校准设备和方法，以及包括阻抗校准设备的系统
技术领域
本发明涉及全双工通信系统中的接收机阻抗校准设备。
背景技术
尽管本发明的背景和实施例是用有电缆的或有线环境的例子进行描述，但本发明的实施不限于此，即，本发明可以在其它类型的环境下实施(如，在印刷电路(PC)板上，在印模上)。
为了完成高速有线通信，发射机和接收机与连接它们的电缆阻抗匹配是重要的。假如这种匹配没有完成，一些信号在一个后面的点上将被再次反射到发射机和接收机，在此这给被发送的信号增加了错误。在半导体电路设备和其内部连接的电缆中的制造变化使得校准成为了低价格、高性能通信的一个必要部分。对于发射机提供必要的校准，许多技术是可用的。它们主要依靠沿着电线发送某种信号和查找什么信号被反射。这对发射机非常有效，但对接收机却不容易执行。为了在接收机上实施这种功能，发射机可以被添加到接收机的输入部分。这增加了费用、复杂性和接收机的容量，所有的这些都是不希望的。
需要的是对接收机阻抗校准有效的、低成本的、简单的、低阻抗的设备。
发明内容
根据本发明，提供了一种阻抗校准设备，包含：多个装置，这些装置具有以第一预定因子在彼此之间呈比例的预定特性；多个接口设备，这些接口设备具有以第二预定因子在彼此之间呈比例的预定阻抗；和阻抗匹配设备，用于将所述多个装置中的一个装置的阻抗匹配到所述多个接口设备的一个接口设备的阻抗，并且应用该阻抗匹配的预定比例设置，以在所述多个装置中的至少另一个装置与所述多个接口设备的相应接口设备之间设置一个不同的阻抗匹配方案。
根据本发明的一个方面，还提供了一种系统，其特征在于包括：阻抗校准设备，该设备包括：多个装置，这些装置具有以第一预定因子在彼此之间呈比例的预定特性；多个接口设备，这些接口设备具有以第二预定因子在彼此之间呈比例的预定阻抗；和阻抗匹配设备，用于将所述多个装置中的一个装置的阻抗匹配到所述多个接口设备的一个接口设备的阻抗，并且应用该阻抗匹配的预定比例设置，以在所述多个装置中的至少另一个装置与所述多个接口设备的相应接口设备之间设置一个不同的阻抗匹配方案。
根据本发明的另一个方面，还提供了一种阻抗校准方法，包含：提供多个装置，这些装置具有以第一预定因子在彼此之间呈比例的预定特性；提供多个接口设备，这些接口设备具有以第二预定因子在彼此之间呈比例的预定阻抗；和提供阻抗匹配设备，用于将所述多个装置中的一个装置的阻抗匹配到所述多个接口设备的一个接口设备的阻抗，并且应用该阻抗匹配的预定比例设置，以在所述多个装置中的至少另一个装置与所述多个接口设备的相应接口设备之间设置一个不同的阻抗匹配方案。
附图说明
当结合附图进行阅读时，从下述的实施例和权利要求书的细节性描写，对本发明下面的内容和更好的理解变的更加明显，所有这些形成了本发明公开内容的一部分。虽然上述的和下述所写和例证的公开内容集中在公开本发明的实施例，同样的也可以仅通过实施例的描写很清楚的理解本发明，但本发明不仅仅限于此。本发明的精神和范围仅通过附属的权利要求书被限定。
下面是附图的简要描述，其中：
图1是在解释和理解未优化的阻抗不匹配系统中用到的示例系统的部分方框图；
图2是一个实施例的方框/示意图，该实施例包含一个未优化的(disadvantageous)设备，该设备用于在全双工通信系统中将主机和外围设备校准到接口阻抗。
图3是对于未优化的图2实施例的操作流程图，用于在全双工通信系统中将主机和外围设备校准到接口阻抗。
图4是一个实施例的方框/示意图，该实施例包含一个优化的(advantageous)设备，该设备用于在全双工通信系统中将主机和外围设备校准到接口阻抗。
图5是对于优化的图4实施例的操作流程图，用于在全双工通信系统中将主机和外围设备校准到接口阻抗。
具体实施方式
在对本发明进行详细描述之前，下面的描述是应该的。合适时，像参考数字和特征可以被用来指在不同的附图中相同的、相应的或相似的元件。为了例证和论述的简单和为了不使本发明不清楚，公知的与ICs的电源/地线连接和其它元件可能不在图中所示。而且，为了避免使本发明不清楚，设备可能被示在方框图或以示意图的形式存在，并且也由于事实，即，关于实施例的详细说明主要依靠在此范围内本发明将被实施的平台，即，详细说明应该在本领域普通技术人员的范围内。在此，为了描写本发明的实施例，详细细节(如：电路，流程图)被提出，对于本领域的普通技术人员来说，无须这些详细的细节也能实施本发明是明显的。最后，硬连线电路和软件的不同结合能被用来执行本发明的实施例是明显的，即，本发明不限于任何硬件和软件的具体的结合。
如前所述，在电子信号传输领域，公知假如一个传输的信号沿着一条传输路径经历任何中断(如，阻抗变化)，该信号可能经历不希望的效应，如信号反射。在两个内部连线的集成电路之间的全双工通信领域将被用来例证该问题和实施例，尽管本发明的实施不限于此。尤其，参照图1对背景技术进行论述，图中所示的是：标记有ICH的主机集成电路(IC)，标记有ICp的外围集成电路和连接到输入和输出终端的并且在它们之间提供全双工信号传输路径的双工传输介质MH-P，MP-H(如：同轴电缆)。该主机通过连接到外围设备上的两对差分信号线与接收机进行通信。其中一对用来从主机传输到外围设备，另一对用来从外围设备接收到主机。尽管传输介质MH-P，MP-H被制造成具有一个拥有预定特征的阻抗值，如50欧姆的目标，但实际上，提供精确阻抗具有惊人的/没有竞争力的昂贵价格，因此，权衡可负得起的价格项目来看，某些在阻抗上的预定变化还是可以忍受的。
假如在ICH中的发射机从输入/输出(I/O)终端输出信号SIG到传输介质MH-P，该信号SIG将沿着传输线MH-P传输，并且除非ICH的I/O终端与传输介质MH-P的特征性的阻抗是匹配的，该传输信号将经历一个阻抗中断并且将有不希望的效应，如信号反射REFL。这种信号反射REFL是不希望的因为它减少了信号SIG的强度和/或产生噪音。假如ICp与传输线阻抗不匹配，该信号SIG也可能从ICp反射，并且也减少了信号强度和/或产生噪音。反射计被用来观察信号的反射以便调谐阻抗。
作为一种避免阻抗基本不匹配的方法，如外部电阻器REXT(图1)的阻抗可以被提供在每个I/O终端以便使得传输线和I/O终端阻抗匹配。为了清晰和简洁，阻抗仅在主机旁被示出。由于具有了该阻抗匹配，则将很少有中断并且因此在线末端的传输信号被反射将达到最小。对于该方法，问题是需要每个I/O终端典型的相应的精密电阻(如，电阻器)，这种精密电阻在价格上来说相对比较高。而且，因为精密电阻必须被连接到各自的I/O终端，制造成本、时间和复杂性被增加。进一步，外部阻抗在印刷电路板上(PCB)占据大量的空间(就是说，″不动产″)。在目前的计算机工业趋势中需要提供越来越多的密集和微型的装置(如：计算机，服务器等等)，这是未优化的。
尽管在集成电路内部提供精密电阻(即，印模)是好的，但是集成电路制造工艺在不同的制造批次之间显著不同，并且因此导致了这种制造变化，集成电路元件的相应变化使得提供/保证这种精密电阻器变得非常困难和/或具有高得惊人的成本。例如，一个CMOS过程可能导致装置具有从-50％变化到+150％的目标特性。而且，即使这种精密电阻能被提供在印模上，该方法将仍然是未优化的，因为精密电阻器的使用是静态技术，这种静态技术在集成电路安装时不考虑对变化着的传输介质阻抗进行设置，并且这种技术不考虑连续的进行工艺、电压和温度补偿。那就是说，电压和温度环境，例如，在一个装置操作期间，在集成电路和/或信号传输路径上随着时间变化，并且因此，任何匹配设备应该有能力连续的“适应”这种随着时间的变化。
工业领域的一种倾向是提供“在印模上”的阻抗匹配设备。尤其，参照附图2，所示的是主机，外围设备和传输介质MH-P，MP-H，主机和外围设备的内部的更细节的部分。更具体的讲，进一步例证的是主机发射机TH，主机接收机/发射机RTH，外围设备发射机Tp，和外围设备接收机/发射机RTp。如图所示的典型的输入和输出与各种各样的发射机和接收机相关，但是与这种输入和输出相关的具体细节在本领域是众所周知的，并且为了简洁，不在这儿进行详细论述。所示的与主机发射机TH相关的是主机发射机校准阻抗ZTH，和与主机接收机/发射机RTH相关的主机接收机/发射机校准阻抗ZRTH。相似的，校准阻抗ZTP和ZRTP在外围设备中被引进。尤其，作为一个非限定性的例子，图2(和图4)设备能够代表一种结构，在此，主机代表母板，外围设备代表硬件驱动，和在此传输介质(如：电缆)允许根据串行ATA协议在母板和硬件驱动之间串行传输数据/指令。
图3是一个流程图，该图示出了对未优化的图2实施例的操作，即，用于在全双工通信系统中将主机和外围设备校准到接口阻抗。许多反射学的方法在本领域中是周知的并且许多校准该晶体管和接收机的基准阻抗的方法同样在本领域中是周知的，因此，为了简洁这种方法的详细情况不在此论述，但是所有的这种方法是能够适用于图2的设备和实施于本发明的。
现在转到图3所示的流程图300的进一步的细节论述。在“开始”之后，在块302中，将主机发射机阻抗ZTH调谐和校准到接口阻抗(即，在该例中的传输介质MH-P的阻抗)。在块304中，将外围接收机阻抗ZRTP调谐和校准到接口阻抗(传输介质MH-P的阻抗)。相似的，在块306和308中，将外围发射机阻抗ZTP和主机接收机阻抗ZRTH调谐和校准到接口阻抗(即，传输介质MP-H的阻抗)。
图2所示的实施例在许多方面是未优化的。最重要的是，与在每个主机和外围设备中的接收机相关的外部发射机增加了接收机的成本，复杂性和另外的阻抗(如：容量)，所有的这些都是不希望的。尤其，这种外部的发射机被提供的唯一目的是调谐/校准相关的接收机，即，这种发射机被用来发送和反射来自接口阻抗的信号以便校准接收机的阻抗。在阻抗校准之后，与接收机相关的发射机被禁用。因此，仅有很小使用率，并且与接收机相关的发射机代表了印模“不动产”的非有效使用并增加了不必要的成本和复杂性。而且，这种发射机负面的包含相关的阻抗，这种阻抗可能负面的影响调谐/校准，因为当频率变化时，电抗性(reactive)的元件对电路有可变效应。
图4是一个包含优化设备的实施例的方框/示意图，该设备用于在全双工通信系统中将主机和外围设备校准到接口阻抗。特别的，为了简洁，仅对与图2未优化的实施例的不同进行讨论。作为第一个变化，传输介质MB作为成束的传输介质被提供，这是指对于全双工通信的两根传输线，是在相同的环境下被制造或紧密匹配以便两根传输介质(即：线路)具有在预定的承受力下彼此接近匹配的阻抗(和可能的其它特性)。在下面的论述中，包含这种匹配的阻抗的优点将变得更加明显。作为第二个重要的变化，图4所示的优化实施例通过补充高容量制造的一致性使得阻抗校准得到简化。特别的是，尽管在不同批次来自发射机、接收机或电缆的特性阻抗可能变化非常大，但相反，在一个批次内，这些阻抗一致性非常好。例如，在半导体中，假如一个装置确定要有一个特性阻抗，我们可以设想在相同的印模上的同一装置将有相同的特性阻抗。相似的，假如在串行ATA电缆中的每对信号线同步地制造，那么它们有相似的特性阻抗的可能性很高。具有了这种知识，设计者能够将发射机校准到传输介质(即，电缆)的接口阻抗，并且用拷贝的或相同的来自已经校准地装置的特性阻抗来校准接收机负载。
更具体的讲，图5示出的是相应于图4所示的优化实施例的操作的流程图，即，该实施例用于在全双工通信系统中将主机和外围设备校准到接口阻抗。特别的是，在流程图500中，在开始之后，在块502中，将主机发射机阻抗ZTH调谐和校准到接口阻抗(即，在这种情况下调谐和校准到传输介质束MB的特性阻抗)。例如，一个允许对发射机特性阻抗进行选择性校准的解决方案将使用一组三极管模式的装置。在校准期间(如：在系统初始化期间)，反射学方法和迭代环用来决定多少那些装置应该能使得取得理想的与发射机差分信号对匹配的阻抗。这是一个众所周知的技术并且不是这里公开的重点。
一旦发射机阻抗被校准和设置，一个设置或相应于该校准/匹配的值能被存储，例如，存储在寄存器REGTH(图4)中。一个相同的第二组三极管装置用做接收机的负载(即，校准阻抗)。该设置(如，装置的数量)或要求完成具有接口阻抗的发射机的最优匹配的值也被应用(图5中的块504)到接收机以便接收机现在与发射机具有相同的阻抗。由于发射机和接收机同时一起在印模上制造并且相同特性是相似的，并且由于成束的传输介质MB彼此匹配，所以现在接收机使得其阻抗ZRH与接口阻抗能够匹配。那就是说，相应于存储在寄存器REGTH中的发射机的被校准的阻抗的值能被传输到相似的接收机寄存器REGRH，如图4所示的虚线箭头所示。结果拷贝的值被运用以使得寄存器的阻抗校准起作用。
对于图4所示的实施例的外围设备有相似的论述。特别的是，在块506中，外围发射机阻抗被调谐/校准到MB的接口阻抗并且校准的外围发射机阻抗的值被应用(块508)以同样设置外围接收机阻抗，如，再次通过使用寄存器REGTP和REGRP，如图4(外围设备)所示的虚线箭头所示。尽管图5所示的流程图500示出了首先校准主机的发射机和接收机，接着校准外围设备的发射机和接收机，但本发明的实施不限与此，即，外围设备也能首先校准。
由上述描述可知，本发明的设备是简单的但是有功效的，因为它帮助使得低成本、高容量和高性能串行通信设备的发展成为可能。特别是，该设备不对接收机增加成本或负担，实际上，为了校准目的，该设备通过消除任何外部的与接收机相关的发射机减少了成本和负担。更特别的是，图4所示的设备在主机侧仅有一个发射机和一个接收机，并且仅有一个发射机和接收机在外围设备侧。
另外的好处是，在主机和外围设备任何一端的发射机和接收机阻抗校准相对于图2所示的未优化的设备被及时减少，这是因为仅仅发射机阻抗调谐/校准被应用并且然后简单地应用于接收机，这与对发射机和接收机执行分离的阻抗校准是不同的。这种阻抗校准能在任何时间段或情况下应用。例如，阻抗校准可以在系统初始化时执行，基于定时器时间周期性地执行，在传输介质(即，电缆)改变时执行，在预定的温度被温度传感器检测到时执行，通过系统或用户请求来执行，通过检测操作电压或平均传输频率来执行，等等。
为了最大化让发射机校准阻抗和接收机校准阻抗相等地与成束传输介质匹配的精确度，一些另外的防备措施是需要的。特别地，在主机(或外围设备)上的发射机和接收机应该被安排到位置上尽可能的彼此接近。那就是说，略微的工艺变化可能甚至在一个相同印模上的不同区域发生。使发射机和接收机位置上彼此接近能够最大化发射机和接收机的特性彼此精确匹配的可能性。而且，这种发射机和接收机，除了被提供在一个印模上之外，应该也被安排暴露在相同的环境下。例如，对于相同的热影响，该发射机和接收机应该相同的接近热源，如散热片，并且应该经受相同等级的凉风流。
除了上面描写的内部连线环境，本发明的实施并不限于电缆。例如，参照图4，主机和外围设备可能作为一个半导体集成电路安装在印刷电路板上，而传输介质MB可以是电路板上的轨迹。再者，既然电路板轨迹可能在相同的时间在相同的环境下被制造，这种轨迹将会有相应的特性(如，阻抗)。再例如，图4所示的主机和外围设备可能在相同印模的不同的集成电路区域，而传输介质MB可以是涂上去的半导体连线或沉积的金属布线(如，铝或铜)。再者，普通的制造将导致基本上普通的特性。因此，可以看出，本发明的实施可以应用在模块到模块(box-to-box)、芯片到芯片(chip-to-chip)、模块内部(inside a box)，在印模上(on-die)，等等。
最后，参照“一个实施例”的详细描述，“一个实施例”，“实施例”，等等，是指结合实施例描写的特别的特征、结构、或包括在本发明的至少一个实施例中的特性。在说明书中各个地方的这种短语的出现没有必要全部涉及同一个实施例。而且当特定的特征、结构、或特性结合任何实施例被描写时，结合其它实施例实现该特征、结构或特性，可以认为在本领域普通技术人员可以理解的范围内。
这包括实施例的描写。尽管本发明是参照其中的一些示例性的实施例进行描写的，但应该理解许多被本领域的技术人员设计的其它修改和实施例也将落入本发明原则的精神和范围内。特别的是，合理的变化和修改是可能落入上述公开内容、附图和附加的权利要求的范围内的元件中和/或结合设备的设备中而没有偏离本发明的精神。除了在元件和/或设备中的变化和修改，对于本领域的普通技术人员来说，一些替换性的使用也是明显的。
特别的是，对于上面提到的内容，本发明的实施例不限于上面描写的电缆例或有线环境，即，假设接收机阻抗校准在任何地方需要，本发明可以应用在内部的模块环境中。而且，本发明的实施不限于双工通信，而且也可以应用在三工，多工通信中，甚至可以在其中的主机和外围设备之间有更多(如，好几百)内部连接的传输路径的设备中。更进一步，本发明的实施不限于将发射机和接收机阻抗与传输路径阻抗进行匹配，即，本发明的实施可以被用来将任何类型装置的阻抗和任何外部阻抗进行匹配。
作为另外一个变化例，上面的实施例描写的情形是有基本上匹配的特性(如，阻抗)和相同的设置或值的装置(如，发射机和接收机)和/或传输介质被变换到与其它装置进行阻抗匹配，但是本发明的实施并不限与此。例如，一个主机的接收机可以被构造或已知与主机的发射机的特性有其它比例(除了等于1)的特性，如，是主机的发射机的阻抗的两倍。在这种情况下，为了合适的匹配，需要考虑周知的比例以向接收机变换或改变合适的设置或值。

Claims (18)

1.一种阻抗校准设备，包含：
多个装置，这些装置具有以第一预定因子在彼此之间呈比例的预定特性；
多个接口设备，这些接口设备具有以第二预定因子在彼此之间呈比例的预定阻抗；和
阻抗匹配设备，用于将所述多个装置中的一个装置的阻抗匹配到所述多个接口设备的一个接口设备的阻抗，并且应用该阻抗匹配的预定比例设置，以在所述多个装置中的至少另一个装置与所述多个接口设备的相应接口设备之间设置一个不同的阻抗匹配方案。
2.如权利要求1所述的设备，其中所述多个装置是发射机和接收机中的至少一个，并且所述多个接口设备是传输介质。
3.如权利要求1所述的设备，其中所述多个装置具有匹配的特性，所述多个接口设备具有匹配的阻抗，并且所述阻抗匹配设备被安排应用所述阻抗匹配的相同设置。
4.如权利要求1所述的设备，其中所述多个装置和所述多个接口装置是具有至少一个全双工通信介质的通信系统中的一部分。
5.如权利要求1所述的设备，其中所述多个装置形成在同一印模上。
6.如权利要求1所述的设备，其中所述多个接口设备是至少下列其中之一：来自同样的制造，和在彼此阻抗匹配之后物理地捆束在一起。
7.一种系统，其特征在于包括：
阻抗校准设备，该设备包括：
多个装置，这些装置具有以第一预定因子在彼此之间呈比例的预定特性；
多个接口设备，这些接口设备具有以第二预定因子在彼此之间呈比例的预定阻抗；和
阻抗匹配设备，用于将所述多个装置中的一个装置的阻抗匹配到所述多个接口设备的一个接口设备的阻抗，并且应用该阻抗匹配的预定比例设置，以在所述多个装置中的至少另一个装置与所述多个接口设备的相应接口设备之间设置一个不同的阻抗匹配方案。
8.如权利要求7所述的系统，其中所述多个装置是发射机和接收机中的至少一个，并且所述多个接口设备是传输介质。
9.如权利要求7所述的系统，其中所述多个装置具有匹配的特性，所述多个接口设备具有匹配的阻抗，并且所述阻抗匹配设备被安排应用所述阻抗匹配的相同设置。
10.如权利要求7所述的系统，其中所述多个装置和所述多个接口装置是具有至少一个全双工通信介质的通信系统中的一部分。
11.如权利要求7所述的系统，其中所述多个装置形成在同一印模上。
12.如权利要求7所述的系统，其中所述多个接口设备是至少下列其中之一：来自同样的制造，和在彼此阻抗匹配之后物理地捆束在一起。
13.一种阻抗校准方法，包含：
提供多个装置，这些装置具有以第一预定因子在彼此之间呈比例的预定特性；
提供多个接口设备，这些接口设备具有以第二预定因子在彼此之间呈比例的预定阻抗；和
提供阻抗匹配设备，用于将所述多个装置中的一个装置的阻抗匹配到所述多个接口设备的一个接口设备的阻抗，并且应用该阻抗匹配的预定比例设置，以在所述多个装置中的至少另一个装置与所述多个接口设备的相应接口设备之间设置一个不同的阻抗匹配方案。
14.如权利要求13所述的方法，其中所述多个装置是发射机和接收机中的至少一个，并且所述多个接口设备是传输介质。
15.如权利要求13所述的方法，其中所述多个装置具有匹配的特性，所述多个接口设备具有匹配的阻抗，并且所述阻抗匹配设备应用所述阻抗匹配的相同设置。
16.如权利要求13所述的方法，其中所述多个装置和所述多个接口装置是具有至少一个全双工通信介质的通信系统中的一部分。
17.如权利要求13所述的方法，其中所述多个装置形成在同一印模上。
18.如权利要求13所述的方法，其中所述多个接口设备是至少下列其中之一：来自同样的制造，和在彼此阻抗匹配之后物理地捆束在一起。
CNB018150233A 2000-08-31 2001-08-29 阻抗校准设备和方法、以及包括阻抗校准设备的系统 Expired - Fee Related CN1252917C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/652,031 2000-08-31
US09/652,031 US6417675B1 (en) 2000-08-31 2000-08-31 Receiver impedance calibration arrangements in full duplex communication systems

Publications (2)

Publication Number Publication Date
CN1451203A CN1451203A (zh) 2003-10-22
CN1252917C true CN1252917C (zh) 2006-04-19

Family

ID=24615241

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018150233A Expired - Fee Related CN1252917C (zh) 2000-08-31 2001-08-29 阻抗校准设备和方法、以及包括阻抗校准设备的系统

Country Status (7)

Country Link
US (1) US6417675B1 (zh)
JP (1) JP4450554B2 (zh)
KR (1) KR100518650B1 (zh)
CN (1) CN1252917C (zh)
AU (1) AU2001288490A1 (zh)
TW (1) TW533687B (zh)
WO (1) WO2002019521A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035608B2 (en) * 2001-03-16 2006-04-25 Aura Communications Technology, Inc. Methods and apparatus for tuning in an inductive system
JP3676736B2 (ja) * 2002-01-17 2005-07-27 Ｎｅｃエレクトロニクス株式会社 データインタフェース回路
US6734702B1 (en) * 2002-11-12 2004-05-11 Texas Instruments Incorporated Impedance calibration circuit
US6965839B2 (en) * 2003-04-28 2005-11-15 International Business Machines Corporation Proactive automated calibration of integrated circuit interface
US7652896B2 (en) * 2004-12-29 2010-01-26 Hewlett-Packard Development Company, L.P. Component for impedance matching
US7656226B2 (en) * 2006-03-31 2010-02-02 Intel Corporation Switched capacitor equalizer with offset voltage cancelling
US7649388B2 (en) * 2006-03-31 2010-01-19 Intel Corporation Analog voltage recovery circuit
KR101046242B1 (ko) * 2009-06-30 2011-07-04 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
TWI437828B (zh) * 2011-02-11 2014-05-11 Realtek Semiconductor Corp 傳輸介面的阻抗與增益補償裝置與方法
US9093990B2 (en) * 2013-09-19 2015-07-28 Intel Corporation Matrix matching crosstalk reduction device and method
US9768780B2 (en) 2014-05-30 2017-09-19 Intel Corporation Apparatus for providing shared reference device with metal line formed from metal layer with lower resistivity compared to other metal layers in processor
US9778293B1 (en) * 2014-09-25 2017-10-03 Western Digital Technologies, Inc. Monitoring voltage levels for data storage devices
US9800323B2 (en) * 2015-03-13 2017-10-24 Mission Microwave Technologies, Inc. Satellite transmitter system
CN106059600A (zh) * 2016-07-29 2016-10-26 无锡信大气象传感网科技有限公司 一种用于大数据传输的无线数据接收器的工作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084637A (en) * 1989-05-30 1992-01-28 International Business Machines Corp. Bidirectional level shifting interface circuit
JP2902016B2 (ja) * 1989-11-21 1999-06-07 株式会社日立製作所 信号伝送方法および回路
SE9400657D0 (sv) 1994-02-25 1994-02-25 Ellemtel Utvecklings Ab En, en kontrollspänning alstrande, krets
US5463359A (en) * 1994-03-21 1995-10-31 Texas Instruments Incorporated Impedance matching network for low output impedance devices
US5548222A (en) * 1994-09-29 1996-08-20 Forte Networks Method and apparatus for measuring attenuation and crosstalk in data and communication channels
US6198292B1 (en) * 1999-07-20 2001-03-06 Agilent Technologies, Inc. Crosstalk test unit and method of calibration

Also Published As

Publication number Publication date
AU2001288490A1 (en) 2002-03-13
JP2004507959A (ja) 2004-03-11
US6417675B1 (en) 2002-07-09
WO2002019521A3 (en) 2002-06-13
WO2002019521A2 (en) 2002-03-07
KR20030024909A (ko) 2003-03-26
KR100518650B1 (ko) 2005-09-30
JP4450554B2 (ja) 2010-04-14
CN1451203A (zh) 2003-10-22
TW533687B (en) 2003-05-21

Similar Documents

Publication Publication Date Title
CN1252917C (zh) 阻抗校准设备和方法、以及包括阻抗校准设备的系统
US6690191B2 (en) Bi-directional output buffer
US6530062B1 (en) Active impedance compensation
US7973553B1 (en) Techniques for on-chip termination
US7093041B2 (en) Dual purpose PCI-X DDR configurable terminator/driver
CN104424154A (zh) 通用串行外围接口
CN101521492B (zh) 阻抗匹配电路及其相关方法
KR101019604B1 (ko) 유리 상에 형성된 수신 장치
US20060220687A1 (en) Chip with adjustable pinout function and method thereof
US20090146759A1 (en) Circuit topology for multiple loads
US7746195B2 (en) Circuit topology for multiple loads
CN1732603A (zh) 感测可调谐光学器件中的热调谐元件的温度的方法和装置
WO1992009140A1 (en) Adjusting delay circuitry
US7317934B2 (en) Configurable communications modules and methods of making the same
US6756858B2 (en) Conductive path compensation for matching output driver impedance
US8362870B2 (en) Impedance calibration circuit with uniform step heights
CN102195658A (zh) 用于驱动电容性底板的自动去加重设置
JPH11273790A (ja) コネクタケーブル及びその識別方法
US20070076580A1 (en) Signal transmitting circuit
US6777975B1 (en) Input-output bus interface to bridge different process technologies
US6765485B2 (en) Computer and data communication control method thereof
CN217388681U (zh) 阻抗匹配电路、集成电路以及电子设备
US6549031B1 (en) Point to point alternating current (AC) impedance compensation for impedance mismatch
CN114900178A (zh) 阻抗匹配电路、方法、集成电路以及电子设备
US6487625B1 (en) Circuit and method for achieving hold time compatability between data-source devices coupled to a data-requesting device through a data bus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060419

Termination date: 20100829