KR100518650B1 - 양방향 통신시스템에서의 수신기 임피던스 교정장치 - Google Patents

양방향 통신시스템에서의 수신기 임피던스 교정장치 Download PDF

Info

Publication number
KR100518650B1
KR100518650B1 KR10-2003-7002714A KR20037002714A KR100518650B1 KR 100518650 B1 KR100518650 B1 KR 100518650B1 KR 20037002714 A KR20037002714 A KR 20037002714A KR 100518650 B1 KR100518650 B1 KR 100518650B1
Authority
KR
South Korea
Prior art keywords
impedance
interface
receiver
elements
transmitter
Prior art date
Application number
KR10-2003-7002714A
Other languages
English (en)
Other versions
KR20030024909A (ko
Inventor
루크에이 존슨
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20030024909A publication Critical patent/KR20030024909A/ko
Application granted granted Critical
Publication of KR100518650B1 publication Critical patent/KR100518650B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38Impedance-matching networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38Impedance-matching networks
    • H03H7/40Automatic matching of load impedance to source impedance

Landscapes

  • Dc Digital Transmission (AREA)
  • Transceivers (AREA)
  • Logic Circuits (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Bidirectional Digital Transmission (AREA)

Abstract

본 발명은 양방향 통신시스템에서의 수신기 임피던스 교정장치에 관한 것이다.

Description

양방향 통신시스템에서의 수신기 임피던스 교정장치{RECEIVER IMPEDANCE CALIBRATION ARRANGEMENTS IN FULL DUPLEX COMMUNICATION SYSTEMS}
본 발명은 양방향 통신시스템에서의 수신기 임피던스 교정장치에 관한 것이다.
배경기술과 본 발명의 실시예에서는 케이블 결선환경을 예로 들어 설명하겠지만, 본 발명은 이에 한정되지 않는다. 즉, 본 발명은 다른 환경(예, 인쇄회로기판 장착형, 내장형)에도 적용될 수 있다.
와이어를 통한 고속통신을 이루려면, 송신기와 수신기 모두 그 임피던스가 케이블 링크의 임피던스에 매칭(matching)되는 것이 중요하다. 이런 매칭이 이루어지지 않으면, 신호의 일부는 송신기와 수신기로 반사되어, 뒤에 전송신호에 에러가 발생하게 된다. 반도체 회로장치와 이를 연결하는 케이블 양자의 제조환경에서의 변수로 인해 저렴하면서도 고성능 통신에 필요한 부분을 교정할 필요가 있다. 송신기에 필요한 교정을 하는데는 여러가지 기술이 이용될 수 있다. 이들 기술은 일부의 신호를 와이어로 전송하고 어떤 신호가 반사되는지를 관찰하는 것을 기초로 한다. 이런 작업은 송신기에 대해서는 놀랍게도 우수하지만, 수신기에는 쉽게 구현하기가 곤란하다. 이런 기능을 수신기에 구현하려면, 수신기 입력단에 송신기가 추가될 수 있다. 이렇게 되면 가격이 상승하고 수신기가 복잡해지며 수신기의 커패시턴스가 상승하는데, 이들 모두 바람직한 것이 아니다.
필요한 것은 저렴하면서도 간단하고 임피던스가 낮은 장치로 수신기 임피던스를 교정하는 것이다.
이하, 첨부 도면들을 참조하여 본 발명의 실시예에 대해 자세히 설명한다. 이 설명은 단지 예를 든 것일 뿐이고, 본 발명을 제한하는 것은 아님을 알아야 한다. 본 발명의 정신과 범위는 첨부된 특허청구범위에 의해서만 한정된다.
도 1은 임피던스가 잘못 매칭된 시스템을 설명하기 위한 부분블록도;
도 2는 양방향 통신시스템의 인터페이스 임피던스에 대해 호스트와 주변장치를 교정하기 위한 바람직하지 못한 실시예의 블록도;
도 3은 양방향 통신시스템에서의 인터페이스 임피던스에 대한 호스트와 주변장치를 교정하기 위한, 도 2의 실시예에 대한 동작례의 순서도;
도 4는 양방향 통신시스템에서의 인터페이스 임피던스에 대한 호스트와 주변장치를 교정하기 위한 바람직한 구성례의 블록도;
도 5는 도 4의 실시예에 대한 순서도.
상세한 설명을 시작하기 전에 다음 사항을 언급하고자 한다. 전체 도면에 걸쳐 동일한 기호나 숫자는 동일하거나 대응하거나 유사한 요소를 지시한다. IC분야에 공지된 전원/접지 연결과 기타 요소들은 본 발명의 설명을 방해하지 않는 한 설명의 편의상 도면에 도시되지 않을 수도 있다. 또, 본 발명의 이해를 돕기위해, 그리고 본 발명의 구현을 위한 세부사항들이 본 발명이 구현되는 플랫폼에 따라 크게 좌우된다는 사실에 비추어, 즉 당업자라면 알 수 있는 범위내에서 구성은 블록도로 도시될 수 있다. 회로, 순서도 등의 상세한 사항을 예로 들어 본 발명의 실시예를 설명하겠지만, 당업자라면 이들 상세설명 없이도 본 발명을 실시할 수 있을 수 있다. 끝으로, 결선된 회로망과 소프트웨어를 달리 조합해도 본 발명의 예를 구현할 수 있음을, 즉 본 발명은 하드웨어와 소프트웨어의 특정 조합에 한정되지 않음을 알아야 한다.
전술한 바와 같이, 신호송신분야에서는, 전송중인 신호가 전송로를 따라 단절(임피던스 변동)을 겪을 경우, 이런 신호는 신호반사와 같은 바람직하지 못한 영향을 받을 수 있다. 두개의 결선된 집적회로(IC) 사이의 양방향 통신을 이용해 이런 문제점을 예로들어 설명하겠지만, 본 발명은 이에 한정되는 것은 아니다. 구체적으로, 도 1에서, 호스트 집적회로(IC)는 ICH로, 주변 IC는 ICP로, 입출력 단자에 연결되고 이들 사이에 양방향 통신신호를 전송하는 양방향 송신매체는 MH-P, MP-H(예, 동축케이블)로 표시되어 있다. 호스트는 주변장치에 연결된 두개의 다른 쌍의 신호선을 통해 수신기와 통신한다. 한쌍은 호스트에서 주변장치로의 송신전용이고, 다른 한쌍은 주변장치에서 호스트로의 수신전용이다. 예컨대 50Ω정도의 소정의 특성임피던스를 갖도록 송신매체 MH-P, MP-H를 제조할 경우, 정확한 임피던스를 제공하는 것은 비용이 과중하게 소요되어 경쟁력이 없고, 따라서 가격이 알맞은 품목을 선택하여 임피던스를 약간 변동시키는 것이 인정되고 있다.
ICH 내의 송신기가 입출력(I/O) 단자로부터 송신매체 MH-P를 통해 신호(SIG)를 출력하면, 이런 신호(SIG)는 송신선(MH-P)을 따라 이동하고, ICH의 I/O 단자의 임피던스가 송신매체(MH-P)의 특성임피던스에 매칭되지 않으면, 이렇게 이동하는 신호는 임피던스 단절을 겪고 신호반사(REFL)와 같은 부적절한 영향을 받을 것이다. 이런 반사는 신호(SIG)의 강도를 약화시키거나 잡음을 생성하므로 바람직하지 못하다. ICP가 송신선 임피던스에 매칭되지 않아도 신호(SIG)가 ICP로부터 반사하여, 신호강도를 약화시키거나 잡음을 발생시킨다. 신호의 반사를 감시하여 임피던스를 동조시키는데 반사측정법을 이용한다. 임피던스의 미스매칭을 피하는 한가지 방법으로서, 각각의 I/O 단자에 외부 저항 REXT의 임피던스를 동일하게 하여 I/O단자와 송신선의 임피던스를 매칭할 수 있다. 설명의 편의상 호스트쪽에만 임피던스를 도시하였다. 이렇게 임피던스가 매칭하면, 단절이 거의 없으므로, 송신선의 끝에서 이동신호가 최소의 반사를 겪게 된다. 이런 방법의 문제점은, 각각의 I/O 단자마다 정밀한 임피던스(예; 저항)가 필요한데, 이런 정밀한 임피던스는 가격이 비교적 높다. 또, 각각의 I/O 단자에 정밀한 임피던스를 연결해야만 하기때문에 제조비, 시간 및 복잡도가 증가하게 된다. 또, 외부 임피던스는 인쇄회로기판(PCB)의 상당한 공간을 차지하고, 이것은 점점더 밀집되고 소형화되는 장치(컴퓨터, 서버 등)를 제공하고자 하는 현재의 컴퓨터 산업의 추세에도 좋지 않다. IC의 내부에, 즉 내장형으로 정밀 저항을 제공할 수 있으면 좋겠지만, IC 제조공정은 제조 로트에 따라 상당히 변하고, 이런 제조공정의 변화로 인해 IC 요소들도 변하므로, 이런 정밀 저항을 제공하고 보증하려면 제조가 어려움은 물론 비용이 상승된다. 예컨대, CMOS 공정에서는 목표 특성의 -50%에서 +150%까지 변하는 특성을 갖는 소자들이 제조될 수도 있다. 또, 이런 정밀저항을 내장형으로 제공할 수 있다해도, 정밀 저항의 사용은 정적방법(static technique)이고, 이 방법으로는 변하는 송신매체 임피던스들에 IC를 설치할 때 조정을 할 수 없고 연속공정으로 전압과 온도 보상을 할 수 없다는 점에서 부적절하다. 즉, IC의 내부 및/또는 송신경로상의 전압과 온도 환경은 장치의 동작중에 시간에 따라 변하므로, 임피던스 매칭 구성은 이런 시간에 따른 변화에 지속적으로 "적응"하는 성능을 가져야만 한다.
삭제
삭제
삭제
현재는 임피던스 매칭 구성을 "내장형"으로 하는 추세이다. 구체적으로, 도 2에는 호스트, 주변장치, 송신매체(MH-P,MP-H), 호스트와 주변장치의 내부 부분들이 상세히 도시되어 있다. 구체적으로, 호스트 송신기 TH, 호스트 송수신기 RTH, 주변송신기 TP, 및 주변 송수신기 RTP가 도시되어 있다. 통상적인 입출력들은 여러 송신기와 수신기에 관련된 것으로 도시되어 있지만, 이런 입출력에 관련된 상세사항은 당 분야에 잘 알려져 있으므로 편의상 자세한 설명은 생략한다. 호스트 송신기(TH)와 관련된 것으로 도시된 것은 호스트 송신기 교정임피던스(ZTH)이고, 호스트 송수신기 교정임피던스(ZRTH)는 호스트 송수신기(RTH)와 관련된 것으로 표시되어 있다. 마찬가지로, 주변장치에는 교정임피던스((ZTP,ZRTP)가 관련된다. 구체적으로는 한가지 예로서(이에 한정되지 않음), 도 2(그리고 도 4)의 구성에서, 호스트는 머더보드를, 주변장치는 하드드라이브를, 송신매체(예; 케이블)는 직렬 ATA 프로토콜에 따라 머더보드와 하드드라이브 사이의 데이터/명령어의 직렬송신매체를 의미한다. 도 3은 도 2의 잘못된 예와 관련된 동작, 즉 양방향 통신체계에서의 인터페이스 임피던스에 대한 호스트와 주변장치를 교정하는 동작의 순서도이다. 반사측정법은 여러가지가 알려져 있고, 트랜지스터와 수신기의 교정 임피던스를 교정하는 방법도 여러가지 알려져 있으므로, 편의상 이들에 대한 자세한 설명은 생략하겠지만, 이들 방법 모두 도 2의 구성에 적용할 수 있고 또한 본 발명에 적용할 수 있다.
도 3의 순서도(300)를 참조해 설명한다. "시작" 이후, 블록(302)에서, 인터페이스 임피던스(즉, 본 실시예에서의 송신매체 MH-P의 임피던스)에 호스트 송신기 임피던스((ZTH)를 동조시키거나 교정한다. 블록(304)에서는 인터페이스 임피던스(역시 송신매체 MH-P의 임피던스)에 주변수신기 임피던스(ZRTP)를 동조/교정한다. 마찬가지로, 블록(306,308)에서는, 인터페이스 임피던스(즉 송신매체 MP-H의 임피던스)에 주변송신기 임피던스(ZTP)와 호스트 수신기 임피던스(ZRTH)를 동조/교정한다.
도 2의 실시예는 여러가지 면에서 단점을 갖는다. 가장 중요한 것은, 호스트와 주변장치 각각에서 외부 송신기들이 수신기에 연관되어 있어서, 비용이 추가되고 복잡해지며 수신기에 임피던스(예, 커패시턴스)가 추가되는데, 이들 모두 바람직한 것은 아니다. 구체적으로, 이런 외부 송신기들은 관련 수신기의 동조/교정의 목적으로만 제공되는 것인바, 이런 송신기들은 인터페이스 임피던스로부터 신호를 전송하고 반사하여 수신기의 임피던스를 교정하는데 사용된다. 임피던스 교정 뒤, 수신기와 관련된 이들 송신기들은 디스에이블된다. 따라서, 수신기와 관련된 송신기들은 그 용도가 아주 제한적이고, 내장형 실제공간을 불충분하게 이용하며 불필요한 비용증가와 복잡화를 가져온다. 또, 이들 송신기들은 자체적으로도 부적절하게 임피던스를 갖고 있으므로, 동조/교정에 악영향을 줄 수 있고, 이런 반응성분들은 주파수가 변하는 것처럼 회로에 미치는 영향을 변화시킨다. 도 4에는 양방향 통신시스템에서 인터페이스의 임피던스에 맞게 호스트와 주변장치를 교정하기 위한 바람직한 구성을 갖는 실시예의 블록도가 도시되어 있다. 설명의 편의상, 도 2의 구성과의 차이점만 설명한다. 첫번째 변화는, 하나의 묶인 송신매체를 송신매체(MB)로 제공하는데, 이는 두개의 송신매체(예, 송신선)의 임피던스들이 소정 허용오차범위내에서 서로 밀접히 매칭하도록 양방향 통신용의 두개의 송신선이 동일한 조건하에 제공됨을 의미한다. 이렇게 임피던스가 매칭되는 이점은 뒤에 설명한다. 두번째 주요한 변화로서, 도 4의 실시예는 대량생산에 적합하게 임피던스 교정을 단순화하였다. 구체적으로, 송신기, 수신기, 케이블의 특성 임피던스가 생산라인에 따라 상당히 변할 수는 있지만, 한 생산라인에서는 임피던스들이 거의 비슷하다. 예컨대, 반도체에서, 어떤 소자가 소정의 특성 임피던스를 갖도록 결정되면, 같은 다이의 동일한 소자는 같은 특성임피던스를 갖는다고 볼 수 있다. 마찬가지로, 직렬 ATA 케이블에서의 각각의 신호선 쌍들을 동시에 제작하면, 이들의 특성임피던스는 같을 확률이 높다. 이를 근거로, 설계자는 송신매체(케이블)의 인터페이스 임피던스에 맞게 송신기를 교정한 다음, 교정된 소자로의 특성 임피던스의 값을 이용해 수신기 부하를 교정할 수 있다. 도 5에는 도 4의 실시예에 대한 동작, 즉 양방향 통신시스템에서의 인터페이스 임피던스에 대해 호스트와 주변장치를 교정하기 위한 동작례를 보여주는 순서도가 도시되어 있다. 구체적으로, 이 순서도(500)에서, 시작 이후, 블록(502)에서는 인터페이스 임피던스(이 경우, 하나의 송신매체 MB의 특성임피던스)에 호스트 송신기 임피던스(ZTH)를 동조/교정한다. 예컨대, 송신기의 특성임피던스를 선택적으로 교정할 수 있는 한가지 해결책은 3극모드 소자들의 배열을 이용하는 것이다. 교정중에(예, 시스템 초기화동안), 반사측정법과 양방향 루프를 이용해, 송신기의 차동신호쌍과의 임피던스 매칭을 이상적으로 달성하는데 얼마나 많은 소자들이 인에이블되어야 할지를 결정한다. 이런 것은 공지된 기술이므로 더이상의 설명은 생략한다. 송신기 임피던스가 교정되면, 이런 교정/매칭에 대응하는 값은 예컨대 레지스터(REGTH) 없이 저장될 수 있다(도 4 참조). 수신기용 부하(즉, 교정 임피던스)로는 동일한 2차배열의 3극 소자들을 이용한다. 인터페이스 임피던스에 송신기를 최적으로 매칭하는데 필요한 값이나 세팅(예, 소자의 수)을 수신기에 적용하여 수신기의 임피던스를 송신기와 같도록 한다(도 5의 504 블록). 송신기와 수신기를 내장형으로 동시에 같이 제작하고 이들의 특성이 비슷하기 때문에, 그리고 송신매체(MB)가 서로 매칭되기 때문에, 수신기의 임피던스(ZRH)도 인터페이스 임피던스에 매칭된다. 즉, 레지스터(REGTH)에 저장된 송신기의 교정 임피던스에 대응하는 값이 도 4에 파단선 화살표로 표시된 것 처럼 비슷한 수신기의 레지스터(REGRH)에 전송될 수 있다.
삭제
삭제
삭제
도 4의 실시예의 주변측에도 비슷한 설명을 할 수 있다. 구체적으로, 블록(506)에서는 주변 송신기 임피던스가 인터페이스 임피던스(MB)에 동조/교정된 다음, 도 4에 파단선 화살표로 표시된 주변장치 블록 처럼 레지스터들(REGTP, REGRP)을 이용해 교정된 주변송신기 임피던스의 값을 적용하여 주변수신기 임피던스를 정한다(508). 도 5의 순서도(500)에서 호스트는 그 송신기와 수신기를 먼저 교정한 다음, 주변의 송신기와 수신기를 교정하는 것으로 예시되어 있지만, 본 발명은 이에 한정되지 않고 주변장치를 먼저 교정할 수도 있다.
이상에서 알 수 있듯이, 본 발명의 구성은 단순하면서도, 가격이 저렴하고, 하이볼륨이며 고성능인 직렬 통신장치를 개발할 수 있다는 점에서 강력하다. 구체적으로 이런 구성은 수신기에 비용이나 부하를 추가하지 않으며, 사실상 교정 목적으로 수신기에 관련된 어떤 외부송신기도 배제하므로 가격과 부하를 절감할 수 있다. 더 구체적으로, 도 4의 구성에서는 호스트측에 수신기와 송신기가 각각 하나씩만 있고, 주변장치측에도 송신기와 수신기가 하나씩만 있다.
또다른 장점으로는, 호스트나 주변장치 어느쪽에서의 송신기 및 수신기 임피던스 교정도 도 2의 구성에 비해 시간에 따라 완화되는데, 이는 송신기와 수신기 모두에 대해 별도로 임피던스 교정을 수행하는 것에 비해 송신기 임피던스 동조/교정만 수행한 뒤 수신기에 이것을 적용하기 때문이다. 이런 임피던스 교정은 시간이나 인스턴스가 여러배인 경우에도 수행할 수 있다. 예컨대, 임피던스 교정을 시스템의 초기화시 실행할 수도 있고, 타이머를 두어 주기적으로 실행할 수도 있으며, 송신매체(예, 케이블)에서도 실행할 수 있고, 온도센서가 감지한 소정 온도에서도 실행할 수 있으며, 시스템이나 유저의 요구에 따라 실행할 수도 있고, 동작전압이나 평균 송신주파수 등의 변화의 검출에 반응해서도 행해질 수 있다.
송신기 교정 임피던스와 수신기 교정 임피던스를 하나로 묶인 송신매체에 동일하게 매칭할 수 있는 정확도를 최대화하기 위해, 여러가지 추가 예방조치를 하는 것이 바람직할 수 있다. 구체적으로, 호스트(또는 주변장치)측의 송신기와 수신기를 위치적으로 가능한한 서로 밀접하게 배열해야만 한다. 즉, 동일한 다이에서도 영역이 다르면 소량의 프로세싱 변동이 일어날 수 있고, 송신기와 수신기를 서로 밀접하게 배치하면 송신기의 수신기의 특성들이 서로 정확히 매칭될 가능성이 최대화된다. 또, 이런 송신기와 수신기를 같은 다이에 배치하는 외에도 동일한 환경에 노출되도록 배열해야만 한다. 예컨대, 열의 영향이 동일하면, 이런 송신기와 수신기를 히트싱크와 같은 모든 열원에 동일하게 밀착시켜야 하고 동일한 값의 냉각기류에 노출시켜야만 한다.
이상의 결선환경 외에도, 본 발명은 케이블에만 이용이 한정되지는 않는다. 예컨대, 도 4에 따르면, 호스트와 주변장치 모두에 대해 인쇄회로기판에 반도체 IC를 장착할 수 있지만, 송신매체(MB)는 회로기판 트레이스일 수 있다. 또, 회로기판 트레이스들이 같은 조건에서 동시에 제작될 수도 있기때문에, 이런 트레이스들의 특성(예, 임피던스)도 동일할 것이다. 또 다른 예로서, 도 4의 호스트와 주변장치는 같은 다이에서 다른 IC 영역들로서 제공될 수도 있지만, 송신매체(MB)는 도핑된 반도체 연결선이나 증착된 금속배선(예, 알루미늄, 구리)으로 제공될 수도 있다. 또, 공동으로 제작하면 공통의 특성을 갖게 될 것이다. 따라서, 본 발명은 박스의 연결, 칩의 연결, 박스내부, 다이내장형으로 사용될 수 있음을 알 수 있다.
끝으로, 본 명세서에서 사용된 "일 실시예", "실시예" 등의 용어는 실시예와 관련해 설명된 특정의 특징, 구조, 특성이 본 발명의 한 실시예 이상에 포함됨을 의미한다. 명세서 여러곳에서 사용된 이런 용어는 반드시 동일한 실시예에만 적용되는 것은 아니다. 또, 임의의 실시예와 관련하여 특별한 특징, 구조, 특성을 설명하였지만, 당업자라면 이런 특징, 구조, 특성을 다른 실시예와 관련하여 예측할 수도 있을 것이다.
여러가지 예를 들어 본 발명을 설명했지만, 당업자라면 본 발명의 정신과 점위내에서 여러가지 다른 변형이나 실시예들을 예측할 수 있을 것이다. 구체적으로, 상기 설명, 도면, 첨부된 특허청구의 범위내에서 본 발명의 정신을 벗어나지 않고도 본 발명의 배열 및/또는 구성요소들을 변형이나 변경할 수 있다. 구성요소 및/또는 배열의 변형이나 변경 외에도, 당업자라면 다른 용도도 예측할 수 있을 것이다.
구체적으로, 전술한 바와 같이, 본 발명은 상기 실시예에서 설명한 케이블이나 결선 환경에 한정되지 않는바, 즉 본 발명은 필요한 모든 곳에서 수신기 임피던스 교정을 하는데 사용될 수도 있다. 또, 본 발명은 양방향 통신에 한정되지 않고, 삼방향 통신이나 다방향 통신, 심지어는 호스트와 주변장치 사이에 그 이상(수백개)의 통신경로가 연결되어 있는 배열에도 적용할 수 있다. 또, 본 발명은 송신경로의 임피던스에 송신기와 수신기의 임피던스를 매칭하는데 한정되지 않는바, 모든 형태의 외부 임피던스에 모든 종류의 장치의 임피던스를 매칭하는데도 사용될 수 있다. 또다른 변형례로서, 장치(예, 송신기, 수신기) 및/또는 송신매체의 임피던스가 서로 매칭하도록 동일한 세팅 값들이 부여되는 환경을 예로 들어 앞에서 설명했지만, 본 발명은 이에 한정되지 않는다. 예컨대, 호스트의 송신기의 특성에 대해 다른 비례특성(1이 아님)을 갖도록, 즉 호스트의 송신기의 임피던스의 두배의 임피던스를 갖도록 호스트 수신기를 구성할 수도 있다. 이런 경우, 적절한 매칭을 위해 공지된 비례값을 변환하거나 삽입하여 적당한 세팅값을 취할 수 있다.
삭제

Claims (18)

  1. 소정의 제1 인자에 의해 서로에 대해 비례하는 특성들을 갖는 다수의 소자들;
    소정의 제2 인자에 의해 서로에 대해 비례하는 특성들을 갖는 다수의 인터페이스부; 및
    상기 다수의 소자들중 하나의 임피던스를 상기 다수의 인터페이스부중 하나의 임피던스에 매칭하고, 다른 소자의 임피던스는 대응 인터페이스부의 임피던스에 매칭하기 위한 임피던스 매칭부;를 포함하는 것을 특징으로 하는 임피던스 교정장치.
  2. 제1항에 있어서, 상기 다수의 소자들이 송신기 또는 수신기이고, 상기 다수의 인터페이스부가 송신매체인 것을 특징으로 하는 임피던스 교정장치.
  3. 제1항에 있어서, 상기 다수의 소자들의 특성들이 서로 매칭되고, 상기 다수의 인터페이스부의 임피던스들이 서로 매칭되며, 상기 임피던스 매칭부는 상기 임피던스와 동일한 값을 인가하도록 배열된 것을 특징으로 하는 임피던스 교정장치.
  4. 제1항에 있어서, 상기 다수의 소자들과 다수의 인터페이스부가 양방향 통신시스템을 포함한 다방향 통신시스템의 일부인 것을 특징으로 하는 임피던스 교정장치.
  5. 제1항에 있어서, 상기다수의 소자들이 동일한 다이에서 형성되는 것을 특징으로 하는 임피던스 교정장치.
  6. 제1항에 있어서, 상기 다수의 인터페이스부가 동일한 제조공정으로 형성되고 임피던스가 매칭된 뒤 물리적으로 묶이는 것을 특징으로 하는 임피던스 교정장치.
  7. 소정의 제1 인자에 의해 서로에 대해 비례하는 특성들을 갖는 다수의 소자들;
    소정의 제2 인자에 의해 서로에 대해 비례하는 특성들을 갖는 다수의 인터페이스부; 및
    상기 다수의 소자들중 하나의 임피던스를 상기 다수의 인터페이스부중 하나의 임피던스에 매칭하고, 다른 소자의 임피던스는 대응 인터페이스부의 임피던스에 매칭하기 위한 임피던스 매칭부;를 포함하는 임피던스 교정장치를 구비한 것을 특징으로 하는 시스템.
  8. 제7항에 있어서, 상기 다수의 소자들이 송신기 또는 수신기이고, 상기 다수의 인터페이스부는 송신매체인 것을 특징으로 하는 시스템.
  9. 제7항에 있어서, 상기 다수의 소자들의 특성이 서로 매칭되고, 상기 다수의 인터페이스부의 임피던스들이 서로 매칭되며, 상기 임피던스 매칭부는 상기 임피던스와 동일한 값을 인가하도록 배열된 것을 특징으로 하는 시스템.
  10. 제7항에 있어서, 상기 다수의 소자들과 다수의 인터페이스부가 양방향 통신시스템을 포함한 다방향 통신시스템의 일부인 것을 특징으로 하는 시스템.
  11. 제7항에 있어서, 상기 다수의 소자들이 동일한 다이에서 형성되는 것을 특징으로 하는 시스템.
  12. 제7항에 있어서, 상기 다수의 인터페이스부가 동일한 제조공정으로 형성되고 임피던스가 매칭된 뒤 물리적으로 묶이는 것을 특징으로 하는 시스템.
  13. 소정의 제1 인자에 의해 서로에 대해 비례하는 특성들을 갖는 다수의 소자들을 제공하는 단계;
    소정의 제2 인자에 의해 서로에 대해 비례하는 특성들을 갖는 다수의 인터페이스부를 제공하는 단계; 및
    상기 다수의 소자들중 하나의 임피던스를 상기 다수의 인터페이스부중 하나의 임피던스에 매칭하고, 다른 소자의 임피던스는 대응 인터페이스부의 임피던스에 매칭하기 위한 임피던스 매칭부를 제공하는 단계;를 포함하는 것을 특징으로 하는 임피던스 교정방법.
  14. 제13항에 있어서, 상기 다수의 소자들이 송신기 또는 수신기이고, 상기 다수의 인터페이스부는 송신매체인 것을 특징으로 하는 방법.
  15. 제13항에 있어서, 상기 다수의 소자들의 특성들이 서로 매칭되고, 상기 다수의 인터페이스부의 임피던스들이 서로 매칭되며, 상기 임피던스 매칭부는 상기 임피던스와 동일한 값을 인가하도록 배열된 것을 특징으로 하는 방법.
  16. 제13항에 있어서, 상기 다수의 소자들과 다수의 인터페이스부가 양방향 통신시스템을 포함한 다방향 통신시스템의 일부인 것을 특징으로 하는 방법.
  17. 제13항에 있어서, 상기다수의 소자들이 동일한 다이에서 형성되는 것을 특징으로 하는 방법.
  18. 제13항에 있어서, 상기 다수의 인터페이스부가 동일한 제조공정으로 형성되고 임피던스가 매칭된 뒤 물리적으로 묶이는 것을 특징으로 하는 방법.
KR10-2003-7002714A 2000-08-31 2001-08-29 양방향 통신시스템에서의 수신기 임피던스 교정장치 KR100518650B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/652,031 US6417675B1 (en) 2000-08-31 2000-08-31 Receiver impedance calibration arrangements in full duplex communication systems
US09/652,031 2000-08-31
PCT/US2001/026905 WO2002019521A2 (en) 2000-08-31 2001-08-29 Receiver impedance calibration arrangements in full duplex communication systems

Publications (2)

Publication Number Publication Date
KR20030024909A KR20030024909A (ko) 2003-03-26
KR100518650B1 true KR100518650B1 (ko) 2005-09-30

Family

ID=24615241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7002714A KR100518650B1 (ko) 2000-08-31 2001-08-29 양방향 통신시스템에서의 수신기 임피던스 교정장치

Country Status (7)

Country Link
US (1) US6417675B1 (ko)
JP (1) JP4450554B2 (ko)
KR (1) KR100518650B1 (ko)
CN (1) CN1252917C (ko)
AU (1) AU2001288490A1 (ko)
TW (1) TW533687B (ko)
WO (1) WO2002019521A2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035608B2 (en) * 2001-03-16 2006-04-25 Aura Communications Technology, Inc. Methods and apparatus for tuning in an inductive system
JP3676736B2 (ja) * 2002-01-17 2005-07-27 Necエレクトロニクス株式会社 データインタフェース回路
US6734702B1 (en) * 2002-11-12 2004-05-11 Texas Instruments Incorporated Impedance calibration circuit
US6965839B2 (en) * 2003-04-28 2005-11-15 International Business Machines Corporation Proactive automated calibration of integrated circuit interface
US7652896B2 (en) * 2004-12-29 2010-01-26 Hewlett-Packard Development Company, L.P. Component for impedance matching
US7649388B2 (en) * 2006-03-31 2010-01-19 Intel Corporation Analog voltage recovery circuit
US7656226B2 (en) * 2006-03-31 2010-02-02 Intel Corporation Switched capacitor equalizer with offset voltage cancelling
KR101046242B1 (ko) * 2009-06-30 2011-07-04 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
TWI437828B (zh) * 2011-02-11 2014-05-11 Realtek Semiconductor Corp 傳輸介面的阻抗與增益補償裝置與方法
US9093990B2 (en) * 2013-09-19 2015-07-28 Intel Corporation Matrix matching crosstalk reduction device and method
US9768780B2 (en) 2014-05-30 2017-09-19 Intel Corporation Apparatus for providing shared reference device with metal line formed from metal layer with lower resistivity compared to other metal layers in processor
US9778293B1 (en) * 2014-09-25 2017-10-03 Western Digital Technologies, Inc. Monitoring voltage levels for data storage devices
US9800323B2 (en) * 2015-03-13 2017-10-24 Mission Microwave Technologies, Inc. Satellite transmitter system
CN106059600A (zh) * 2016-07-29 2016-10-26 无锡信大气象传感网科技有限公司 一种用于大数据传输的无线数据接收器的工作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084637A (en) * 1989-05-30 1992-01-28 International Business Machines Corp. Bidirectional level shifting interface circuit
JP2902016B2 (ja) * 1989-11-21 1999-06-07 株式会社日立製作所 信号伝送方法および回路
SE9400657D0 (sv) 1994-02-25 1994-02-25 Ellemtel Utvecklings Ab En, en kontrollspänning alstrande, krets
US5463359A (en) * 1994-03-21 1995-10-31 Texas Instruments Incorporated Impedance matching network for low output impedance devices
US5548222A (en) * 1994-09-29 1996-08-20 Forte Networks Method and apparatus for measuring attenuation and crosstalk in data and communication channels
US6198292B1 (en) * 1999-07-20 2001-03-06 Agilent Technologies, Inc. Crosstalk test unit and method of calibration

Also Published As

Publication number Publication date
US6417675B1 (en) 2002-07-09
CN1451203A (zh) 2003-10-22
KR20030024909A (ko) 2003-03-26
AU2001288490A1 (en) 2002-03-13
CN1252917C (zh) 2006-04-19
JP4450554B2 (ja) 2010-04-14
WO2002019521A3 (en) 2002-06-13
TW533687B (en) 2003-05-21
JP2004507959A (ja) 2004-03-11
WO2002019521A2 (en) 2002-03-07

Similar Documents

Publication Publication Date Title
KR100518650B1 (ko) 양방향 통신시스템에서의 수신기 임피던스 교정장치
CN100580650C (zh) 接口电路和半导体集成电路
US7646212B2 (en) Memory system including a power divider on a multi module memory bus
JP2001177580A (ja) インピーダンス適合システム
US8384494B2 (en) Multiband coupling circuit
TWI565235B (zh) 電阻校正方法及其校正系統
US20070115712A1 (en) Apparatus and method for mounting microelectronic devices on a mirrored board assembly
JP2004251908A (ja) 可変インピーダンステストプローブ
US10866282B2 (en) Method for calibrating channel delay skew of automatic test equipment
US20080297221A1 (en) Delay circuit and delay time adjustment method
CN100536264C (zh) 感测可调谐光学器件中的热调谐元件的温度的方法和装置
US7573353B2 (en) Circuit topology for multiple loads
JP2001281296A (ja) 挟み込み型の半導体ソケットおよびデュアル−トランスミッション−ライン構成の半導体測定装置
US7746195B2 (en) Circuit topology for multiple loads
US6756858B2 (en) Conductive path compensation for matching output driver impedance
US8362870B2 (en) Impedance calibration circuit with uniform step heights
US7420818B2 (en) Memory module having a matching capacitor and memory system having the same
CN203675437U (zh) 电路板及具有此电路板的电子装置
KR100746290B1 (ko) 온도 보상되는 온-칩 저항 회로, 상기 온-칩 저항 회로를구비하는 반도체 장치 및 상기 반도체 장치의 임피던스교정 방법
US6549031B1 (en) Point to point alternating current (AC) impedance compensation for impedance mismatch
US9083348B1 (en) Method and apparatus for tuning delay
TWI396854B (zh) 測試裝置以及配接板
JP2013108786A (ja) 半導体集積回路
JP4379220B2 (ja) 分配器および通信方法
Wu et al. Enhancement of the multi-module memory bus for signal integrity by using genetic algorithm

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090921

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee