JP6551013B2 - ケーブルハーネス装置、および電子機器 - Google Patents

ケーブルハーネス装置、および電子機器 Download PDF

Info

Publication number
JP6551013B2
JP6551013B2 JP2015150427A JP2015150427A JP6551013B2 JP 6551013 B2 JP6551013 B2 JP 6551013B2 JP 2015150427 A JP2015150427 A JP 2015150427A JP 2015150427 A JP2015150427 A JP 2015150427A JP 6551013 B2 JP6551013 B2 JP 6551013B2
Authority
JP
Japan
Prior art keywords
cable harness
circuit board
signal line
signal
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015150427A
Other languages
English (en)
Other versions
JP2017034372A (ja
Inventor
林 克彦
克彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015150427A priority Critical patent/JP6551013B2/ja
Publication of JP2017034372A publication Critical patent/JP2017034372A/ja
Application granted granted Critical
Publication of JP6551013B2 publication Critical patent/JP6551013B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、ケーブルハーネス装置、および当該ケーブルハーネス装置を備えた電子機器に関する。
電子機器を構成する複数の回路基板または電子機器間同士でデジタル信号を高速に伝送する方式として、例えばLVDS(Low Voltage Differential Signaling)やUSB(Universal Serial Bus)が知られており、伝送路としては差動信号ライン対を使用している。この作動信号ライン対としては、回路基板上では2本の信号ライン対とグランドパターンとにより、特定の伝送路インピーダンスとなるように構成して伝送させている。また、回路基板間および電子機器間の伝送については、2本の信号ライン対をリード線として引き出し、ツイスト構造のケーブルハーネス部材として伝送させている。
このツイスト構造のケーブルハーネス部材以外にも、廉価な部材として、例えば、絶縁材料で複数の導電ラインを支持した構造のFFC(Flexible Flat Cable)を使って、特許文献1や特許文献2に開示されているように、差動信号ライン対をそのままFFCに形成して差動信号の送受信を行う方式が知られていた。
また、ツイスト構造のケーブルハーネス部材を用いた差動信号の伝送については、例えば特許文献3のように、流れる電流による不要輻射を低減するために、差動信号ライン対の入力側および出力側の両方において、差動信号ライン対とそれぞれ電気的に接続された配線同士が、抵抗器を介して電気的に接続された差動信号伝送方法が知られていた。
特開2010−143154号公報 特開2013−4506号公報 特開2005−073073号公報
上記のような差動信号ラインを扱う場合、まず信号を送信する電子デバイス側の信号の差動出力インピーダンスと、信号を受信する電子デバイス側に設定される終端側のインピーダンスとを一致させる必要がある。これは、送受信する信号の反射損失を低減させるためであり、所謂インピーダンス整合設計である。さらに、送受信する電子デバイス間の信号の伝送路に関しては、特に10MHzを超える高周波信号では、信号伝送路においても伝送路のインピーダンスを、信号を送信する側の電子デバイスの出力インピーダンスに合わせる必要がある。このようなインピーダンス整合設計を採用しなければ、信号源の入力部と信号伝送路との接続箇所、および信号伝送路と負荷となる終端部との接続箇所の、それぞれにおいて反射を抑制することが難しくなる。
そのため従来技術では、信号を送信する側の電子デバイスの差動出力インピーダンスを100Ωとし、実装基板上では差動インピーダンスが100Ωとなるように差動伝送路を設計していた。そして、回路基板間を電気的に接続するケーブルハーネス部材についても、差動信号ラインのインピーダンスが100Ωとなる部材を選択し、受信する側の電子デバイスでは差動負荷となる終端抵抗を100Ωとする整合設計を行っていた。
しかしながら、従来のケーブルハーネス部材では、差動信号ラインに関して上記の構成でインピーダンス制御された市販部材を購入することになるため、製造する電子機器の部品構成上、複雑で高価な部材となり易かった。またLVDSなどの構成では、クロックライン用、多チャンネルのデータライン用など、複数の差動信号ライン対を使用するため、個別仕様のケーブルハーネス部材が必要となる場合が多く、さらに高価な部材となり易かった。
また、同一電子機器内における実装基板間の信号の送受信に、上記のようなケーブルハーネス部材を適用する場合、該電子機器の余剰空間または隙間などにケーブルハーネス部材を収納する必要があるので、可撓性を有したケーブルハーネス部材を用いて、該ケーブルハーネス部材を折り畳むなどして収納させることになる。このとき、信号ラインのインピーダンスが50Ω、100Ωといった値に制御されたケーブルハーネス部材は、折り畳みなどの外的形状変化により信号ラインのインピーダンスが変化し易く、このインピーダンス変化により伝送する信号の波形品質を劣化させる懸念があった。
本発明は、このような課題を鑑みてなされたものであって、その目的とするところは、電子機器間および電子機器内の実装基板間を電気的に接続するケーブルハーネス装置に関して、簡易な構成によって、伝送する信号の波形品質を維持しつつ、且つケーブルハーネス装置に起因する不要輻射を低減させる、より安価なケーブルハーネス装置を提供することである。
[適用例1]第1の回路基板と第2の回路基板と第1の回路基板および第2の回路基板を電気的に接続する複数の導電ラインとを含んだケーブルハーネス装置であって、複数の導電ラインは、第1の信号ラインと第2の信号ラインとにより差動信号を伝送する差動信号ライン対を有し、第1の回路基板上で差動信号ライン対をなす第1の配線パターンおよび第2の配線パターンは、第1の信号ラインおよび第2の信号ラインの一方の端部とそれぞれ電気的に接続し、第1の配線パターンと第2の配線パターンとが、第1の抵抗体を介して電気的に接続され、第2の回路基板上で差動信号ライン対をなす第3の配線パターンおよび第4の配線パターンは、第1の信号ラインおよび第2の信号ラインの他方の端部とそれぞれ電気的に接続し、第3の配線パターンと第4の配線パターンとが、第2の抵抗体を介して電気的に接続され、第1の抵抗体と第2の抵抗体とを並列接続したときの合成抵抗値を、第1の信号ラインおよび第2の信号ラインに差動信号を供給する、第1の回路基板上に実装され、第1の配線パターンおよび第2の配線パターンに差動信号を出力する電子デバイスの差動信号出力インピーダンス値の±20%以内に設定したことを特徴とする。
本適用例によれば、簡易な構成により、回路基板間を送受信する信号の波形品質を維持し、ケーブルハーネス装置に起因する不要輻射を低減させる、より安価なケーブルハーネス装置を提供できる。詳しくは、上記の構成によれば、電子デバイスの差動信号出力インピーダンスとケーブルハーネス装置が接続された負荷側のインピーダンスとが、インピーダンス整合状態となる。これにより、実装基板間で送受信する信号の波形品質を保持できると共に、ケーブルハーネス装置に起因する不要輻射を低減することができる。
[適用例2]上記適用例に記載のケーブルハーネス装置は、第1の回路基板と第2の回路基板との間における信号の送受信の関係が、第1の回路基板側が送信側であり、第2の回路基板側が受信側であって、第2の抵抗体の抵抗値を、第1の信号ラインと第2の信号ラインとの間の差動伝送路インピーダンス値の±20%以内に設定することが好ましい。
本適用例によれば、一般に市販されているケーブルハーネス部材を用いても、第1の信号ラインおよび第2の信号ラインの間の伝送路インピーダンスと、第2の抵抗体とがインピーダンス整合設計される。これにより、伝送される差動信号において第2の抵抗体によって反射される成分が低減され、実装基板間で送受信する信号の波形品質を保持できると共に、ケーブルハーネス装置に起因する不要輻射を低減させる、より安価なケーブルハーネス装置を提供できる。
[適用例3]上記適用例に記載のケーブルハーネス装置は、ケーブルハーネス装置におけるケーブルハーネス部材の長さが、ケーブルハーネス部材の長さに由来する、伝送する信号の伝達時間T、および伝送する信号となる波形の電圧レベル状態の遷移時間tに関して、T>tとなる関係式を満たすことが好ましい。
本適用例によれば、電子機器の差動信号ライン対において、特に立ち上がり時間の早い高周波の信号波形を、長いケーブルハーネス装置で伝送する場合においても、信号波形の品質を維持すると共に、不要輻射のノイズを低減できる。
[適用例4]上記適用例に記載のケーブルハーネス装置は、第1の回路基板と第2の回路基板とが、異なる電子機器にそれぞれ実装され、異なる電子機器間で信号の送受信を行うことが好ましい。
本適用例によれば、電子機器間において送受信する信号の波形品質を維持し、ケーブルハーネス装置に起因する不要輻射を低減させる、より安価なケーブルハーネス装置を提供できる。
[適用例5]上記適用例に記載のケーブルハーネス装置は、第1の回路基板と第2の回路基板とが同一の電子機器内に実装され、電子機器内で信号の送受信を行うことが好ましい。
本適用例によれば、同一の電子機器の筐体内において、実装された回路基板間で送受信する信号の波形品質を維持し、ケーブルハーネス装置に起因する不要輻射を低減させる、より安価なケーブルハーネス装置を提供でき、さらに電子機器の小型化設計にも貢献できる。
[適用例6]上記適用例に記載のケーブルハーネス装置は、複数の差動信号ライン対を有することが好ましい。
本適用例によれば、製造する電子機器に対してケーブルハーネス装置を集約することが可能となり、安価なケーブルハーネス装置を提供できる。
[適用例7]上記適用例に記載のケーブルハーネス装置は、ケーブルハーネス部材が、テープ状で可撓性を有する絶縁材料上に、複数の導電ラインをケーブルハーネス部材の長手方向に並列させることが好ましい。
本適用例によれば、製造する電子機器に対して小型化設計に貢献するケーブルハーネス装置を提供できる。
[適用例8]上記適用例に記載の電子機器は、上記のケーブルハーネス装置を備えることが好ましい。
本適用例によれば、簡易な構成により、基板間を送受信する信号の波形品質を維持し、ケーブルハーネスに起因する不要輻射を低減させる、より安価なケーブルハーネス装置を備えた電子機器を提供できる。
実施形態1に係わるケーブルハーネス装置の概略構成図。 差動信号の波形品質をシミュレーションするためのモデル図。 FFCの概略構成図。 波形品質のシミュレーション結果を示した図。 波形品質のシミュレーション結果を示した図。 不要輻射の傾向を示した図。 屈曲させたFFCの波形品質をシミュレーションするためのモデル図。 屈曲させたFFCの屈曲状態を示す拡大図。 屈曲させたFFCの波形品質のシミュレーション結果を示した図。
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各部材を認識可能な程度の大きさにするため、各部材の尺度を実際とは異ならせしめている。
(実施形態1)
図1は、実施形態1に係わるケーブルハーネス装置の原理を説明した概略構成図である。まず、本実施形態に係わるケーブルハーネス装置の概略構成について、図1を参照して説明する。本実施形態では、ケーブルハーネス装置を用いて、二つの回路基板を接続した例について述べる。
図1に示したケーブルハーネス装置70は、第1の回路基板100と第2の回路基板200とを電気的に接続している。図1において一点鎖線で囲んだ部分が、ケーブルハーネス装置70である。このケーブルハーネス装置70は、ケーブルハーネス部材10、第1の回路基板100上の抵抗体150、第2の回路基板200上の抵抗体250などを備えている。
ケーブルハーネス部材10は複数の導電ラインを有している。複数の導電ラインは、グランドライン3、第1の信号ライン、第2の信号ラインを備えている。第1の信号ラインは差動対ライン1であり、第2の信号ラインは差動対ライン2である。この差動対ライン1と差動対ライン2とは差動信号ライン対を形成している。
差動対ライン1,2の一方の端部は、回路基板100上において、第1の配線パターンとしての配線パターン101、および第2の配線パターンとしての配線パターン102に、それぞれ接続されている。この配線パターン101,102は、回路基板100上の差動信号の送信側である、電子デバイスとしてのIC(Integrated Circuit)110の差動信号の出力端111,112に、それぞれ電気的に接続され、差動対を形成している。また、差動対をなす配線パターン101と配線パターン102とは、第1の抵抗体としての抵抗体150を介して電気的に接続されている。
差動対ライン1,2の他方の端部は、回路基板200上において第3の配線パターンとしての配線パターン201、および第4の配線パターンとしての配線パターン202に、それぞれ電気的に接続されている。この配線パターン201,202は、回路基板200上の差動信号の受信側である、IC210の差動信号の入力端211,212に、それぞれ電気的に接続され、差動対を形成している。また、差動対をなす配線パターン201と配線パターン202とは、第2の抵抗体としての抵抗体250を介して電気的に接続されている。
さらに、デジタルの差動信号を送受信する際に必要なグランド電位として、第1の回路基板100内のグランド配線パターン103は、ケーブルハーネス部材10のグランドライン3により、第2の回路基板200内のグランド配線パターン203に接続されている。
このとき、抵抗体250の抵抗値(R2とする)は、ケーブルハーネス部材10の差動対ライン1,2およびグランドライン3により設定される差動インピーダンスに等しい値とすることが好ましい。但し、抵抗体250は通常のチップ部品などにより設定されるので、E24系(JIS C 5063)の中で上記差動インピーダンス値に比較的近い選択とすることになる。目安としては、上記差動インピーダンス値(Z0とする)に対してZ0±20%以内で、実際の電気特性を見ながら選択することが好ましい。これは、発明者らのシミュレーション結果に基づくものである。そもそも、上記差動インピーダンス値は伝送路の断面構造から計算する方法や、デジタイジングオシロスコープなどの測定により得ることもできる。しかし、実際には周波数特性を有することがあるので、得られた上記差動インピーダンス値Z0に対して±20%程度の幅を設けることが実際的である。
上述した構成により、差動対ライン1,2とその終端抵抗となる抵抗体250とが、インピーダンス整合の状態となる。これによって、差動対ライン1,2を伝送する信号は、抵抗体250で反射される成分を極めて小さくすることができる。
次に、抵抗体150の抵抗値(R1とする)については次のように設定する。IC110の信号の出力インピーダンス値(Z1とする)に対して、出力負荷側のインピーダンス値が等しくなるように設定する必要があるので、下記の(式1)を満足するように抵抗体150の抵抗値を設定すればよい。
1/Z1=1/R1+1/R2 ・・・(式1)
即ち、負荷側の抵抗体150および抵抗体250の並列接続の合成抵抗値と、IC110の信号の出力インピーダンス値とが等しくなるので、IC110の出力信号は全て負荷側に送信することが可能となる。(式1)の両辺を変形して、
Z1=R1×R2/(R1+R2) ・・・(式2)
とするとき、(式2)の右辺(抵抗体150と抵抗体250の合成抵抗値)は左辺Z1(IC110の信号の出力インピーダンス)に対して±20%の幅を持たせて設計することが好ましい。これは、発明者らのシミュレーション結果に基づくものである。即ち、R1,R2の抵抗値は、E24系などの定数値のチップ抵抗部品から設定されることになるので、上記Z1の±20%以内に入るように設定することになる。
これにより、IC110より出力される信号の電圧振幅を、受信側のIC210側へ信号の電圧振幅での損失を最小にして伝送することができる。
なお、図1におけるIC110,IC210については、送受信の関係が上記と逆の関係でもよく、また、IC110,IC210のそれぞれが送受信を兼用しているものでもよい。
図2に、本発明に係わるケーブルハーネス装置500をプリンターに実装した構成を示す。ケーブルハーネス装置500を電子機器に実装した場合に、伝送される差動信号の波形品質の状況を検討するため、電磁界シミュレーションを行った。この電磁界シミュレーションでは、電子機器としてプリンターを例に用いた。
ここで、プリンター800は、主として電磁気的に影響がある金属部分を抽出したモデルとなっており、第1の回路基板としてのメイン基板300(プリンターの機能を実現する回路)と第2の回路基板としてのサブ基板600(LCD:Liquid Crystal Displayなどの表示体を実装)を有している。また、ケーブルハーネス装置500は、メイン基板300とサブ基板600との間を電気的に接続するために実装されている。
図2のモデルにおける空間1000は計算する領域であり、各部位の寸法については、メイン基板300が外形(概略形状)で幅方向141mm、高さ方向64mm、厚さ方向1.2mmであり、モデルの単純化のために銅単体で構成している。ここで、プリンター800において、幅方向をX方向、高さ方向をY方向、奥行き(厚さ)方向をZ方向と定義する。
同じくサブ基板600の外形は、X方向186mm、Y方向55mm、Z方向1.6mmであり、モデルの単純化のために銅単体で構成している。メイン基板300は、鋼板からなる金属フレーム400(外形:X方向380mm、Y方向74mm、Z方向112mm)に装着されており、ねじ止め301,302,303により電気的に金属フレーム400と接続されている。また、ケーブルハーネス装置500は、一方の端部がメイン基板300のコネクター部305に接続され、他方の端部はサブ基板600のコネクター部605に接続している。
ここで、ケーブルハーネス装置500のケーブルハーネス部材として、図3に示したFFC50を用いた。図3に示すように、FFC50は銅製の複数の導電ライン、絶縁材料57を有している。この複数の導電ラインとして、ライン状配線51,52,53,54が配列されている。ライン状配線51からライン状配線54は、幅方向の断面形状に関して、厚み0.035mm、幅0.7mmで、ライン状配線間のスペースを0.3mmとする、所謂1mmピッチで構成されている。また、各ライン状配線を支持する絶縁材料57は比誘電率が3.5で、各ライン状配線を厚み方向でそれぞれ0.05mm被覆している。なお、本実施形態ではケーブルハーネス部材としてFFCを用いたが、これに限定されない。例えば、ツイスト構造のケーブルハーネスを用いてもよい。
また、FFC50の長手方向の長さは236mmとしている。ここで、ライン状配線53,54は、メイン基板300及びサブ基板600のそれぞれのグランド配線パターンに接続するグランドラインであり、メイン基板300及びサブ基板600に直接接続した構成となっている。また、ライン状配線51,52は、メイン基板300とサブ基板600との間で差動信号を伝送するための差動対ラインとしている。
<波形品質の検討>
以上の構成について、先ずFFC50を伝送する信号の波形品質を検討するため、FFC50のライン状配線51,52の各両端部とメイン基板300とサブ基板600のそれぞれのグランド配線パターンとの間に、直流から1GHzのSパラメーターを取得する計4個のポートを設定して電磁界シミュレーションを行った。
上記の電磁界シミュレーションにより、ケーブルハーネス装置500のケーブルハーネス部材となるFFC50の4ポートのSパラメーターが得られる。これをSPICE(Simulation Program with Integrated Circuit Emphasis)などの回路シミュレーションを行うための回路モデルに変換し、図1に示した回路構成の回路シミュレーションに適用する。ここで、FFC50の回路モデルはケーブルハーネス装置70のケーブルハーネス部材10(図1)とした。
また、FFC50において、ライン状配線53,54をグランドラインとし、ライン状配線51,52を差動対ラインとした。ここで、図1のケーブルハーネス装置70ではグランドラインを1本としたが、FFC50(ケーブルハーネス装置500)では2本としている。これは、ケーブルハーネス装置70を単純化した構成で説明したためであり、実際はFFC50のように、グランドライン間に差動信号ライン対が配列された構成がより好ましい。また、複数の差動信号ライン対を備える場合は、複数のグランドラインを設けて、それぞれの差動信号ライン対がグランドライン間に配列される構成が好ましい。
上述した構成の差動インピーダンスは、FFC50の幅方向の断面構造に対する電磁界シミュレーションにより算出することができ、約135Ωとなる。従って、図1における抵抗体250の抵抗値(R2)を135Ωとすると、FFC50の差動インピーダンスと抵抗体250は完全なインピーダンス整合になるが、実際はチップ抵抗部品から抵抗体250を選択するため、R2=130(Ω)とすることになる。
次に、図1における、送信側となるIC110の差動信号の出力の回路モデルは、半導体ベンダーなどから提供される回路モデルを適用する。具体的には、差動信号の出力インピーダンス値(Z1)は通常100Ωとなっているため、抵抗体150の抵抗値(R1)はR1=430(Ω)とすると(式1)を略満足することができる。また、受信側となるIC210の差動信号の入力の回路モデルも、半導体ベンダーなどから提供される回路モデルを適用することができる。なお、抵抗値R1,R2は、先ず(式2)の左辺(Z1)に対し±20%以内の範囲となるように、また、抵抗値R2は差動ラインのインピーダンス値に対し±20%以内の範囲となるように、それぞれチップ抵抗部品として選択されることが好ましい。これは、発明者らのシミュレーション結果に基づくものである。
上述した回路モデルの構成により、信号波形のシミュレーションを行った。扱う信号としては、送信側のIC110より電圧振幅±0.35Vの差動信号を500Mbpsで送信した。このときの受信側IC210の差動信号の入力端211,212における、差動電圧の状況を特定期間で電圧波形を重ね書きした、所謂アイパターンを図4に示す。比較のために、従来の構成として、抵抗体150を省き、抵抗体250を100Ωとしたときの、差動信号の入力端211,212の差動電圧のアイパターンを図5に示す。ここで、図4および図5において、横軸は特定期間0nsから4ns(単位:ナノ秒)、縦軸は差動電圧(単位:V)としている。
このアイパターンでの検証は、さまざまなBit列に対する矩形波波形を重ね書き表示することにより、信号品質の良否を判定することが可能である。即ち、矩形波の重なり度合いが高い程、波形の中央部の領域が広がり(アイが開く)、受信した信号品質がよいことを意味し、逆に矩形波の重なり具合が低い程、波形の中央部の領域が狭く(アイが閉じる)なり、受信した信号品質が悪いことを意味する。
図4および図5を比較すると、ケーブルハーネス装置500のアイパターン(図4)の方が電圧で±0.05V程度開いていることが分かる。即ち、従来の構成(図5)に対して、受信される信号波形品質が向上している。さらに受信側の最大電圧振幅に関しても、差動電圧±0.35Vにおいて、従来の構成(図5)では±0.55V以上が出ているのに対して、本実施形態の構成(図4)では±0.45V以下となっており、最大電圧振幅が抑えられ改善されている。また、従来の構成では最大電圧振幅が大きく、受信側の入力端の許容電圧レベルを超える可能性があることが分かる。
以上のことから、ケーブルハーネス装置500は、伝送する信号波形の品質を維持することができる。
また、上述したようにFFC50の長さは236mmとした。このFFC50の信号ラインにおける伝送する信号の伝達時間T(信号ラインの一方の端部から入力した信号が他方の端部に到達する時間)は、FFC50の構成により1ns程度になる。このとき、入力した信号の波形における電圧レベルの遷移時間(立ち上がり時間:電圧レベル値変化10%から90%までの時間)(t)は、図4および図5から約0.7nsであり、
T>t ・・・(式3)
となる関係になっている。即ち伝送する信号は、FFC50の伝送路中に矩形波の電圧レベルの状態遷移が完了する状態であり、FFC50の長さの範囲内で信号の波長による電位分布が存在することを意味している。そのため、伝送路の終端部でインピーダンス不整合が生じると、終端部における電圧が設計値よりも高くなったり、低くなったりする現象が顕著になる。このような現象を解消するため、高周波回路設計の考え方として、信号の伝送路の特性インピーダンスと伝送する信号源のインピーダンスとを同一にすると共に、該伝送路終端の抵抗(負荷)も同一のインピーダンスとする、所謂インピーダンス整合を採用することが信号波形品質を維持する上で必要となる。
本発明のケーブルハーネス装置によれば、上述したインピーダンス整合を実現することができるため、長いケーブルハーネス装置(Tが大)であっても、高速なデータ転送による信号波形(tが小)の品質を維持することができる。
<不要輻射の検討>
次に、本発明のケーブルハーネス装置を実装したプリンターにおいて、不要輻射の状況についてシミュレーション検討を行った。検討したシミュレーションモデルは図2と略同じであるが、ケーブルハーネス装置500のメイン基板300上のコネクター部305において、FFC50の差動対の各信号ラインにそれぞれ信号源(各信号源インピーダンスは50Ω)の一方を接続し、各信号源の他方をメイン基板300上(グランド配線パターン)で接地接続させ、且つ該信号源間の信号の位相差が180度となるようにした。これにより、差動信号源としての信号の出力インピーダンスを100Ωとすることができる。さらに、本発明に合致するケーブルハーネス装置の構成とするために、コネクター部305付近において、FFC50の差動対の信号ライン間に430Ωの抵抗体(R1)を電気的に接続させた。
また、サブ基板600上のコネクター部605付近では、本発明に合致するケーブルハーネス装置とすべく、FFC50の差動対となる信号ライン間に130Ωの抵抗体(R2)を電気的に接続させた。なお、FFC50の差動対となる各信号ラインは、サブ基板600上(グランド配線パターン)においてそれぞれ3pFの負荷容量で接地接続させて、IC素子の擬似負荷を付けた状態にした。
上述したシミュレーションモデルについて、信号源の動作時における、プリンター800からの放射電磁界を不要輻射として評価した。また、従来のケーブルハーネス装置を実装したシミュレーションモデルの場合と比較した。具体的には、上述したシミュレーションモデルに対して、上記430Ωの抵抗体を省き、上記130Ωの抵抗体の抵抗値を100Ωに換装したものを、従来のケーブルハーネス装置とした。次に、本発明のケーブルハーネス装置を適用したシミュレーションモデルにおける不要輻射量(X)と、従来のケーブルハーネス装置を適用した場合の不要輻射量(Y)との比較を行った。その結果を図6に示す。
図6は、入力された各周波数の信号源に対して、プリンター800から放射された不要輻射量の最大値を示している。ここで、横軸は入力された信号源の周波数(単位:MHz)である。縦軸は、放射された不要輻射量について、不要輻射量(X)から不要輻射量(Y)を引いた数値、つまり電界強度の差(単位:dB)としている。従って、電界強度の差が0dBより低い値(負の値)では、ケーブルハーネス装置500の適用によって、不要輻射のレベルが従来から改善(低減)されることを示している。図6に示したように、ケーブルハーネス装置500の構成によれば、従来の構成に比べて不要輻射が改善される傾向であることが分かる。
これは、FFC50の差動対の信号ラインに生じる定在波の電圧振幅レベルが、ケーブルハーネス装置500の構成により低減されたためである。その傾向は、図5に対して図4の信号波形におけるリンギングのレベルの低減からも確認できる。
以上に述べたように、本実施形態のケーブルハーネス装置500によれば、以下の効果を得ることができる。即ち、簡易、且つ安価な構成で、基板間を送受信する信号の波形品質を維持し、不要輻射の発生を低減させるケーブルハーネス装置を提供することができる。
なお、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。
(変形例1)
上記実施形態(図2参照)では、メイン基板300とサブ基板600とを電気的に接続するFFC50を略直線状に配置した構成として説明したが、この構成に限定するものではなく、FFCは屈曲や湾曲を有していても良い。以下、変形例1に係わるケーブルハーネス装置501として、屈曲を有するFFC59について説明する。なお、実施形態1と同一の構成部位については、同一の番号を附し、重複する説明は省略する。
図7は、ケーブルハーネス装置501を実装した、プリンター801のモデル図である。プリンター801は、ケーブルハーネス装置501によって、メイン基板300とサブ基板600とが電気的に接続されている。このプリンター801は、ケーブルハーネス装置501を用いている以外は、プリンター800と同様な構成としている。ここで、上述したプリンター800(図2)にて定義したXYZ方向を、プリンター801にも適用して説明する。即ち、メイン基板300とサブ基板600とはZ方向において対向しており、その間をケーブルハーネス装置501(FFC59)が、略Z方向に延伸して実装されている。
図8は、ケーブルハーネス装置501における、FFC59の屈曲(折り畳み)の状態を示すモデル図であり、図7のケーブルハーネス装置501の中央部Aを拡大している。図8に示すように、FFC59は二箇所の鉤の手状の折り畳み504,505を有している。
この折り畳み504,505について、メイン基板300からサブ基板600に向って屈曲状態を説明する。ここでX方向(プリンター801の幅方向)において、プリンター801の外側に向う方向を右方、逆の方向を左方とする。まず、FFC59の略中央に折り畳み504が設けられている。折り畳み504は左方に約90度の屈曲を有している。この折り畳み504により、FFC59の延伸方向は、Z方向からX方向(プリンター801の内部へ向かう方向)へ、一旦向きが変えられている。次に、折り畳み504から60mm進んだ位置に折り畳み505が設けられている。折り畳み505は、再びZ方向のサブ基板600に向かって約90度の屈曲を有している。この折り畳み505により、FFC59は、延伸方向がX方向から再びZ方向に向きを変えられ、サブ基板600に到達して接続されている。なお、FFC59は折り畳み504,505を有する以外は、上述したFFC50と同様の構成としている。
以上に説明した、屈曲を有するFFC59を含むケーブルハーネス装置501について、上記実施形態と同様に、伝送する差動信号の波形品質の検討を行った。その結果を図9に示す。
図9は、ケーブルハーネス装置501における、伝送する差動信号のアイパターンを示した図である。ケーブルハーネス装置500におけるアイパターン(図4)と比較して、信号の劣化が小さいことが分かる。また、従来の構成である図5に対しては、依然良好なレベルが保たれている。以上に述べたように、本変形例に係わるケーブルハーネス装置501によれば、上記実施形態での効果に加えて以下の効果を得ることができる。
ケーブルハーネス装置を収容、設置する空間が限られ、ケーブルハーネス部材(FFC)を屈曲または湾曲させて実装しても、伝送する信号波形の品質が維持可能な電子機器を提供することができる。
(変形例2)
上記実施形態の電子機器はプリンターを例に説明したが、本発明のケーブルハーネス装置は、筐体内に複数の回路基板を有する電子機器、または回路基板を有する複数の電子機器において、それら基板間の差動信号の伝送に適用できる。従って、例えばスキャナー、プロジェクター、HMD(Head Mounted Display)などのウェアラブル端末、携帯電話、小型情報端末、ゲーム機、AV(Audio Visual)機器、撮影機器などにも、上記実施形態および変形例のケーブルハーネス装置を用いることが可能であり、同様の作用効果を得ることができる。
以上により、本変形例によれば上記実施形態での効果、即ち簡素、且つ安価な構成で、伝送する信号の波形品質を維持すると共に、不要輻射ノイズを低減する効果を備えた、多種多様な電子機器を提供することができる。
1,2…差動対ライン、3…グランドライン、10…ケーブルハーネス部材、50,59…FFC、70,500,501…ケーブルハーネス装置、100…第1の回路基板、101,102,201,202…配線パターン、150,250…抵抗体、200…第2の回路基板、800,801…プリンター。

Claims (8)

  1. 第1の回路基板と、第2の回路基板と、前記第1の回路基板および前記第2の回路基板を電気的に接続する複数の導電ラインと、を含んだケーブルハーネス装置であって、
    前記複数の導電ラインは、第1の信号ラインと第2の信号ラインとにより差動信号を伝送する差動信号ライン対を有し、
    前記第1の回路基板上で差動信号ライン対をなす第1の配線パターンおよび第2の配線パターンは、前記第1の信号ラインおよび前記第2の信号ラインの一方の端部とそれぞれ電気的に接続し、
    前記第1の配線パターンと前記第2の配線パターンとが、第1の抵抗体を介して電気的に接続され、
    前記第2の回路基板上で差動信号ライン対をなす第3の配線パターンおよび第4の配線パターンは、前記第1の信号ラインおよび前記第2の信号ラインの他方の端部とそれぞれ電気的に接続し、
    前記第3の配線パターンと前記第4の配線パターンとが、第2の抵抗体を介して電気的に接続され、
    前記第1の抵抗体と前記第2の抵抗体とを並列接続したときの合成抵抗値を、前記第1の信号ラインおよび前記第2の信号ラインに差動信号を供給する、前記第1の回路基板上に実装され、前記第1の配線パターンおよび前記第2の配線パターンに差動信号を出力する電子デバイスの差動信号出力インピーダンス値の±20%以内に設定したことを特徴とする、ケーブルハーネス装置。
  2. 前記第1の回路基板と前記第2の回路基板との間における信号の送受信の関係が、前記第1の回路基板側が送信側であり、前記第2の回路基板側が受信側であって、
    前記第2の抵抗体の抵抗値を、前記第1の信号ラインと前記第2の信号ラインとの間の差動伝送路インピーダンス値の±20%以内に設定したことを特徴とする、請求項1に記載のケーブルハーネス装置。
  3. 前記ケーブルハーネス装置におけるケーブルハーネス部材の長さが、前記ケーブルハーネス部材の長さに由来する、伝送する信号の伝達時間T、および、前記伝送する信号となる波形の電圧レベル状態の遷移時間tに関して、T>tとなる関係式を満たすことを特徴とする、請求項1または請求項2に記載のケーブルハーネス装置。
  4. 前記第1の回路基板と前記第2の回路基板とが、異なる電子機器にそれぞれ実装され、異なる電子機器間で信号の送受信を行うことを特徴とする、請求項1から請求項3のいずれか一項に記載のケーブルハーネス装置。
  5. 前記第1の回路基板と前記第2の回路基板とが、同一の電子機器内に実装され、前記電子機器内で信号の送受信を行うことを特徴とする、請求項1から請求項3のいずれか一項に記載のケーブルハーネス装置。
  6. 複数の前記差動信号ライン対を有することを特徴とする、請求項1から請求項5のいずれか一項に記載のケーブルハーネス装置。
  7. 前記ケーブルハーネス部材が、テープ状で可撓性を有する絶縁材料上に、前記複数の導電ラインを前記ケーブルハーネス部材の長手方向に並列させることを特徴とする、請求項3または請求項3を引用する請求項4から請求項6のいずれか一項に記載のケーブルハーネス装置。
  8. 請求項1から請求項7のいずれか一項に記載の、ケーブルハーネス装置を備えることを特徴とする電子機器。
JP2015150427A 2015-07-30 2015-07-30 ケーブルハーネス装置、および電子機器 Active JP6551013B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015150427A JP6551013B2 (ja) 2015-07-30 2015-07-30 ケーブルハーネス装置、および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015150427A JP6551013B2 (ja) 2015-07-30 2015-07-30 ケーブルハーネス装置、および電子機器

Publications (2)

Publication Number Publication Date
JP2017034372A JP2017034372A (ja) 2017-02-09
JP6551013B2 true JP6551013B2 (ja) 2019-07-31

Family

ID=57989435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015150427A Active JP6551013B2 (ja) 2015-07-30 2015-07-30 ケーブルハーネス装置、および電子機器

Country Status (1)

Country Link
JP (1) JP6551013B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022209843A1 (ja) * 2021-03-30 2022-10-06 株式会社オートネットワーク技術研究所 通信器及び通信装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004180111A (ja) * 2002-11-28 2004-06-24 Alpine Electronics Inc 差動信号受信回路、差動信号送受信回路、及びドライバ装置
JP2005073073A (ja) * 2003-08-26 2005-03-17 Sharp Corp 差動信号伝送装置およびプリント配線板
JP2005150929A (ja) * 2003-11-12 2005-06-09 Sharp Corp 信号伝送装置および信号伝送方法
JP2009033710A (ja) * 2007-06-28 2009-02-12 Panasonic Corp 差動伝送線路用コネクタ
JP5610970B2 (ja) * 2010-10-19 2014-10-22 キヤノン株式会社 プリント回路板
JP2012204957A (ja) * 2011-03-24 2012-10-22 Seiko Epson Corp 送信装置

Also Published As

Publication number Publication date
JP2017034372A (ja) 2017-02-09

Similar Documents

Publication Publication Date Title
US9077168B2 (en) Differential mode signal transmission module
US11050403B2 (en) Circuit module, network module, and in-vehicle electronic device
JPWO2005111635A1 (ja) 電気回路パラメータの測定方法および装置
JPWO2006112010A1 (ja) 電子装置
US9595792B2 (en) Cable with connector
CN106133531A (zh) 接触组件、特别是hf测量头
JP2017059517A (ja) 電子機器、およびプリンター
JP5403548B2 (ja) 差動信号用ハーネス
JP4450554B2 (ja) 全二重通信システムにおける受信機インピーダンスの較正装置
CN108112162A (zh) 信号传输线及其设计方法、柔性印刷电路板
JP2016018628A (ja) 信号伝送用ケーブル
JP6551013B2 (ja) ケーブルハーネス装置、および電子機器
US10455700B2 (en) Electronic device and display unit
TWI466385B (zh) 可撓式傳輸裝置及通訊裝置
CN215379335U (zh) 一种pcb阻抗测试结构及pcb板
JP2020136158A (ja) フレキシブルフラットケーブル、回路装置、及び画像処理装置
CN203675437U (zh) 电路板及具有此电路板的电子装置
JP7497232B2 (ja) プリント回路板、プリント配線板、及び電子機器
JP2003283072A (ja) プリント配線板ユニット
JP6250725B2 (ja) Esd保護回路およびesd保護方法
CN219552455U (zh) 芯片输出信号在不同反射条件下的通用扩展测试板
CN112351577A (zh) 印刷电路板、印刷布线板和电子设备
Lin et al. Investigation on Degradation of Common Mode Noise Suppression with Electrostatic Discharge Protection Array
JP6138422B2 (ja) 信号伝送線路とその製造方法
Broydé et al. An overview of modal transmission schemes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180608

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180906

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190617

R150 Certificate of patent or registration of utility model

Ref document number: 6551013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150