JP2004500718A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2004500718A5 JP2004500718A5 JP2001573521A JP2001573521A JP2004500718A5 JP 2004500718 A5 JP2004500718 A5 JP 2004500718A5 JP 2001573521 A JP2001573521 A JP 2001573521A JP 2001573521 A JP2001573521 A JP 2001573521A JP 2004500718 A5 JP2004500718 A5 JP 2004500718A5
- Authority
- JP
- Japan
- Prior art keywords
- packaging
- stamped
- leadless semiconductor
- lead frame
- leadframe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000004806 packaging method and process Methods 0.000 description 99
- 239000004065 semiconductor Substances 0.000 description 98
- 238000000034 method Methods 0.000 description 57
- 239000000463 material Substances 0.000 description 45
- 239000000047 product Substances 0.000 description 33
- 239000004020 conductor Substances 0.000 description 29
- 230000008569 process Effects 0.000 description 28
- 230000006835 compression Effects 0.000 description 20
- 238000007906 compression Methods 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- 238000005452 bending Methods 0.000 description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 15
- 229910052737 gold Inorganic materials 0.000 description 15
- 239000010931 gold Substances 0.000 description 15
- 229920000642 polymer Polymers 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000465 moulding Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 239000000565 sealant Substances 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 239000002699 waste material Substances 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 238000000748 compression moulding Methods 0.000 description 3
- 239000005022 packaging material Substances 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 229920003192 poly(bis maleimide) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000010814 metallic waste Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 239000012855 volatile organic compound Substances 0.000 description 1
Images
Description
【書類名】明細書
【発明の名称】オプションで窓となる蓋を備えるリードレス半導体製品パッケージング装置とその組み立て方法
【特許請求の範囲】
【請求項1】
半導体回路をパッケージングするためのリードレス半導体製品パッケージング装置であって、
スタンプされ下方向に曲げ加工されたリードフレームであって、
前記スタンプされ下方向に曲げ加工されたリードフレームが内部リードポーションと外部リードポーションを持ち、前記半導体回路に電気的に接続されている、前記スタンプされ下方向に曲げ加工されたリードフレームと、
ハウジングメンバーであって、
前記ハウジングメンバーがハウジング材を含み、前記ハウジング材は前記スタンプされ下方向に曲げ加工されたリードフレームを包含し、前記外部リードポーションの少なくとも1つのはんだ付け可能領域を露出される前記ハウジングメンバーと、
窓となる蓋のメンバーであって、
前記ハウジングメンバーの一部が前記窓となる蓋のメンバーから成り、前記窓となる蓋のメンバーが本質的にポリマーやガラスを含むグループから選択された少なくとも1つの視覚的に透明な物質から成る、前記窓となる蓋のメンバーと、
より大きな密封された表面積を与えるために前記ハウジングメンバーの上面上に配置された少なくとも1つの溝を含む密封シートと、
汚染物質の入場を防止するため前記少なくとも1つの溝の中の前記ハウジングメンバーと前記窓となる蓋のメンバー間に置かれた密封剤とを含む、前記リードレス半導体製品パッケージング装置。
【請求項2】
前記半導体回路であって、
少なくとも1つのダイ取り付けパッドであって、前記半導体回路が前記ダイ取り付けパッド上に実装されている、少なくとも1つのダイ取り付けパッドと、
少なくとも1つの接合したワイヤであって、前記少なくとも1つの接合したワイヤは、前記回路と前記内部リードポーション間に電気的接続をもたらし、前記少なくとも1つの接合したワイヤは、実質的に銅、アルミニウム、金を含むグループから選択された少なくとも1つの電気伝導性物質から成る少なくとも1つの接合したワイヤと、を含む半導体回路と
前記ハウジング材が、前記ダイ取り付けパッド、前記少なくとも1つの接合したワイヤ,及び前記内部リードポーションを取り囲んで配置されている圧縮成型されたハウジング材を含み、
前記ハウジング材が、前記リード外部ポーションを取り囲んで配置されておらず、
前記スタンプされ下方向に曲げ加工されたリードフレームが、チップサイズからチップサイズに近い範囲のサイズに、前記リードレス半導体製品パッケージング装置を適合しやすいように所望の構造を持つ薄いリードフレーム材から成る、請求項1に記載のリードレス半導体製品パッケージング装置。
【請求項3】
前記リードフレームをスタンピングし下方向に曲げ加工し易くするために、前記薄いリードフレーム材が6ミル以下の範囲の厚さを持つ、請求項2に記載のリードレス半導体製品パッケージング装置。
【請求項4】
ダイが、電気伝導性のないポリマーにより前記スタンプされ下方向に曲げ加工されたリードフレームの前記内部ポーションの各々に取り付け可能である請求項2に記載のリードレス半導体製品パッケージング装置。
【請求項5】
前記ハウジングメンバーが圧縮成型された前記ハウジング材を含み、前記圧縮成型されたハウジング材が、重合体のモールディング化合物を含み、それにより前記外部リードポーションが露出され、それにより前記外部リードポーション上のはんだ付け可能部分は保護され、それにより前記外部リードポーションのディフラッシングを避けることができる、請求項1に記載のリードレス半導体製品パッケージング装置。
【請求項6】
前記スタンプされ下方向に曲げ加工されたリードフレームが、実質的に銅、アルミニウム、金を含むグループから選択された少なくとも1つの電気伝導性物質から成り、前記ハウジング材は、実質的にポリマーとセラミックを含むグループから選択された少なくとも1つのハウジング材から成り、前記ポリマーは、実質的にエポキシ、ポリイミド、及びビスマレイミドを含むグループから選択された少なくとも1つの重合体材料から成る、請求項1に記載のリードレス半導体製品パッケージング装置。
【請求項7】
半導体回路をパッケージングするためのリードレス半導体製品パッケージング装置を組み立てる方法であって、
スタンプされ下方向に曲げ加工されたリードフレームであって、
前記スタンプされ下方向に曲げ加工されたリードフレームが内部リードポーションと外部リードポーションを持ち、前記半導体回路に電気的に接続されている、前記スタンプされ下方向に曲げ加工されたリードフレームを供給する段階と、
ハウジングメンバーであって、
前記ハウジングメンバーがハウジング材を含み、前記ハウジング材は前記スタンプされ下方向に曲げ加工されたリードフレームを包含し、前記外部リードポーションの少なくとも1つのはんだ付け可能領域を露出される前記ハウジングメンバーを供給する段階と、
窓となる蓋のメンバーであって、
前記ハウジングメンバーの一部が前記窓となる蓋のメンバーから成り、前記窓となる蓋のメンバーが本質的にポリマーやガラスを含むグループから選択された少なくとも1つの視覚的に透明な物質から成る、前記窓となる蓋のメンバーを供給する段階と、
より大きな密封された表面積を与えるために前記ハウジングメンバーの上面上に配置された少なくとも1つの溝を含む密封シートを形成する段階と、
汚染物質の入場を防止するため前記少なくとも1つの溝の中の前記ハウジングメンバーと前記窓となる蓋のメンバー間に置かれた密封剤を供給する段階とを含む、前記リードレス半導体製品パッケージングを組み立てる方法。
【請求項8】
前記半導体回路であって、
少なくとも1つのダイ取り付けパッドであって、前記半導体回路が前記ダイ取り付けパッド上に実装されている、少なくとも1つのダイ取り付けパッドと、
少なくとも1つの接合したワイヤであって、前記少なくとも1つの接合したワイヤは、前記回路と前記内部リードポーション間に電気的接続をもたらし、前記少なくとも1つの接合したワイヤは、実質的に銅、アルミニウム、金を含むグループから選択された少なくとも1つの電気伝導性物質から成る少なくとも1つの接合したワイヤとを含む半導体回路と
前記ハウジング材が、前記ダイ取り付けパッド、前記少なくとも1つの接合したワイヤ、及び前記内部リードポーションを取り囲んで配置されている圧縮成型されたハウジング材を含み、
前記ハウジング材が、前記リード外部ポーションを取り囲んで配置されておらず、
前記スタンプされ下方向に曲げ加工されたリードフレームが、チップサイズからチップサイズに近い範囲のサイズに、前記リードレス半導体製品パッケージング装置を適合しやすいように所望の構造を持つ薄いリードフレーム材から成る、請求項7に記載の方法。
【請求項9】
前記リードフレームをスタンピングし下方向に曲げ加工し易くするために、前記薄いリードフレーム材が6ミル以下の範囲の厚さを持つ、請求項8に記載の方法。
【請求項10】
ダイが、電気伝導性のないポリマーにより前記スタンプされ下方向に曲げ加工されたリードフレームの前記内部ポーションの各々に取り付け可能である請求項8に記載の方法。
【請求項11】
前記ハウジングメンバーが圧縮成型された前記ハウジング材を含み、前記圧縮成型されたハウジング材が、重合体のモールディング化合物を含み、それにより前記外部リードポーションは露出され、それにより前記外部リードポーション上のはんだ付け可能部分は保護され、それにより前記外部リードポーションのディフラッシングを避けることができる、請求項7に記載の方法。
【請求項12】
前記スタンプされ下方向に曲げ加工されたリードフレームが、実質的に銅、アルミニウム、金を含むグループから選択された少なくとも1つの電気伝導性物質から成り、前記ハウジング材は、実質的にポリマーとセラミックを含むグループから選択された少なくとも1つのハウジング材から成り、前記ポリマーは、実質的にエポキシ、ポリイミド、及びビスマレイミドを含むグループから選択された少なくとも1つの重合体材料から成る、請求項7に記載の方法。
【発明の詳細な説明】
本出願は、同じ出願者による同時係属中の米国暫定特許出願、第60/193,319、題名「ガラスの窓となる蓋を持つリードレス半導体製品パッケージング装置とパッケージングするための方法」、2000年3月30日提出、に関する。
【0001】
【発明の属する技術分野】
本発明は半導体製品のパッケージングとパッケージされた半導体製品を生産するための組み立て方法に関する。より詳細には、本発明は、リードレス半導体製品のパッケージングとリードレスパッケージされた半導体製品を生産するための組み立て方法に関する。更に詳細には、本発明は、リードレス半導体製品のパッケージングと、時間を浪費し環境に優しくない関連技術であるリードフレームエッチング、及びディフラッシング技術を使用しないパッケージされた半導体製品を量産するための組み立て方法に関する。
【0002】
【従来の技術】
必要な機能回路を持つ電子製品を設置したプリント回路基板に関連する製造コストの関心に応じて、半導体製品パッケージング産業はリードレス回路部品の生産を発展させた(それはまた表面実装可能な電子製品として知られている)。以下「リードレス製品」として言及する。その名が暗示しているように、リードレス製品は、パッケージされた電子製品で、それは、機械式の実装手段として、またはプレナーボード上の回路を形成している他の電子部品に対する電気的接続として、そのようなプレナーボード上に与えられる接合ホールへ差し込むための物理的なリードの使用を必要としない。一般に、リードレス製品は、プリント回路基板の製造を容易にし、それによりボードホールへの構成要素のリードの挿入、及びボードのはんだパッドへのこれらリードのはんだ付けが除かれる。リードレス技術は、1980年の初期から電子部品のパッケージングのためのオプションとして十分に受け入れられてきた。例として、現在の関連技術の工業製品は「QFN」を含む。(Quad Flat No Lead、JEDEC STD MO 197、198,208,209,and220として登録されている)。もちろん電子部品機能はまだ、リード型のパッケージング構造で利用できる場合がある。
【0003】
関連したリードレス半導体製品のパッケージング技術で、「ハーフエッチング」技術はリードフレームを形成するため使われ、その時、かなり危険な物質を生成する。(すなわち、酸の廃棄物、金属の廃棄物、あるいは有機溶剤)。そして非絶縁状態でリードフレームの有効なはんだ付け可能領域を保護するために、成型プロセス中に加えられるパッケージング材料からリードフレームのそのような有効なはんだ可能領域(外部I/Oとして知られている)を一時的にマスクするため、接着テープが使われ、過剰のテープや恐らくは有機溶剤の廃棄物を生成する。もう一つ別の関連した半導体製品のパッケージング技術において、リードフレームは完全に成型工程によってパッケージされ、そしてリードフレームの有効なはんだ付け可能領域は、次の工程で「バリ取り」を行う必要があり、ここでそのような部分は「オーバーパッケージング」を除くため、高圧の水性微粒子スラリー(すなわちウエットブラスティング)で吹き飛ばされる。従って、重合体廃棄物スラリーの形態で、かなり危険な材料を生成する。従って、天然資源の保全及びリードレス半導体製品をパッケージングするための環境に優しい方法と装置を供給する必要性がある。
【0004】
本発明の開示
本発明は、すなわちリードレス半導体パッケージング装置は、優れた機械的、電気的、そして熱的特性を持ち、コスト効率が良い製品を与え、また独特な密封のみならず内部にパーケージされ集積化された半導体回路(チップ/ダイ)を見るための機構を与えるオプションの窓のある蓋の特徴(すなわち見える蓋(sight lid))を有している。コスト低減は、(a)デバイスをパッケージングするために伝統的な関連技術であるセラミック材料よりむしろエポキシのような重合体材料を任意に使う(b)パッケージング工程を簡略化し、それにより生産性を改善する、ことにより成し遂げられる。
【0005】
本発明は、関連技術の「ハーフエッチされた」リードフレームと対照的に、成型工程中に重合体材料によりパッケージされる、独特の「スタンプされた」かつ/または「曲げ加工された」標準のソルダープレートされた、またはプリプレートされたリードフレームを使う。本発明の工程は独特な圧縮タイプの型を供給し、この型は特に、関連技術で共通の問題であるリードフレームの有効なはんだ付け可能領域の「オーバーパッケージング」を避けるように構成されることを含む。本出願者の発明は、デバイスの組み立てとパッケージング工程を簡略化したものである。特別に形作られた圧縮型は、リードフレームの外部ポーションから内部ポーションの輪郭描写を容易にする。ここで外部ポーションはプリント回路基板上のパッドに接触する有効なはんだ付け可能領域を有する。型は効果的に「圧縮力のある密封口」を供給し、そこから、リードフレームの有効なはんだ付け可能領域は拡張され露出される場合があり、このようにしてリードフレームの内部ポーションをパッケージングするために型により包含された重合体でコートされることを避け、それによって困難なマスキング段階と退屈なバリ取り段階を回避する。
【0006】
本発明はリードフレームの「スタンピング」かつ/または「曲げ加工」の独特な技術を供給し、それによって、それを独特な半導体製品の電気機械的要求に適合させる。所望の形状へリードフレーム材料をスタンピングかつ/または曲げ加工することにより、本発明は、パッケージされた半導体製品の電気機械的要求に適合させるためのリードの旧技術である「ハーフエッチング」を必要としない。例えば、関連技術のプロセスは必要な形状を作るためリードフレームを「ハーフエッチング」する(例えば、元が10ミルの導電体物質を約5ミル、エッチングすると、それによって大量の酸と導電体物質の危険な廃棄物を発生させる)。従って、6ミル以下の範囲にあるような薄いリードフレーム材料が本発明で使われる場合がある。本発明は、下記の幾つかの更に特色のある利点を提供している。(a)顧客仕様のパッケージサイズ(b)現存の表面実装技術(SMT)プロセスが適用可能(c)低コストで全体の性能を向上できる(d)危険な副産物を発生させずにフルスケールの生産が達成できる(環境に優しい、すなわち、酸の廃棄物を無くし、揮発性有機化合物の遊離を無くし、そして前記の固体重合体のスラリー廃棄物を無くす)。(e)より薄いリードフレーム材料(天然資源の保全)。
【0007】
発明の実施の形態
図1Aの断面図は、本発明による第1の具体例である「チップサイズに近い」リードレス半導体パッケージング装置1000(すなわち、ここではパッケージングと外部リード部分が、与えられたチップの平面図領域を越えて最小に拡張している)を例示しているが、それはパッケージングモールドライン10と銅のような導電性物質を「スタンピング」かつ「曲げ加工」することにより形成された、独特の「スタンプされた」かつ「曲げ加工された」リードフレーム30を持ち、効果的にはんだ付け可能な長さ60と有効な曲部34、すなわちモールド11(図示されず)により独特に圧縮的に保持されている独特にスタンプされ曲げ加工されたリードフレーム30、を備えている。そこに示されている他のリードレス半導体デバイスの構成部品は、ダイ40、パッドメタルを形成する場合があるダイ取り付けパッド41、そして金のような導電性物質から形成される結合されたワイヤである。モールド11は(図示されていない)、独特かつ効果的に圧縮(例えばホットプレスを使う)により、スタンプされ曲げ加工されたリードフレーム30の内部ポーションのみを取り囲むために重合体モールディング化合物のような重合体物質12を保持し、それによりスタンプされ曲げ加工されたリードフレーム30上のきれいではんだ付け可能な領域を保護し、そしてそれにより過剰なパッケージング物質のバリ取りに対して環境に優しくない関連技術の必要性を回避する。スタンプされ曲げ加工されたリードフレーム30をトリミングするための方法は、矢印70により示された方向にソーイング(sawing)またはポンチカッティング(punch−cutting)することを含む場合がある。
【0008】
図1Bは、本発明による第2の具体例の断面図で、チップサイズに近いリードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン10、銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成された独特のスタンプされかつ曲げ加工されたリードフレーム30、有効な曲部34、そしてそれらの間で下側で結合された金のような導電性物質により形成されたワイヤ50を備えるダイ40を持つ。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0009】
図1Cは、本発明による第3の具体例の断面図で、チップサイズに近い耐熱性の高いリードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン10、銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成された独特のスタンプされかつ曲げ加工されたリードフレーム30、有効な曲部34、そしてそれらの間で上側で結合された金のような導電性物質により形成されたワイヤ50を備えるダイ40を持ち、そしてスタンプされかつ曲げ加工されたリードフレーム30とダイ40は、型からはみ出した(すなわち露出した)共通のダイ取り付けパッド41を共有している。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0010】
図1Dは、本発明による第4の具体例の断面図で、チップサイズに近い耐熱性の高いリードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン10、銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成された独特のスタンプされかつ曲げ加工されたリードフレーム30、有効な曲部34、そしてそれらの間で上側で結合された金のような導電性物質により形成されたワイヤ50を備えるダイ40を持ち、そしてダイ取り付けパッド41の下面は、はみ出した(すなわち露出した)状態である。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0011】
図1Eは、本発明による第5の具体例の断面図で、チップサイズに近いリードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン10、銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成された独特のスタンプされかつ曲げ加工されたリードフレーム30、有効な曲部34、そしてそれらの間で上側で結合された金のような導電性物質により形成されたワイヤ50を備えるスタンプされかつ曲げ加工されたリードフレーム30の下側に置かれた中心パッド40aを持つ。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0012】
図1Fは、本発明による第6の具体例の断面図で、チップサイズに近いリードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン10、銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成されたスタンプされかつ曲げ加工されたリードフレーム30、有効な曲部34、そしてそれらの間で上側で結合された金のような導電性物質により形成されたワイヤ50を備えるスタンプされかつ曲げ加工されたリードフレーム30の下側に置かれた中心パッド40aを持ち、そして中心パッド40aの下面は、はみ出した(すなわち露出した)状態である。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0013】
図1Gは、本発明による第7の具体例の断面図で、チップサイズに近いリードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン、銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成された独特のスタンプされかつ曲げ加工されたリードフレーム30、有効な曲部34、及び、スタンプされかつ曲げ加工されたリードフレーム30とフリップチップ40b間に配置され接触している少なくとも1つの導電性パーティクル51を備えた、スタンプされかつ曲げ加工されたリードフレーム30の下側に置かれたフリップチップ40bを持つ。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0014】
図1Hは、本発明による第8の具体例の断面図で、「チップサイズ」のリードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン10、銅のような導電性物質をスタンピングすることにより形成された独特のスタンプされたリードフレーム30、及びスタンプされかつ曲げ加工されたリードフレーム30とフリップチップ40b間に配置され接触している少なくとも1つの導電性パーティクル51を備えた、スタンプされたリードフレーム30の上側に置かれたフリップチップ40bを持つ。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0015】
図1Iは、本発明による第9の具体例の断面図で、チップサイズのリードレス半導体パッケージング装置1000(すなわち、ここではパッケージングと外部リードポーションが、与えられたチップの平面図領域を越えて最小限に拡張している。ここで平面図パッケージング領域はダイ平面図領域の12倍以下である)を示し、それは、パッケージングモールドライン10、銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成された独特のスタンプされかつ曲げ加工されたリードフレーム30上に置かれたダイ40、そして、それらの間で上側で結合された金のような導電性物質により形成されたワイヤ50を備える。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0016】
図1Jは、本発明による第10の具体例の断面図で、チップサイズのリードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン10、銅のような導電性物質をスタンピングすることにより形成された少なくとも1つ以上の独特のスタンプされたリードフレーム30上に置かれたダイ40、及びそれらの間で上側で結合された金のような導電性物質から形成されたワイヤ50を備える。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0017】
図1Kは、本発明による第11の具体例の断面図で、リードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン、銅のような導電性物質をスタンピングすることにより形成された独特のスタンプされたリードフレーム30に対して側面に置かれ露出したダイ40、及びそれらの間で上側で結合された金のような導電性物質から形成されたワイヤ50を備える。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0018】
図1Lの断面図は、第3の具体例と同等の本発明によるチップサイズに近いリードレス半導体パッケージング装置1000を例示しているが、それは、パッケージングモールドライン10と、銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成される場合がある少なくとも1つの独特のスタンプされ曲げ加工されたリードフレーム30と、有効な曲部34を持ち、製造工程中に生ずるであろうモールド11(図示せず)により保持されている有効はんだ付け可能長60を備えている。ここに図示される他のリードレス半導体デバイスの構成部品は、少なくとも1つのダイ40と、パッドメタルを形成する場合がある少なくとも1つのダイ取り付けパッド41と、金のような導電性物質により形成される少なくとも1つの結合したワイヤ50である。複数のリードレス半導体デバイスをパッケージングするとき、アセンブリライン形式で大量生産されパッケージされたデバイスを分離するための方法は、矢印70で示された方向にソーイング(sawing)やポンチカッティング(punch−cutting)を行うことを含む場合がある。モールド11(図示せず)は、圧縮力を通して、少なくとも1つの独特のスタンプされ曲げ加工されたリードフレーム30(すなわち外部ポーションへの漏れが無い、少なくとも1つのスタンプされたリードフレーム)の内部ポーションのみを取り囲むために少なくとも1つの重合体物質12を独特かつ効果的に保持する。従って、少なくとも1つの独特にスタンプされ曲げ加工されたリードフレーム30の外部ポーション上のきれいではんだ付け可能な領域を保護し、それにより過剰なパッケージング物質のバリ取りのための関連技術の必要性を回避する。
【0019】
図2の断面図は、本発明のもう1つ別の具体例である、本発明による窓のあるリードレス半導体パッケージング装置2000を例示しているが、それは銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成される独特のスタンプされ曲げ加工されたリードフレーム30を含むリードレス半導体デバイスと、有効な曲部34と、電気伝導性が無い接着剤42によりダイ取り付けパッド41に接着されたダイ40と、金のような物質から形成されるワイヤ50を持ち、それらは、ガラスや高温ポリマのような視覚的に透明な物質から作られた見える蓋(サイトリッド)80によりパッケージされ、紫外線で硬化可能なエポキシ樹脂のような密封剤14により硬化重合体物質13に対して独特に密封されている。密封剤14は、汚染物質の入場に対して、独特のより大きな密封表面積とより良い密封性を与えるため、密封剤14の一部が内側の溝16に流れ込むように、独特な2つの部分からなる溝の密封シートの外側の溝15の中へ入れられ、見える蓋80により圧縮される。しかしながら本発明は、2つの部分からなる溝の使用に限定されず、パッケージされる与えられた半導体回路により要求される少なくとも1つの溝を利用する場合がある。硬化重合体物質13は、スタンプされたリードフレーム30の外部ポーション31と内部ポーション32の両方に置かれた重なった先細りのモールドラインを持ち、またダイ取り付けパッド41とスタンプされたリードフレーム30の内部ポーション33間に置かれた同じ高さのモールドラインを持つ。強化された充填物質15は、内部ポーション33が以前にモールド11(図示せず)により独特な圧縮力で保持されたように、スタンプされたリードフレーム30の内部ポーション33の下面まで硬化される。
【0020】
図3の斜視図は、本発明による窓のあるリードレス半導体パッケージング装置2000を例示しているが、それは、銅のような導電性物質をスタンピングかつ/または曲げ加工することにより形成されたスタンプかつ/または曲げ加工されたリードフレーム30を持ち、この独特のスタンプ加工は空所35により示されたように、リードフレーム材を効果的に除去して、硬化重合体13に形成された少なくとも1つの溝を持つ独特な密封シート15,16に対して密封された見える蓋80を通して見られるようにそれらの間でワイヤ50を結合することにより共通のダイ40を共有し、重合体13は、前記の独特な圧縮成型技術により形成される。
【0021】
図4は、本発明による、少なくとも1つのリードレス半導体パッケージング装置1000をパッケージするための一般的な組み立て方法M−1の流れ図を示す。方法M−1は次のステップから成る。(a)工程ブロック100に示されたように、リードフレーム材料をソーイング(sawing)またはポンチカッティング(punch−cutting)することにより少なくとも1つのリードを持つ少なくとも1つのスタンプされたリードフレームを供給する。(b) 工程ブロック200に示されたように、電気伝導性が無い接着剤(ダイ取り付け)を供給し少なくとも1つのリードフレームにダイを接着する。(c)工程ブロック300に示されたように、電気伝導性が無い接着剤を硬化させる。(d) 工程ブロック400に示されたように、少なくとも1つのリードのそれぞれにダイからワイヤを接続する。(e) 工程ブロック500に示されたように、上側プラテンと下側プラテンを持つホットプレスを使う加熱圧縮成型のような技術により重合体モールディング化合物のようなもう一つ別の重合体物質で半導体デバイス構成要素を成型し、それは独特な密封開口部をもたらし、そこから外部リードポーションが圧縮力とわずかに局所化された変形によって拡張し、それにより少なくとも1つのリードレス半導体パッケージング装置1000を形成する。(f) 工程ブロック600に示されたように、レーザーにより少なくとも1つの形成されたリードレス半導体パッケージング装置1000をマーキングする。(g)工程ブロック700に示されたように、少なくとも1つのレーザーマークされたリードレス半導体パッケージング装置1000をシンギュレートする。(h)工程ブロック800に示されたように、少なくとも1つのシンギュレートされたリードレス半導体パッケージング装置1000 をパックする。(i) 工程ブロック900に示されたように、少なくとも1つのパックされたリードレス半導体パッケージング装置1000を出荷する。
【0022】
図5は、本発明による、少なくとも1つの窓のあるリードレス半導体パッケージング装置2000をパッケージングするための一般的な組み立て方法M−2の流れ図を示す。方法M−2は次のステップから成る。(a)工程ブロック102に示されたように、リードフレーム材料をプリプレーティングすることにより、少なくとも1つのリードを持つ少なくとも1つのスタンプされたリードフレームを供給する。(b) 工程ブロック103に示されたように、上側プラテンと下側プラテンを持つホットプレスを使う加熱圧縮成型のような技術により重合体モールディング化合物のような重合体物質で少なくとも1つのスタンプされプリプレートされたリードフレームを成型し、それは独特な密封開口部もたらし、そこから外部リードポーションが圧縮力とわずかに局所化された変形によって拡張している。(c) 工程ブロック101に示されたように、リードフレーム材をソーイング(sawing)またはポンチカッティング(punch−cutting)する。(d) 工程ブロック202に示されたように、少なくとも1つのリードフレーム(ダイ取り付け)にダイを取り付ける。(e) 工程ブロック303に示されたように、電気伝導性の無い接着剤を硬化させる。(f) 工程ブロック404に示されたように、少なくとも1つのリードにダイからワイヤを接合する。(g) 工程ブロック505に示されたように、紫外線で硬化可能なエポキシのような密封剤を供給することにより成型されたリードフレーム上に窓を取り付け、それにより、少なくとも1つのリードレス半導体パッケージング装置2000を形成する。(h) 工程ブロック606に示されたように、レーザー技術により、少なくとも1つの形成された窓のあるリードレス半導体パッケージング装置2000をマーキングする。(i) 工程ブロック707に示されたように、少なくとも1つのレーザーマークされた窓のあるリードレス半導体パッケージング装置2000 をシンギュレートする。(j) 工程ブロック808に示されたように、少なくとも1つのシンギュレートされた窓のあるリードレス半導体パッケージング装置2000 をパックする。(k) 工程ブロック909に示されたように、少なくとも1つのパックされた窓のあるリードレス半導体パッケージング装置2000 を出荷する。
【0023】
ここに示された情報及び詳細は、現在の好ましい発明の具体例として、つまり本発明により広く考えられる属する代表的なものとして、その発明の上述された目的を達成することが十分に可能である。本発明の範囲は、当業者に明らかになるであろう他の具体例も十分に包含し、従って添付された本請求項以外の何物によっても制限されない。ここで単数の要素に言及したときは、明白に述べていない限り、それは「1つまたは1つのみ」ではなく「1つまたは1つ以上」を意味することを意図している。一般の当業者に知られた上述の好ましい具体例及び追加的な具体例の要素と、構造的,機能的に同等なものすべては、これにより明白に参照により組み込まれ、本請求項により包含されるものであることが意図されている。更に、本請求項により包含されるそのようなものに対して、本発明により解決を求められる各々の、そしてあらゆる問題を処理するためのデバイスまたは方法に対する要件は存在しない。更に、要素、構成要素、または方法の段階が明白に本請求項に列挙されているかどうかに関係なく、本発明で公開された要素、構成要素、または方法は、公衆に奉げられると言う意図は持たない。しかしながら、様々な形状、半導体材料、及び組み立て材料の詳細な変更や修正は添付された請求項に述べられているような発明の精神と範囲から逸脱することなく成されることは普通の当業者なら容易に理解されるだろう。語句「〜のための手段」を使って要素が明白に列挙されていないなら、35U.S.C112、第6項の規定により解釈される請求項は、ここには無い。
【図面の簡単な説明】
【図1A】
本発明による、ワイヤがスタンプされたリードフレームに結合し、もう一つ別のワイヤがダイ取り付けパッドに結合した状態で、「上側」の位置に置かれたダイを持つリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近い基本リードレス半導体パッケージング装置の断面図である。
【図1B】
本発明による、スタンプされたリードフレームと「下側」の位置に、それらの間で結合したワイヤを備えるダイを持つリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近いリードレス半導体パッケージング装置の断面図である。
【図1C】
本発明による、スタンプされたリードフレームと、「上側」の位置に、それらの間で結合したワイヤを備え、かつ、共通のダイ取り付けパッドを共有するダイを備えるリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近く耐熱性の高いリードレス半導体パッケージング装置の断面図である。
【図1D】
本発明による、スタンプされたリードフレームと「上側」の位置に、それらの間で結合したワイヤを備え、かつ、型からはみ出した(すなわち露出された)ダイ取り付けパッドの下面を備えるダイを持つリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近く耐熱性の高いリードレス半導体パッケージング装置の断面図である。
【図1E】
本発明による、スタンプされたリードフレームと「上側」の位置に、それらの間で結合したワイヤを備え、かつ、スタンプされたリードフレームの下側に置かれた中心パッドを持つリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近いリードレス半導体パッケージング装置の断面図である。
【図1F】
本発明による、スタンプされたリードフレームと、「上側」の位置にそれらの間で結合したワイヤを備え、かつ中心パッドの下面が型からはみだしている、スタンプされたリードフレームの下側に置かれた中心パッドを持つリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近いリードレス半導体パッケージング装置の断面図である。
【図1G】
本発明による、スタンプされたリードフレームと、少なくとも1つの伝導性パーティクルと接触し、かつ、それがリードフレームとフリップチップ間に配置されている、スタンプされたリードフレームの下側に置かれたフリップチップを持つリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近いリードレス半導体パッケージング装置の断面図である。
【図1H】
本発明による、スタンプされたリードフレームと、少なくとも1つの伝導性パーティクルと接触し、かつ、それがリードフレームとフリップチップ間に配置されているスタンプされたリードフレームの上側に置かれたフリップチップを持つリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近いリードレス半導体パッケージング装置の断面図である。
【図1I】
本発明による、リードフレーム上に置かれたダイと、「上側」の位置に、それらの間で結合したワイヤを備えたリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近いリードレス半導体パッケージング装置の断面図である。
【図1J】
本発明による、少なくとも1つのリードフレーム上に置かれたダイと、「上側」の位置に、それらの間で結合したワイヤを備えたリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近いリードレス半導体パッケージング装置の断面図である。
【図1K】
本発明による、リードフレームに対して横に置かれて露出されたダイと、「上側」の位置に、それらの間で結合したワイヤを備えたリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近いリードレス半導体パッケージング装置の断面図である。
【図1L】
本発明による、製造工程中に産出されるであろう少なくとも1つのリードレス半導体デバイスについて示されたパッケージングモールドラインを持つリードレス半導体パッケージング装置の断面図である。
【図2】
本発明による、スタンプされたリードフレームの内部ポーションに置かれた平らなモールドラインを持つ硬化した重合体材料に対して密封された見える蓋によりパッケージされているスタンプされたリードフレーム、ダイ、及び結合したワイヤを持つリードレス半導体デバイス形状を有する窓を取り付けたリードレス半導体パッケージング装置の断面図である。
【図3】
本発明による、見える蓋を通して見られるように、それらの間のワイヤを結合することにより、共通のダイを共有する複数のリードを持つスタンプされたリードフレームを持つ窓を取り付けたリードレス半導体パッケージング装置の斜視図である。
【図4】
本発明による、リードレス半導体パッケージング装置をパッケージするための組み立て方法のフローチャートである。
【図5】
本発明による、窓のあるリードレス半導体パッケージング装置をパッケージングするための組み立て方法のフローチャートである。
【発明の名称】オプションで窓となる蓋を備えるリードレス半導体製品パッケージング装置とその組み立て方法
【特許請求の範囲】
【請求項1】
半導体回路をパッケージングするためのリードレス半導体製品パッケージング装置であって、
スタンプされ下方向に曲げ加工されたリードフレームであって、
前記スタンプされ下方向に曲げ加工されたリードフレームが内部リードポーションと外部リードポーションを持ち、前記半導体回路に電気的に接続されている、前記スタンプされ下方向に曲げ加工されたリードフレームと、
ハウジングメンバーであって、
前記ハウジングメンバーがハウジング材を含み、前記ハウジング材は前記スタンプされ下方向に曲げ加工されたリードフレームを包含し、前記外部リードポーションの少なくとも1つのはんだ付け可能領域を露出される前記ハウジングメンバーと、
窓となる蓋のメンバーであって、
前記ハウジングメンバーの一部が前記窓となる蓋のメンバーから成り、前記窓となる蓋のメンバーが本質的にポリマーやガラスを含むグループから選択された少なくとも1つの視覚的に透明な物質から成る、前記窓となる蓋のメンバーと、
より大きな密封された表面積を与えるために前記ハウジングメンバーの上面上に配置された少なくとも1つの溝を含む密封シートと、
汚染物質の入場を防止するため前記少なくとも1つの溝の中の前記ハウジングメンバーと前記窓となる蓋のメンバー間に置かれた密封剤とを含む、前記リードレス半導体製品パッケージング装置。
【請求項2】
前記半導体回路であって、
少なくとも1つのダイ取り付けパッドであって、前記半導体回路が前記ダイ取り付けパッド上に実装されている、少なくとも1つのダイ取り付けパッドと、
少なくとも1つの接合したワイヤであって、前記少なくとも1つの接合したワイヤは、前記回路と前記内部リードポーション間に電気的接続をもたらし、前記少なくとも1つの接合したワイヤは、実質的に銅、アルミニウム、金を含むグループから選択された少なくとも1つの電気伝導性物質から成る少なくとも1つの接合したワイヤと、を含む半導体回路と
前記ハウジング材が、前記ダイ取り付けパッド、前記少なくとも1つの接合したワイヤ,及び前記内部リードポーションを取り囲んで配置されている圧縮成型されたハウジング材を含み、
前記ハウジング材が、前記リード外部ポーションを取り囲んで配置されておらず、
前記スタンプされ下方向に曲げ加工されたリードフレームが、チップサイズからチップサイズに近い範囲のサイズに、前記リードレス半導体製品パッケージング装置を適合しやすいように所望の構造を持つ薄いリードフレーム材から成る、請求項1に記載のリードレス半導体製品パッケージング装置。
【請求項3】
前記リードフレームをスタンピングし下方向に曲げ加工し易くするために、前記薄いリードフレーム材が6ミル以下の範囲の厚さを持つ、請求項2に記載のリードレス半導体製品パッケージング装置。
【請求項4】
ダイが、電気伝導性のないポリマーにより前記スタンプされ下方向に曲げ加工されたリードフレームの前記内部ポーションの各々に取り付け可能である請求項2に記載のリードレス半導体製品パッケージング装置。
【請求項5】
前記ハウジングメンバーが圧縮成型された前記ハウジング材を含み、前記圧縮成型されたハウジング材が、重合体のモールディング化合物を含み、それにより前記外部リードポーションが露出され、それにより前記外部リードポーション上のはんだ付け可能部分は保護され、それにより前記外部リードポーションのディフラッシングを避けることができる、請求項1に記載のリードレス半導体製品パッケージング装置。
【請求項6】
前記スタンプされ下方向に曲げ加工されたリードフレームが、実質的に銅、アルミニウム、金を含むグループから選択された少なくとも1つの電気伝導性物質から成り、前記ハウジング材は、実質的にポリマーとセラミックを含むグループから選択された少なくとも1つのハウジング材から成り、前記ポリマーは、実質的にエポキシ、ポリイミド、及びビスマレイミドを含むグループから選択された少なくとも1つの重合体材料から成る、請求項1に記載のリードレス半導体製品パッケージング装置。
【請求項7】
半導体回路をパッケージングするためのリードレス半導体製品パッケージング装置を組み立てる方法であって、
スタンプされ下方向に曲げ加工されたリードフレームであって、
前記スタンプされ下方向に曲げ加工されたリードフレームが内部リードポーションと外部リードポーションを持ち、前記半導体回路に電気的に接続されている、前記スタンプされ下方向に曲げ加工されたリードフレームを供給する段階と、
ハウジングメンバーであって、
前記ハウジングメンバーがハウジング材を含み、前記ハウジング材は前記スタンプされ下方向に曲げ加工されたリードフレームを包含し、前記外部リードポーションの少なくとも1つのはんだ付け可能領域を露出される前記ハウジングメンバーを供給する段階と、
窓となる蓋のメンバーであって、
前記ハウジングメンバーの一部が前記窓となる蓋のメンバーから成り、前記窓となる蓋のメンバーが本質的にポリマーやガラスを含むグループから選択された少なくとも1つの視覚的に透明な物質から成る、前記窓となる蓋のメンバーを供給する段階と、
より大きな密封された表面積を与えるために前記ハウジングメンバーの上面上に配置された少なくとも1つの溝を含む密封シートを形成する段階と、
汚染物質の入場を防止するため前記少なくとも1つの溝の中の前記ハウジングメンバーと前記窓となる蓋のメンバー間に置かれた密封剤を供給する段階とを含む、前記リードレス半導体製品パッケージングを組み立てる方法。
【請求項8】
前記半導体回路であって、
少なくとも1つのダイ取り付けパッドであって、前記半導体回路が前記ダイ取り付けパッド上に実装されている、少なくとも1つのダイ取り付けパッドと、
少なくとも1つの接合したワイヤであって、前記少なくとも1つの接合したワイヤは、前記回路と前記内部リードポーション間に電気的接続をもたらし、前記少なくとも1つの接合したワイヤは、実質的に銅、アルミニウム、金を含むグループから選択された少なくとも1つの電気伝導性物質から成る少なくとも1つの接合したワイヤとを含む半導体回路と
前記ハウジング材が、前記ダイ取り付けパッド、前記少なくとも1つの接合したワイヤ、及び前記内部リードポーションを取り囲んで配置されている圧縮成型されたハウジング材を含み、
前記ハウジング材が、前記リード外部ポーションを取り囲んで配置されておらず、
前記スタンプされ下方向に曲げ加工されたリードフレームが、チップサイズからチップサイズに近い範囲のサイズに、前記リードレス半導体製品パッケージング装置を適合しやすいように所望の構造を持つ薄いリードフレーム材から成る、請求項7に記載の方法。
【請求項9】
前記リードフレームをスタンピングし下方向に曲げ加工し易くするために、前記薄いリードフレーム材が6ミル以下の範囲の厚さを持つ、請求項8に記載の方法。
【請求項10】
ダイが、電気伝導性のないポリマーにより前記スタンプされ下方向に曲げ加工されたリードフレームの前記内部ポーションの各々に取り付け可能である請求項8に記載の方法。
【請求項11】
前記ハウジングメンバーが圧縮成型された前記ハウジング材を含み、前記圧縮成型されたハウジング材が、重合体のモールディング化合物を含み、それにより前記外部リードポーションは露出され、それにより前記外部リードポーション上のはんだ付け可能部分は保護され、それにより前記外部リードポーションのディフラッシングを避けることができる、請求項7に記載の方法。
【請求項12】
前記スタンプされ下方向に曲げ加工されたリードフレームが、実質的に銅、アルミニウム、金を含むグループから選択された少なくとも1つの電気伝導性物質から成り、前記ハウジング材は、実質的にポリマーとセラミックを含むグループから選択された少なくとも1つのハウジング材から成り、前記ポリマーは、実質的にエポキシ、ポリイミド、及びビスマレイミドを含むグループから選択された少なくとも1つの重合体材料から成る、請求項7に記載の方法。
【発明の詳細な説明】
本出願は、同じ出願者による同時係属中の米国暫定特許出願、第60/193,319、題名「ガラスの窓となる蓋を持つリードレス半導体製品パッケージング装置とパッケージングするための方法」、2000年3月30日提出、に関する。
【0001】
【発明の属する技術分野】
本発明は半導体製品のパッケージングとパッケージされた半導体製品を生産するための組み立て方法に関する。より詳細には、本発明は、リードレス半導体製品のパッケージングとリードレスパッケージされた半導体製品を生産するための組み立て方法に関する。更に詳細には、本発明は、リードレス半導体製品のパッケージングと、時間を浪費し環境に優しくない関連技術であるリードフレームエッチング、及びディフラッシング技術を使用しないパッケージされた半導体製品を量産するための組み立て方法に関する。
【0002】
【従来の技術】
必要な機能回路を持つ電子製品を設置したプリント回路基板に関連する製造コストの関心に応じて、半導体製品パッケージング産業はリードレス回路部品の生産を発展させた(それはまた表面実装可能な電子製品として知られている)。以下「リードレス製品」として言及する。その名が暗示しているように、リードレス製品は、パッケージされた電子製品で、それは、機械式の実装手段として、またはプレナーボード上の回路を形成している他の電子部品に対する電気的接続として、そのようなプレナーボード上に与えられる接合ホールへ差し込むための物理的なリードの使用を必要としない。一般に、リードレス製品は、プリント回路基板の製造を容易にし、それによりボードホールへの構成要素のリードの挿入、及びボードのはんだパッドへのこれらリードのはんだ付けが除かれる。リードレス技術は、1980年の初期から電子部品のパッケージングのためのオプションとして十分に受け入れられてきた。例として、現在の関連技術の工業製品は「QFN」を含む。(Quad Flat No Lead、JEDEC STD MO 197、198,208,209,and220として登録されている)。もちろん電子部品機能はまだ、リード型のパッケージング構造で利用できる場合がある。
【0003】
関連したリードレス半導体製品のパッケージング技術で、「ハーフエッチング」技術はリードフレームを形成するため使われ、その時、かなり危険な物質を生成する。(すなわち、酸の廃棄物、金属の廃棄物、あるいは有機溶剤)。そして非絶縁状態でリードフレームの有効なはんだ付け可能領域を保護するために、成型プロセス中に加えられるパッケージング材料からリードフレームのそのような有効なはんだ可能領域(外部I/Oとして知られている)を一時的にマスクするため、接着テープが使われ、過剰のテープや恐らくは有機溶剤の廃棄物を生成する。もう一つ別の関連した半導体製品のパッケージング技術において、リードフレームは完全に成型工程によってパッケージされ、そしてリードフレームの有効なはんだ付け可能領域は、次の工程で「バリ取り」を行う必要があり、ここでそのような部分は「オーバーパッケージング」を除くため、高圧の水性微粒子スラリー(すなわちウエットブラスティング)で吹き飛ばされる。従って、重合体廃棄物スラリーの形態で、かなり危険な材料を生成する。従って、天然資源の保全及びリードレス半導体製品をパッケージングするための環境に優しい方法と装置を供給する必要性がある。
【0004】
本発明の開示
本発明は、すなわちリードレス半導体パッケージング装置は、優れた機械的、電気的、そして熱的特性を持ち、コスト効率が良い製品を与え、また独特な密封のみならず内部にパーケージされ集積化された半導体回路(チップ/ダイ)を見るための機構を与えるオプションの窓のある蓋の特徴(すなわち見える蓋(sight lid))を有している。コスト低減は、(a)デバイスをパッケージングするために伝統的な関連技術であるセラミック材料よりむしろエポキシのような重合体材料を任意に使う(b)パッケージング工程を簡略化し、それにより生産性を改善する、ことにより成し遂げられる。
【0005】
本発明は、関連技術の「ハーフエッチされた」リードフレームと対照的に、成型工程中に重合体材料によりパッケージされる、独特の「スタンプされた」かつ/または「曲げ加工された」標準のソルダープレートされた、またはプリプレートされたリードフレームを使う。本発明の工程は独特な圧縮タイプの型を供給し、この型は特に、関連技術で共通の問題であるリードフレームの有効なはんだ付け可能領域の「オーバーパッケージング」を避けるように構成されることを含む。本出願者の発明は、デバイスの組み立てとパッケージング工程を簡略化したものである。特別に形作られた圧縮型は、リードフレームの外部ポーションから内部ポーションの輪郭描写を容易にする。ここで外部ポーションはプリント回路基板上のパッドに接触する有効なはんだ付け可能領域を有する。型は効果的に「圧縮力のある密封口」を供給し、そこから、リードフレームの有効なはんだ付け可能領域は拡張され露出される場合があり、このようにしてリードフレームの内部ポーションをパッケージングするために型により包含された重合体でコートされることを避け、それによって困難なマスキング段階と退屈なバリ取り段階を回避する。
【0006】
本発明はリードフレームの「スタンピング」かつ/または「曲げ加工」の独特な技術を供給し、それによって、それを独特な半導体製品の電気機械的要求に適合させる。所望の形状へリードフレーム材料をスタンピングかつ/または曲げ加工することにより、本発明は、パッケージされた半導体製品の電気機械的要求に適合させるためのリードの旧技術である「ハーフエッチング」を必要としない。例えば、関連技術のプロセスは必要な形状を作るためリードフレームを「ハーフエッチング」する(例えば、元が10ミルの導電体物質を約5ミル、エッチングすると、それによって大量の酸と導電体物質の危険な廃棄物を発生させる)。従って、6ミル以下の範囲にあるような薄いリードフレーム材料が本発明で使われる場合がある。本発明は、下記の幾つかの更に特色のある利点を提供している。(a)顧客仕様のパッケージサイズ(b)現存の表面実装技術(SMT)プロセスが適用可能(c)低コストで全体の性能を向上できる(d)危険な副産物を発生させずにフルスケールの生産が達成できる(環境に優しい、すなわち、酸の廃棄物を無くし、揮発性有機化合物の遊離を無くし、そして前記の固体重合体のスラリー廃棄物を無くす)。(e)より薄いリードフレーム材料(天然資源の保全)。
【0007】
発明の実施の形態
図1Aの断面図は、本発明による第1の具体例である「チップサイズに近い」リードレス半導体パッケージング装置1000(すなわち、ここではパッケージングと外部リード部分が、与えられたチップの平面図領域を越えて最小に拡張している)を例示しているが、それはパッケージングモールドライン10と銅のような導電性物質を「スタンピング」かつ「曲げ加工」することにより形成された、独特の「スタンプされた」かつ「曲げ加工された」リードフレーム30を持ち、効果的にはんだ付け可能な長さ60と有効な曲部34、すなわちモールド11(図示されず)により独特に圧縮的に保持されている独特にスタンプされ曲げ加工されたリードフレーム30、を備えている。そこに示されている他のリードレス半導体デバイスの構成部品は、ダイ40、パッドメタルを形成する場合があるダイ取り付けパッド41、そして金のような導電性物質から形成される結合されたワイヤである。モールド11は(図示されていない)、独特かつ効果的に圧縮(例えばホットプレスを使う)により、スタンプされ曲げ加工されたリードフレーム30の内部ポーションのみを取り囲むために重合体モールディング化合物のような重合体物質12を保持し、それによりスタンプされ曲げ加工されたリードフレーム30上のきれいではんだ付け可能な領域を保護し、そしてそれにより過剰なパッケージング物質のバリ取りに対して環境に優しくない関連技術の必要性を回避する。スタンプされ曲げ加工されたリードフレーム30をトリミングするための方法は、矢印70により示された方向にソーイング(sawing)またはポンチカッティング(punch−cutting)することを含む場合がある。
【0008】
図1Bは、本発明による第2の具体例の断面図で、チップサイズに近いリードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン10、銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成された独特のスタンプされかつ曲げ加工されたリードフレーム30、有効な曲部34、そしてそれらの間で下側で結合された金のような導電性物質により形成されたワイヤ50を備えるダイ40を持つ。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0009】
図1Cは、本発明による第3の具体例の断面図で、チップサイズに近い耐熱性の高いリードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン10、銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成された独特のスタンプされかつ曲げ加工されたリードフレーム30、有効な曲部34、そしてそれらの間で上側で結合された金のような導電性物質により形成されたワイヤ50を備えるダイ40を持ち、そしてスタンプされかつ曲げ加工されたリードフレーム30とダイ40は、型からはみ出した(すなわち露出した)共通のダイ取り付けパッド41を共有している。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0010】
図1Dは、本発明による第4の具体例の断面図で、チップサイズに近い耐熱性の高いリードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン10、銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成された独特のスタンプされかつ曲げ加工されたリードフレーム30、有効な曲部34、そしてそれらの間で上側で結合された金のような導電性物質により形成されたワイヤ50を備えるダイ40を持ち、そしてダイ取り付けパッド41の下面は、はみ出した(すなわち露出した)状態である。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0011】
図1Eは、本発明による第5の具体例の断面図で、チップサイズに近いリードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン10、銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成された独特のスタンプされかつ曲げ加工されたリードフレーム30、有効な曲部34、そしてそれらの間で上側で結合された金のような導電性物質により形成されたワイヤ50を備えるスタンプされかつ曲げ加工されたリードフレーム30の下側に置かれた中心パッド40aを持つ。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0012】
図1Fは、本発明による第6の具体例の断面図で、チップサイズに近いリードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン10、銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成されたスタンプされかつ曲げ加工されたリードフレーム30、有効な曲部34、そしてそれらの間で上側で結合された金のような導電性物質により形成されたワイヤ50を備えるスタンプされかつ曲げ加工されたリードフレーム30の下側に置かれた中心パッド40aを持ち、そして中心パッド40aの下面は、はみ出した(すなわち露出した)状態である。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0013】
図1Gは、本発明による第7の具体例の断面図で、チップサイズに近いリードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン、銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成された独特のスタンプされかつ曲げ加工されたリードフレーム30、有効な曲部34、及び、スタンプされかつ曲げ加工されたリードフレーム30とフリップチップ40b間に配置され接触している少なくとも1つの導電性パーティクル51を備えた、スタンプされかつ曲げ加工されたリードフレーム30の下側に置かれたフリップチップ40bを持つ。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0014】
図1Hは、本発明による第8の具体例の断面図で、「チップサイズ」のリードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン10、銅のような導電性物質をスタンピングすることにより形成された独特のスタンプされたリードフレーム30、及びスタンプされかつ曲げ加工されたリードフレーム30とフリップチップ40b間に配置され接触している少なくとも1つの導電性パーティクル51を備えた、スタンプされたリードフレーム30の上側に置かれたフリップチップ40bを持つ。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0015】
図1Iは、本発明による第9の具体例の断面図で、チップサイズのリードレス半導体パッケージング装置1000(すなわち、ここではパッケージングと外部リードポーションが、与えられたチップの平面図領域を越えて最小限に拡張している。ここで平面図パッケージング領域はダイ平面図領域の12倍以下である)を示し、それは、パッケージングモールドライン10、銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成された独特のスタンプされかつ曲げ加工されたリードフレーム30上に置かれたダイ40、そして、それらの間で上側で結合された金のような導電性物質により形成されたワイヤ50を備える。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0016】
図1Jは、本発明による第10の具体例の断面図で、チップサイズのリードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン10、銅のような導電性物質をスタンピングすることにより形成された少なくとも1つ以上の独特のスタンプされたリードフレーム30上に置かれたダイ40、及びそれらの間で上側で結合された金のような導電性物質から形成されたワイヤ50を備える。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0017】
図1Kは、本発明による第11の具体例の断面図で、リードレス半導体パッケージング装置1000を示し、それは、パッケージングモールドライン、銅のような導電性物質をスタンピングすることにより形成された独特のスタンプされたリードフレーム30に対して側面に置かれ露出したダイ40、及びそれらの間で上側で結合された金のような導電性物質から形成されたワイヤ50を備える。これらの構成部品は、図1Aで述べられた方法で、独特に圧縮成型される。
【0018】
図1Lの断面図は、第3の具体例と同等の本発明によるチップサイズに近いリードレス半導体パッケージング装置1000を例示しているが、それは、パッケージングモールドライン10と、銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成される場合がある少なくとも1つの独特のスタンプされ曲げ加工されたリードフレーム30と、有効な曲部34を持ち、製造工程中に生ずるであろうモールド11(図示せず)により保持されている有効はんだ付け可能長60を備えている。ここに図示される他のリードレス半導体デバイスの構成部品は、少なくとも1つのダイ40と、パッドメタルを形成する場合がある少なくとも1つのダイ取り付けパッド41と、金のような導電性物質により形成される少なくとも1つの結合したワイヤ50である。複数のリードレス半導体デバイスをパッケージングするとき、アセンブリライン形式で大量生産されパッケージされたデバイスを分離するための方法は、矢印70で示された方向にソーイング(sawing)やポンチカッティング(punch−cutting)を行うことを含む場合がある。モールド11(図示せず)は、圧縮力を通して、少なくとも1つの独特のスタンプされ曲げ加工されたリードフレーム30(すなわち外部ポーションへの漏れが無い、少なくとも1つのスタンプされたリードフレーム)の内部ポーションのみを取り囲むために少なくとも1つの重合体物質12を独特かつ効果的に保持する。従って、少なくとも1つの独特にスタンプされ曲げ加工されたリードフレーム30の外部ポーション上のきれいではんだ付け可能な領域を保護し、それにより過剰なパッケージング物質のバリ取りのための関連技術の必要性を回避する。
【0019】
図2の断面図は、本発明のもう1つ別の具体例である、本発明による窓のあるリードレス半導体パッケージング装置2000を例示しているが、それは銅のような導電性物質をスタンピングし、かつ曲げ加工することにより形成される独特のスタンプされ曲げ加工されたリードフレーム30を含むリードレス半導体デバイスと、有効な曲部34と、電気伝導性が無い接着剤42によりダイ取り付けパッド41に接着されたダイ40と、金のような物質から形成されるワイヤ50を持ち、それらは、ガラスや高温ポリマのような視覚的に透明な物質から作られた見える蓋(サイトリッド)80によりパッケージされ、紫外線で硬化可能なエポキシ樹脂のような密封剤14により硬化重合体物質13に対して独特に密封されている。密封剤14は、汚染物質の入場に対して、独特のより大きな密封表面積とより良い密封性を与えるため、密封剤14の一部が内側の溝16に流れ込むように、独特な2つの部分からなる溝の密封シートの外側の溝15の中へ入れられ、見える蓋80により圧縮される。しかしながら本発明は、2つの部分からなる溝の使用に限定されず、パッケージされる与えられた半導体回路により要求される少なくとも1つの溝を利用する場合がある。硬化重合体物質13は、スタンプされたリードフレーム30の外部ポーション31と内部ポーション32の両方に置かれた重なった先細りのモールドラインを持ち、またダイ取り付けパッド41とスタンプされたリードフレーム30の内部ポーション33間に置かれた同じ高さのモールドラインを持つ。強化された充填物質15は、内部ポーション33が以前にモールド11(図示せず)により独特な圧縮力で保持されたように、スタンプされたリードフレーム30の内部ポーション33の下面まで硬化される。
【0020】
図3の斜視図は、本発明による窓のあるリードレス半導体パッケージング装置2000を例示しているが、それは、銅のような導電性物質をスタンピングかつ/または曲げ加工することにより形成されたスタンプかつ/または曲げ加工されたリードフレーム30を持ち、この独特のスタンプ加工は空所35により示されたように、リードフレーム材を効果的に除去して、硬化重合体13に形成された少なくとも1つの溝を持つ独特な密封シート15,16に対して密封された見える蓋80を通して見られるようにそれらの間でワイヤ50を結合することにより共通のダイ40を共有し、重合体13は、前記の独特な圧縮成型技術により形成される。
【0021】
図4は、本発明による、少なくとも1つのリードレス半導体パッケージング装置1000をパッケージするための一般的な組み立て方法M−1の流れ図を示す。方法M−1は次のステップから成る。(a)工程ブロック100に示されたように、リードフレーム材料をソーイング(sawing)またはポンチカッティング(punch−cutting)することにより少なくとも1つのリードを持つ少なくとも1つのスタンプされたリードフレームを供給する。(b) 工程ブロック200に示されたように、電気伝導性が無い接着剤(ダイ取り付け)を供給し少なくとも1つのリードフレームにダイを接着する。(c)工程ブロック300に示されたように、電気伝導性が無い接着剤を硬化させる。(d) 工程ブロック400に示されたように、少なくとも1つのリードのそれぞれにダイからワイヤを接続する。(e) 工程ブロック500に示されたように、上側プラテンと下側プラテンを持つホットプレスを使う加熱圧縮成型のような技術により重合体モールディング化合物のようなもう一つ別の重合体物質で半導体デバイス構成要素を成型し、それは独特な密封開口部をもたらし、そこから外部リードポーションが圧縮力とわずかに局所化された変形によって拡張し、それにより少なくとも1つのリードレス半導体パッケージング装置1000を形成する。(f) 工程ブロック600に示されたように、レーザーにより少なくとも1つの形成されたリードレス半導体パッケージング装置1000をマーキングする。(g)工程ブロック700に示されたように、少なくとも1つのレーザーマークされたリードレス半導体パッケージング装置1000をシンギュレートする。(h)工程ブロック800に示されたように、少なくとも1つのシンギュレートされたリードレス半導体パッケージング装置1000 をパックする。(i) 工程ブロック900に示されたように、少なくとも1つのパックされたリードレス半導体パッケージング装置1000を出荷する。
【0022】
図5は、本発明による、少なくとも1つの窓のあるリードレス半導体パッケージング装置2000をパッケージングするための一般的な組み立て方法M−2の流れ図を示す。方法M−2は次のステップから成る。(a)工程ブロック102に示されたように、リードフレーム材料をプリプレーティングすることにより、少なくとも1つのリードを持つ少なくとも1つのスタンプされたリードフレームを供給する。(b) 工程ブロック103に示されたように、上側プラテンと下側プラテンを持つホットプレスを使う加熱圧縮成型のような技術により重合体モールディング化合物のような重合体物質で少なくとも1つのスタンプされプリプレートされたリードフレームを成型し、それは独特な密封開口部もたらし、そこから外部リードポーションが圧縮力とわずかに局所化された変形によって拡張している。(c) 工程ブロック101に示されたように、リードフレーム材をソーイング(sawing)またはポンチカッティング(punch−cutting)する。(d) 工程ブロック202に示されたように、少なくとも1つのリードフレーム(ダイ取り付け)にダイを取り付ける。(e) 工程ブロック303に示されたように、電気伝導性の無い接着剤を硬化させる。(f) 工程ブロック404に示されたように、少なくとも1つのリードにダイからワイヤを接合する。(g) 工程ブロック505に示されたように、紫外線で硬化可能なエポキシのような密封剤を供給することにより成型されたリードフレーム上に窓を取り付け、それにより、少なくとも1つのリードレス半導体パッケージング装置2000を形成する。(h) 工程ブロック606に示されたように、レーザー技術により、少なくとも1つの形成された窓のあるリードレス半導体パッケージング装置2000をマーキングする。(i) 工程ブロック707に示されたように、少なくとも1つのレーザーマークされた窓のあるリードレス半導体パッケージング装置2000 をシンギュレートする。(j) 工程ブロック808に示されたように、少なくとも1つのシンギュレートされた窓のあるリードレス半導体パッケージング装置2000 をパックする。(k) 工程ブロック909に示されたように、少なくとも1つのパックされた窓のあるリードレス半導体パッケージング装置2000 を出荷する。
【0023】
ここに示された情報及び詳細は、現在の好ましい発明の具体例として、つまり本発明により広く考えられる属する代表的なものとして、その発明の上述された目的を達成することが十分に可能である。本発明の範囲は、当業者に明らかになるであろう他の具体例も十分に包含し、従って添付された本請求項以外の何物によっても制限されない。ここで単数の要素に言及したときは、明白に述べていない限り、それは「1つまたは1つのみ」ではなく「1つまたは1つ以上」を意味することを意図している。一般の当業者に知られた上述の好ましい具体例及び追加的な具体例の要素と、構造的,機能的に同等なものすべては、これにより明白に参照により組み込まれ、本請求項により包含されるものであることが意図されている。更に、本請求項により包含されるそのようなものに対して、本発明により解決を求められる各々の、そしてあらゆる問題を処理するためのデバイスまたは方法に対する要件は存在しない。更に、要素、構成要素、または方法の段階が明白に本請求項に列挙されているかどうかに関係なく、本発明で公開された要素、構成要素、または方法は、公衆に奉げられると言う意図は持たない。しかしながら、様々な形状、半導体材料、及び組み立て材料の詳細な変更や修正は添付された請求項に述べられているような発明の精神と範囲から逸脱することなく成されることは普通の当業者なら容易に理解されるだろう。語句「〜のための手段」を使って要素が明白に列挙されていないなら、35U.S.C112、第6項の規定により解釈される請求項は、ここには無い。
【図面の簡単な説明】
【図1A】
本発明による、ワイヤがスタンプされたリードフレームに結合し、もう一つ別のワイヤがダイ取り付けパッドに結合した状態で、「上側」の位置に置かれたダイを持つリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近い基本リードレス半導体パッケージング装置の断面図である。
【図1B】
本発明による、スタンプされたリードフレームと「下側」の位置に、それらの間で結合したワイヤを備えるダイを持つリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近いリードレス半導体パッケージング装置の断面図である。
【図1C】
本発明による、スタンプされたリードフレームと、「上側」の位置に、それらの間で結合したワイヤを備え、かつ、共通のダイ取り付けパッドを共有するダイを備えるリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近く耐熱性の高いリードレス半導体パッケージング装置の断面図である。
【図1D】
本発明による、スタンプされたリードフレームと「上側」の位置に、それらの間で結合したワイヤを備え、かつ、型からはみ出した(すなわち露出された)ダイ取り付けパッドの下面を備えるダイを持つリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近く耐熱性の高いリードレス半導体パッケージング装置の断面図である。
【図1E】
本発明による、スタンプされたリードフレームと「上側」の位置に、それらの間で結合したワイヤを備え、かつ、スタンプされたリードフレームの下側に置かれた中心パッドを持つリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近いリードレス半導体パッケージング装置の断面図である。
【図1F】
本発明による、スタンプされたリードフレームと、「上側」の位置にそれらの間で結合したワイヤを備え、かつ中心パッドの下面が型からはみだしている、スタンプされたリードフレームの下側に置かれた中心パッドを持つリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近いリードレス半導体パッケージング装置の断面図である。
【図1G】
本発明による、スタンプされたリードフレームと、少なくとも1つの伝導性パーティクルと接触し、かつ、それがリードフレームとフリップチップ間に配置されている、スタンプされたリードフレームの下側に置かれたフリップチップを持つリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近いリードレス半導体パッケージング装置の断面図である。
【図1H】
本発明による、スタンプされたリードフレームと、少なくとも1つの伝導性パーティクルと接触し、かつ、それがリードフレームとフリップチップ間に配置されているスタンプされたリードフレームの上側に置かれたフリップチップを持つリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近いリードレス半導体パッケージング装置の断面図である。
【図1I】
本発明による、リードフレーム上に置かれたダイと、「上側」の位置に、それらの間で結合したワイヤを備えたリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近いリードレス半導体パッケージング装置の断面図である。
【図1J】
本発明による、少なくとも1つのリードフレーム上に置かれたダイと、「上側」の位置に、それらの間で結合したワイヤを備えたリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近いリードレス半導体パッケージング装置の断面図である。
【図1K】
本発明による、リードフレームに対して横に置かれて露出されたダイと、「上側」の位置に、それらの間で結合したワイヤを備えたリードレス半導体デバイス形状について示されたパッケージングモールドラインを持つチップサイズに近いリードレス半導体パッケージング装置の断面図である。
【図1L】
本発明による、製造工程中に産出されるであろう少なくとも1つのリードレス半導体デバイスについて示されたパッケージングモールドラインを持つリードレス半導体パッケージング装置の断面図である。
【図2】
本発明による、スタンプされたリードフレームの内部ポーションに置かれた平らなモールドラインを持つ硬化した重合体材料に対して密封された見える蓋によりパッケージされているスタンプされたリードフレーム、ダイ、及び結合したワイヤを持つリードレス半導体デバイス形状を有する窓を取り付けたリードレス半導体パッケージング装置の断面図である。
【図3】
本発明による、見える蓋を通して見られるように、それらの間のワイヤを結合することにより、共通のダイを共有する複数のリードを持つスタンプされたリードフレームを持つ窓を取り付けたリードレス半導体パッケージング装置の斜視図である。
【図4】
本発明による、リードレス半導体パッケージング装置をパッケージするための組み立て方法のフローチャートである。
【図5】
本発明による、窓のあるリードレス半導体パッケージング装置をパッケージングするための組み立て方法のフローチャートである。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US19331900P | 2000-03-30 | 2000-03-30 | |
US09/668,423 US6525405B1 (en) | 2000-03-30 | 2000-10-06 | Leadless semiconductor product packaging apparatus having a window lid and method for packaging |
PCT/US2001/010390 WO2001075938A2 (en) | 2000-03-30 | 2001-03-30 | Leadless semiconductor product packaging apparatus having a window lid and method for packaging |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004500718A JP2004500718A (ja) | 2004-01-08 |
JP2004500718A5 true JP2004500718A5 (ja) | 2005-02-03 |
Family
ID=26888883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001573521A Ceased JP2004500718A (ja) | 2000-03-30 | 2001-03-30 | オプションで窓となる蓋を備えるリードレス半導体製品パッケージング装置とその組み立て方法 |
Country Status (8)
Country | Link |
---|---|
US (2) | US6525405B1 (ja) |
EP (1) | EP1295338A2 (ja) |
JP (1) | JP2004500718A (ja) |
CN (1) | CN1433573A (ja) |
AU (1) | AU2001249693A1 (ja) |
CA (1) | CA2405051A1 (ja) |
MX (1) | MXPA02009625A (ja) |
WO (1) | WO2001075938A2 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6525405B1 (en) * | 2000-03-30 | 2003-02-25 | Alphatec Holding Company Limited | Leadless semiconductor product packaging apparatus having a window lid and method for packaging |
US6603196B2 (en) * | 2001-03-28 | 2003-08-05 | Siliconware Precision Industries Co., Ltd. | Leadframe-based semiconductor package for multi-media card |
JP2002372473A (ja) * | 2001-04-12 | 2002-12-26 | Fuji Electric Co Ltd | 半導体センサ収納容器およびその製造方法、並びに半導体センサ装置 |
KR100498471B1 (ko) * | 2002-12-27 | 2005-07-01 | 삼성전자주식회사 | 구동 칩 일체형 레이저 다이오드 모듈 및 이를 채용한광픽업장치 |
US7095621B2 (en) * | 2003-02-24 | 2006-08-22 | Avago Technologies Sensor Ip (Singapore) Pte. Ltd. | Leadless leadframe electronic package and sensor module incorporating same |
US6936929B1 (en) * | 2003-03-17 | 2005-08-30 | National Semiconductor Corporation | Multichip packages with exposed dice |
US7365442B2 (en) * | 2003-03-31 | 2008-04-29 | Osram Opto Semiconductors Gmbh | Encapsulation of thin-film electronic devices |
US7405468B2 (en) * | 2003-04-11 | 2008-07-29 | Dai Nippon Printing Co., Ltd. | Plastic package and method of fabricating the same |
JP4519424B2 (ja) * | 2003-06-26 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 樹脂モールド型半導体装置 |
JP3789443B2 (ja) * | 2003-09-01 | 2006-06-21 | Necエレクトロニクス株式会社 | 樹脂封止型半導体装置 |
US7061108B2 (en) * | 2003-10-02 | 2006-06-13 | Texas Instruments Incorporated | Semiconductor device and a method for securing the device in a carrier tape |
TW200514484A (en) * | 2003-10-08 | 2005-04-16 | Chung-Cheng Wang | Substrate for electrical device and methods of fabricating the same |
DE10352285A1 (de) * | 2003-11-08 | 2005-06-09 | Dr. Johannes Heidenhain Gmbh | Optoelektronische Bauelementanordnung |
US7154186B2 (en) * | 2004-03-18 | 2006-12-26 | Fairchild Semiconductor Corporation | Multi-flip chip on lead frame on over molded IC package and method of assembly |
CN101073152B (zh) * | 2004-12-20 | 2010-04-28 | 半导体元件工业有限责任公司 | 具有下置引脚的电子封装和方法 |
TWI285415B (en) * | 2005-08-01 | 2007-08-11 | Advanced Semiconductor Eng | Package structure having recession portion on the surface thereof and method of making the same |
US7943431B2 (en) * | 2005-12-02 | 2011-05-17 | Unisem (Mauritius) Holdings Limited | Leadless semiconductor package and method of manufacture |
US20070176303A1 (en) * | 2005-12-27 | 2007-08-02 | Makoto Murai | Circuit device |
US7371616B2 (en) * | 2006-01-05 | 2008-05-13 | Fairchild Semiconductor Corporation | Clipless and wireless semiconductor die package and method for making the same |
US8030138B1 (en) * | 2006-07-10 | 2011-10-04 | National Semiconductor Corporation | Methods and systems of packaging integrated circuits |
DE102006037538B4 (de) * | 2006-08-10 | 2016-03-10 | Infineon Technologies Ag | Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels |
EP2100323A4 (en) * | 2006-12-12 | 2011-12-07 | Interplex Qlp Inc | ELECTRONIC PLASTIC COMPONENT CAPSULATION |
US8138596B2 (en) * | 2007-04-17 | 2012-03-20 | Nxp B.V. | Method for manufacturing an element having electrically conductive members for application in a microelectronic package |
US8493748B2 (en) * | 2007-06-27 | 2013-07-23 | Stats Chippac Ltd. | Packaging system with hollow package and method for the same |
SG149724A1 (en) * | 2007-07-24 | 2009-02-27 | Micron Technology Inc | Semicoductor dies with recesses, associated leadframes, and associated systems and methods |
SG149725A1 (en) * | 2007-07-24 | 2009-02-27 | Micron Technology Inc | Thin semiconductor die packages and associated systems and methods |
US7749809B2 (en) * | 2007-12-17 | 2010-07-06 | National Semiconductor Corporation | Methods and systems for packaging integrated circuits |
US8048781B2 (en) * | 2008-01-24 | 2011-11-01 | National Semiconductor Corporation | Methods and systems for packaging integrated circuits |
US20130009297A1 (en) * | 2008-04-04 | 2013-01-10 | Gem Services, Inc. | Semiconductor device package having configurable lead frame fingers |
US20130009296A1 (en) * | 2008-04-04 | 2013-01-10 | Gem Services, Inc. | Semiconductor device package having features formed by stamping |
JP2010009644A (ja) * | 2008-06-24 | 2010-01-14 | Alphana Technology Co Ltd | ディスク駆動装置 |
US20100015329A1 (en) * | 2008-07-16 | 2010-01-21 | National Semiconductor Corporation | Methods and systems for packaging integrated circuits with thin metal contacts |
US8039311B2 (en) * | 2008-09-05 | 2011-10-18 | Stats Chippac Ltd. | Leadless semiconductor chip carrier system |
CN101764120B (zh) * | 2009-12-31 | 2011-12-21 | 锐迪科科技有限公司 | 半导体器件无引线封装结构 |
CN102339763B (zh) * | 2010-07-21 | 2016-01-27 | 飞思卡尔半导体公司 | 装配集成电路器件的方法 |
CN102709256A (zh) * | 2012-06-19 | 2012-10-03 | 中国电子科技集团公司第十三研究所 | 一种空腔无引线塑料扁平封装 |
KR101538543B1 (ko) * | 2013-08-13 | 2015-07-22 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US20150325503A1 (en) * | 2014-05-08 | 2015-11-12 | Infineon Technologies Ag | Method of singularizing packages and leadframe |
US9847281B2 (en) * | 2015-06-30 | 2017-12-19 | Stmicroelectronics, Inc. | Leadframe package with stable extended leads |
JP6730948B2 (ja) * | 2017-02-21 | 2020-07-29 | 株式会社東芝 | 光学装置及びその製造方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE186795T1 (de) * | 1990-07-21 | 1999-12-15 | Mitsui Chemicals Inc | Halbleiteranordnung mit einer packung |
US5458716A (en) * | 1994-05-25 | 1995-10-17 | Texas Instruments Incorporated | Methods for manufacturing a thermally enhanced molded cavity package having a parallel lid |
JPH0831988A (ja) * | 1994-07-20 | 1996-02-02 | Nec Corp | テープキャリアパッケージの封止構造 |
US5454905A (en) * | 1994-08-09 | 1995-10-03 | National Semiconductor Corporation | Method for manufacturing fine pitch lead frame |
JP3245329B2 (ja) * | 1995-06-19 | 2002-01-15 | 京セラ株式会社 | 半導体素子収納用パッケージ |
JP3027954B2 (ja) * | 1997-04-17 | 2000-04-04 | 日本電気株式会社 | 集積回路装置、その製造方法 |
US6117705A (en) * | 1997-04-18 | 2000-09-12 | Amkor Technology, Inc. | Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate |
EP0895287A3 (en) * | 1997-07-31 | 2006-04-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and lead frame for the same |
US5942796A (en) * | 1997-11-17 | 1999-08-24 | Advanced Packaging Concepts, Inc. | Package structure for high-power surface-mounted electronic devices |
JP3285815B2 (ja) * | 1998-03-12 | 2002-05-27 | 松下電器産業株式会社 | リードフレーム,樹脂封止型半導体装置及びその製造方法 |
JP3420057B2 (ja) * | 1998-04-28 | 2003-06-23 | 株式会社東芝 | 樹脂封止型半導体装置 |
US6933594B2 (en) | 1998-06-10 | 2005-08-23 | Asat Ltd. | Leadless plastic chip carrier with etch back pad singulation |
US6143981A (en) * | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US6281568B1 (en) * | 1998-10-21 | 2001-08-28 | Amkor Technology, Inc. | Plastic integrated circuit device package and leadframe having partially undercut leads and die pad |
US6191359B1 (en) * | 1998-10-13 | 2001-02-20 | Intel Corporation | Mass reflowable windowed package |
TW428295B (en) * | 1999-02-24 | 2001-04-01 | Matsushita Electronics Corp | Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof |
US6208519B1 (en) * | 1999-08-31 | 2001-03-27 | Micron Technology, Inc. | Thermally enhanced semiconductor package |
US6246111B1 (en) * | 2000-01-25 | 2001-06-12 | Siliconware Precision Industries Co., Ltd. | Universal lead frame type of quad flat non-lead package of semiconductor |
EP1295328A4 (en) | 2000-03-10 | 2010-01-06 | Chippac Inc | BULK CHIP TYPE HOUSING ON CONNECTION GRID AND CORRESPONDING METHOD |
US6372539B1 (en) | 2000-03-20 | 2002-04-16 | National Semiconductor Corporation | Leadless packaging process using a conductive substrate |
US6399415B1 (en) | 2000-03-20 | 2002-06-04 | National Semiconductor Corporation | Electrical isolation in panels of leadless IC packages |
US6525405B1 (en) * | 2000-03-30 | 2003-02-25 | Alphatec Holding Company Limited | Leadless semiconductor product packaging apparatus having a window lid and method for packaging |
-
2000
- 2000-10-06 US US09/668,423 patent/US6525405B1/en not_active Expired - Fee Related
-
2001
- 2001-03-30 JP JP2001573521A patent/JP2004500718A/ja not_active Ceased
- 2001-03-30 CN CN01807636A patent/CN1433573A/zh active Pending
- 2001-03-30 AU AU2001249693A patent/AU2001249693A1/en not_active Abandoned
- 2001-03-30 WO PCT/US2001/010390 patent/WO2001075938A2/en not_active Application Discontinuation
- 2001-03-30 CA CA002405051A patent/CA2405051A1/en not_active Abandoned
- 2001-03-30 MX MXPA02009625A patent/MXPA02009625A/es unknown
- 2001-03-30 EP EP01922946A patent/EP1295338A2/en not_active Withdrawn
-
2002
- 2002-11-22 US US10/302,334 patent/US6797541B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004500718A5 (ja) | ||
US6797541B2 (en) | Leadless semiconductor product packaging apparatus having a window lid and method for packaging | |
US6611047B2 (en) | Semiconductor package with singulation crease | |
US6420779B1 (en) | Leadframe based chip scale package and method of producing the same | |
US6410979B2 (en) | Ball-grid-array semiconductor device with protruding terminals | |
US8836101B2 (en) | Multi-chip semiconductor packages and assembly thereof | |
US8329509B2 (en) | Packaging process to create wettable lead flank during board assembly | |
US7968982B2 (en) | Thermal enhanced upper and dual heat sink exposed molded leadless package | |
US20120178214A1 (en) | Routable array metal integrated circuit package fabricated using partial etching process | |
WO2002009180A1 (en) | Plastic package base, air cavity type package and their manufacturing methods | |
US9029991B2 (en) | Semiconductor packages with reduced solder voiding | |
US7402459B2 (en) | Quad flat no-lead (QFN) chip package assembly apparatus and method | |
CN107403765A (zh) | 具有可润湿侧面的半导体封装件 | |
CN101553920A (zh) | 方型扁平无引线封装的方法和设备 | |
US20090212404A1 (en) | Leadframe having mold lock vent | |
JPH10200024A (ja) | 表面実装用パッケージとその製造方法 | |
US7723163B2 (en) | Method of forming premolded lead frame | |
US6921967B2 (en) | Reinforced die pad support structure | |
US10840172B2 (en) | Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package | |
US6312976B1 (en) | Method for manufacturing leadless semiconductor chip package | |
JPS6336699Y2 (ja) | ||
JP2000150761A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2002110882A (ja) | 半導体装置およびその製造方法 | |
CN115083923A (zh) | 制造半导体器件的方法和相应的半导体器件 | |
CN115547840A (zh) | 制造半导体器件的衬底的方法、对应衬底和半导体器件 |