JP2004356258A - 半導体製造方法および半導体装置 - Google Patents

半導体製造方法および半導体装置 Download PDF

Info

Publication number
JP2004356258A
JP2004356258A JP2003150346A JP2003150346A JP2004356258A JP 2004356258 A JP2004356258 A JP 2004356258A JP 2003150346 A JP2003150346 A JP 2003150346A JP 2003150346 A JP2003150346 A JP 2003150346A JP 2004356258 A JP2004356258 A JP 2004356258A
Authority
JP
Japan
Prior art keywords
brazing material
resin
mask
wiring board
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003150346A
Other languages
English (en)
Inventor
Mitsunori Ishizaki
光範 石崎
Kazuto Ono
一人 大野
Yoichi Kitamura
洋一 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003150346A priority Critical patent/JP2004356258A/ja
Publication of JP2004356258A publication Critical patent/JP2004356258A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】半導体装置を低コストで作製することができる半導体製造方法、およびこの方法によって作製された小型、高速動作の半導体装置を提供することを目的とする。
【解決手段】接続用電極201a、201bに対応する位置にろう材供給用開口部7a,7cが形成され、貫通孔3を囲むように樹脂供給用開口部7dが形成されたろう材・樹脂供給用マスク7を配線基板2上に載置するろう材・樹脂供給用マスク載置工程と、ろう材供給用開口部7a,7cを介して接続用電極201a,201b上に接続用ろう材5を供給するろう材供給工程と、樹脂供給用開口部7dを介して貫通孔3を覆う封止樹脂材9を供給する樹脂供給工程とを有し、ろう材供給工程と樹脂供給工程の間は、ろう材・樹脂供給用マスク7は、配線基板上に載置された状態に保たれる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は貫通孔を有する配線基板にはんだ等のろう材を用いて接続された電子部品を搭載してなる構成の半導体装置および半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
貫通孔が設けられた電極にはんだ等のろう材を用いて電子部品を接合する場合、接合不良を防ぐためにろう材が貫通孔に流れ込むことを防止する必要がある。
このような場合、広く一般に、電極から少し離れた位置に耐熱性を有する封止樹脂材で形成されたソルダレジストをダムとして設置し、貫通孔へのろう材の流れ込みを防止する方法が用いられている。
【0003】
また、貫通孔へのろう材の流れ込みを防止する方法としては、他に、貫通孔を導電性ペースト、金属線材、樹脂、あるいは金属ペーストで充填しておく方法が提案されている(例えば、特許文献1参照)。
【0004】
【特許文献1】
特開平4−44293号公報
【0005】
【発明が解決しようとする課題】
上述したようなソルダレジストをダムとして設置するためには、電極と貫通孔との距離を所定の大きさに広げなければならず、小型化・高密度化を妨げるものとして問題であった。さらに、電極と貫通穴との間の配線長が大きくなって配線の寄生成分が増大するため、高速動作化を妨げる問題もあった。一方、貫通孔を充填材で充填する方法に関して、貫通孔のアスペクト比(貫通孔深さ/貫通孔の直径)を大きくしなければ十分な充填ができないため、貫通孔の径を小さくすることができず、小型・高密度実装化を妨げる問題があった。さらに、貫通孔の充填に伴い、基板作製時の作業工程、管理項項目が増加するため、基板の製造コストが増大する問題もあった。
【0006】
この発明は上記のような課題を解決するためになされたもので、貫通孔が設けられた電極を有する配線基板をもつ半導体装置を低コストで作製することができる半導体装置の製造方法、およびこの方法によって作製された小型、高速動作の半導体装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
この発明の半導体製造方法は、電子部品の電極と接続される接続用電極が実装面に形成され、接続用電極の少なくとも1つが内壁に金属層が形成された貫通孔によって実装面と反対側の面に形成された裏面電極と電気的に接続されている配線基板に、電子部品を実装する半導体製造方法において、接続用電極に対応する位置にろう材供給用開口部が形成され、貫通孔を囲むように樹脂供給用開口部が形成されたろう材・樹脂供給用マスクを配線基板上に載置するろう材・樹脂供給用マスク載置工程と、ろう材供給用開口部を介して接続用電極上に接続用ろう材を供給するろう材供給工程と、樹脂供給用開口部を介して貫通孔を覆う封止樹脂材を供給する樹脂供給工程とを有し、ろう材供給工程と樹脂供給工程の間は、ろう材・樹脂供給用マスクは、配線基板上に載置された状態に保たれる。
【0008】
この発明の半導体装置は、電子部品の電極と配線基板の表面に形成された接続用電極とが接続用ろう材で接合された半導体装置において、配線基板は電子部品に対向する位置に貫通孔を有し、貫通孔の内壁に形成された金属層によって配線基板の表面の接合用電極と配線基板の裏面に形成された裏面電極とが電気的に接続され、かつ電子部品と配線基板との間に配置した封止樹脂材によって貫通孔の配線基板の表面側の開口部が覆われている。
【0009】
【発明の実施の形態】
実施の形態1.
図1はこの発明の実施の形態1の半導体装置を示す、配線基板とろう材・樹脂供給用マスクとろう材供給用マスクとが位置合わせされた様子を示す斜視図である。図2は配線基板とろう材・樹脂供給用マスクとろう材供給用マスクとの位置を合わせて重ね合わせた状態を示す図1のA−A線に沿う矢視断面図である。図3は図2の状態の半導体装置にろう材が塗布された様子を示す斜視図である。図4は図3の状態の半導体装置のA−A線に沿う矢視断面図である。図5は図3の状態の半導体装置に封止樹脂材が供給された状態を示す断面図である。図6は図5の状態の半導体装置に電子部品が位置合わせされた状態の斜視図である。図7はキャリア基板の表面図である。図8はキャリア基板の裏面図である。図9は配線基板に電子部品が搭載された様子を示す斜視図である。図10は図9の半導体装置のA−A線に沿う矢視断面図である。図11は図9の半導体装置のB−B線に沿う矢視断面図である。
【0010】
これらの図において、配線基板2の所定の位置には、次のものが設けられている。すなわち、配線基板2の表面に形成された接地用電極2a、接地用電極2aの周片部に突出して形成された電子部品1を実装するための接続用電極である電極パッド201a、配線基板2の表面の信号線路2b、信号線路2bの端部に形成された電子部品1を実装するため接続用電極である電極パッド201b、配線基板2の裏面に形成された裏面電極である接地電極2c、配線基板2を貫通する貫通孔3、貫通孔3の内壁に形成された金属層3a、及び、信号線路2b上に形成されたソルダレジスト6が設けられている。
【0011】
ろう材・樹脂供給用マスク7の中央には、封止樹脂材供給用の大きな開口(樹脂供給用開口部)7bが穿孔されている。また、ろう材・樹脂供給用マスク7の開口7bの周囲の、電極パッド201aに対応する位置には、ろう材供給用の小さな開口(ろう材供給用開口部)7aが穿孔され、さらに、電極パッド201bに対応する位置には、ろう材供給用の小さな開口(ろう材供給用開口部)7cが穿孔さている。
一方、ろう材供給用マスク8の電極パッド201aに対応する位置には、ろう材供給用の小さな開口(ろう材供給用開口部)8aが穿孔され、電極パッド201bに対応する位置には、ろう材供給用の小さな開口(ろう材供給用開口部)8cが穿孔さている。
【0012】
図1は配線基板2の表面に形成された電極パッド201a,201bと、ろう材・樹脂供給用マスク7の開口7a,7cと、ろう材供給用マスク8の開口8a,8cとの位置を合わせた状態を示す。また、図2は配線基板2とろう材・樹脂供給用マスク7とろう材供給用マスク8との位置を合わせて重ね合わせた状態を示す図1のA−A線に沿う矢視断面図である(ろう材・樹脂供給用マスク載置工程、ろう材供給用マスク載置工程)。配線基板2の表面には接地用電極2aが形成され、接地用電極2aは内壁に金属層3aを形成した8個の直径0.3mmの貫通孔3によって配線基板2の裏面に形成された接地用の裏面電極2cと電気的に接続されている。また、配線基板2の表面には信号線路2bが形成され、信号線路2b上にはろう材が流れ広がることを防止するためにエポキシ系樹脂のソルダレジスト6が形成されている。
【0013】
この実施の形態では配線基板2としてビスマレイミド−トリアジン(以後、BTとも言う)樹脂基板が用いられ、表裏面の電極は、銅(以後、Cuとも言う)の上にニッケル(以後、Niとも言う)と金(以後、Auとも言う)がめっきされて形成されており、貫通孔3の内壁には、めっきにより銅の層が形成されている。配線基板2の材料としては他にも紙フェノール、紙エポキシ、紙ポリエステル、ガラスエポキシ、テフロン(登録商標)、ポリイミド等の樹脂基板やアルミナ、窒化アルミ、ガラスセラミック等のセラミックス基板が用いられてもよい。
【0014】
一方、ろう材・樹脂供給用マスク7は、厚さ0.1mmのステンレスで作製され、配線基板2表面の8個の接地電極パッド201aの位置に対応した0.72×0.60mmの開口7a(ろう材供給用開口部)と、2個の信号電極パッド201bの位置に対応した0.9×0.60mmの開口7c(ろう材供給用開口部)と、これらの開口7a,7cの内側に配線基板2の接地電極の8個の貫通孔3が内包される2.9×2.2mmの開口7b(樹脂供給用開口部)とが形成されている。
【0015】
ろう材供給用マスク8は、厚さ0.03mmのステンレスで作製され、配線基板2表面の8個の接地電極パッド201aの位置に対応した0.72×0.60mmの開口8a(ろう材供給用開口部)と、2個の信号電極パッド201bの位置に対応した0.9×0.60mmの開口8c(ろう材供給用開口部)とが形成されている。本実施の形態では、ろう材・樹脂供給用マスク7の開口7a,7cとろう材供給用マスク8の開口8a、8cの形状に関しては、寸法を同一のものとしたが、異なるものであってもよい。
【0016】
図3は図2の状態の半導体装置に、スクリーン印刷法によって、接続用ろう材として例えばはんだ等のろう材5をろう材・樹脂供給用マスク7の開口7a,7cとろう材供給用マスク8の開口8a、8cに充填し(ろう材供給工程)、その後、ろう材供給用マスク8をろう材・樹脂供給用マスク7から分離した状態を示す斜視図である。図4は図3のA−A線に沿う矢視断面図である。本実施の形態では、ろう材5として、錫(以後、Snとも言う)と鉛(以後、Pbとも言う)からなるはんだペーストを用いたが、他にもSnと銀(以後、Agとも言う)、インジウム(以後、Inとも言う)とPb、SnとPbとAg、SnとPbとIn、SnとAgとCu、SnとAgとCuとビスマス(以後、Biとも言う)等からなるろう材ペーストを用いることもできる。
【0017】
図5は図4の状態の半導体装置において、ろう材・樹脂供給用マスク7の開口7bに封止樹脂材9を充填し(樹脂供給工程)、その後、ろう材・樹脂供給用マスク7を配線基板2から外した状態であり、図3のA−A線に沿う矢視断面図である。配線基板2の接地用電極2aに形成された8個の貫通孔3の表面の開口は封止樹脂材9によって塞がれている。本実施の形態では封止樹脂材9として導電性を有する接着材を用い、これをスクリーン印刷法によって供給したが、封止樹脂材9としては絶縁性樹脂でもよく、また、スクリーン印刷法ではなくディスペンサによっても供給することもできる。また、封止樹脂材9を供給する前に、ろう材5のろう材・樹脂供給用マスク7から突出した部分を取り除いておいてもよい。
【0018】
図6はろう材5と封止樹脂材9が供給された配線基板2の電極パッド201a,201bと、電子部品1の電極との位置を合わせた状態を示す斜視図である。この本実施の形態で使用した電子部品について簡単に説明する。電子部品部1は、半導体素子10を図示しないバンプによってキャリア基板11に実装して構成されものであり、キャリア基板11の表面(半導体素子10を実装する面)には、図7に示すように接地線路13aと信号線路14aが形成され、それぞれろう材のぬれ広がりを防止するためのレジスト15が形成されている。また、キャリア基板11の裏面には図8に示すように接地用電極13cと信号線路電極14cが形成され、接地用電極13cのろう材で接続される領域以外には表面にレジスト16が形成されている。
【0019】
キャリア基板11表面の接地線路13aと基板裏面の接地用電極13c、および信号線路14aと信号線路電極14cはそれぞれキャリア基板11の周囲の半割り貫通孔12の内壁に形成した金属層12aによって電気的に接続されている。
【0020】
本実施の形態では、キャリア基板11に搭載される半導体素子10としておよそ30GHzまでの周波数特性を有する外形0.57×0.56×t0.1mmのガリウムヒ素(以後、GaAsとも言う)製の電界効果型トランジスタ(以後、FETとも言う)が用いられている。キャリア基板11はアルミナ製で外形は3.5×2.8×厚さ0.25mmであり、表裏面の電極と半割り貫通孔の壁面の金属層はクロム(以後、Crとも言う)Cr/パラジウム(以後、Pbとも言う)/Cu/Ni/Auの多層構造となっている。また、電極上の所定の箇所にろう材のぬれ広がりを防止するためのCrのレジストが形成されている。
【0021】
この半導体素子10をキャリア基板11に実装したもの、すなわち、電子部品1は、以下のように作製される。すなわち、φ25μmのAuワイヤの先端を溶融凝固させてφ75μmのAuボール17を形成した後、270℃に加熱しながらAuボール17を超音波熱圧着し、Auボール17からAuワイヤを切り離すことで、φ97μmのAuバンプ17を作製し、これを電極10aとキャリア基板11の電極パッド13b,14bに合計6配設する。その後、300℃に加熱しながらGaAsのFETを600gfの荷重で10秒間加圧することで、AuバンプとGaAsのFETに形成されたAu電極とを固相接合する。
【0022】
図9は配線基板2に、電子部品1を位置合わせて搭載し(電子部品載置工程)、その後、ろう材5を溶融・凝固させて配線基板2と電子部品1とを電気的に接続する(電子部品接合工程)とともに、封止樹脂材9を硬化させた(封止樹脂材硬化工程)状態を示す斜視図である。図10は図9の半導体装置のA−A線に沿う矢視断面図である。図11は図9の半導体装置のA−A線に沿う矢視断面図である。ろう材5は、リフロー炉で最高240℃に加熱して溶融・凝固され(電子部品接合工程)、その後、オーブン中で150℃、1時間加熱することで封止樹脂材9の熱硬化(封止樹脂材硬化工程)をさらに促進される。
【0023】
以上のように、本実施の形態においては、電極パッド201aに接続された貫通孔3を封止樹脂材9であらかじめ塞いでおくことで、ろう材5の溶融時に、ろう材5が貫通孔に流れ込まず、接合不良を防止することができる。
【0024】
なお、本実施の形態で導電性を有する封止樹脂材9を用いたのは、キャリア基板11と基板の接地用電極との電気的な接続を強化したほうが高周波特性上有利であるためである。さらに、貫通孔3はキャリア基板11の直下に配置しているため、高密実装化が可能となっている。従来法であるソルダレジストによって貫通孔へのろう材の流れ込みを防止する場合、電極パッド端と貫通孔端との距離を0.4mm以上にしなければならかったが、本方法では印刷マスクによって封止樹脂材9を高精度に供給し、電極パッド端と貫通孔端との距離を0.1mmに近づけることができ、これにより、配線基板2裏面の接地裏面電極2cまでの配線部の寄生成分を低減することができ、ソルダレジストを使用する場合に比べて使用周波数帯域を高周波数側に5GHz改善することができる。
【0025】
高周波で動作する部品は実装位置によって特性に差が生じてしまうが、ろう材を用いて配線基板に電子部品を実装する場合、ろう材溶融時の表面張力によって電子部品が配線基板に搭載した時の位置から若干ずれることがある。しかし、本実施の形態の方法においては、封止樹脂材9によって電子部品を固定しているため、ろう材溶融時の位置ずれが防止され、安定した特性で製造することが可能となる。また、本実施の形態の半導体装置の構造においては、封止樹脂材9がろう材接合部の周辺を覆っていないので、接合部が目視で確認できる。このため、接合不良の有無の検査とリペアが速やかに実行できる利点もある。さらに、本方法ではスクリーン印刷によって、ろう材5および封止樹脂材9を一括で供給できるため、特に配線基板2に複数の電子部品を実装する場合において生産性に優れる効果が発揮される。
【0026】
なお、本実施の形態では、ろう材供給用マスク8には、ろう材5を供給するための開口8a,8cが形成されているが、ろう材5を供給するための開口ではなく、ろう材・樹脂供給用マスク7の封止樹脂材9を供給するための開口7bの位置に対応した、封止樹脂材9を供給するための開口を形成し、先に封止樹脂材9を配線基板2に供給して次にろう材を供給するよう、製造手順を変更してもよい。
【0027】
実施の形態2.
図12はこの発明の実施の形態2の半導体装置を示す、配線基板に重ねられたろう材・樹脂供給用マスクと樹脂供給用マスクとが位置合わせされた様子を示す斜視図である。図13は配線基板とろう材・樹脂供給用マスクと樹脂供給用マスクとの位置を合わせて重ね合わせた状態を示す図12のA−A線に沿う矢視断面図である。図14は図12の状態の半導体装置に封止樹脂材が供給された状態を示すA−A線に沿う矢視断面図である。図1から図11に示した実施の形態1と同一または相当部分には同一符号を付し、その説明を省略する。本実施の形態においては、図1から図11に示した方法とは別のろう材および封止樹脂材の供給方法を行う。図において、樹脂供給用マスク18の中央には、封止樹脂材供給用の大きな開口(樹脂供給用開口部)18bが穿孔されている。
【0028】
図12は実施の形態1で示した図4の状態の半導体装置において、ろう材・樹脂供給用マスク7の開口7bと、樹脂供給用マスク18の開口18bとの位置を合わせた状態を示す斜視図である。また、図13はろう材・樹脂供給用マスク7に樹脂供給用マスク18を位置を合わせて重ね合わせた状態(樹脂供給用マスク載置工程)を示す断面図であり、図12のA−A線に沿う矢視断面図である。
【0029】
樹脂供給用マスク18は、厚さ0.1mmのステンレスで作製され、ろう材・樹脂供給用マスク7の開口7bの位置に対応した2.9×2.2mmの開口18b(樹脂供給用開口部)が形成されている。本実施の形態では、ろう材・樹脂供給用マスク7の開口7bと樹脂供給用マスク18の開口18bとの形状に関しては、寸法を同一のものとしたが、異なるものであってもよい。
なお、樹脂供給用マスク18を重ね合わせる前に、ろう材5のろう材・樹脂供給用マスク7から突出した部分を取り除いておいても良い。
【0030】
図14は図13の状態の半導体装置に、ろう材・樹脂供給用マスク7の開口7bと樹脂供給用マスクの開口18bに封止樹脂材9を充填し(樹脂供給工程)、その後、樹脂供給用マスク18とろう材・樹脂供給用マスク7を配線基板2から外した状態であり、図13に断面図で示した。配線基板2の接地用電極2aに形成された8個の貫通孔3の表面の開口は封止樹脂材9によって塞がれている。本実施の形態では封止樹脂材9として導電性を有する接着材をスクリーン印刷法によって供給したが、封止樹脂材9としては絶縁性樹脂でもよく、また、スクリーン印刷法ではなくディスペンサによっても供給することもできる。
【0031】
以上のように、本実施の形態においては、貫通孔3を囲むように開口18b(樹脂供給用開口部)が形成されるとともに、ろう材・樹脂供給用マスク7のろう材供給用の開口7a(ろう材供給用開口部)を塞ぐ樹脂供給用マスク18をろう材・樹脂供給用マスク7上に重ねる樹脂供給用マスク載置工程をさらに有し、樹脂供給工程は、ろう材・樹脂供給用マスク7と樹脂供給用マスク18の両開口部7b,18b(両樹脂供給用開口部)を介して封止樹脂材を供給する。そのため、封止樹脂材9を供給する際、先に供給したろう材5の表面への封止樹脂材9の付着が防止でき、図1から図11に示した実施の形態1の効果に加え、ろう材接合部のボイド等の発生を防止する効果も得ることができる。
【0032】
実施の形態3.
図15はこの発明の実施の形態3の半導体装置を示す、配線基板とろう材・樹脂供給用マスクと樹脂供給用マスクとが位置合わせされた様子を示す斜視図である。図16は配線基板とろう材・樹脂供給用マスクと第3のマスクとの位置を合わせて重ね合わせた状態を示す図15のA−A線に沿う矢視断面図である。図17は図16の状態の半導体装置に封止樹脂材が供給された状態を示す断面図である。図18は図17の状態の半導体装置に第3のマスクが重ねられた状態を示す断面図である。図19は図18の状態の半導体装置にろう材が供給された状態を示す断面図である。図20は図19の状態の半導体装置に電子部品が搭載された様子を示す図15のA−A線に沿う矢視断面図である。図21は図19の状態の半導体装置に電子部品が搭載された様子を示す図15のB−B線に沿う矢視断面図である。図1から図11に示した実施の形態1と同一または相当部分には同一符号を付し、その説明を省略する。本実施の形態においては、図1から図11に示した方法とは別のろう材および封止樹脂材の供給方法を行う。図において、樹脂供給用マスク19の中央には、封止樹脂材供給用の大きな開口(樹脂供給用開口部)19bが穿孔されている。ろう材・樹脂供給用マスク7は、実施の形態1と同様なものである。樹脂供給用マスク19は、実施の形態2の樹脂供給用マスク18と概略同様なものである。
【0033】
図15は配線基板2の表面に形成された電極パッド201a,201bとろう材・樹脂供給用マスク7の開口7a,7cとの位置と、ろう材・樹脂供給用マスク7の開口7bと樹脂供給用マスク19の開口19bとの位置を合わせた状態を示す斜視図である。また、図16は配線基板2とろう材・樹脂供給用マスク7と樹脂供給用マスク19との位置を合わせて重ね合わせた状態を示す図15のA−A線に沿う矢視断面図である。
【0034】
図17は図16の状態の半導体装置に、スクリーン印刷法によって封止樹脂材9をろう材・樹脂供給用マスク7の開口7bと樹脂供給用マスク19の開口19bに充填し(樹脂供給工程)、その後、樹脂供給用マスク19をろう材・樹脂供給用マスク7から外した状態の図15のA−A線に沿う矢視断面図である。本実施の形態では封止樹脂材9として導電性を有する接着材をスクリーン印刷法によって供給したが、絶縁性樹脂でもよい。
【0035】
図18は図17の状態の半導体装置に、ろう材・樹脂供給用マスク7の開口7aと、ろう材供給用マスク20の開口20aとの位置を合わせて重ね合わせた状態(ろう材供給用マスク載置工程)を示す図15のA−Aに沿う矢視断面図である。
【0036】
ろう材供給用マスク20は、厚さ0.1mmのステンレスで作製され、配線基板2表面の8個の接地電極パッド201aの位置に対応した0.72×0.60mmの開口20a(ろう材供給用開口部)と、2個の信号電極パッド201bの位置に対応した0.9×0.60mmの図示しない開口8c(ろう材供給用開口部)とが形成され、さらにろう材・樹脂供給用マスク7の開口7bに対応した位置に3.0×2.3mmで深さ0.05mmの凹部20cがエッチングで形成されている。
【0037】
図19は図18の状態の半導体装置に、スクリーン印刷法によって、接続用ろう材として例えばはんだ等のろう材5をろう材・樹脂供給用マスク7の開口7aとろう材供給用マスク20の開口20aに充填し(ろう材供給工程)、その後、ろう材供給用マスク20とろう材・樹脂供給用マスク7を配線基板2から外した状態であり、図15のA−Aに沿う矢視断面図である。本実施の形態では、ろう材にSnとPbからなるはんだペーストを用いたが、他にもSnとAg、InとPb、SnとPbとAg、SnとPbとIn、SnとAgとCu、SnとAgとCuとBi等からなるろう材ペーストを用いることもできる。
【0038】
図20と図21は、それぞれ図19の状態において、配線基板2に、電子部品1を位置合わせして搭載し(電子部品載置工程)、その後、ろう材5を溶融・凝固させて配線基板2と電子部品とを電気的に接続する(電子部品接合工程)とともに、封止樹脂材9を硬化させた(封止樹脂材硬化工程)状態の、図15におけるのA−A線とB−B線に沿う矢視断面図である。ろう材5はリフロー炉で最高240℃に加熱して溶融・凝固され(電子部品接合工程)、その後、オーブン中で150℃、1時間加熱することで封止樹脂材9の熱硬化(封止樹脂材硬化工程)をさらに促進される。
【0039】
以上のように、本実施の形態においては、電極パッド201a,201bに対応する位置に開口20a(ろう材供給用開口部)が形成されるとともに、ろう材・樹脂供給用マスク7の樹脂供給用の開口7b(樹脂供給用開口部)を塞ぐろう材供給用マスク20を、ろう材・樹脂供給用マスク7上に重ねるろう材供給用マスク載置工程をさらに有し、ろう材供給工程は、ろう材・樹脂供給用マスク7とろう材供給用マスク20の両開口部7a,20a(両ろう材供給用開口部)を介して接続用ろう材5を供給する。そのため、図1から図11に示した実施の形態1よりろう材5を多量に供給して実装後のフィレットの断面形状を大きくすることが可能となるため、配線基板2と電子部品1との線膨張係数の差でろう材接合部に生じる応力を緩和できるとともに、ろう材接合部にクラックが生じた場合でも、クラックが接合部全体を貫通して破断に至るまでの時間を遅延できるため、半導体装置の熱疲労寿命を改善することが可能となる。
【0040】
以上の実施の形態1から3では、GaAsのFETをアルミナのキャリア基板11に実装したモジュールの電極と配線基板2の電極とを直接ろう材で接合したが、モジュールの電極にろう材や金属でバンプを形成しておき、バンプと配線基板2の電極とをろう材で接合してもよい。また、電子部品としては、実施の形態1から3で示したモジュールの他にも、抵抗やコンデンサ等のチップ部品や、スモール・アウトライン・パッケージ(SOP: Small Outline Package)、シン・スモール・アウトライン・パッケージ(TOP: Thin Small Outline Package)、スモール・アウトライン・ジェイリード・パッケージ(SOJ: Small Outline J−lead Package)、クアド・フラット・パッケージ(QFP: Quad Flat Package)、ボール・グリッド・アレイ(BGA: Ball Grid Array)、チップ・スケール・パッケージ(CSP: Chip Scale Package)、リード・グリッド・アレイ(LGA: Land Grid Array)等のパッケージ部品や様々なマルチチップモジュールを用いてもよい。
【0041】
【発明の効果】
この発明の半導体製造方法は、電子部品の電極と接続される接続用電極が実装面に形成され、接続用電極の少なくとも1つが内壁に金属層が形成された貫通孔によって実装面と反対側の面に形成された裏面電極と電気的に接続されている配線基板に、電子部品を実装する半導体製造方法において、接続用電極に対応する位置にろう材供給用開口部が形成され、貫通孔を囲むように樹脂供給用開口部が形成されたろう材・樹脂供給用マスクを配線基板上に載置するろう材・樹脂供給用マスク載置工程と、ろう材供給用開口部を介して接続用電極上に接続用ろう材を供給するろう材供給工程と、樹脂供給用開口部を介して貫通孔を覆う封止樹脂材を供給する樹脂供給工程とを有し、ろう材供給工程と樹脂供給工程の間は、ろう材・樹脂供給用マスクは、配線基板上に載置された状態に保たれるので、小型、高速動作の半導体装置を低コストで作製することができる。
【0042】
この発明の半導体装置は、電子部品の電極と配線基板の表面に形成された接続用電極とが接続用ろう材で接合された半導体装置において、配線基板は電子部品に対向する位置に貫通孔を有し、貫通孔の内壁に形成された金属層によって配線基板の表面の接合用電極と配線基板の裏面に形成された裏面電極とが電気的に接続され、かつ電子部品と配線基板との間に配置した封止樹脂材によって貫通孔の配線基板の表面側の開口部が覆われているので、小型、高速動作かつ低コストの半導体装置とすることができる。
【図面の簡単な説明】
【図1】この発明の実施の形態1の半導体装置を示す、配線基板とろう材・樹脂供給用マスクとろう材供給用マスクとが位置合わせされた様子を示す斜視図である。
【図2】配線基板とろう材・樹脂供給用マスクとろう材供給用マスクとの位置を合わせて重ね合わせた状態を示す図1のA−A線に沿う矢視断面図である。
【図3】図2の状態の半導体装置にろう材が塗布された様子を示す斜視図である。
【図4】図3の状態の半導体装置のA−A線に沿う矢視断面図である。
【図5】図3の状態の半導体装置に封止樹脂材が供給された状態を示す断面図である。
【図6】図5の状態の半導体装置に電子部品が位置合わせされた状態の斜視図である。
【図7】キャリア基板の表面図である。
【図8】キャリア基板の裏面図である。
【図9】配線基板に電子部品が搭載された様子を示す斜視図である。
【図10】図9の半導体装置のA−A線に沿う矢視断面図である。
【図11】図9の半導体装置のB−B線に沿う矢視断面図である。
【図12】この発明の実施の形態2の半導体装置を示す、配線基板に重ねられたろう材・樹脂供給用マスクと樹脂供給用マスクとが位置合わせされた様子を示す斜視図である。
【図13】配線基板とろう材・樹脂供給用マスクと樹脂供給用マスクとの位置を合わせて重ね合わせた状態を示す図12のA−A線に沿う矢視断面図である。
【図14】図12の状態の半導体装置に封止樹脂材が供給された状態を示すA−A線に沿う矢視断面図である。
【図15】この発明の実施の形態3の半導体装置を示す、配線基板とろう材・樹脂供給用マスクと樹脂供給用マスクとが位置合わせされた様子を示す斜視図である。
【図16】配線基板とろう材・樹脂供給用マスクとろう材供給用マスクとの位置を合わせて重ね合わせた状態を示す図15のA−A線に沿う矢視断面図である。
【図17】図16の状態の半導体装置に封止樹脂材が供給された状態を示す断面図である。
【図18】図17の状態の半導体装置にろう材供給用マスクが重ねられた状態を示す断面図である。
【図19】図18の状態の半導体装置にろう材が供給された状態を示す断面図である。
【図20】図19の状態の半導体装置に電子部品が搭載された様子を示す図15のA−A線に沿う矢視断面図である。
【図21】図19の状態の半導体装置に電子部品が搭載された様子を示す図15のB−B線に沿う矢視断面図である。
【符号の説明】
1 電子部品、2 配線基板、2a 接地用電極、201a 電極パッド(接続用電極)、2b 信号線路、201b 電極パッド(接続用電極)、3 貫通孔、3a 金属層、7 ろう材・樹脂供給用マスク、7a,7c 開口(ろう材供給用開口部)、7b 開口(樹脂供給用開口部)、8 ろう材供給用マスク、8a,8c 開口(ろう材供給用開口部)、2c 接地電極(裏面電極)、5 ろう材(接続用ろう材)、9 封止樹脂材、10 半導体素子、18 樹脂供給用マスク、18b 開口(樹脂供給用開口部)、19 樹脂供給用マスク、19b 開口(樹脂供給用開口部)、20 ろう材供給用マスク、20a 開口(ろう材供給用開口部)、20c 凹部。

Claims (6)

  1. 電子部品の電極と接続される接続用電極が実装面に形成され、前記接続用電極の少なくとも1つが内壁に金属層が形成された貫通孔によって前記実装面と反対側の面に形成された裏面電極と電気的に接続されている配線基板に、前記電子部品を実装する半導体製造方法において、
    前記接続用電極に対応する位置にろう材供給用開口部が形成され、前記貫通孔を囲むように樹脂供給用開口部が形成されたろう材・樹脂供給用マスクを前記配線基板上に載置するろう材・樹脂供給用マスク載置工程と、
    前記ろう材供給用開口部を介して前記接続用電極上に接続用ろう材を供給するろう材供給工程と、
    前記樹脂供給用開口部を介して前記貫通孔を覆う封止樹脂材を供給する樹脂供給工程とを有し、
    前記ろう材供給工程と前記樹脂供給工程の間は、前記ろう材・樹脂供給用マスクは、前記配線基板上に載置された状態に保たれる
    ことを特徴とする半導体製造方法。
  2. 前記接続用電極に対応する位置にろう材供給用開口部が形成されるとともに前記樹脂供給用開口部を塞ぐろう材供給用マスクを、前記ろう材・樹脂供給用マスク上に重ねるろう材供給用マスク載置工程をさらに有し、
    前記ろう材供給工程は、前記ろう材・樹脂供給用マスクと前記ろう材供給用マスクの両ろう材供給用開口部を介して前記接続用ろう材を供給する
    ことを特徴とする請求項1に記載の半導体製造方法。
  3. 前記貫通孔を囲むように樹脂供給用開口部が形成されるとともに前記ろう材供給用開口部を塞ぐ樹脂供給用マスクを前記ろう材・樹脂供給用マスク上に重ねる樹脂供給用マスク載置工程をさらに有し、
    前記樹脂供給工程は、前記ろう材・樹脂供給用マスクと前記樹脂供給用マスクの両樹脂供給用開口部を介して前記封止樹脂材を供給する
    ことを特徴とする請求項1または2に記載の半導体製造方法。
  4. 供給された前記封止樹脂材上に前記電子部品を載置する電子部品載置工程と、
    前記接続用ろう材を溶融・凝固させて前記電子部品の電極と前記配線基板の接続用電極とを接合する電子部品接合工程と、
    前記封止樹脂材を硬化させる封止樹脂材硬化工程とをさらに有する
    ことを特徴とする請求項1から3のいずれかに記載の半導体製造方法。
  5. 電子部品の電極と配線基板の表面に形成された接続用電極とが接続用ろう材で接合された半導体装置において、
    前記配線基板は前記電子部品に対向する位置に貫通孔を有し、前記貫通孔の内壁に形成された金属層によって前記配線基板の表面の接合用電極と前記配線基板の裏面に形成された裏面電極とが電気的に接続され、かつ前記電子部品と前記配線基板との間に配置した封止樹脂材によって前記貫通孔の配線基板の表面側の開口部が覆われている
    ことを特徴とする半導体装置。
  6. 前記封止樹脂材は導電性を有する
    ことを特徴とする請求項5に記載の半導体装置。
JP2003150346A 2003-05-28 2003-05-28 半導体製造方法および半導体装置 Pending JP2004356258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003150346A JP2004356258A (ja) 2003-05-28 2003-05-28 半導体製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003150346A JP2004356258A (ja) 2003-05-28 2003-05-28 半導体製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2004356258A true JP2004356258A (ja) 2004-12-16

Family

ID=34046174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003150346A Pending JP2004356258A (ja) 2003-05-28 2003-05-28 半導体製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2004356258A (ja)

Similar Documents

Publication Publication Date Title
KR100384260B1 (ko) 반도체장치 및 그 제조방법
JP2595909B2 (ja) 半導体装置
KR100532179B1 (ko) 집적 회로 패키지를 위한 칩 규모 볼 그리드 어레이
EP0740340B1 (en) Structure and process for mounting semiconductor chip
JP3310617B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR100231276B1 (ko) 반도체패키지의 구조 및 제조방법
JP3875077B2 (ja) 電子デバイス及びデバイス接続方法
JP2825083B2 (ja) 半導体素子の実装構造
JP5649805B2 (ja) 半導体装置の製造方法
JP2008187054A (ja) 配線基板及び半導体装置
JPH07321157A (ja) フレキシブルフィルム及びこれを有する半導体装置
US6887778B2 (en) Semiconductor device and manufacturing method
KR20020097036A (ko) 전자 부품의 실장 기판 및 실장 구조를 갖는 전자 장치
JP4051570B2 (ja) 半導体装置の製造方法
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004356258A (ja) 半導体製造方法および半導体装置
JP3417292B2 (ja) 半導体装置
JPH10256259A (ja) マルチチップモジュールの製造方法
JP4561969B2 (ja) 半導体装置
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP4591715B2 (ja) 半導体装置の製造方法
JPH0697344A (ja) 電子部品搭載用基板及びその製造方法
JP2003297999A (ja) 半導体装置
JPH0851128A (ja) バンプトアレイtabパッケージ