JP2004350103A

JP2004350103A - 電子カメラのシェーディング補正回路

Info

Publication number: JP2004350103A
Application number: JP2003146041A
Authority: JP
Inventors: Akihiko Morishita; 昭彦森下
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2003-05-23
Filing date: 2003-05-23
Publication date: 2004-12-09
Anticipated expiration: 2023-05-23
Also published as: US20040233305A1; US7652698B2; JP4329409B2

Abstract

【課題】毎回の撮影時にリアルタイムでシェーディング補正係数を取得でき、環境の変化に対応した高精度のシェーディング補正を可能とする。
【解決手段】受光面に受光素子が配列された撮像素子１と、前記撮像素子の出力信号にシェーディング補正を行うシェーディング補正部３とを備えた電子カメラのシェーディング補正回路であって、
前記撮像素子１は、被写体像を光電変換して画像信号を生成する有効画素領域と、前記有効画素領域の水平方向に沿って形成された水平オプティカルブラック部とを有し、
前記シェーディング補正部３は、前記水平オプティカルブラック部の出力に基づいてシェーディング変化を抽出し、前記シェーディング変化の補正係数を生成する補正係数生成部１１と、前記補正係数を用いて前記画像信号にシェーディング補正を行う補正処理部１２とを有することを特徴とする。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、電子カメラのシェーディング補正回路に関する。
【０００２】
【従来の技術】
電子カメラの固体撮像素子によって撮像された画像は、光源の照度むら、レンズの透過むら、センサの感度むら等の影響で、振幅に局所的なひずみ（シェーディング）が生じる。かかるシェーディングの補正方法として、特許文献１に示す方法が従来から公知である。この従来技術の補正方法では、均一輝度面を一度取り込んで、この出力値を補正係数として各画素ごとにメモリに記憶し、被写体を含む画像の出力時に補正係数を用いてシェーディング補正を行なう。
【０００３】
【特許文献１】
特開昭６３−２９９５７５号公報第３頁
【０００４】
【発明が解決しようとする課題】
しかし、上記従来技術によるシェーディング補正の場合、本来の画像取得動作とは別に、補正係数取得のための特別な動作が必要となるので煩雑である。しかも、補正係数は装置の経年劣化等の環境の変化に伴って変化する。そのため、シェーディング補正の精度を保つためには、一旦補正係数の読み込みを行った後でも、定期的に補正係数を取得する必要がある点で改善の余地があった。
【０００５】
また、上記従来技術によるシェーディング補正の場合、各画素ごとの補正係数を保持するためのメモリが要求される。特に、近年では、１つの画像を構成する画素数が飛躍的に増大しており、補正係数保持用のメモリも大容量化が求められ、コスト的に不利である。
本発明は上記従来技術の課題を解決するためにされたものであり、その目的は、補正係数のための特別な動作を事前に行うことなく、環境の変化に対応した精度の高いシェーディング補正が可能なシェーディング補正回路を提供することである。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、受光面に受光素子が配列された撮像素子と、前記撮像素子の出力信号にシェーディング補正を行うシェーディング補正部とを備えた電子カメラのシェーディング補正回路であって、前記撮像素子は、被写体像を光電変換して画像信号を生成する有効画素領域と、前記有効画素領域の水平方向に沿って形成された上部オプティカルブラック部とを有し、前記シェーディング補正部は、前記上部オプティカルブラック部の出力に基づいてシェーディング変化を抽出し、前記シェーディング変化の補正係数を生成する補正係数生成部と、前記補正係数を用いて前記画像信号にシェーディング補正を行う補正処理部とを有することを特徴とする。
【０００７】
請求項２に記載の発明は、請求項１に記載の発明において、前記補正係数生成部は、前記上部オプティカルブラック部から複数の受光素子を含んでなるブロックを抽出するブロック抽出手段と、前記ブロックに含まれる前記受光素子の出力の平均値を算出するブロック平均値生成手段とをさらに有し、前記補正係数生成部が、前記平均値を用いて補正係数を生成することを特徴とする。
【０００８】
請求項３に記載の発明は、請求項２に記載の発明において、前記ブロック抽出手段が、前記上部オプティカルブラック部を複数の前記ブロックで区画し、前記補正係数生成部は、前記ブロック平均値生成手段で生成された前記平均値を補間してシェーディング変化量を求める補間計算部をさらに有し、前記補正係数生成部が、前記シェーディング変化量を用いて補正係数を生成することを特徴とする。
【０００９】
請求項４に記載の発明は、請求項３に記載の発明において、前記補正係数生成部は、水平方向の１画素毎の前記シェーディング変化量の差を判定する変化量判定手段と、前記シェーディング変化量の差が所定値未満の場合に、シェーディング補正の変化点の位置を乱数変化させる乱数発生手段とをさらに有し、水平方向の画素間の前記シェーディング変化量の差が所定値未満の場合に、前記変化点が、前記有効画素領域の垂直方向に不均一に配列されることを特徴とする。
【００１０】
請求項５に記載の発明は、請求項４に記載の発明において、前記乱数発生手段は、前記シェーディング変化量の差が水平方向の１画素毎で１ＬＳＢ未満の場合に乱数変化させることを特徴とする。
【００１１】
（作用）
請求項１の発明では、シェーディング補正部の補正係数生成部が、上部オプティカルブラック部の出力に基づいてシェーディング変化を抽出し、シェーディング変化の補正係数を生成する。シェーディング補正部の補正処理部は、補正係数生成部が生成した補正係数を用いて画像信号にシェーディング補正を行う。
【００１２】
請求項２の発明では、請求項１の発明において、補正係数生成部のブロック抽出手段が、上部オプティカルブラック部から複数の受光素子を含んでなるブロックを抽出する。補正係数生成部のブロック平均値生成手段は、ブロックに含まれる受光素子の出力の平均値を算出する。そして、この平均値が補正係数の生成に用いられる。
【００１３】
請求項３の発明では、請求項２の発明において、ブロック抽出手段が上部オプティカルブラック部を複数のブロックで区画する。補正係数生成部の補間計算部は、ブロック平均値生成手段で生成された平均値を補間してシェーディング変化量を求める。そして、このシェーディング変化量が補正係数の生成に用いられる。
【００１４】
請求項４の発明では、請求項３の発明において、補正係数生成部の変化量判定手段が、水平方向の１画素毎のシェーディング変化量の差を判定する。また、補正係数生成部の乱数発生手段は、シェーディング変化量の差が所定値未満の場合に、補正係数でシェーディング補正される画素の変化点の位置を乱数変化させる。これにより、水平方向の画素間のシェーディング変化量の差が所定値未満の場合には、画素のシェーディング補正された変化点が、有効画素領域の垂直方向に不均一に配列されることになる。
【００１５】
請求項５の発明では、請求項４の発明において、シェーディング変化量の差が水平方向の１画素毎で１ＬＳＢ未満の場合、変化量判定手段が、乱数発生手段に対してシェーディング補正される画素の変化点を乱数変化させる指示を出す。
【００１６】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を詳細に説明する。
【００１７】
（第１実施形態の構成）
図１は、請求項１、２、３、４、５に対応する第１実施形態のシェーディング補正回路の構成を示す図である。
第１実施形態のシェーディング補正回路は、撮像素子１と、Ａ／Ｄ変換回路２と、シェーディング補正部３と、信号処理部４と、回路全体にクロックを供給するクロック発生部（図示を省略する）とから構成されている。
【００１８】
まず、第１実施形態の撮像素子１の構成を図２を参照して説明する。撮像素子１の受光面には、有効画素領域５と、オプティカルブラック部６とが形成されている。
撮像素子１の有効画素領域５は、受光素子が２次元配列されて形成される。この有効画素領域５では、撮像素子１の受光面に投影された被写体像を光電変換して画像信号が生成される。この有効画素領域５には、カラーフィルタアレイが配置されており、被写体像は赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の画像信号に変換される。
【００１９】
オプティカルブラック部６は、有効画素領域５の周囲に形成されている。このオプティカルブラック部６は受光素子が２次元配列されて形成され、オプティカルブラック部６の表面は遮光膜によって覆われている。第１実施形態では、オプティカルブラック部６のうち、有効画素領域５の上側に位置する水平方向ラインの受光素子で、上部オプティカルブラック部７が構成される。そして、第１実施形態では、上部オプティカルブラック部７の遮光された受光素子を利用して、シェーディング補正信号が生成される。
【００２０】
そして、有効画素領域５、オプティカルブラック部６（上部オプティカルブラック部７を含む）には、受光素子の列単位に垂直読み出し線（図示を省略する）がそれぞれ設けられている。これらの垂直読み出し線の出力端には水平読み出し線９が設けられている。水平読み出し線９の出力は、Ａ／Ｄ変換回路２を介してシェーディング補正部３に接続される。
【００２１】
なお、撮像素子１の信号出力は以下の要領で行われる。まず、撮像素子１の最上部の水平方向ラインを構成する受光素子の信号が、左端から右端の順に読み出される。次に、最上部の水平方向ラインの信号読み出しが完了すると、その一段下の水平方向ラインの受光素子の信号が、左端から右端の順に読み出される。以下、同様の工程を繰り返して、１画面分の信号読み出しが行われる。
【００２２】
また、図１に示すシェーディング補正部３は、データ切換部１０と、補正係数生成部１１と、補正処理部１２とから構成されている。
データ切換部１０にはＡ／Ｄ変換回路２の出力が接続され、データ切換部１０の出力は補正係数生成部１１および補正処理部１２に接続されている。データ切換部１０は、上部オプティカルブラック部７の水平方向ラインの信号（シェーディング補正信号）を補正係数生成部１１に出力し、有効画像領域５を含む水平方向ラインの信号を補正処理部１２に出力する切換制御を行う。
【００２３】
シェーディング補正部３の補正係数生成部１１は、カウンタ部１３と、ブロック平均値生成部１４と、補間計算部１５と、変化量判定部１６と、乱数発生部１７と、補正係数演算部１８とを備えている。
カウンタ部１３は、１画面を構成する有効画素領域５およびオプティカルブラック部６（上部オプティカルブラック部７）の位置情報（水平方向のライン数（領域の高さ）、水平方向の１ラインを構成する画素数（領域の幅））の情報を保持している。そして、カウンタ部１３は、入力された信号が、上部オプティカルブラック部７の信号か、それ以外かをクロックの計数により判断し、データ切換部１０に出力切換を指示する。
【００２４】
また、カウンタ部１３は、乱数発生部１７を介して、水平方向ラインでの画素の順番ｎと入力信号との対応関係を、補正係数演算部１８に出力する。
さらに、カウンタ部１３は、上部オプティカルブラック部７を複数の処理単位（ブロック１９と称する）に区画するためのブロック抽出手段としても機能する。つまり、カウンタ部１３は、ブロック１９の位置情報（ブロック１９の高さａ、ブロック１９の幅ｂ、ブロック１９の数Ｋ）の情報を保持している。そして、カウンタ部１３は、クロックを計数して、ブロック１９の境界ごとにブロック平均値生成部１４に指示を出し、シェーディング補正信号をブロック１９ごとに抽出可能としている。
【００２５】
ブロック平均値生成部１４は、各ブロック１９のシェーディング補正信号の平均値Ａ_Ｋ（以下、平均値Ａ_Ｋと称する）をブロック１９ごとに計算し、計算結果を補間計算部１５および補正係数演算部１８に出力する。
ここで、第１実施形態でブロック１９の平均値Ａ_Ｋを用いてシェーディング補正を行うのは以下の理由による。すなわち、上部オプティカルブラック部７の１画素ごとの出力をそのままシェーディング補正に用いる場合、受光素子の画素欠陥や、受光素子の出力した高周波成分などがそのまま補正に反映されて、補正の精度が低下する場合があるからである。
【００２６】
補間計算部１５は、各ブロック１９の平均値Ａ_Ｋを補間して１画素当たりのシェーディング変化量Δを計算する。図３に示すように、隣接するブロック１９の平均値を直線補間したシェーディング変化量Δは、現実のシェーディング補正信号のレベルに近似する。第１実施形態の補間計算部１５では、隣接するブロック１９の平均値の差（Ａ_Ｋ＋１−Ａ_Ｋ）を求め、この平均値の差をブロック１９の幅ｂで除して、ブロック１９内の１画素当たりのシェーディング変化量Δを算出する。補間計算部１５が算出したシェーディング変化量Δは、変化量判定部１６および補正係数演算部１８に出力される。
【００２７】
変化量判定部１６は、１画素当たりのシェーディング変化量Δが１ＬＳＢ（ＬｅａｓｔＳｉｇｎｉｆｉｃａｎｔＢｉｔ：２進数の最下位ビット）未満か判定し、判定結果を乱数発生部１７に通知する。
乱数発生部１７は、変化量判定部１６の判定結果が１ＬＳＢ以上の場合、カウンタ部１３の入力を、補正係数演算部１８にそのまま出力する。一方、乱数発生部１７は、変化量判定部１６の判定結果が１ＬＳＢ未満の場合、水平方向ラインでの変化点の画素の水平方向位置と入力信号との対応関係を乱数変化させて補正係数演算部１８に出力する。
【００２８】
第１実施形態で、変化量判定部１６および乱数発生部１７を設けたのは以下の理由による。すなわち、隣接するブロック１９の平均値の差が、ブロック幅ｂ以上の場合、１画素ごとのシェーディング変化量Δは１ＬＳＢ以上となる。この場合には、図４に示すように、ブロック１９内の各画素がシェーディング補正により変化する。すなわち、各画素ごとに変化点があるので、画像では変化点は目立たなくなる。
【００２９】
一方、平均値の差がブロック幅よりも小さい場合、１画素ごとのシェーディング変化量Δは１ＬＳＢ未満となる。この場合は、図５（ａ）に示すように、各画素に１ＬＳＢ未満の数値変化を与えることは不可能であるため、数画素おきに１ＬＳＢだけ変化するシェーディング補正が行われる。このとき、特に隣接するブロック１９の平均値の差が非常に小さい場合、隣接する画素がほぼ均一の出力を得た状態となり、シェーディング補正で変化する画素が目につきやすくなる。そして、シェーディング補正の変化点の画素は、有効画素領域５の垂直方向で同一箇所に位置するため、画像では変化点が縦筋として認識されてしまう（図５（ｂ）参照）。
【００３０】
そこで、第１実施形態では、変化量判定部１６および乱数発生部１７により、水平方向の画素間のシェーディング変化量Δが１ＬＳＢ未満の場合、シェーディング補正される変化点の画素の位置を画面水平方向に乱数変化させることにした。そのため、画素のシェーディング補正された変化点は有効画素領域５の垂直方向に不均一に配列され、画像では変化点が縦筋として認識されにくくなる（図６参照）。
【００３１】
補正係数演算部１８は、カウンタ部１３の画素の順番ｎと画像信号の対応関係と、ブロック平均値生成部１４が生成した平均値Ａ_Ｋと、補間計算部１５のシェーディング変化量Δから、シェーディング補正係数Ｃ_ｎを演算する。補正係数演算部１８は、シェーディング補正係数Ｃ_ｎを補正処理部１２に出力する。
シェーディング補正部３の補正処理部１２は、入力遅延調整部２０および演算部２１とを備えている。入力遅延調整部２０は、補正係数演算部１８がシェーディング補正係数Ｃ_ｎを演算するまで画像信号の出力を遅延させて、シェーディング補正係数Ｃ_ｎの出力と画像信号の出力とを同期させる。また、演算部２１は、入力遅延調整部から入力された画像信号を、シェーディング補正係数Ｃ_ｎで補正して、信号処理部４に出力する。
【００３２】
図１に示す信号処理部４は、シェーディング補正処理後の画像信号に画像処理を施す。信号処理部４の出力は、画像信号をモニタ表示するモニタ表示部や、画像信号を圧縮記録する記憶部に接続される（モニタ表示部および記憶部の図示は省略する）。
【００３３】
（第１実施形態の動作）
第１実施形態のシェーディング補正回路は上記のように構成され、以下、図７に示すステップ番号に沿って、第１実施形態のシェーディング補正回路の動作説明を行う。
ステップＳ１：撮像素子１は、図示しないマイクロプロセッサにより決定された露出条件に従って、被写体像の光電変換を実行する。撮像素子１で生成された画像信号およびシェーディング補正信号は、撮像素子１内の垂直読み出し線および水平読み出し線９を経由して、クロック発生部から供給されるクロックに同期して撮像素子１から出力される。
【００３４】
ステップＳ２：Ａ／Ｄ変換回路２が、撮像素子１から出力された信号のＡ／Ｄ変換を行なう。Ａ／Ｄ変換回路２は、Ａ／Ｄ変換後の信号をシェーディング補正部３のデータ切換部１０に出力する。
ステップＳ３：カウンタ部１３は、クロック数の計数を行い、データ切換部１０に入力された信号が、上部オプティカルブラック部７のシェーディング補正信号か、それ以外かを判定する。上部オプティカルブラック部の信号入力（ＹＥＳ側）の場合、カウンタ部１３は、データ切換部１０の出力をブロック平均値生成部１４側に切り替えて、ステップＳ４に処理が移行する。同時にカウンタ部１３は、水平方向ラインでの画素の順番と入力信号との対応関係を、乱数発生部１７に出力する。
【００３５】
一方、シェーディング補正信号以外の入力、つまり、有効画素領域５を含む水平ラインの信号入力（ＮＯ側）の場合、カウンタ部１３は、データ切換部１０の出力を補正処理部１２側に切り替えて、ステップＳ１１に処理が移行する。
ステップＳ４：ブロック平均値生成部１４は、上部オプティカルブラック部７のシェーディング補正信号をブロック毎に加算する。シェーディング補正信号の入力は水平ラインごとに実行されるため、カウンタ部１３がクロックを計数して、カウンタ部１３がブロック１９の境界ごとにブロック切換の指示を出すことで、ブロック１９ごとのシェーディング補正信号の加算が行われる。
【００３６】
そして、各ブロックのシェーディング補正信号の合計値をブロック内の画素の総数（ａ×ｂ）で除して、各ブロックの平均値Ａ_Ｋを計算する。
その後、ブロック平均値生成部１４は、ブロックの平均値Ａ_Ｋを、補間計算部１５と、補正係数演算部１８に出力し、ステップＳ５に処理が移行する。
ステップＳ５：補間計算部１５は、隣接するブロック１９の平均値の差（Ａ_Ｋ＋１−Ａ_Ｋ）を求め、この平均値の差をブロック１９の幅ｂで除して、１画素当たりのシェーディング変化量Δを各ブロックごとに算出する。そして、補間計算部１５は、シェーディング変化量Δを、変化量判定部１６と、補正係数演算部１８とに出力し、ステップＳ６に処理が移行する。
【００３７】
ステップＳ６：変化量判定部１６は、１画素当たりのシェーディング変化量Δが１ＬＳＢ未満か判定し、判定結果を乱数発生部１７に通知する。判定結果が１ＬＳＢ未満（ＹＥＳ側）の場合、ステップＳ７に処理が移行する。また、判定結果が１ＬＳＢ以上（ＮＯ側）の場合、ステップＳ８に処理が移行する。
ステップＳ７：この場合、乱数発生部１７は、カウンタ部１３から入力された水平方向ラインでの変化点の画素の水平方向位置と入力信号との対応関係を乱数変化させる。その結果、シェーディング補正の変化点は有効画素領域５の垂直方向に不均一に配列される。そして、乱数発生部１７はその対応関係を補正係数演算部１８に出力し、ステップＳ９に処理が移行する。
【００３８】
ステップＳ８：この場合、乱数発生部１７は、カウンタ部１３の入力を、補正係数演算部１８にそのまま出力して、ステップＳ９に処理が移行する。
ステップＳ９：補正係数演算部１８は、まず、各ブロック１９の平均値Ａ_Ｋから、基準となる左端のブロック１９の平均値Ａ_０を減算して、オフセット量（Ａ_Ｋ−Ａ_０）を計算する。
【００３９】
ステップＳ１０：次に、補正係数演算部１８は、ブロックのシェーディング変化量Δにブロック内での画素の順番（ｎ−Ｋ×ｂ）を乗じ、これにステップＳ９のオフセット量（Ａ_Ｋ−Ａ_０）を加算して、１画素ごとにシェーディング補正係数Ｃ_ｎを演算する（図８参照）。そして、補正係数演算部１８は、シェーディング補正係数Ｃ_ｎを演算部２１に出力する。
【００４０】
ステップＳ１１：一方、有効画素領域５を含む水平ラインの信号は、入力遅延調整部２０に入力される。そして、所定の遅延時間の後、入力遅延調整部２０は入力信号を演算部２１に出力し、ステップＳ１２に処理が移行する。
ステップＳ１２：演算部２１は、画像信号のレベルから、補正係数演算部１８が演算したシェーディング補正係数Ｃ_ｎを減算して、画像信号のシェーディング補正を行なう。
【００４１】
ステップＳ１３：信号処理部４は、シェーディング補正後の画像信号に、ガンマ補正、色分離、ホワイトバランスなどの信号処理を行う。信号処理部４から出力された画像信号は、その後に圧縮符号化されて記録媒体（メモリーカード等）に記憶される。
（第１実施形態の効果）
第１実施形態では、上部オプティカルブラック部の信号を利用して、毎回の撮影時にリアルタイムでシェーディング補正係数が取得される。したがって、精度の高いシェーディング補正を常時実行でき、補正係数保持用のメモリも必要としない。
【００４２】
また、第１実施形態では、シェーディング補正係数の取得は撮影動作により行われる。そのため、補正係数の取得に特別な動作を行う必要がなく、煩雑さは著しく軽減する。
さらに、第１実施形態では、１画素当たりのシェーディング変化量が微少な場合、シェーディング補正の変化点は有効画素領域の垂直方向に不均一に配列されるので、画面の縦筋が補正される。
【００４３】
（実施形態の補足事項）
以上、本発明を上記の実施形態によって説明してきたが、本発明の技術的範囲は上記実施形態に限定されるものではない。
例えば、第１実施形態と同様の構成のシェーディング補正回路において、上部オプティカルブラック部７のブロック１９の範囲を、水平方向に１画素づつずらして重複するように設定してもよい。この変形例の場合には、水平方向のラインの画素の数だけブロック１９が存在するため、補間しなくても画素毎の補正係数を求めることができる。すなわち、各ブロック毎の平均値からオフセット量を減算した値が、そのまま画素ごとのシェーディング補正係数Ｃ_ｎに対応する。
【００４４】
また、第１実施形態では各ブロックの平均値を直線で補間処理してシェーディング変化量を生成しているが、曲線で補間処理するようにしてもよい。
さらに、第１実施形態では、ＸＹアドレス方式（ＣＭＯＳ方式など）の撮像素子を用いたが、ＣＣＤ方式の撮像素子を用いてもよい。
さらにまた、第１実施形態の上部オプティカルブラック部を受光面の下辺に沿って配置してもよい。
【００４５】
【発明の効果】
本発明では、上部オプティカルブラック部の信号を利用して、毎回の撮影時にリアルタイムでシェーディング補正係数が取得できるので、補正係数のための特別な動作を事前に行うことなく、環境の変化に対応した精度の高いシェーディング補正が可能となる。
【図面の簡単な説明】
【図１】第１実施形態のシェーディング補正回路の構成を示す図である。
【図２】第１実施形態の撮像素子の構成を示す図である。
【図３】シェーディング補正の信号レベルとシェーディング変化量との関係を示す図である。
【図４】シェーディング変化量が１ＬＳＢ以上の場合でのシェーディング補正の変化点を示した図である。
【図５】（ａ）は、シェーディング変化量が１ＬＳＢ未満の場合でのシェーディング補正の変化点を示した図であり、（ｂ）は、（ａ）の有効画素領域の表示状態を示した図である。
【図６】シェーディング補正の変化点を乱数変化させた場合での有効画素領域の表示状態を示した図である。
【図７】第１実施形態の流れ図である。
【図８】シェーディング補正係数を示す図である。
【符号の説明】
１撮像素子
２Ａ／Ｄ変換回路
３シェーディング補正部
４信号処理部
５有効画素領域
６オプティカルブラック部
７上部オプティカルブラック部
９水平読み出し線
１０データ切換部
１１補正係数生成部
１２補正処理部
１３カウンタ部
１４ブロック平均値生成部
１５補間計算部
１６変化量判定部
１７乱数発生部
１８補正係数演算部
１９ブロック
２０入力遅延調整部
２１演算部

Claims

受光面に受光素子が配列された撮像素子と、前記撮像素子の出力信号にシェーディング補正を行うシェーディング補正部とを備えた電子カメラのシェーディング補正回路であって、
前記撮像素子は、被写体像を光電変換して画像信号を生成する有効画素領域と、前記有効画素領域の水平方向に沿って形成された上部オプティカルブラック部とを有し、
前記シェーディング補正部は、前記上部オプティカルブラック部の出力に基づいてシェーディング変化を抽出し、前記シェーディング変化の補正係数を生成する補正係数生成部と、前記補正係数を用いて前記画像信号にシェーディング補正を行う補正処理部とを有することを特徴とする電子カメラのシェーディング補正回路。
前記補正係数生成部は、前記上部オプティカルブラック部から複数の受光素子を含んでなるブロックを抽出するブロック抽出手段と、前記ブロックに含まれる前記受光素子の出力の平均値を算出するブロック平均値生成手段とをさらに有し、前記補正係数生成部が、前記平均値を用いて補正係数を生成することを特徴とする請求項１に記載の電子カメラのシェーディング補正回路。
前記ブロック抽出手段が、前記上部オプティカルブラック部を複数の前記ブロックで区画し、
前記補正係数生成部は、前記ブロック平均値生成手段で生成された前記平均値を補間してシェーディング変化量を求める補間計算部をさらに有し、前記補正係数生成部が、前記シェーディング変化量を用いて補正係数を生成することを特徴とする請求項２に記載の電子カメラのシェーディング補正回路。
前記補正係数生成部は、水平方向の１画素毎の前記シェーディング変化量の差を判定する変化量判定手段と、前記シェーディング変化量の差が所定値未満の場合に、シェーディング補正の変化点の位置を乱数変化させる乱数発生手段とをさらに有し、
水平方向の画素間の前記シェーディング変化量の差が所定値未満の場合に、前記変化点が、前記有効画素領域の垂直方向に不均一に配列されることを特徴とする請求項３に記載の電子カメラのシェーディング補正回路。
前記乱数発生手段は、前記シェーディング変化量の差が水平方向の１画素毎で１ＬＳＢ未満の場合に乱数変化させることを特徴とする請求項４に記載の電子カメラのシェーディング補正回路。