JP2004335683A - 実装基板 - Google Patents
実装基板 Download PDFInfo
- Publication number
- JP2004335683A JP2004335683A JP2003128799A JP2003128799A JP2004335683A JP 2004335683 A JP2004335683 A JP 2004335683A JP 2003128799 A JP2003128799 A JP 2003128799A JP 2003128799 A JP2003128799 A JP 2003128799A JP 2004335683 A JP2004335683 A JP 2004335683A
- Authority
- JP
- Japan
- Prior art keywords
- footprint
- solder
- components
- partition wall
- mounting board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】実装基板に関し、製造が簡単で、かつ、はんだ付け操作時の部品のずれによる短絡等を確実に防止し、部品の実装の信頼性を向上させることを目的とする。
【解決手段】電子部品1の端子1aをはんだ付けするフットプリント2の表面をはんだ濡れ性の悪い材料により形成された仕切壁3により区画して構成する。
【選択図】 図1
【解決手段】電子部品1の端子1aをはんだ付けするフットプリント2の表面をはんだ濡れ性の悪い材料により形成された仕切壁3により区画して構成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、実装基板に関するものである。
【0002】
【従来の技術】
一般に電子部品の実装基板への実装にははんだ付けが利用され、表面実装部品に対するはんだ付けは、実装基板上に形成されたフットプリントを利用して行われる。このフットプリントを利用した表面実装において、はんだ溶融状態においては、スルーホール実装のように、部品の機械的移動防止手段がないために、通常、はんだの表面張力を使用したセルフアライメントによる位置決めが行われる。
【0003】
一方、近時、より一層の部品の高密度実装化に伴って部品間の間隔も狭くなっており、はんだ溶融状態における部品の積極的な固定手段を有しない従来の方法においては、溶融状態で移動した位置ではんだが固化し、隣接する他の部品に接触して短絡等の原因になるおそれがある。
【0004】
これを解決するためには、例えば、特許文献1に記載されるように、フットプリントを分割形成することも可能であるが、この場合には、実装基板の製造に手間がかかる上に、各分割フットプリントを同一のヴィアホールに連結するためには大径のヴィアホールが必要になる等欠点がある。
【0005】
【特許文献1】
特開平10−75042号公報
【0006】
【発明が解決しようとする課題】
本発明は、以上の欠点を解消すべくなされたものであって、製造が簡単で、かつ、はんだ付け操作時の部品のずれによる短絡等を確実に防止し、部品の実装の信頼性を向上させた実装基板の提供を目的とする。
【0007】
【課題を解決するための手段】
本発明において、電子部品1の端子1aをはんだ付けするフットプリント2の表面には適数の仕切壁3が設けられ、フットプリント2上が複数に区画される。
【0008】
フットプリント2上に溶融はんだを供給した状態で該溶融はんだははんだ濡れ性の悪い仕切壁3により分断されてフットプリント2上に散点状に配置される。この状態から電子部品1の端子1aを載せると、溶融はんだは電子部品1の端子1aに点接触状態で接触するために、フットプリント2と端子1aとの間に所定の厚みを有する溶融はんだ層が全面に渡って介在することが防止される。
【0009】
この結果、連続した溶融はんだ層が所定の厚さで存在することによる部品への水平方向の移動力の発生が効率的に規制されるために、部品がずれて互いに短絡することが防止される。
【0010】
仕切壁3の材料は、はんだ濡れ性が悪い材料であれば種々のものが使用できるが、ソルダレジストを利用して膜形成すると、実装基板の製造効率を低下させることがない。
【0011】
【発明の実施の形態】
図1に示すように、実装基板Aは適宜のコア材4の表面に例えば銅箔製のフットプリント2を配置して形成される。また、フットプリント2の周縁には、はんだブリッジ等を防止するために、ソルダレジスト層5が形成される。
【0012】
上記フットプリント2の上面には、仕切壁3が形成される。仕切壁3は、はんだ濡れ性の悪い材料に形成される。この実施の形態において、仕切壁3の材料には、ソルダレジストが使用され、上記ソルダレジスト層5の形成工程と同時に形成される。
【0013】
この仕切壁3は、図1に示すように、フットプリント2上面に格子状に形成され、仕切壁3の形成によりフットプリント2上面は、複数の正方形状の領域に区画される。
【0014】
一方、この実施の形態において、電子部品1は、パッケージ1bの端部にプレート状の端子1aを備えており、上記実装基板Aのフットプリント2上にはんだ6を使用して表面実装される。
【0015】
はんだ付けに際して、先ず、フットプリント2上に形成された矩形の領域にクリームはんだをスクリーン印刷等により供給し、次いで、その上に電子部品1を搭載する。この後、供給されたクリームはんだをリフロー炉内で溶融すると、溶融はんだは図2に示すように、仕切壁3により排斥されて隣接する矩形領域間での流動が妨げられる。
【0016】
この結果、電子部品1は矩形領域内の溶融はんだにより点支持された状態となり、横方向への移動力が可及的に小さくなる。
【0017】
なお、以上の説明においては、仕切壁3によりフットプリント2上面を碁盤の目状に区画する場合を示したが、フットプリント2露出面が、非連続状態の複数が存在することを条件に形状、数量等は適宜決定される。
【0018】
【発明の実施の形態】
以上の説明から明らかなように、本発明によれば、製造が簡単で、かつ、はんだ付け操作時の部品のずれによる短絡等を確実に防止し、部品の実装の信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明示す図で、(a)はフットプリントの平面図、(b)は(a)の1B−1B線断面図である。
【図2】電子部品を実装した状態を示す図で、(a)は側面図、(b)は(a)の2B方向矢視図である。
【符号の説明】
1 電子部品
1a 端子
2 フットプリント
3 仕切壁
A 実装基板
【発明の属する技術分野】
本発明は、実装基板に関するものである。
【0002】
【従来の技術】
一般に電子部品の実装基板への実装にははんだ付けが利用され、表面実装部品に対するはんだ付けは、実装基板上に形成されたフットプリントを利用して行われる。このフットプリントを利用した表面実装において、はんだ溶融状態においては、スルーホール実装のように、部品の機械的移動防止手段がないために、通常、はんだの表面張力を使用したセルフアライメントによる位置決めが行われる。
【0003】
一方、近時、より一層の部品の高密度実装化に伴って部品間の間隔も狭くなっており、はんだ溶融状態における部品の積極的な固定手段を有しない従来の方法においては、溶融状態で移動した位置ではんだが固化し、隣接する他の部品に接触して短絡等の原因になるおそれがある。
【0004】
これを解決するためには、例えば、特許文献1に記載されるように、フットプリントを分割形成することも可能であるが、この場合には、実装基板の製造に手間がかかる上に、各分割フットプリントを同一のヴィアホールに連結するためには大径のヴィアホールが必要になる等欠点がある。
【0005】
【特許文献1】
特開平10−75042号公報
【0006】
【発明が解決しようとする課題】
本発明は、以上の欠点を解消すべくなされたものであって、製造が簡単で、かつ、はんだ付け操作時の部品のずれによる短絡等を確実に防止し、部品の実装の信頼性を向上させた実装基板の提供を目的とする。
【0007】
【課題を解決するための手段】
本発明において、電子部品1の端子1aをはんだ付けするフットプリント2の表面には適数の仕切壁3が設けられ、フットプリント2上が複数に区画される。
【0008】
フットプリント2上に溶融はんだを供給した状態で該溶融はんだははんだ濡れ性の悪い仕切壁3により分断されてフットプリント2上に散点状に配置される。この状態から電子部品1の端子1aを載せると、溶融はんだは電子部品1の端子1aに点接触状態で接触するために、フットプリント2と端子1aとの間に所定の厚みを有する溶融はんだ層が全面に渡って介在することが防止される。
【0009】
この結果、連続した溶融はんだ層が所定の厚さで存在することによる部品への水平方向の移動力の発生が効率的に規制されるために、部品がずれて互いに短絡することが防止される。
【0010】
仕切壁3の材料は、はんだ濡れ性が悪い材料であれば種々のものが使用できるが、ソルダレジストを利用して膜形成すると、実装基板の製造効率を低下させることがない。
【0011】
【発明の実施の形態】
図1に示すように、実装基板Aは適宜のコア材4の表面に例えば銅箔製のフットプリント2を配置して形成される。また、フットプリント2の周縁には、はんだブリッジ等を防止するために、ソルダレジスト層5が形成される。
【0012】
上記フットプリント2の上面には、仕切壁3が形成される。仕切壁3は、はんだ濡れ性の悪い材料に形成される。この実施の形態において、仕切壁3の材料には、ソルダレジストが使用され、上記ソルダレジスト層5の形成工程と同時に形成される。
【0013】
この仕切壁3は、図1に示すように、フットプリント2上面に格子状に形成され、仕切壁3の形成によりフットプリント2上面は、複数の正方形状の領域に区画される。
【0014】
一方、この実施の形態において、電子部品1は、パッケージ1bの端部にプレート状の端子1aを備えており、上記実装基板Aのフットプリント2上にはんだ6を使用して表面実装される。
【0015】
はんだ付けに際して、先ず、フットプリント2上に形成された矩形の領域にクリームはんだをスクリーン印刷等により供給し、次いで、その上に電子部品1を搭載する。この後、供給されたクリームはんだをリフロー炉内で溶融すると、溶融はんだは図2に示すように、仕切壁3により排斥されて隣接する矩形領域間での流動が妨げられる。
【0016】
この結果、電子部品1は矩形領域内の溶融はんだにより点支持された状態となり、横方向への移動力が可及的に小さくなる。
【0017】
なお、以上の説明においては、仕切壁3によりフットプリント2上面を碁盤の目状に区画する場合を示したが、フットプリント2露出面が、非連続状態の複数が存在することを条件に形状、数量等は適宜決定される。
【0018】
【発明の実施の形態】
以上の説明から明らかなように、本発明によれば、製造が簡単で、かつ、はんだ付け操作時の部品のずれによる短絡等を確実に防止し、部品の実装の信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明示す図で、(a)はフットプリントの平面図、(b)は(a)の1B−1B線断面図である。
【図2】電子部品を実装した状態を示す図で、(a)は側面図、(b)は(a)の2B方向矢視図である。
【符号の説明】
1 電子部品
1a 端子
2 フットプリント
3 仕切壁
A 実装基板
Claims (3)
- 電子部品の端子をはんだ付けするフットプリントの表面をはんだ濡れ性の悪い材料により形成された仕切壁により区画した実装基板。
- 前記仕切壁は、フットプリント表面に膜形成される請求項1記載の実装基板。
- 前記仕切壁がソルダレジストである請求項1または2記載の実装基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003128799A JP2004335683A (ja) | 2003-05-07 | 2003-05-07 | 実装基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003128799A JP2004335683A (ja) | 2003-05-07 | 2003-05-07 | 実装基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004335683A true JP2004335683A (ja) | 2004-11-25 |
Family
ID=33504816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003128799A Pending JP2004335683A (ja) | 2003-05-07 | 2003-05-07 | 実装基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004335683A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006190902A (ja) * | 2005-01-07 | 2006-07-20 | Denso Corp | 半導体電子部品の実装方法及び半導体電子部品の配線基板 |
JP2013145824A (ja) * | 2012-01-16 | 2013-07-25 | Mitsubishi Electric Corp | 配線板、電子ユニット及び配線板の製造方法 |
-
2003
- 2003-05-07 JP JP2003128799A patent/JP2004335683A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006190902A (ja) * | 2005-01-07 | 2006-07-20 | Denso Corp | 半導体電子部品の実装方法及び半導体電子部品の配線基板 |
JP2013145824A (ja) * | 2012-01-16 | 2013-07-25 | Mitsubishi Electric Corp | 配線板、電子ユニット及び配線板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6729532B2 (en) | Component mounting method | |
JP2000124588A (ja) | 電子回路ユニット、並びに電子回路ユニットの製造方法 | |
JP2007194434A (ja) | 実装材整列基板、実装装置、実装方法及び回路基板製造方法 | |
JP2007234749A (ja) | チップ状固体電解コンデンサの製造方法 | |
JP2004335683A (ja) | 実装基板 | |
JPH01300588A (ja) | プリント配線板及びそのはんだ付け方法 | |
JPH07336030A (ja) | プリント配線基板の半田ランドの構造 | |
JP2017130697A (ja) | 厚銅配線基板 | |
JP2009130147A (ja) | チップ状電子部品およびチップ状電子部品の実装方法 | |
JPH10335795A (ja) | プリント基板 | |
JP2830317B2 (ja) | 表面実装用プリント配線板の製造方法 | |
JP2008041848A (ja) | 半田付け構造 | |
CN219740730U (zh) | 焊盘结构、pcb板及电子设备 | |
JP5500373B2 (ja) | 端子接続部の製造方法 | |
JP2004303944A (ja) | モジュール基板及びその製造方法 | |
JPH06152092A (ja) | 表面実装型基板アセンブリ | |
JP2006066811A (ja) | はんだ印刷用マスク、部品実装方法 | |
JP7332094B2 (ja) | 電子回路装置 | |
JP2004349413A (ja) | 表面実装クランプ | |
JPH07307363A (ja) | 半導体回路基板 | |
JPH04213801A (ja) | モジュール抵抗器とその製造方法 | |
JPS63291494A (ja) | 表面実装用プリント配線板 | |
JPH0745927A (ja) | プリント配線板 | |
JP2005219381A (ja) | スクリーン印刷用マスクおよびそれを用いた配線回路基板の製造方法 | |
JP2006261356A (ja) | 接続パッドの構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060424 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A02 | Decision of refusal |
Effective date: 20090825 Free format text: JAPANESE INTERMEDIATE CODE: A02 |