JP2004302932A - 電子回路設計装置および方法 - Google Patents
電子回路設計装置および方法 Download PDFInfo
- Publication number
- JP2004302932A JP2004302932A JP2003095724A JP2003095724A JP2004302932A JP 2004302932 A JP2004302932 A JP 2004302932A JP 2003095724 A JP2003095724 A JP 2003095724A JP 2003095724 A JP2003095724 A JP 2003095724A JP 2004302932 A JP2004302932 A JP 2004302932A
- Authority
- JP
- Japan
- Prior art keywords
- components
- component
- area
- electronic circuit
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Abstract
【課題】電子回路における概略部品配置の検討期間を短縮する。
【解決手段】画面上で基板外形５０１により表される電子回路内において概略部品配置を行う際に、素子Ｃ、Ｄ、およびＥのような複数の部品の概略サイズや配置間隔を考慮して、これらの部品をまとめて１つの部品領域５０３として配置する。
【選択図】 図６
【解決手段】画面上で基板外形５０１により表される電子回路内において概略部品配置を行う際に、素子Ｃ、Ｄ、およびＥのような複数の部品の概略サイズや配置間隔を考慮して、これらの部品をまとめて１つの部品領域５０３として配置する。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は、大規模集積回路（ＬＳＩ）、マルチチップモジュール（ＭＣＭ）、プリント回路基板（ＰＣＢ）等の電子回路を設計するための電子回路設計装置および方法、コンピュータにそのような電子回路の設計を行わせるコンピュータプログラム、およびそのようなコンピュータプログラムを記録したコンピュータ読み取り可能な記録媒体に関する。
【０００２】
【従来の技術】
ＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ ）により電子回路を設計する場合、設計手順には、回路の概略配置および概略配線を行って設計制約条件を決定する第１のステップと、回路に論理設計を挿入する第２のステップと、回路の配置や配線を編集する第３のステップとが含まれる。
【０００３】
従来は、第１のステップにおいて使用する部品の概略の配置検討を行う場合、設計者が配置すべき部品の形状を定義し、１つずつ部品を配置して検討していた。また、第３のステップにおける配置検討の方法としては、配置領域を機能毎等に区画分けして、区画に分けられた各領域毎に部品の配置検討を行う方法が用いられていた（例えば、特許文献１参照）。さらに、第３のステップにおける自動配置の方法としては、まず部品を仮配置し、仮配置した部品を機能毎等にグループ分けして、各グループ内で詳細な配置を行う方法が用いられていた（例えば、特許文献２参照）。
【０００４】
【特許文献１】
特開平８−２５５１８５号公報
【特許文献２】
特開平４−３６３７６７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来の電子回路設計方法には、次のような問題がある。
【０００６】
第１のステップにおける配置検討は概略の検討であり、配置する部品のおよその配置位置および占有面積の把握を目的としている。このような概略の検討であるにもかかわらず、従来の部品を１つずつ配置する方法では、設計者の手作業により、検討に必要な部品の形状を１つずつ定義して配置する必要があり、検討期間が増大してしまうという問題がある。
【０００７】
また、第３のステップにおける配置検討の方法を仮に第１のステップに適用したとしても、各区画内に部品を実際に配置するまでは、部品の占有面積が把握できないため、結局は部品を１つずつ配置する必要がある。このため、この方法は第１のステップの検討期間を短縮するための有効な方法ではない。
【０００８】
さらに、第３のステップにおける自動配置の方法を仮に第１のステップに適用したとしても、まず検討に必要な部品の形状を１つずつ定義してから配置する必要がある。このため、この方法も第１のステップの検討期間を短縮するための有効な方法ではない。
【０００９】
本発明の課題は、電子回路における概略部品配置の検討期間を短縮するための電子回路設計装置およびその方法を提供することである。
【００１０】
【課題を解決するための手段】
図１は、本発明の電子回路設計装置の原理図である。図１の電子回路設計装置は、格納手段１１、指示手段１２、計算手段１３、および表示手段１４を備え、画面上で電子回路の設計を行う。
【００１１】
格納手段１１は、各部品の外形情報を格納し、指示手段１２は、電子回路内にまとめて配置すべき複数の部品と、それらの部品の配置間隔を指示する。計算手段１３は、それらの部品の外形情報を格納手段１１から取得し、取得した外形情報と指示された配置間隔を用いて、それらの部品をまとめて配置する部品領域の外形を計算する。そして、表示手段１４は、計算された部品領域の外形を画面上に表示する。
【００１２】
このような電子回路設計装置によれば、複数の部品をまとめて１つの領域として電子回路内に配置し、画面上に表示する操作が可能となる。これにより、個々に部品を配置することなく、配置すべき部品のおよその配置位置および占有面積の把握が可能となり、概略部品配置の検討期間を短縮することができる。
【００１３】
格納手段１１は、例えば、後述する図３のハードディスクドライブ２０４に対応し、指示手段１２は、例えば、図３のキーボード１０３およびマウス１０４に対応する。また、計算手段１３は、例えば、図３のＣＰＵ（中央処理装置）２０１およびメモリ部２０２に対応し、表示手段１４は、例えば、図３のディスプレイ１０２に対応する。
【００１４】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態を詳細に説明する。
本実施形態では、第１のステップにおける概略部品配置の方法として、部品の概略サイズや配置間隔を考慮して、複数の部品を１つの領域として配置する。これにより、多数の部品を効率よく配置することが可能となり、概略部品配置の検討期間を短縮することができる。
【００１５】
また、他の部品との相対的な位置関係を考慮した領域の生成や、領域の変形、結合、および分割を行う機能を設けることで、領域を用いた部品配置検討を効果的に行うことができる。
【００１６】
さらに、領域に対して部品の特性値等の属性情報を持たせることにより、設計制約条件の検討に有効な方法の１つである、伝送波形、電波、熱、コスト等のシミュレーションを行うことが可能となる。
【００１７】
本実施形態の電子回路設計装置は、ＣＡＤによりディスプレイ上で電子回路の設計を行うための装置であり、例えば、図２に示すようなコンピュータシステムにより構成される。
【００１８】
図２のコンピュータシステム１００は、ＣＰＵ（中央処理装置）やディスクドライブ等を内蔵した本体部１０１、本体部１０１からの指示により表示画面１０２ａ上に画像を表示するディスプレイ１０２、コンピュータシステム１００に種々の情報を入力するためのキーボード１０３、ディスプレイ１０２の表示画面１０２ａ上の任意の位置を指定するマウス１０４、および外部のデータベース等にアクセスして他のコンピュータシステムに記憶されているコンピュータプログラムやデータをダウンロードするモデム１０５を有する。
【００１９】
ディスク１１０等の可搬記録媒体に格納されるか、あるいはモデム１０５等の通信装置により他のコンピュータシステムの記録媒体１０６からダウンロードされる、コンピュータプログラム（電子回路設計ソフトウェア）は、コンピュータシステム１００に入力されてコンパイルされ、コンピュータシステム１００に電子回路設計処理を実行させる。
【００２０】
このようなプログラムを記録するために用いられる記録媒体には、ディスク１１０、ＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ ）カードメモリ、フレキシブルディスク、光磁気ディスク、ＣＤ−ＲＯＭ（ｃｏｍｐａｃｔ ｄｉｓｋ ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ ）等の可搬記憶媒体の他に、モデム１０５やＬＡＮ（ｌｏｃａｌ ａｒｅａ ｎｅｔｗｏｒｋ）等の通信装置を介して接続された、コンピュータシステム１００がアクセス可能な各種記録媒体が含まれる。
【００２１】
図３は、コンピュータシステム１００の本体部１０１内の要部の構成を示すブロック図である。図３の本体部１０１は、バス２００により接続されたＣＰＵ２０１、ＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）やＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）等からなるメモリ部２０２、ディスク１１０用のディスクドライブ２０３、およびハードディスクドライブ（ＨＤＤ）２０４からなる。
【００２２】
図３において、ディスプレイ１０２、キーボード１０３、およびマウス１０４は、バス２００を介してＣＰＵ２０１に接続されているが、これらを直接ＣＰＵ２０１に接続してもよい。また、ディスプレイ１０２は、入出力画像データの処理を行う周知のグラフィックインタフェース（不図示）を介して、ＣＰＵ２０１に接続されていてもよい。なお、コンピュータシステム１００の構成は、図２および図３に示す構成に限定されるものではなく、代わりに各種周知の構成を使用してもよい。
【００２３】
図４は、コンピュータシステム１００により構成される電子回路設計装置に搭載される電子回路設計ソフトウェアの構成図である。図４の電子回路設計ソフトウェアは、概略フロアプランナ３０１、回路エディタ３０２、および配置・配線エディタ３０３からなり、これらのプログラムは、それぞれ、前述した第１、第２、および第３のステップの設計を支援する。
【００２４】
概略フロアプランナ３０１は、部品および配置に関する概略配置・配線情報３０４を読み込み、概略配置および概略配線を行って、その結果を画面表示する。概略配置・配線情報３０４には、ユーザが登録した基板外形や部品外形（簡易的な形状）に関する概略情報や、ユーザが定義した部品搭載位置の情報が含まれる。部品外形としては、例えば、部品の外接矩形が用いられ、その外接矩形の縦横の長さ（サイズ）が概略情報として登録される。概略配置・配線情報３０４は、例えば、図３のハードディスクドライブ２０４に格納される。
【００２５】
表示された概略配置・配線をユーザが承認すると、概略フロアプランナ３０１は回路情報３１１（ネットリスト等）と設計制約条件３１２（配置された部品の位置座標、配線幅等）を出力する。
【００２６】
次に、回路エディタ３０２は、回路情報３１１と設計制約条件３１２を用いて論理設計を行い、回路論理を加味した回路情報３１３と設計制約条件３１４を出力する。ここで、設計変更が必要になった場合は、回路エディタ３０２から概略フロアプランナ３０１に回路情報３１１が差し戻され、再び概略配置および概略配線が行われる。
【００２７】
次に、配置・配線エディタ３０３は、回路情報３１３と設計制約条件３１４に基づいて回路の配置や配線を編集する。ここで、設計変更が必要になった場合は、配置・配線エディタ３０３から回路エディタ３０２に回路情報３１３が差し戻され、再び論理設計が行われる。
【００２８】
図５は、概略フロアプランナ３０１を用いて、表示された基板上に部品を配置している状態を示す。従来の概略配置では、このように、各部品について部品外形４０２を定義して、基板外形４０１内に部品外形４０２を１つずつ配置していた。図５の例では、素子Ａ、Ｂ、Ｃ、Ｄ、およびＥの５種類の部品が用いられており、素子ＡおよびＢは１個ずつ、素子Ｃは２個、素子ＤおよびＥは３個ずつ配置されている。
【００２９】
これに対して、素子Ｃ、Ｄ、およびＥの３種類を最初から１つの部品領域としてまとめて配置すると、画面表示は図６のようになる。このような機能を用いれば、基板外形５０１内に部品外形４０２を１つずつ配置する操作に加え、複数の部品を部品領域５０３のようにまとめて配置し、領域表示する操作が可能となる。
【００３０】
図７は、このような領域配置処理のフローチャートである。まず、ユーザは、概略フロアプランナ３０１に対して領域に含める部品の種類を指示し（ステップ６０１）、その部品の個数を指示する（ステップ６０２）。
【００３１】
次に、ユーザはその領域に部品をさらに追加するか否かを指示し（ステップ６０３）、さらに部品を追加する場合は、ステップ６０１以降の処理を繰り返す。そして、領域に含めたいすべての部品を追加し終えると、次に、部品の配置間隔を指示する（ステップ６０４）。ここでは、各部品毎に異なる配置間隔を指定してもよく、すべての部品に共通の配置間隔を指定してもよい。
【００３２】
次に、概略フロアプランナ３０１は、領域に含める部品の部品外形と指示された配置間隔から領域外形を計算する（ステップ６０５）。例えば、図６の部品領域５０３の場合、次式により領域外形が計算される。
部品領域の横の長さ＝素子Ｃの外形の横の長さ
部品領域の縦の長さ＝（素子Ｃの外形の縦の長さ）×２＋（素子Ｄの外形の縦の長さ）＋（素子Ｅの外形の縦の長さ）＋縦の部品間隔×３
次に、ユーザが領域を配置する位置をマウスで指示する（ステップ６０６）と、概略フロアプランナ３０１は、指示された位置に領域を表示する（ステップ６０７）。領域配置位置の指定方法としては、領域内および輪郭上の任意の基準点（例えば、領域外形の頂点）を定義しておき、ユーザがマウスで指示した位置を基準点の位置として用いることが考えられる。
【００３３】
このような領域配置処理によれば、第１のステップにおける配置検討において、配置すべき一群の部品を１つの領域として簡単に配置することができ、第１のステップにおける概略配置の検討期間が短縮される。また、配置検討に用いるデータを簡略化することにより、部品を個々に配置する方法に比べて必要なデータ量を削減することが可能となる。
【００３４】
また、ユーザは表示された領域を自由に変形することも可能である。図８は、領域のＹ方向（縦方向）のサイズを変更して領域を変形する操作を示している。図８の部品領域７０１において、ユーザが領域の変形を指示すると、指示されたサイズをもとに領域外形が再計算され、部品領域７０２が表示される。
【００３５】
図９は、このような領域変形処理のフローチャートである。まず、ユーザは、変形すべき部品領域を指示し（ステップ８０１）、その領域の伸縮方向を選択する（ステップ８０２）。
【００３６】
Ｘ方向を選択した場合、ユーザは、変形後のＸ方向のサイズ（領域の縦の長さ）を指示する（ステップ８０３）。この場合、概略フロアプランナ３０１は、現在の領域外形、部品の部品外形、配置間隔、および変形後のＸ方向のサイズから、変形後のＹ方向のサイズを計算する（ステップ８０４）。
【００３７】
また、Ｙ方向を選択した場合、ユーザは、変形後のＹ方向のサイズ（領域の縦の長さ）を指示する（ステップ８０５）。この場合、概略フロアプランナ３０１は、現在の領域外形、部品の部品外形、配置間隔、および変形後のＹ方向のサイズから、変形後のＸ方向のサイズを計算する（ステップ８０６）。
【００３８】
そして、概略フロアプランナ３０１は、計算された変形後のサイズで領域を表示する（ステップ８０７）。
図８では、Ｘ方向のサイズの短縮が指示されているため、部品領域７０１に含まれる部品がもれなく収まるようにＹ方向のサイズが伸長され、部品領域７０２が生成される。
【００３９】
なお、ステップ８０３において、Ｘ方向のサイズの代わりにＸ方向の伸縮量を指示してもよく、ステップ８０５において、Ｙ方向のサイズの代わりにＹ方向の伸縮量を指示してもよい。また、ステップ８０４および８０６において、変形前の部品領域の面積と変形後の部品領域の面積が等しくなるように、変形後のサイズを決定してもよい。
【００４０】
また、ユーザは、表示された領域に対して、部品の特性値等の属性情報を設定することも可能である。図１０は、図６の部品領域５０３に対して設定された属性情報の例を示している。この例では、領域に含まれる各部品の種類（素子名：コンデンサ）および特性値（キャパシタンス）が、属性情報として設定されている。部品の種類が抵抗の場合は特性値として抵抗値が設定され、部品の種類がインダクタの場合は特性値としてインダクタンスが設定される。
【００４１】
このように、領域に含まれる各部品の種類および特性値を属性情報として設定しておけば、伝送波形や電波のシミュレーションを行うことができ、シミュレーション結果を考慮した配置検討が可能となる。
【００４２】
さらに、領域に含まれる各部品の発熱量を属性情報として設定しておけば、熱のシミュレーションを行うことができ、領域に含まれる各部品の価格を属性情報として設定しておけば、コストのシミュレーションを行うことができる。
【００４３】
図１１は、領域内の部品に属性情報を設定する属性設定処理のフローチャートである。まず、ユーザは、概略フロアプランナ３０１に対して、属性情報を設定すべき部品が含まれている領域を指示し（ステップ１００１）、その領域内で属性情報を設定すべき部品を指示する（ステップ１００２）。そして、概略フロアプランナ３０１は、ユーザの指示に基づき、その部品の属性情報を設定する（ステップ１００３）。
【００４４】
次に、ユーザはその領域内の他の部品の属性情報を設定するか否かを指示し（ステップ１００４）、他の部品の属性情報を設定する場合は、ステップ１００２以降の処理を繰り返す。そして、必要な部品の属性情報を設定し終えると、処理を終了する。
【００４５】
また、概略フロアプランナ３０１は、領域として表示されている部品群を個々の部品に置き換えて、別々に表示することも可能である。図１２は、領域を個々の部品に分割して表示する操作を示している。図７の処理により配置された部品領域１１０１の分割表示を指示すると、領域内の部品群は、部品外形１１０２のように、個々の部品に分割された状態で表示される。
【００４６】
図１３は、このような領域分割処理のフローチャートである。まず、ユーザは、概略フロアプランナ３０１に対して、分割すべき領域を指示し（ステップ１２０１）、その領域内のすべての部品を分割して表示するか否かを指示する（ステップ１２０２）。
【００４７】
ユーザが領域内のすべての部品を分割する旨を指示した場合、概略フロアプランナ３０１は、領域内のすべての部品を分割して個々の部品外形を表示する（ステップ１２０３）。
【００４８】
領域内の一部の部品を分割する場合、ユーザは、分割して表示すべき部品を指示し（ステップ１２０４）、概略フロアプランナ３０１は、指示された部品を領域から分離して、その部品外形を表示する。
【００４９】
次に、ユーザは、分割して表示すべき他の部品を指示するか否かを選択し（ステップ１２０６）、他の部品を指示する場合には、ステップ１２０４以降の処理を繰り返す。そして、ユーザが他の部品を指示しない旨を選択すると、概略フロアプランナ３０１は、領域内に残された部品をまとめて領域表示する（ステップ１２０７）。領域外形の計算方法については、図７のステップ６０５と同様である。
【００５０】
また、概略フロアプランナ３０１は、個々に配置された複数の部品をまとめて１つの領域として表示することも可能である。図１４は、既に配置されている部品を指示して領域表示する操作を示している。図１４の素子Ｃ、Ｄ、およびＥの部品の部品外形１３０１に対して領域化を指示すると、部品領域１３０２のように、指示された複数の部品が１つの領域として表示される。
【００５１】
図１５は、指示された部品を領域表示する処理のフローチャートである。まず、ユーザは、領域表示すべき部品を指示し（ステップ１４０１）、領域表示すべきすべての部品を指示したか否かを判断し（ステップ１４０２）、他の部品を指示する場合は、ステップ１４０１以降の処理を繰り返す。
【００５２】
そして、ユーザがすべての部品を指示した旨を入力すると、概略フロアプランナ３０１は、指示された部品をまとめて領域表示する。領域外形の計算方法については、図７のステップ６０５と同様である。
【００５３】
また、ユーザは表示された領域を複数の領域に分割することも可能である。図１６は、領域を２つの領域に分割して表示する操作を示している。図１６の部品領域１５０１に対して分割指示を行うと、この部品領域１５０１は部品領域１５０２と部品領域１５０３に分割されて表示される。部品領域１５０２は、１個の素子Ｃと３個の素子Ｄを含み、部品領域１５０３は、１個の素子Ｃと３個の素子Ｅを含んでいる。
【００５４】
図１７は、このような領域分割処理のフローチャートである。まず、ユーザは、分割表示すべき領域を指示し（ステップ１６０１）、一方の領域に含める部品を指示する（ステップ１６０２）。次に、その領域に含めるすべての部品を指示したか否かを判断し（ステップ１６０３）、さらに部品を指示する場合には、ステップ１６０２以降の処理を繰り返す。
【００５５】
そして、ユーザが一方の領域に含めるすべての部品を指示した旨を入力すると、概略フロアプランナ３０１は、指示された部品をまとめて領域表示し（ステップ１６０４）、残りの部品をまとめて領域表示する（ステップ１６０５）。ステップ１６０４およびステップ１６０５における領域外形の計算方法については、図７のステップ６０５と同様である。
【００５６】
また、ユーザは表示された複数の領域を１つの領域に統合することも可能である。図１８は、２つの領域を結合して表示する操作を示している。図１８の部品領域１７０１および部品領域１７０２に対して結合指示を行うと、これらの部品領域が結合され、１つの部品領域１７０３として表示される。
【００５７】
図１９は、このような領域結合処理のフローチャートである。まず、ユーザは、結合表示すべき複数の領域を指示し（ステップ１８０１）、結合表示すべきすべての領域を指示したか否かを判断する（ステップ１８０２）。さらに領域を指示する場合には、ステップ１８０１以降の処理を繰り返す。
【００５８】
そして、ユーザがすべての領域を指示した旨を入力すると、概略フロアプランナ３０１は、指示された領域をまとめて領域表示する（ステップ１８０３）。ここでは、指示された各領域の領域外形を部品外形の代わりに用いて、図７のステップ６０５と同様の方法により、新たな領域外形が計算される。
【００５９】
また、概略フロアプランナ３０１は、周りの部品との相対的な位置関係を考慮して領域表示を行うことも可能である。図２０から図２６までは、１種類の複数個の部品を正方形の基準部品の周りに配置する場合の領域表示の例を示している。なお、領域に含める部品の種類は複数種類でもよく、基準部品の形状は正方形に限らず、他の形状でもよい。
【００６０】
図２７は、基準部品の周囲に沿って領域を表示する処理のフローチャートである。まず、ユーザは、領域に含める部品の種類、個数Ｍ、配置間隔Ｇを指示し（ステップ２００１）、配置済みの部品のうち基準とする部品を指示する（ステップ２００２）。図２０では、部品の種類として素子Ｃが指定され、個数Ｍとして５０個が指定され、配置間隔Ｇとして２ｍｍが指定されている。また、図２１では、基準部品として素子Ｂが指定されている。
【００６１】
次に、概略フロアプランナ３０１は、部品外形を参照しながら、基準部品の１辺に指示された配置間隔で配置可能な、指示された部品の最大個数を計算する（ステップ２００３）。具体的には、領域に含める部品の幅をＷとして次式を満たすようなＮの最大値が求められ、得られた最大値がＮとして保存される。
基準部品の幅≧Ｗ×Ｎ＋Ｇ×（Ｎ−１）
次に、基準部品の周りに配置可能な個数（Ｎ×４）が指示された個数Ｍ以上であるか否かを判定する（ステップ２００４）。Ｍ＞Ｎ×４であれば、指示された条件では領域表示が不可能であると判断し（ステップ２００５）、処理を終了する。
【００６２】
Ｍ≦Ｎ×４であれば、領域生成の初期条件として、領域生成開始位置、領域生成方向、および基準部品との間隔をユーザに問い合わせる（ステップ２００６）。図２２では、領域生成開始位置として座標（５０，５０）が指示され、領域生成方向として時計回りが指示され、基準部品との間隔として１０ｍｍが指示されている。
【００６３】
ユーザが領域生成の初期条件を指示すると、概略フロアプランナ３０１は、領域生成開始位置から領域生成方向に向かって基準部品の端までの範囲で、領域として配置可能な部品の最大個数を計算する（ステップ２００７）。具体的には、次式を満たすようなＮ０の最大値が求められ、得られた最大値がＮ０として保存される。
領域生成開始位置から領域生成方向に向かって基準部品の端までの長さ≧Ｗ×Ｎ０＋Ｇ×（Ｎ０−１）
次に、領域表示に必要な幅を計算し、得られた幅で領域を表示する（ステップ２００８）。具体的には、得られたＮ０と指示された個数Ｍのうち小さい方の値を表すＭｉｎ（Ｎ０，Ｍ）を用いて、次式により領域幅を求める。
領域幅＝Ｗ×Ｍｉｎ（Ｎ０，Ｍ）＋Ｇ×（Ｍｉｎ（Ｎ０，Ｍ）−１）
図２３は、ＭがＮＯ以上である場合の表示例を示している。この場合、領域生成開始位置から基準部品の端までの長さに近い値を領域幅として用いて、部品領域１９０１が表示される。
【００６４】
次に、ＭがＮ０より大きいか否かを判定し（ステップ２００９）、Ｍ≦Ｎ０であれば、指示された個数Ｍの部品はステップ２００８ですべて領域として表示されたので、処理を終了する。
【００６５】
Ｍ＞Ｎ０であれば、まだ表示されていない部品が残っているので、追加の領域表示を行う（ステップ２０１０〜２０１２）。まず、領域生成開始位置を基準部品の領域生成方向の隣り合う辺の端に移動する（ステップ２０１０）。図２４では、×印で示される位置が移動後の開始位置に対応する。
【００６６】
次に、領域表示に必要な幅を計算し、得られた幅で領域を表示する（ステップ２０１１）。ここでは、ステップ２００３で求めた最大個数Ｎと、まだ領域表示されていない部品の個数（Ｍ−領域表示済みの部品の個数）のうち、小さい方の値を表すＭｉｎ（Ｎ，（Ｍ−領域表示済みの部品の個数））を用いて、次式により領域幅を求める。
領域幅＝Ｗ×Ｍｉｎ（Ｎ，（Ｍ−領域表示済みの部品の個数））＋Ｇ×（Ｍｉｎ（Ｎ，（Ｍ−領域表示済みの部品の個数））−１）
図２４では、移動後の領域生成開始位置から基準部品の端までの長さ（基準部品の１辺の長さ）に近い値を領域幅として用いて、部品領域１９０２が表示されている。
【００６７】
次に、領域表示済みの部品の個数がＭに達したか否かを判定し（ステップ２０１２）、領域表示済みの部品の個数がＭに達していなければ、ステップ２０１０以降の処理を繰り返す。そして、Ｍ個の部品すべてを表示し終えると、処理を終了する。
【００６８】
こうして、図２５に示すように、指示されたすべての部品が領域表示される。図２５では、基準部品の周囲に沿って４つの部品領域１９０１、１９０２、１９０３、および１９０４が表示されている。
【００６９】
この例では、基準部品の各辺に対して１つの矩形の部品領域を生成しているが、これらの領域をつなげて１つの部品領域として表示することも可能である。この場合、図２６に示すような部品領域１９０５が表示される。
【００７０】
以上説明した実施形態では、部品の外接矩形を部品外形として用いているが、他の任意の形状（多角形等）を部品外形として用いることも可能である。また、本発明の電子回路設計方法は、大規模集積回路、マルチチップモジュール、プリント回路基板等の様々な回路設計に適用することができる。
【００７１】
（付記１） 画面上で電子回路の設計を行う電子回路設計装置であって、
各部品の外形情報を格納する格納手段と、
前記電子回路内にまとめて配置すべき複数の部品と、該複数の部品の配置間隔を指示する指示手段と、
前記複数の部品の外形情報を前記格納手段から取得し、取得した外形情報と指示された配置間隔を用いて、該複数の部品をまとめて配置する部品領域の外形を計算する計算手段と、
計算された部品領域の外形を前記画面上に表示する表示手段と
を備えることを特徴とする電子回路設計装置。
【００７２】
（付記２） 画面上で電子回路の設計を行うコンピュータのためのプログラムであって、
前記電子回路内にまとめて配置すべき複数の部品と、該複数の部品の配置間隔を指示し、
前記複数の部品の外形情報と指示された配置間隔を用いて、該複数の部品をまとめて配置する部品領域の外形を計算し、
計算された部品領域の外形を前記画面上に表示する
処理を前記コンピュータに実行させることを特徴とするプログラム。
【００７３】
（付記３） 画面上で電子回路の設計を行うコンピュータのためのプログラムを記録した記録媒体であって、該プログラムは、
前記電子回路内にまとめて配置すべき複数の部品と、該複数の部品の配置間隔を指示し、
前記複数の部品の外形情報と指示された配置間隔を用いて、該複数の部品をまとめて配置する部品領域の外形を計算し、
計算された部品領域の外形を前記画面上に表示する
処理を前記コンピュータに実行させることを特徴とするコンピュータ読み取り可能な記録媒体。
【００７４】
（付記４） 前記プログラムは、変形すべき部品領域を指示し、指示された部品領域を変形して表示する処理を、前記コンピュータにさらに実行させることを特徴とする付記３記載の記録媒体。
【００７５】
（付記５） 前記プログラムは、属性情報を設定すべき部品領域を指示し、指示された部品領域に含まれる各部品の属性情報を設定する処理を、前記コンピュータにさらに実行させることを特徴とする付記３記載の記録媒体。
【００７６】
（付記６） 前記プログラムは、前記電子回路内に別々に配置された複数の部品を指示し、指示された複数の部品をまとめて部品領域として表示する処理を、前記コンピュータにさらに実行させることを特徴とする付記３記載の記録媒体。
【００７７】
（付記７） 前記プログラムは、分割すべき部品領域を指示し、指示された部品領域に含まれる複数の部品のうち指示された１つ以上の部品を別々に表示し、残りの部品をまとめて部品領域として表示する処理を、前記コンピュータにさらに実行させることを特徴とする付記３記載の記録媒体。
【００７８】
（付記８） 前記プログラムは、分割すべき部品領域を指示し、指示された部品領域を複数の部品領域に分割して表示する処理を、前記コンピュータにさらに実行させることを特徴とする付記３記載の記録媒体。
【００７９】
（付記９） 前記プログラムは、統合すべき複数の部品領域を指示し、指示された複数の部品領域を結合して１つの部品領域として表示する処理を、前記コンピュータにさらに実行させることを特徴とする付記３記載の記録媒体。
【００８０】
（付記１０） 前記プログラムは、基準部品を指示する処理を前記コンピュータにさらに実行させ、該コンピュータは、指示された基準部品と前記複数の部品との相対的な位置関係を考慮して前記部品領域の外形を計算することを特徴とする付記３記載の記録媒体。
【００８１】
（付記１１） 画面上で電子回路の設計を行うコンピュータのためのプログラムを搬送する搬送信号であって、該プログラムは、
前記電子回路内にまとめて配置すべき複数の部品と、該複数の部品の配置間隔を指示し、
前記複数の部品の外形情報と指示された配置間隔を用いて、該複数の部品をまとめて配置する部品領域の外形を計算し、
計算された部品領域の外形を前記画面上に表示する
処理を前記コンピュータに実行させることを特徴とする搬送信号。
【００８２】
（付記１２） 画面上で電子回路の設計を行う電子回路設計方法であって、
前記電子回路内にまとめて配置すべき複数の部品と、該複数の部品の配置間隔を指示し、
前記複数の部品の外形情報と指示された配置間隔を用いて、該複数の部品をまとめて配置する部品領域の外形を計算し、
計算された部品領域の外形を前記画面上に表示する
ことを特徴とする電子回路設計方法。
【００８３】
【発明の効果】
本発明によれば、電子回路設計の上流段階での概略配置検討において、部品の概略サイズや配置間隔を考慮して、複数の部品を１つの領域として配置することが可能となる。これにより、個々に部品を配置することなく、配置すべき部品のおよその配置位置および占有面積の把握が可能となり、概略部品配置の検討期間を短縮することができる。
【００８４】
また、他の部品との相対的な位置関係を考慮した領域の生成や、領域の変形、結合、および分割を行う機能を設けることで、領域を用いた部品配置検討を効果的に行うことができる。
【００８５】
さらに、領域に対して部品の特性値等の属性情報を持たせることにより、設計制約条件の検討に有効な方法の１つである、伝送波形、電波、熱、コスト等のシミュレーションを行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の電子回路設計装置の原理図である。
【図２】コンピュータシステムを示す図である。
【図３】コンピュータシステムの本体部の構成図である。
【図４】ソフトウェアの構成図である。
【図５】領域を用いない部品配置を説明する図である。
【図６】領域を用いた部品配置を説明する図である。
【図７】領域配置処理のフローチャートである。
【図８】領域の変形を説明する図である。
【図９】領域変形処理のフローチャートである。
【図１０】部品領域の属性を示す図である。
【図１１】属性設定処理のフローチャートである。
【図１２】第１の分割表示を説明する図である。
【図１３】第１の領域分割処理のフローチャートである。
【図１４】指示された部品の領域表示を説明する図である。
【図１５】指示された部品を領域表示する処理のフローチャートである。
【図１６】第２の分割表示を説明する図である。
【図１７】第２の領域分割処理のフローチャートである。
【図１８】複数の領域の結合表示を説明する図である。
【図１９】領域結合処理のフローチャートである。
【図２０】領域表示すべき部品を示す図である。
【図２１】基準部品を示す図である。
【図２２】初期条件を示す図である。
【図２３】第１の領域表示を示す図である。
【図２４】第２の領域表示を示す図である。
【図２５】第３の領域表示を示す図である。
【図２６】第４の領域表示を示す図である。
【図２７】部品の周囲に領域を表示する処理のフローチャートである。
【符号の説明】
１１ 格納手段
１２ 指示手段
１３ 計算手段
１４ 表示手段
１００ コンピュータシステム
１０１ 本体部
１０２ ディスプレイ
１０２ａ 表示画面
１０３ キーボード
１０４ マウス
１０５ モデム
１１０ ディスク
２００ バス
２０１ ＣＰＵ
２０２ メモリ部
２０３ ディスクドライブ
２０４ ハードディスクドライブ
３０１ 概略フロアプランナ
３０２ 回路エディタ
３０３ 配置・配線エディタ
３０４ 概略配置・配線情報
３１１、３１３ 回路情報
３１２、３１４ 設計制約条件
４０１、５０１ 基板外形
４０２、５０２、１１０２、１３０１ 部品外形
７０１、７０２、１１０１、１３０２、１５０１、１５０２、１５０３、１７０１、１７０２、１７０３、１９０１、１９０２、１９０３、１９０４、１９０５ 部品領域
【発明の属する技術分野】
本発明は、大規模集積回路（ＬＳＩ）、マルチチップモジュール（ＭＣＭ）、プリント回路基板（ＰＣＢ）等の電子回路を設計するための電子回路設計装置および方法、コンピュータにそのような電子回路の設計を行わせるコンピュータプログラム、およびそのようなコンピュータプログラムを記録したコンピュータ読み取り可能な記録媒体に関する。
【０００２】
【従来の技術】
ＣＡＤ（Ｃｏｍｐｕｔｅｒ Ａｉｄｅｄ Ｄｅｓｉｇｎ ）により電子回路を設計する場合、設計手順には、回路の概略配置および概略配線を行って設計制約条件を決定する第１のステップと、回路に論理設計を挿入する第２のステップと、回路の配置や配線を編集する第３のステップとが含まれる。
【０００３】
従来は、第１のステップにおいて使用する部品の概略の配置検討を行う場合、設計者が配置すべき部品の形状を定義し、１つずつ部品を配置して検討していた。また、第３のステップにおける配置検討の方法としては、配置領域を機能毎等に区画分けして、区画に分けられた各領域毎に部品の配置検討を行う方法が用いられていた（例えば、特許文献１参照）。さらに、第３のステップにおける自動配置の方法としては、まず部品を仮配置し、仮配置した部品を機能毎等にグループ分けして、各グループ内で詳細な配置を行う方法が用いられていた（例えば、特許文献２参照）。
【０００４】
【特許文献１】
特開平８−２５５１８５号公報
【特許文献２】
特開平４−３６３７６７号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上述した従来の電子回路設計方法には、次のような問題がある。
【０００６】
第１のステップにおける配置検討は概略の検討であり、配置する部品のおよその配置位置および占有面積の把握を目的としている。このような概略の検討であるにもかかわらず、従来の部品を１つずつ配置する方法では、設計者の手作業により、検討に必要な部品の形状を１つずつ定義して配置する必要があり、検討期間が増大してしまうという問題がある。
【０００７】
また、第３のステップにおける配置検討の方法を仮に第１のステップに適用したとしても、各区画内に部品を実際に配置するまでは、部品の占有面積が把握できないため、結局は部品を１つずつ配置する必要がある。このため、この方法は第１のステップの検討期間を短縮するための有効な方法ではない。
【０００８】
さらに、第３のステップにおける自動配置の方法を仮に第１のステップに適用したとしても、まず検討に必要な部品の形状を１つずつ定義してから配置する必要がある。このため、この方法も第１のステップの検討期間を短縮するための有効な方法ではない。
【０００９】
本発明の課題は、電子回路における概略部品配置の検討期間を短縮するための電子回路設計装置およびその方法を提供することである。
【００１０】
【課題を解決するための手段】
図１は、本発明の電子回路設計装置の原理図である。図１の電子回路設計装置は、格納手段１１、指示手段１２、計算手段１３、および表示手段１４を備え、画面上で電子回路の設計を行う。
【００１１】
格納手段１１は、各部品の外形情報を格納し、指示手段１２は、電子回路内にまとめて配置すべき複数の部品と、それらの部品の配置間隔を指示する。計算手段１３は、それらの部品の外形情報を格納手段１１から取得し、取得した外形情報と指示された配置間隔を用いて、それらの部品をまとめて配置する部品領域の外形を計算する。そして、表示手段１４は、計算された部品領域の外形を画面上に表示する。
【００１２】
このような電子回路設計装置によれば、複数の部品をまとめて１つの領域として電子回路内に配置し、画面上に表示する操作が可能となる。これにより、個々に部品を配置することなく、配置すべき部品のおよその配置位置および占有面積の把握が可能となり、概略部品配置の検討期間を短縮することができる。
【００１３】
格納手段１１は、例えば、後述する図３のハードディスクドライブ２０４に対応し、指示手段１２は、例えば、図３のキーボード１０３およびマウス１０４に対応する。また、計算手段１３は、例えば、図３のＣＰＵ（中央処理装置）２０１およびメモリ部２０２に対応し、表示手段１４は、例えば、図３のディスプレイ１０２に対応する。
【００１４】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態を詳細に説明する。
本実施形態では、第１のステップにおける概略部品配置の方法として、部品の概略サイズや配置間隔を考慮して、複数の部品を１つの領域として配置する。これにより、多数の部品を効率よく配置することが可能となり、概略部品配置の検討期間を短縮することができる。
【００１５】
また、他の部品との相対的な位置関係を考慮した領域の生成や、領域の変形、結合、および分割を行う機能を設けることで、領域を用いた部品配置検討を効果的に行うことができる。
【００１６】
さらに、領域に対して部品の特性値等の属性情報を持たせることにより、設計制約条件の検討に有効な方法の１つである、伝送波形、電波、熱、コスト等のシミュレーションを行うことが可能となる。
【００１７】
本実施形態の電子回路設計装置は、ＣＡＤによりディスプレイ上で電子回路の設計を行うための装置であり、例えば、図２に示すようなコンピュータシステムにより構成される。
【００１８】
図２のコンピュータシステム１００は、ＣＰＵ（中央処理装置）やディスクドライブ等を内蔵した本体部１０１、本体部１０１からの指示により表示画面１０２ａ上に画像を表示するディスプレイ１０２、コンピュータシステム１００に種々の情報を入力するためのキーボード１０３、ディスプレイ１０２の表示画面１０２ａ上の任意の位置を指定するマウス１０４、および外部のデータベース等にアクセスして他のコンピュータシステムに記憶されているコンピュータプログラムやデータをダウンロードするモデム１０５を有する。
【００１９】
ディスク１１０等の可搬記録媒体に格納されるか、あるいはモデム１０５等の通信装置により他のコンピュータシステムの記録媒体１０６からダウンロードされる、コンピュータプログラム（電子回路設計ソフトウェア）は、コンピュータシステム１００に入力されてコンパイルされ、コンピュータシステム１００に電子回路設計処理を実行させる。
【００２０】
このようなプログラムを記録するために用いられる記録媒体には、ディスク１１０、ＩＣ（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ ）カードメモリ、フレキシブルディスク、光磁気ディスク、ＣＤ−ＲＯＭ（ｃｏｍｐａｃｔ ｄｉｓｋ ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ ）等の可搬記憶媒体の他に、モデム１０５やＬＡＮ（ｌｏｃａｌ ａｒｅａ ｎｅｔｗｏｒｋ）等の通信装置を介して接続された、コンピュータシステム１００がアクセス可能な各種記録媒体が含まれる。
【００２１】
図３は、コンピュータシステム１００の本体部１０１内の要部の構成を示すブロック図である。図３の本体部１０１は、バス２００により接続されたＣＰＵ２０１、ＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）やＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）等からなるメモリ部２０２、ディスク１１０用のディスクドライブ２０３、およびハードディスクドライブ（ＨＤＤ）２０４からなる。
【００２２】
図３において、ディスプレイ１０２、キーボード１０３、およびマウス１０４は、バス２００を介してＣＰＵ２０１に接続されているが、これらを直接ＣＰＵ２０１に接続してもよい。また、ディスプレイ１０２は、入出力画像データの処理を行う周知のグラフィックインタフェース（不図示）を介して、ＣＰＵ２０１に接続されていてもよい。なお、コンピュータシステム１００の構成は、図２および図３に示す構成に限定されるものではなく、代わりに各種周知の構成を使用してもよい。
【００２３】
図４は、コンピュータシステム１００により構成される電子回路設計装置に搭載される電子回路設計ソフトウェアの構成図である。図４の電子回路設計ソフトウェアは、概略フロアプランナ３０１、回路エディタ３０２、および配置・配線エディタ３０３からなり、これらのプログラムは、それぞれ、前述した第１、第２、および第３のステップの設計を支援する。
【００２４】
概略フロアプランナ３０１は、部品および配置に関する概略配置・配線情報３０４を読み込み、概略配置および概略配線を行って、その結果を画面表示する。概略配置・配線情報３０４には、ユーザが登録した基板外形や部品外形（簡易的な形状）に関する概略情報や、ユーザが定義した部品搭載位置の情報が含まれる。部品外形としては、例えば、部品の外接矩形が用いられ、その外接矩形の縦横の長さ（サイズ）が概略情報として登録される。概略配置・配線情報３０４は、例えば、図３のハードディスクドライブ２０４に格納される。
【００２５】
表示された概略配置・配線をユーザが承認すると、概略フロアプランナ３０１は回路情報３１１（ネットリスト等）と設計制約条件３１２（配置された部品の位置座標、配線幅等）を出力する。
【００２６】
次に、回路エディタ３０２は、回路情報３１１と設計制約条件３１２を用いて論理設計を行い、回路論理を加味した回路情報３１３と設計制約条件３１４を出力する。ここで、設計変更が必要になった場合は、回路エディタ３０２から概略フロアプランナ３０１に回路情報３１１が差し戻され、再び概略配置および概略配線が行われる。
【００２７】
次に、配置・配線エディタ３０３は、回路情報３１３と設計制約条件３１４に基づいて回路の配置や配線を編集する。ここで、設計変更が必要になった場合は、配置・配線エディタ３０３から回路エディタ３０２に回路情報３１３が差し戻され、再び論理設計が行われる。
【００２８】
図５は、概略フロアプランナ３０１を用いて、表示された基板上に部品を配置している状態を示す。従来の概略配置では、このように、各部品について部品外形４０２を定義して、基板外形４０１内に部品外形４０２を１つずつ配置していた。図５の例では、素子Ａ、Ｂ、Ｃ、Ｄ、およびＥの５種類の部品が用いられており、素子ＡおよびＢは１個ずつ、素子Ｃは２個、素子ＤおよびＥは３個ずつ配置されている。
【００２９】
これに対して、素子Ｃ、Ｄ、およびＥの３種類を最初から１つの部品領域としてまとめて配置すると、画面表示は図６のようになる。このような機能を用いれば、基板外形５０１内に部品外形４０２を１つずつ配置する操作に加え、複数の部品を部品領域５０３のようにまとめて配置し、領域表示する操作が可能となる。
【００３０】
図７は、このような領域配置処理のフローチャートである。まず、ユーザは、概略フロアプランナ３０１に対して領域に含める部品の種類を指示し（ステップ６０１）、その部品の個数を指示する（ステップ６０２）。
【００３１】
次に、ユーザはその領域に部品をさらに追加するか否かを指示し（ステップ６０３）、さらに部品を追加する場合は、ステップ６０１以降の処理を繰り返す。そして、領域に含めたいすべての部品を追加し終えると、次に、部品の配置間隔を指示する（ステップ６０４）。ここでは、各部品毎に異なる配置間隔を指定してもよく、すべての部品に共通の配置間隔を指定してもよい。
【００３２】
次に、概略フロアプランナ３０１は、領域に含める部品の部品外形と指示された配置間隔から領域外形を計算する（ステップ６０５）。例えば、図６の部品領域５０３の場合、次式により領域外形が計算される。
部品領域の横の長さ＝素子Ｃの外形の横の長さ
部品領域の縦の長さ＝（素子Ｃの外形の縦の長さ）×２＋（素子Ｄの外形の縦の長さ）＋（素子Ｅの外形の縦の長さ）＋縦の部品間隔×３
次に、ユーザが領域を配置する位置をマウスで指示する（ステップ６０６）と、概略フロアプランナ３０１は、指示された位置に領域を表示する（ステップ６０７）。領域配置位置の指定方法としては、領域内および輪郭上の任意の基準点（例えば、領域外形の頂点）を定義しておき、ユーザがマウスで指示した位置を基準点の位置として用いることが考えられる。
【００３３】
このような領域配置処理によれば、第１のステップにおける配置検討において、配置すべき一群の部品を１つの領域として簡単に配置することができ、第１のステップにおける概略配置の検討期間が短縮される。また、配置検討に用いるデータを簡略化することにより、部品を個々に配置する方法に比べて必要なデータ量を削減することが可能となる。
【００３４】
また、ユーザは表示された領域を自由に変形することも可能である。図８は、領域のＹ方向（縦方向）のサイズを変更して領域を変形する操作を示している。図８の部品領域７０１において、ユーザが領域の変形を指示すると、指示されたサイズをもとに領域外形が再計算され、部品領域７０２が表示される。
【００３５】
図９は、このような領域変形処理のフローチャートである。まず、ユーザは、変形すべき部品領域を指示し（ステップ８０１）、その領域の伸縮方向を選択する（ステップ８０２）。
【００３６】
Ｘ方向を選択した場合、ユーザは、変形後のＸ方向のサイズ（領域の縦の長さ）を指示する（ステップ８０３）。この場合、概略フロアプランナ３０１は、現在の領域外形、部品の部品外形、配置間隔、および変形後のＸ方向のサイズから、変形後のＹ方向のサイズを計算する（ステップ８０４）。
【００３７】
また、Ｙ方向を選択した場合、ユーザは、変形後のＹ方向のサイズ（領域の縦の長さ）を指示する（ステップ８０５）。この場合、概略フロアプランナ３０１は、現在の領域外形、部品の部品外形、配置間隔、および変形後のＹ方向のサイズから、変形後のＸ方向のサイズを計算する（ステップ８０６）。
【００３８】
そして、概略フロアプランナ３０１は、計算された変形後のサイズで領域を表示する（ステップ８０７）。
図８では、Ｘ方向のサイズの短縮が指示されているため、部品領域７０１に含まれる部品がもれなく収まるようにＹ方向のサイズが伸長され、部品領域７０２が生成される。
【００３９】
なお、ステップ８０３において、Ｘ方向のサイズの代わりにＸ方向の伸縮量を指示してもよく、ステップ８０５において、Ｙ方向のサイズの代わりにＹ方向の伸縮量を指示してもよい。また、ステップ８０４および８０６において、変形前の部品領域の面積と変形後の部品領域の面積が等しくなるように、変形後のサイズを決定してもよい。
【００４０】
また、ユーザは、表示された領域に対して、部品の特性値等の属性情報を設定することも可能である。図１０は、図６の部品領域５０３に対して設定された属性情報の例を示している。この例では、領域に含まれる各部品の種類（素子名：コンデンサ）および特性値（キャパシタンス）が、属性情報として設定されている。部品の種類が抵抗の場合は特性値として抵抗値が設定され、部品の種類がインダクタの場合は特性値としてインダクタンスが設定される。
【００４１】
このように、領域に含まれる各部品の種類および特性値を属性情報として設定しておけば、伝送波形や電波のシミュレーションを行うことができ、シミュレーション結果を考慮した配置検討が可能となる。
【００４２】
さらに、領域に含まれる各部品の発熱量を属性情報として設定しておけば、熱のシミュレーションを行うことができ、領域に含まれる各部品の価格を属性情報として設定しておけば、コストのシミュレーションを行うことができる。
【００４３】
図１１は、領域内の部品に属性情報を設定する属性設定処理のフローチャートである。まず、ユーザは、概略フロアプランナ３０１に対して、属性情報を設定すべき部品が含まれている領域を指示し（ステップ１００１）、その領域内で属性情報を設定すべき部品を指示する（ステップ１００２）。そして、概略フロアプランナ３０１は、ユーザの指示に基づき、その部品の属性情報を設定する（ステップ１００３）。
【００４４】
次に、ユーザはその領域内の他の部品の属性情報を設定するか否かを指示し（ステップ１００４）、他の部品の属性情報を設定する場合は、ステップ１００２以降の処理を繰り返す。そして、必要な部品の属性情報を設定し終えると、処理を終了する。
【００４５】
また、概略フロアプランナ３０１は、領域として表示されている部品群を個々の部品に置き換えて、別々に表示することも可能である。図１２は、領域を個々の部品に分割して表示する操作を示している。図７の処理により配置された部品領域１１０１の分割表示を指示すると、領域内の部品群は、部品外形１１０２のように、個々の部品に分割された状態で表示される。
【００４６】
図１３は、このような領域分割処理のフローチャートである。まず、ユーザは、概略フロアプランナ３０１に対して、分割すべき領域を指示し（ステップ１２０１）、その領域内のすべての部品を分割して表示するか否かを指示する（ステップ１２０２）。
【００４７】
ユーザが領域内のすべての部品を分割する旨を指示した場合、概略フロアプランナ３０１は、領域内のすべての部品を分割して個々の部品外形を表示する（ステップ１２０３）。
【００４８】
領域内の一部の部品を分割する場合、ユーザは、分割して表示すべき部品を指示し（ステップ１２０４）、概略フロアプランナ３０１は、指示された部品を領域から分離して、その部品外形を表示する。
【００４９】
次に、ユーザは、分割して表示すべき他の部品を指示するか否かを選択し（ステップ１２０６）、他の部品を指示する場合には、ステップ１２０４以降の処理を繰り返す。そして、ユーザが他の部品を指示しない旨を選択すると、概略フロアプランナ３０１は、領域内に残された部品をまとめて領域表示する（ステップ１２０７）。領域外形の計算方法については、図７のステップ６０５と同様である。
【００５０】
また、概略フロアプランナ３０１は、個々に配置された複数の部品をまとめて１つの領域として表示することも可能である。図１４は、既に配置されている部品を指示して領域表示する操作を示している。図１４の素子Ｃ、Ｄ、およびＥの部品の部品外形１３０１に対して領域化を指示すると、部品領域１３０２のように、指示された複数の部品が１つの領域として表示される。
【００５１】
図１５は、指示された部品を領域表示する処理のフローチャートである。まず、ユーザは、領域表示すべき部品を指示し（ステップ１４０１）、領域表示すべきすべての部品を指示したか否かを判断し（ステップ１４０２）、他の部品を指示する場合は、ステップ１４０１以降の処理を繰り返す。
【００５２】
そして、ユーザがすべての部品を指示した旨を入力すると、概略フロアプランナ３０１は、指示された部品をまとめて領域表示する。領域外形の計算方法については、図７のステップ６０５と同様である。
【００５３】
また、ユーザは表示された領域を複数の領域に分割することも可能である。図１６は、領域を２つの領域に分割して表示する操作を示している。図１６の部品領域１５０１に対して分割指示を行うと、この部品領域１５０１は部品領域１５０２と部品領域１５０３に分割されて表示される。部品領域１５０２は、１個の素子Ｃと３個の素子Ｄを含み、部品領域１５０３は、１個の素子Ｃと３個の素子Ｅを含んでいる。
【００５４】
図１７は、このような領域分割処理のフローチャートである。まず、ユーザは、分割表示すべき領域を指示し（ステップ１６０１）、一方の領域に含める部品を指示する（ステップ１６０２）。次に、その領域に含めるすべての部品を指示したか否かを判断し（ステップ１６０３）、さらに部品を指示する場合には、ステップ１６０２以降の処理を繰り返す。
【００５５】
そして、ユーザが一方の領域に含めるすべての部品を指示した旨を入力すると、概略フロアプランナ３０１は、指示された部品をまとめて領域表示し（ステップ１６０４）、残りの部品をまとめて領域表示する（ステップ１６０５）。ステップ１６０４およびステップ１６０５における領域外形の計算方法については、図７のステップ６０５と同様である。
【００５６】
また、ユーザは表示された複数の領域を１つの領域に統合することも可能である。図１８は、２つの領域を結合して表示する操作を示している。図１８の部品領域１７０１および部品領域１７０２に対して結合指示を行うと、これらの部品領域が結合され、１つの部品領域１７０３として表示される。
【００５７】
図１９は、このような領域結合処理のフローチャートである。まず、ユーザは、結合表示すべき複数の領域を指示し（ステップ１８０１）、結合表示すべきすべての領域を指示したか否かを判断する（ステップ１８０２）。さらに領域を指示する場合には、ステップ１８０１以降の処理を繰り返す。
【００５８】
そして、ユーザがすべての領域を指示した旨を入力すると、概略フロアプランナ３０１は、指示された領域をまとめて領域表示する（ステップ１８０３）。ここでは、指示された各領域の領域外形を部品外形の代わりに用いて、図７のステップ６０５と同様の方法により、新たな領域外形が計算される。
【００５９】
また、概略フロアプランナ３０１は、周りの部品との相対的な位置関係を考慮して領域表示を行うことも可能である。図２０から図２６までは、１種類の複数個の部品を正方形の基準部品の周りに配置する場合の領域表示の例を示している。なお、領域に含める部品の種類は複数種類でもよく、基準部品の形状は正方形に限らず、他の形状でもよい。
【００６０】
図２７は、基準部品の周囲に沿って領域を表示する処理のフローチャートである。まず、ユーザは、領域に含める部品の種類、個数Ｍ、配置間隔Ｇを指示し（ステップ２００１）、配置済みの部品のうち基準とする部品を指示する（ステップ２００２）。図２０では、部品の種類として素子Ｃが指定され、個数Ｍとして５０個が指定され、配置間隔Ｇとして２ｍｍが指定されている。また、図２１では、基準部品として素子Ｂが指定されている。
【００６１】
次に、概略フロアプランナ３０１は、部品外形を参照しながら、基準部品の１辺に指示された配置間隔で配置可能な、指示された部品の最大個数を計算する（ステップ２００３）。具体的には、領域に含める部品の幅をＷとして次式を満たすようなＮの最大値が求められ、得られた最大値がＮとして保存される。
基準部品の幅≧Ｗ×Ｎ＋Ｇ×（Ｎ−１）
次に、基準部品の周りに配置可能な個数（Ｎ×４）が指示された個数Ｍ以上であるか否かを判定する（ステップ２００４）。Ｍ＞Ｎ×４であれば、指示された条件では領域表示が不可能であると判断し（ステップ２００５）、処理を終了する。
【００６２】
Ｍ≦Ｎ×４であれば、領域生成の初期条件として、領域生成開始位置、領域生成方向、および基準部品との間隔をユーザに問い合わせる（ステップ２００６）。図２２では、領域生成開始位置として座標（５０，５０）が指示され、領域生成方向として時計回りが指示され、基準部品との間隔として１０ｍｍが指示されている。
【００６３】
ユーザが領域生成の初期条件を指示すると、概略フロアプランナ３０１は、領域生成開始位置から領域生成方向に向かって基準部品の端までの範囲で、領域として配置可能な部品の最大個数を計算する（ステップ２００７）。具体的には、次式を満たすようなＮ０の最大値が求められ、得られた最大値がＮ０として保存される。
領域生成開始位置から領域生成方向に向かって基準部品の端までの長さ≧Ｗ×Ｎ０＋Ｇ×（Ｎ０−１）
次に、領域表示に必要な幅を計算し、得られた幅で領域を表示する（ステップ２００８）。具体的には、得られたＮ０と指示された個数Ｍのうち小さい方の値を表すＭｉｎ（Ｎ０，Ｍ）を用いて、次式により領域幅を求める。
領域幅＝Ｗ×Ｍｉｎ（Ｎ０，Ｍ）＋Ｇ×（Ｍｉｎ（Ｎ０，Ｍ）−１）
図２３は、ＭがＮＯ以上である場合の表示例を示している。この場合、領域生成開始位置から基準部品の端までの長さに近い値を領域幅として用いて、部品領域１９０１が表示される。
【００６４】
次に、ＭがＮ０より大きいか否かを判定し（ステップ２００９）、Ｍ≦Ｎ０であれば、指示された個数Ｍの部品はステップ２００８ですべて領域として表示されたので、処理を終了する。
【００６５】
Ｍ＞Ｎ０であれば、まだ表示されていない部品が残っているので、追加の領域表示を行う（ステップ２０１０〜２０１２）。まず、領域生成開始位置を基準部品の領域生成方向の隣り合う辺の端に移動する（ステップ２０１０）。図２４では、×印で示される位置が移動後の開始位置に対応する。
【００６６】
次に、領域表示に必要な幅を計算し、得られた幅で領域を表示する（ステップ２０１１）。ここでは、ステップ２００３で求めた最大個数Ｎと、まだ領域表示されていない部品の個数（Ｍ−領域表示済みの部品の個数）のうち、小さい方の値を表すＭｉｎ（Ｎ，（Ｍ−領域表示済みの部品の個数））を用いて、次式により領域幅を求める。
領域幅＝Ｗ×Ｍｉｎ（Ｎ，（Ｍ−領域表示済みの部品の個数））＋Ｇ×（Ｍｉｎ（Ｎ，（Ｍ−領域表示済みの部品の個数））−１）
図２４では、移動後の領域生成開始位置から基準部品の端までの長さ（基準部品の１辺の長さ）に近い値を領域幅として用いて、部品領域１９０２が表示されている。
【００６７】
次に、領域表示済みの部品の個数がＭに達したか否かを判定し（ステップ２０１２）、領域表示済みの部品の個数がＭに達していなければ、ステップ２０１０以降の処理を繰り返す。そして、Ｍ個の部品すべてを表示し終えると、処理を終了する。
【００６８】
こうして、図２５に示すように、指示されたすべての部品が領域表示される。図２５では、基準部品の周囲に沿って４つの部品領域１９０１、１９０２、１９０３、および１９０４が表示されている。
【００６９】
この例では、基準部品の各辺に対して１つの矩形の部品領域を生成しているが、これらの領域をつなげて１つの部品領域として表示することも可能である。この場合、図２６に示すような部品領域１９０５が表示される。
【００７０】
以上説明した実施形態では、部品の外接矩形を部品外形として用いているが、他の任意の形状（多角形等）を部品外形として用いることも可能である。また、本発明の電子回路設計方法は、大規模集積回路、マルチチップモジュール、プリント回路基板等の様々な回路設計に適用することができる。
【００７１】
（付記１） 画面上で電子回路の設計を行う電子回路設計装置であって、
各部品の外形情報を格納する格納手段と、
前記電子回路内にまとめて配置すべき複数の部品と、該複数の部品の配置間隔を指示する指示手段と、
前記複数の部品の外形情報を前記格納手段から取得し、取得した外形情報と指示された配置間隔を用いて、該複数の部品をまとめて配置する部品領域の外形を計算する計算手段と、
計算された部品領域の外形を前記画面上に表示する表示手段と
を備えることを特徴とする電子回路設計装置。
【００７２】
（付記２） 画面上で電子回路の設計を行うコンピュータのためのプログラムであって、
前記電子回路内にまとめて配置すべき複数の部品と、該複数の部品の配置間隔を指示し、
前記複数の部品の外形情報と指示された配置間隔を用いて、該複数の部品をまとめて配置する部品領域の外形を計算し、
計算された部品領域の外形を前記画面上に表示する
処理を前記コンピュータに実行させることを特徴とするプログラム。
【００７３】
（付記３） 画面上で電子回路の設計を行うコンピュータのためのプログラムを記録した記録媒体であって、該プログラムは、
前記電子回路内にまとめて配置すべき複数の部品と、該複数の部品の配置間隔を指示し、
前記複数の部品の外形情報と指示された配置間隔を用いて、該複数の部品をまとめて配置する部品領域の外形を計算し、
計算された部品領域の外形を前記画面上に表示する
処理を前記コンピュータに実行させることを特徴とするコンピュータ読み取り可能な記録媒体。
【００７４】
（付記４） 前記プログラムは、変形すべき部品領域を指示し、指示された部品領域を変形して表示する処理を、前記コンピュータにさらに実行させることを特徴とする付記３記載の記録媒体。
【００７５】
（付記５） 前記プログラムは、属性情報を設定すべき部品領域を指示し、指示された部品領域に含まれる各部品の属性情報を設定する処理を、前記コンピュータにさらに実行させることを特徴とする付記３記載の記録媒体。
【００７６】
（付記６） 前記プログラムは、前記電子回路内に別々に配置された複数の部品を指示し、指示された複数の部品をまとめて部品領域として表示する処理を、前記コンピュータにさらに実行させることを特徴とする付記３記載の記録媒体。
【００７７】
（付記７） 前記プログラムは、分割すべき部品領域を指示し、指示された部品領域に含まれる複数の部品のうち指示された１つ以上の部品を別々に表示し、残りの部品をまとめて部品領域として表示する処理を、前記コンピュータにさらに実行させることを特徴とする付記３記載の記録媒体。
【００７８】
（付記８） 前記プログラムは、分割すべき部品領域を指示し、指示された部品領域を複数の部品領域に分割して表示する処理を、前記コンピュータにさらに実行させることを特徴とする付記３記載の記録媒体。
【００７９】
（付記９） 前記プログラムは、統合すべき複数の部品領域を指示し、指示された複数の部品領域を結合して１つの部品領域として表示する処理を、前記コンピュータにさらに実行させることを特徴とする付記３記載の記録媒体。
【００８０】
（付記１０） 前記プログラムは、基準部品を指示する処理を前記コンピュータにさらに実行させ、該コンピュータは、指示された基準部品と前記複数の部品との相対的な位置関係を考慮して前記部品領域の外形を計算することを特徴とする付記３記載の記録媒体。
【００８１】
（付記１１） 画面上で電子回路の設計を行うコンピュータのためのプログラムを搬送する搬送信号であって、該プログラムは、
前記電子回路内にまとめて配置すべき複数の部品と、該複数の部品の配置間隔を指示し、
前記複数の部品の外形情報と指示された配置間隔を用いて、該複数の部品をまとめて配置する部品領域の外形を計算し、
計算された部品領域の外形を前記画面上に表示する
処理を前記コンピュータに実行させることを特徴とする搬送信号。
【００８２】
（付記１２） 画面上で電子回路の設計を行う電子回路設計方法であって、
前記電子回路内にまとめて配置すべき複数の部品と、該複数の部品の配置間隔を指示し、
前記複数の部品の外形情報と指示された配置間隔を用いて、該複数の部品をまとめて配置する部品領域の外形を計算し、
計算された部品領域の外形を前記画面上に表示する
ことを特徴とする電子回路設計方法。
【００８３】
【発明の効果】
本発明によれば、電子回路設計の上流段階での概略配置検討において、部品の概略サイズや配置間隔を考慮して、複数の部品を１つの領域として配置することが可能となる。これにより、個々に部品を配置することなく、配置すべき部品のおよその配置位置および占有面積の把握が可能となり、概略部品配置の検討期間を短縮することができる。
【００８４】
また、他の部品との相対的な位置関係を考慮した領域の生成や、領域の変形、結合、および分割を行う機能を設けることで、領域を用いた部品配置検討を効果的に行うことができる。
【００８５】
さらに、領域に対して部品の特性値等の属性情報を持たせることにより、設計制約条件の検討に有効な方法の１つである、伝送波形、電波、熱、コスト等のシミュレーションを行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の電子回路設計装置の原理図である。
【図２】コンピュータシステムを示す図である。
【図３】コンピュータシステムの本体部の構成図である。
【図４】ソフトウェアの構成図である。
【図５】領域を用いない部品配置を説明する図である。
【図６】領域を用いた部品配置を説明する図である。
【図７】領域配置処理のフローチャートである。
【図８】領域の変形を説明する図である。
【図９】領域変形処理のフローチャートである。
【図１０】部品領域の属性を示す図である。
【図１１】属性設定処理のフローチャートである。
【図１２】第１の分割表示を説明する図である。
【図１３】第１の領域分割処理のフローチャートである。
【図１４】指示された部品の領域表示を説明する図である。
【図１５】指示された部品を領域表示する処理のフローチャートである。
【図１６】第２の分割表示を説明する図である。
【図１７】第２の領域分割処理のフローチャートである。
【図１８】複数の領域の結合表示を説明する図である。
【図１９】領域結合処理のフローチャートである。
【図２０】領域表示すべき部品を示す図である。
【図２１】基準部品を示す図である。
【図２２】初期条件を示す図である。
【図２３】第１の領域表示を示す図である。
【図２４】第２の領域表示を示す図である。
【図２５】第３の領域表示を示す図である。
【図２６】第４の領域表示を示す図である。
【図２７】部品の周囲に領域を表示する処理のフローチャートである。
【符号の説明】
１１ 格納手段
１２ 指示手段
１３ 計算手段
１４ 表示手段
１００ コンピュータシステム
１０１ 本体部
１０２ ディスプレイ
１０２ａ 表示画面
１０３ キーボード
１０４ マウス
１０５ モデム
１１０ ディスク
２００ バス
２０１ ＣＰＵ
２０２ メモリ部
２０３ ディスクドライブ
２０４ ハードディスクドライブ
３０１ 概略フロアプランナ
３０２ 回路エディタ
３０３ 配置・配線エディタ
３０４ 概略配置・配線情報
３１１、３１３ 回路情報
３１２、３１４ 設計制約条件
４０１、５０１ 基板外形
４０２、５０２、１１０２、１３０１ 部品外形
７０１、７０２、１１０１、１３０２、１５０１、１５０２、１５０３、１７０１、１７０２、１７０３、１９０１、１９０２、１９０３、１９０４、１９０５ 部品領域
Claims (5)
- 画面上で電子回路の設計を行う電子回路設計装置であって、
各部品の外形情報を格納する格納手段と、
前記電子回路内にまとめて配置すべき複数の部品と、該複数の部品の配置間隔を指示する指示手段と、
前記複数の部品の外形情報を前記格納手段から取得し、取得した外形情報と指示された配置間隔を用いて、該複数の部品をまとめて配置する部品領域の外形を計算する計算手段と、
計算された部品領域の外形を前記画面上に表示する表示手段と
を備えることを特徴とする電子回路設計装置。 - 画面上で電子回路の設計を行うコンピュータのためのプログラムを記録した記録媒体であって、該プログラムは、
前記電子回路内にまとめて配置すべき複数の部品と、該複数の部品の配置間隔を指示し、
前記複数の部品の外形情報と指示された配置間隔を用いて、該複数の部品をまとめて配置する部品領域の外形を計算し、
計算された部品領域の外形を前記画面上に表示する
処理を前記コンピュータに実行させることを特徴とするコンピュータ読み取り可能な記録媒体。 - 前記プログラムは、変形すべき部品領域を指示し、指示された部品領域を変形して表示する処理を、前記コンピュータにさらに実行させることを特徴とする請求項２記載の記録媒体。
- 前記プログラムは、前記電子回路内に別々に配置された複数の部品を指示し、指示された複数の部品をまとめて部品領域として表示する処理を、前記コンピュータにさらに実行させることを特徴とする請求項２記載の記録媒体。
- 画面上で電子回路の設計を行う電子回路設計方法であって、前記電子回路内にまとめて配置すべき複数の部品と、該複数の部品の配置間隔を指示し、
前記複数の部品の外形情報と指示された配置間隔を用いて、該複数の部品をまとめて配置する部品領域の外形を計算し、
計算された部品領域の外形を前記画面上に表示する
ことを特徴とする電子回路設計方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003095724A JP2004302932A (ja) | 2003-03-31 | 2003-03-31 | 電子回路設計装置および方法 |
| US10/798,261 US20040194045A1 (en) | 2003-03-31 | 2004-03-12 | Electronic circuit design apparatus and method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003095724A JP2004302932A (ja) | 2003-03-31 | 2003-03-31 | 電子回路設計装置および方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004302932A true JP2004302932A (ja) | 2004-10-28 |
Family
ID=32985474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003095724A Withdrawn JP2004302932A (ja) | 2003-03-31 | 2003-03-31 | 電子回路設計装置および方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040194045A1 (ja) |
| JP (1) | JP2004302932A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10216890B2 (en) | 2004-04-21 | 2019-02-26 | Iym Technologies Llc | Integrated circuits having in-situ constraints |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102033973A (zh) * | 2009-09-30 | 2011-04-27 | 鸿富锦精密工业（深圳）有限公司 | 印刷电路板布线系统及印刷电路板上的零件定位方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59119925A (ja) * | 1982-12-27 | 1984-07-11 | Toshiba Corp | 論理回路 |
| EP0964345A3 (en) * | 1992-08-26 | 2006-05-03 | Matsushita Electric Industrial Co., Ltd. | A function design device in an LSI automated design system |
| US5519630A (en) * | 1993-03-22 | 1996-05-21 | Matsushita Electric Industrial Co., Ltd. | LSI automated design system |
| US5768146A (en) * | 1995-03-28 | 1998-06-16 | Intel Corporation | Method of cell contouring to increase device density |
| US5781446A (en) * | 1996-05-07 | 1998-07-14 | Flexible Solutions, Inc. | System and method for multi-constraint domain electronic system design mapping |
| US6067409A (en) * | 1996-06-28 | 2000-05-23 | Lsi Logic Corporation | Advanced modular cell placement system |
| US6035108A (en) * | 1996-10-17 | 2000-03-07 | Nec Corporation | Figure layout compaction method and compaction device |
| US6910200B1 (en) * | 1997-01-27 | 2005-06-21 | Unisys Corporation | Method and apparatus for associating selected circuit instances and for performing a group operation thereon |
| JP3070678B2 (ja) * | 1998-03-24 | 2000-07-31 | 日本電気株式会社 | 図形レイアウト変更システム及び図形レイアウト変更方法 |
| JP3070679B2 (ja) * | 1998-03-24 | 2000-07-31 | 日本電気株式会社 | 図形レイアウト圧縮システム及び図形レイアウト圧縮方法 |
| US6733929B2 (en) * | 2000-07-05 | 2004-05-11 | Numerical Technologies, Inc. | Phase shift masking for complex patterns with proximity adjustments |
| JP2002197138A (ja) * | 2000-12-25 | 2002-07-12 | Sony Corp | 設計回路の検証方法 |
| DE10159840A1 (de) * | 2001-11-29 | 2003-06-12 | Infineon Technologies Ag | Verfahren und Vorrichtung zur automatischen Zuordnung mindestens eines Identifikationsdatensatzes für mindestens ein Bauelement eines technischen Systems |
| US7000208B2 (en) * | 2002-07-29 | 2006-02-14 | Synopsys,Inc. | Repetition recognition using segments |
-
2003
- 2003-03-31 JP JP2003095724A patent/JP2004302932A/ja not_active Withdrawn
-
2004
- 2004-03-12 US US10/798,261 patent/US20040194045A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10216890B2 (en) | 2004-04-21 | 2019-02-26 | Iym Technologies Llc | Integrated circuits having in-situ constraints |
| US10846454B2 (en) | 2004-04-21 | 2020-11-24 | Iym Technologies Llc | Integrated circuits having in-situ constraints |
| US10860773B2 (en) | 2004-04-21 | 2020-12-08 | Iym Technologies Llc | Integrated circuits having in-situ constraints |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040194045A1 (en) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4035354B2 (ja) | 電子回路設計方法及び装置、コンピュータプログラム及び記憶媒体 | |
| JP2564344B2 (ja) | 半導体集積回路の設計方式 | |
| US5754826A (en) | CAD and simulation system for targeting IC designs to multiple fabrication processes | |
| US5553002A (en) | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface | |
| JP3264806B2 (ja) | 回路シミュレーションモデル抽出方法及び装置 | |
| WO1999013420A2 (en) | Methods and apparatus for configuring schematic diagrams | |
| JP2004502259A (ja) | 階層型金属末端、包囲、および曝露をチェックする方法およびシステム | |
| JP3005538B1 (ja) | 機能ブロックのモデル作成によるｌｓｉ設計システム及びそのｌｓｉ設計方法 | |
| US6546536B1 (en) | System and method for disabling schematics | |
| JP2001175702A (ja) | 回路設計方法 | |
| JP6433159B2 (ja) | 情報処理装置、方法及びプログラム | |
| JP2004302932A (ja) | 電子回路設計装置および方法 | |
| US20060041853A1 (en) | CAD apparatus, symbol creation device, CAD program storage medium and symbol creation program storage medium | |
| JP3824203B2 (ja) | 電気電子回路の結線図作成装置 | |
| JP3107207B2 (ja) | 論理回路改善方法および論理回路改善方式 | |
| JP3960760B2 (ja) | 電磁波解析処理装置、電磁波解析方法、および電磁波解析処理プログラム | |
| JP2003030266A (ja) | 半導体集積回路の配線経路設定方法 | |
| JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
| JP2008097541A (ja) | レイアウト検証方法およびレイアウト検証装置 | |
| US8612906B2 (en) | Apparatus for aiding design of semiconductor device and method | |
| JP2000148825A (ja) | プリント基板設計における配線収容性の評価方法およびその評価方法をプログラムとして記録した記録媒体と装置 | |
| JPH11175580A (ja) | 集積回路設計装置 | |
| JP3230495B2 (ja) | 自動配線装置及び自動配線方法 | |
| JPH11184908A (ja) | データベースを用いたプリント基板設計方法 | |
| JPH10283378A (ja) | 部品自動配置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060215 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080710 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080711 |