JP2004296743A - コンタクトホール形成方法、半導体装置、キャパシタ製造方法、メモリ装置、及び電子機器 - Google Patents
コンタクトホール形成方法、半導体装置、キャパシタ製造方法、メモリ装置、及び電子機器 Download PDFInfo
- Publication number
- JP2004296743A JP2004296743A JP2003086387A JP2003086387A JP2004296743A JP 2004296743 A JP2004296743 A JP 2004296743A JP 2003086387 A JP2003086387 A JP 2003086387A JP 2003086387 A JP2003086387 A JP 2003086387A JP 2004296743 A JP2004296743 A JP 2004296743A
- Authority
- JP
- Japan
- Prior art keywords
- hard mask
- insulating layer
- forming
- contact hole
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】コンタクト不良の少ないコンタクトホールを形成する。
【解決手段】電極３０２を形成する電極形成工程と、電極３０２上にハードマスク３０４を形成するハードマスク形成工程と、ハードマスク３０４を覆うように、基体３００上に絶縁層３０８を形成する絶縁層形成工程と、ハードマスク３０４の少なくとも一部が露出するように、絶縁層３０８の一部を除去する絶縁層除去工程と、電極３０２の少なくとも一部が露出するように、ハードマスク３０４の少なくとも一部を絶縁層３０８に対して選択的に除去することにより、コンタクトホール３１２を形成するハードマスク除去工程とを備えたコンタクトホール形成方法。
【選択図】図２
【解決手段】電極３０２を形成する電極形成工程と、電極３０２上にハードマスク３０４を形成するハードマスク形成工程と、ハードマスク３０４を覆うように、基体３００上に絶縁層３０８を形成する絶縁層形成工程と、ハードマスク３０４の少なくとも一部が露出するように、絶縁層３０８の一部を除去する絶縁層除去工程と、電極３０２の少なくとも一部が露出するように、ハードマスク３０４の少なくとも一部を絶縁層３０８に対して選択的に除去することにより、コンタクトホール３１２を形成するハードマスク除去工程とを備えたコンタクトホール形成方法。
【選択図】図２
Description
【０００１】
【発明の属する技術分野】
本発明は、コンタクトホール形成方法、メモリ装置、及び電子機器に関する。
【０００２】
【背景の技術】
従来のコンタクトホール形成方法として、特開２００２−２９９５７９号公報（特許文献１）に開示されたものがある。上記特許文献１に開示されたコンタクトホールは、キャパシタを構成する上部電極上に形成された絶縁膜をエッチングすることにより形成される。このとき、コンタクトホールは、上部電極に対してアライメントされる。
【０００３】
【特許文献１】
特開２００２−２９９５７９号公報
【発明が解決しようとする課題】
しかし、上記特許文献１に開示された従来のコンタクトホール形成方法では、キャパシタの微細化が進むにつれコンタクトホールの上部電極に対するアライメントマージンが少なくなるため、コンタクトホールのアライメントが上部電極に対してずれた場合に、コンタクトホール形成時のエッチングにより強誘電体層にダメージが入り、キャパシタの特性を劣化させるという問題が生じていた。また、コンタクトホールをオーバーエッチングした場合に、コンタクトホールが下部電極まで到達してしまい、キャパシタが短絡するという問題が生じていた。
【０００４】
よって、本発明は、上記の課題を解決することのできるコンタクトホール形成方法、半導体装置、キャパシタ製造方法、メモリ装置、及び電子機器を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の形態によれば、電極に対するコンタクトホールを形成するコンタクトホール形成方法であって、基体に電極を形成する電極形成工程と、電極上にハードマスクを形成するハードマスク形成工程と、ハードマスクを覆うように、基体上に絶縁層を形成する絶縁層形成工程と、ハードマスクの少なくとも一部が露出するように、絶縁層の一部を除去する絶縁層除去工程と、電極の少なくとも一部が露出するように、ハードマスクの少なくとも一部を絶縁層に対して選択的に除去することにより、コンタクトホールを形成するハードマスク除去工程とを備えたことを特徴とするコンタクトホール形成方法を提供する。これにより、電極とコンタクトホールに形成される導電性部材との接触不良がきわめて少ないコンタクトホールを提供することができる。
【０００６】
また、絶縁層除去工程は、絶縁層の一部を除去することにより、絶縁層に開口部を形成し、ハードマスク除去工程は、開口部において露出したハードマスクを除去することにより、コンタクトホールを形成することが好ましい。これにより、電極の所望の位置において、接触不良がきわめて少ないコンタクトホールを形成することができる。
【０００７】
また、ハードマスク形成工程は、ハードマスクを所定の形状に形成する工程を含み、絶縁層除去工程は、開口部の開口径が、ハードマスクの幅より大きくなるように、絶縁層を除去することが好ましい。これにより、開口部において露出される電極の面積を大きくすることができるため、接触不良及び接触抵抗をさらに低減させることができる。
【０００８】
また、絶縁層形成工程は、第１の材料により絶縁層を形成し、ハードマスク形成工程は、第２の材料によりハードマスクを形成し、絶縁層除去工程は、第１の材料に対するエッチングレートが、第２の材料に対するエッチングレートより速いエッチャントにより絶縁層を除去し、ハードマスク除去工程は、第２の材料に対するエッチングレートが、第１の材料に対するエッチングレートより遅いエッチャントによりハードマスクを除去することが好ましい。これにより、絶縁層及びハードマスクを選択的に除去することができるため、加工精度よくコンタクトホールを形成することができる。
【０００９】
また、絶縁層除去工程は、絶縁層をエッチバックすることにより、ハードマスクを露出させてもよい。また、絶縁層除去工程は、化学的機械研磨により絶縁層を除去することにより、ハードマスクを露出させてもよい。これにより、ハードマスクを露出するためにマスクを用いずに、コンタクトホールを形成することができる。
【００１０】
また、ハードマスク形成工程は、複数のハードマスクを積層して形成してもよい。また、ハードマスク形成工程は、積層された複数のハードマスクのうち、電極と接するハードマスクを、コンタクトホールの深さより厚く形成することが好ましい。これにより、ハードマスクがエッチングにより逆テーパ形状になった場合であっても、コンタクトホールが逆テーパ形状になることを防ぐことができる。
【００１１】
本発明の第２の形態によれば、上記コンタクトホール形成方法により形成されたコンタクトホールを備えたことを特徴とする半導体装置を提供する。半導体装置は、ＭＰＵ、ＤＳＰ等のディジタルデバイス、オペアンプ等のアナログデバイス、ＦＲＡＭ、ＤＲＡＭ、ＥＥＰＲＯＭ等のメモリデバイス、及び上記デバイスを混載した混載デバイスを含む。
【００１２】
本発明の第３の形態によれば、キャパシタを製造するキャパシタ製造方法であって、基体に下部電極を形成する工程と、下部電極上に誘電体層を形成する工程と、誘電体層上に上部電極を形成する工程と、上部電極上にハードマスクを形成するハードマスク形成工程と、ハードマスクを覆うように、基体上に絶縁層を形成する絶縁層形成工程と、ハードマスクの少なくとも一部が露出するように、絶縁層の一部を除去する絶縁層除去工程と、上部電極の少なくとも一部が露出するように、ハードマスクの少なくとも一部を絶縁層に対して選択的に除去することにより、上部電極に対するコンタクトホールを形成するハードマスク除去工程とを備えたことを特徴とするキャパシタ製造方法を提供する。これにより、上部電極とコンタクトホールに形成される配線等の接触不良をきわめて少なくすることができる。また、上部電極と下部電極との短絡を防ぐことができる。
【００１３】
本発明の第４の形態によれば、上記キャパシタ製造方法により製造されたキャパシタを備えたことを特徴とするメモリ装置を提供する。メモリ装置は、上記キャパシタを備えた強誘電体メモリ、並びに上記キャパシタ及びロジック回路を備えた混載デバイスその他の上記キャパシタを備えた半導体装置を含む。
【００１４】
本発明の第５の形態によれば、上記半導体装置又は上記メモリ装置を備えたことを特徴とする電子機器を提供する。電子機器は、パーソナルコンピュータ、ゲーム機、携帯情報端末、携帯通信機器、ＩＣカードその他の上記半導体装置又は上記メモリ装置を備えた機器を含む。
【００１５】
【発明の実施の形態】
以下、図面を参照しつつ、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。
【００１６】
図１は、本発明の第１実施形態に係るコンタクトホール形成方法の途中工程を示す図である。まず、基体３００を用意する（図１（ａ））。基体３００は、例えば金属、半導体等の無機材料やポリイミド等の有機材料からなる基板や、当該基板上にトランジスタ、キャパシタ、及びダイオード等の素子、配線及び電極等の導電層、並びにゲート絶縁膜、層間絶縁膜及びキャパシタ誘電膜等の誘電層が形成されたものを含む。
【００１７】
次に、基体３００上に、電極３０２を形成する（図１（ａ））。電極３０２は、白金（Ｐｔ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、金（Ａｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等の導電性材料を、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、蒸着法等により、基体３００上に堆積することにより形成される。
【００１８】
電極３０２は、電荷を蓄積するキャパシタを構成する上部電極及び下部電極、電子デバイスにおける配線及びパッド等の、他の電極や配線等と電気的に接続され得る導電性部材を含む。本実施形態において、電極３０２は白金（Ｐｔ）により構成されており、白金をスパッタリング法により約２００ｎｍ（ナノメートル）の厚さに堆積することにより形成される。
【００１９】
次に、電極３０２上に、ハードマスク３０４を形成する（図１（ａ））。ハードマスク３０４は、窒化チタン、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）等の絶縁材料や、タングステン等の導電性材料を、スパッタリング法、ＣＶＤ法、蒸着法等により、電極３０２上に堆積することにより形成される。
【００２０】
ハードマスク３０４は、後述する電極３０２を加工する工程（図１（ｃ））において用いられるエッチャントに対するエッチングレートが、電極３０２を構成する材料よりも十分に遅い材料により形成されるのが好ましい。また、ハードマスク３０４は、後述する開口部３１０を形成する工程（図２（ｂ））において用いられるエッチャントに対するエッチングレートが、絶縁層３０８を構成する材料よりも十分に遅い材料により形成されるのが好ましい。ここで、エッチャントは、ドライエッチングにおける反応ガス、ウエットエッチングにおけるエッチング溶液、及び化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）におけるスラリーを含む。本実施形態において、ハードマスク３０４は、窒化チタンを、スパッタリング法により約２００ｎｍの厚さに堆積することにより形成される。
【００２１】
本実施形態においてハードマスク３０４及び絶縁層３０８は、それぞれ異なる材料により形成されるが、ハードマスク３０４及び絶縁層３０８は、異なる方法により堆積した同一の材料により形成されてもよい。例えば、ハードマスク３０４を、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）を原料とした熱ＣＶＤ法を用いた酸化シリコンにより形成し、絶縁層３０８を、ＴＥＯＳを原料としたプラズマＣＶＤ法を用いた酸化シリコンにより形成してもよい。すなわち、ハードマスク３０４及び絶縁層３０８は、絶縁層３０８に対してハードマスク３０４を選択的に除去できればよい。
【００２２】
次に、ハードマスク３０４上に、レジストマスク３０６を形成する（図１（ａ））。レジストマスク３０６は、フォトレジストをハードマスク３０４上に塗布し、ライン形状やパッド形状等の、ハードマスク３０４を加工するための所定のパターンを有するマスクを用いて当該フォトレジストを露光及び現像することにより形成される。
【００２３】
次に、ハードマスク３０４を所定の形状に加工する（図１（ｂ））。具体的には、レジストマスク３０６をマスクとして、所定のエッチャントを用いてハードマスク３０４をドライエッチングすることにより、ハードマスク３０４をレジストマスク３０６が有するパターンと略同じ形状に加工する。
【００２４】
本実施形態においてハードマスク３０４は、エッチャントに塩素ガス（Ｃｌ２）を用いて、ＩＣＰ（Ｉｎｄｕｃｅｄ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチングすることにより加工される。また、ハードマスク３０４は、ウエットエッチングにより所定の形状に加工されてもよい。
【００２５】
次に、レジストマスク３０６を除去した後、電極３０２を所定の形状に加工する（図１（ｃ））。具体的には、ハードマスク３０４をマスクとして、電極３０２をドライエッチングすることにより、ハードマスク３０４が有する形状と略同一の形状に加工する。本実施形態において、白金により構成された電極３０２は、窒化チタンにより構成されたハードマスク３０４をマスクとして、塩素と酸素（Ｏ２）との混合ガスをエッチャントとして、ＩＣＰ等の高密度プラズマドライエッチングにより加工される。これにより、窒化チタンに対して白金を選択的にエッチングすることができる。また、エッチャントとして酸素を４０％以上含むことが好ましく、チャンバ内の圧力は１Ｐａ以下であることが好ましく、チャンバ内にプラズマを形成するためのバイアスは、３００から７００ワット程度であることが好ましい。また、基体３００等を加熱しながらハードマスク３０４をエッチングしてもよい。
【００２６】
本実施形態では、ハードマスク３０４をマスクとして電極３０２を加工しているが、レジストマスク３０６及び／又はハードマスク３０４をマスクとして電極３０２を加工してもよい。また、電極３０２はハードマスク３０４と異なる形状を有するように加工されてもよい。
【００２７】
図２は、第１実施形態に係るコンタクトホール形成方法の途中工程を示す図である。ハードマスク３０４及び電極３０２を所定の形状に加工した後、基体３００に絶縁層３０８を形成する（図２（ａ））。絶縁層３０８は、ＣＶＤ法、スパッタリング法等により、酸化シリコン、窒化シリコン等の絶縁材料や誘電材料を、電極３０２及びハードマスク３０４を覆うように基体３００上に堆積することにより形成される。本実施形態において、絶縁層３０８は、ＴＥＯＳを原料としたプラズマＣＶＤ法により、酸化シリコンを約６００ｎｍの厚さに堆積することにより形成される。
【００２８】
次に、ハードマスク３０４の少なくとも一部が露出するように、絶縁層３０８に開口部３１０を形成する（図２（ｂ））。開口部３１０は、絶縁層３０８の一部を除去することにより形成される。このとき、開口部３１０は、ハードマスク３０４に対して絶縁層３０８を選択的にエッチングすることにより形成されるのが望ましく、また、電極３０２が露出しないように形成されるのが望ましい。本実施形態において開口部３１０は、当該開口部３１０に対応するパターンを有するレジストマスクをマスクとして、ＣＨＦ３／Ｏ２等のフロンガスを含むガスを用いた反応性イオンエッチングにより、絶縁層３０８をエッチングして形成される。
【００２９】
次に、開口部３１０の底部においてハードマスク３０４の少なくとも一部を除去することにより、電極３０２の少なくとも一部を露出させることにより、コンタクトホール３１２を形成する（図２（ｃ））。コンタクトホール３１２は、絶縁層３０８に対してハードマスク３０４を選択的に除去することにより形成される。本実施形態においてハードマスク３０４は、ハードマスク３０４を加工する工程（図１（ｂ））においてハードマスク３０４を加工した方法と同一の方法により除去される。また、ハードマスク３０４を、ウエットエッチングにより、絶縁層３０８に対して選択的に除去してもよい。以上のプロセスにより、電極３０２と他の電極や配線等の導電性部材とを電気的に接続するためのコンタクトホール３１２を形成することができる。
【００３０】
本実施形態によれば、電極３０２上にハードマスク３０４を形成することにより、絶縁層３０８に開口部３１０を形成する工程において、開口部３１０の深さ方向に対するマージンを十分に確保することができる。これにより、電極３０２及び／又はハードマスク３０４に対する、開口部３１０のアライメントがずれた場合であっても、絶縁層３０８のオーバーエッチングによる開口部３１０の基体３００への到達を防ぐことができる。したがって、開口部３１０の開口径を十分に大きくすることができるため、コンタクトホール３１２に形成される他の導電性部材と電極３０２との接触不良を防ぐことができる。また、基体３００に設けられた強誘電体層に対するエッチングダメージや、コンタクトホール３１２に形成される導電性部材と、基体３００に設けられた電極や配線等との短絡を防ぐことができる。
【００３１】
図３は、本発明の第２実施形態に係るコンタクトホール３１２の形成方法の途中工程を示す図である。以下、第１実施形態と異なる部分を中心に本実施形態について説明する。なお、第１実施形態と同じ符号を付した構成は、第１実施形態と同様の材料及び方法により形成されてよい。
【００３２】
まず、第１実施形態における絶縁層３０８を形成する工程までと同様の工程により（図１及び図２（ａ））、基体３００上に、電極３０２、ハードマスク３０４、及び絶縁層３０８を形成する。
【００３３】
次に、絶縁層３０８の一部を除去することにより、絶縁層３０８に開口部３１０を形成する（図３（ａ））。本実施形態では、開口部３１０は、当該開口部３１０の開口径がハードマスク３０４の幅より大きくなるように、絶縁層３０８を除去することにより形成される。すなわち、ハードマスク３０４の幅方向において当該ハードマスク３０４の上面がすべて露出するように、開口部３１０を形成する。このとき、開口部３１０は、ハードマスク３０４が開口部３１０の底面から突出するように形成されてもよい。すなわち、開口部３１０は、当該開口部３１０の底面において、ハードマスク３０４の幅方向における両側面が露出するように形成されてもよい。そして、ハードマスク３０４を除去することにより、コンタクトホール３１２を形成する（図３（ｂ））。
【００３４】
本実施形態によれば、開口部３１０において露出されるハードマスク３０４の面積を大きくすることができる。したがって、ハードマスク３０４を除去することにより、コンタクトホール３１２において露出される電極３０２の面積を大きくすることができるため、コンタクトホール３１２に形成される他の導電性部材と電極３０２との接触不良を防ぐことができ、また、接触抵抗を低減させることができる。
【００３５】
図４は、本発明の第３実施形態に係るコンタクトホール３１２の形成方法の途中工程を示す図である。以下、上述した実施形態と異なる部分を中心に本実施形態について説明する。なお、上述した実施形態と同じ符号を付した構成は、上述した実施形態と同様の材料及び方法により形成されてよい。
【００３６】
まず、第１実施形態における絶縁層３０８を形成する工程までと同様の工程により（図１及び図２（ａ））、基体３００上に、電極３０２、ハードマスク３０４、及び絶縁層３０８を形成する。本実施形態においてハードマスク３０４は、絶縁層３０８に形成されるコンタクトホール３１２の深さより厚く形成されるのが好ましい。
【００３７】
次に、絶縁層３０８の一部を除去することにより、ハードマスク３０４を露出させる（図４（ａ））。本実施形態では、絶縁層３０８を化学的機械研磨により絶縁層３０８を除去してハードマスク３０４を露出させる。このとき、ハードマスク３０４の上面と絶縁層３０８の表面（研磨面）とが略同じ高さになるように、ハードマスク３０４を露出させてもよく、また、ハードマスク３０４の上面が絶縁層３０８の表面より突出するように、ハードマスク３０４を露出させてもよい。
【００３８】
また、絶縁層３０８をエッチバックすることにより、ハードマスク３０４を露出させてもよい。例えば、絶縁層３０８上にレジスト層を形成した後、当該レジスト層及び絶縁層３０８をエッチングするレジストエッチバック法により絶縁層３０８をエッチバックする。また、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）等により絶縁層３０８を、当該絶縁層３０８の表面が平坦になるように形成した後、絶縁層３０８をエッチバックしてもよい。この場合、基体３００の全面において絶縁層３０８をエッチバックしてもよく、また、基体３００における電極３０２が形成された領域において絶縁層３０８をエッチバックしてもよい。そして、ハードマスク３０４を除去することにより、コンタクトホール３１２を形成する（図４（ｂ））。
【００３９】
本実施形態によれば、コンタクトホール３１２を形成するためのマスクを用いなくとも、コンタクトホール３１２を形成することができるため、コンタクトホール３１２を形成する工程を簡略化することができる。また、コンタクトホール３１２において露出される電極３０２の面積を大きくすることができるため、コンタクトホール３１２に形成される他の導電性部材と電極３０２との接触不良を防ぐことができ、また、接触抵抗を低減させることができる。
【００４０】
図５は、本発明の第４実施形態に係るコンタクトホール３１２の形成方法の途中工程を示す図である。本実施形態では、ハードマスク３０４が複数層形成される。以下、上述した実施形態と異なる部分を中心に本実施形態について説明する。なお、上述した実施形態と同じ符号を付した構成は、上述した実施形態と同様の材料及び方法により形成されてよい。
【００４１】
まず、基体３００上に、下部電極３０２、第１ハードマスク３０４−１、及び第２ハードマスク３０４−２を形成した後、第２ハードマスク３０４−２上にレジストマスク３０６を形成する（図５（ａ））。ここで、下部電極３０２に接するハードマスク３０４、すなわち、第１ハードマスク３０４−１は、コンタクトホール３１２の深さより厚く形成されるのが望ましい。また、第１ハードマスク３０４−１及び第２ハードマスク３０４−２は、それぞれ異なる材料により形成されるのが好ましい。
【００４２】
例えば、第１ハードマスク３０４−１は、下部電極３０２との密着性が、第２ハードマスク３０４−２と下部電極３０２との密着性より高い材料により形成される。また、例えば、第２ハードマスク３０４−２は、後述する第１ハードマスク３０４−１及び下部電極３０２をエッチングする工程（図５（ｃ））において、第１ハードマスク３０４−１及び下部電極３０２のエッチングマスクに適した材料により形成され、第１ハードマスク３０４−１は、絶縁層３０８をエッチバック又は化学的機械研磨する工程において、ストッパとなるような材料により形成される。第２ハードマスク３０４−２は、第１ハードマスクに対して選択的に除去可能な材料により形成されるのが好ましい。例えば、第１ハードマスク３０４−１は、窒化チタンにより形成され、第２ハードマスク３０４−２は、酸化シリコンにより形成される。
【００４３】
次に、レジストマスク３０６をマスクとして、第２ハードマスク３０４−２をエッチングし、レジストマスク３０６を除去した後（図５（ｂ））、第２ハードマスク３０４−２をマスクとして、第１ハードマスク３０４−１及び下部電極３０２をエッチングする（図５（ｃ））。次に、第２ハードマスク３０４−２を除去した後、基体３００上に絶縁層３０８を形成し、第３実施形態と同様に絶縁層３０８をエッチバック又は化学的機械研磨することにより第１ハードマスク３０４−１を露出させる。そして、第１ハードマスク３０４−１を除去することにより、コンタクトホール３１２を形成する（図５（ｄ））。
【００４４】
本実施形態によれば、ハードマスク３０４を下部電極３０２上に複数層形成し、下部電極３０２に接するハードマスク３０４と下部電極３０２との密着性を、他のハードマスク３０４と下部電極３０２との密着性より高くすることにより、当該他のハードマスク３０４と下部電極３０２との密着性が悪い場合であっても、当該他のハードマスク３０４をマスクとして下部電極３０２をエッチングすることができる。
【００４５】
また、本実施形態によれば、ハードマスク３０４をマスクとして下部電極３０２をエッチングした後に、ハードマスク３０４が逆テーパ形状になった場合であっても（図５（ｅ）参照）、当該ハードマスク３０４を除去し、他のハードマスク３０４を用いてコンタクトホール３１２を形成することができるため、コンタクトホール３１２が逆テーパ形状になることを防ぐことができる。
【００４６】
図６は、本発明の第５実施形態に係るメモリ装置の一例であるクロスポイント型の強誘電体メモリの製造工程の一部を示す図である。図６（ａ）、（ｃ）、及び（ｅ）は、強誘電体メモリにおいてキャパシタアレイが形成される領域の一部の上面図である。また、図６（ｂ）、（ｄ）、及び（ｆ）は、それぞれ図６（ａ）、（ｃ）、及び（ｅ）におけるＡＡ´断面図である。本実施形態は、第１実施形態に係るコンタクトホール形成方法を、クロスポイント型の強誘電体メモリにおける上部電極と配線とを電気的に接続するためのコンタクトホールの形成に適用している。以下、上述した実施形態と異なる部分を中心に本実施形態について説明する。なお、上述した実施形態と同じ符号を付した構成は、上述した実施形態と同様の材料及び方法により形成されてよい。
【００４７】
まず、基体３００に下部電極３２０及び強誘電体層３２２を形成する。本実施形態において下部電極３２０は、酸化チタン（ＴｉＯ）を約４０ｎｍ、白金を約２００ｎｍの厚さで積層させることにより形成される。また、強誘電体層３２２は、タンタル酸ストロンチウムビスマス（ＳｒＢｉ２Ｔａ２Ｏ９）を、約１８０ｎｍの厚さに堆積させることにより形成される。
【００４８】
次に、強誘電体層３２２上に上部電極として電極３０２を、電極３０２上にハードマスク３０４を、さらに、ハードマスク３０４上にレジストマスク３０６を形成する（図６（ａ）及び（ｂ））。次に、レジストマスク３０６をマスクとしてハードマスク３０４をエッチングした後、ハードマスク３０４をマスクとして電極３０２及び強誘電体層３２２をエッチングする（図６（ｃ）及び（ｄ））。
【００４９】
次に、下部電極３２０をエッチングによりライン状に加工する（図６（ｅ）及び（ｆ））。本実施形態では、下部電極３２０は、上部電極である複数の電極３０２が１つの下部電極３２０を共有するように加工される。
【００５０】
図７は、第５実施形態に係る強誘電体メモリの製造工程の一部を示す図である。図７（ａ）、（ｃ）、及び（ｅ）は、強誘電体メモリにおいてキャパシタアレイが形成される領域の一部の上面図である。また、図７（ｂ）、（ｄ）、及び（ｆ）は、それぞれ図７（ａ）、（ｃ）、及び（ｅ）におけるＡＡ´断面図である。
【００５１】
ハードマスク３０４、電極３０２、強誘電体層３２２、及び下部電極３２０を所定の形状に加工した後、基体３００に絶縁層３０８を形成する。そして、ハードマスク３０４の少なくとも一部が露出するように、絶縁層３０８に開口部３１０を形成する（図７（ａ）及び（ｂ））。ここで、開口部３１０を、第２実施形態において説明した工程（図３（ａ））と同様の工程により形成してもよい。
【００５２】
次に、電極３０２の一部が露出するように、ハードマスク３０４の少なくとも一部を除去することにより、コンタクトホール３１２を形成する（図７（ｃ）及び（ｄ））。そして、コンタクトホール３１２において電極３０２と接触するように、配線層３１４をコンタクトホール３１２及び絶縁層３０８上に形成した後、配線層３１４を下部電極３２０と交差するように加工する（図７（ｅ）及び（ｆ））。以上の工程により、クロスポイント型の強誘電体メモリを得る。
【００５３】
本実施形態によれば、電極３０２上にハードマスク３０４を形成することにより、絶縁層３０８に開口部３１０を形成する工程において、開口部３１０の深さ方向に対するマージンを十分に確保することができる。これにより、開口部３１０の電極３０２及び／又はハードマスク３０４に対するアライメントがずれた場合であっても、オーバーエッチングにより開口部３１０が強誘電体層３２２や下部電極３２０に到達するのを防ぐことができる。したがって、強誘電体層３２２へのエッチングダメージや電極３０２と下部電極３２０との短絡を防ぐことができる。
【００５４】
図８は、本発明の第６実施形態に係るクロスポイント型の強誘電体メモリの製造工程の一部を示す図である。図８（ａ）、（ｃ）、及び（ｅ）は、強誘電体メモリにおいてキャパシタアレイが形成される領域の一部の上面図である。また、図８（ｂ）、（ｄ）、及び（ｆ）は、それぞれ図８（ａ）、（ｃ）、及び（ｅ）におけるＡＡ´断面図である。本実施形態は、第３実施形態に係るコンタクトホール形成方法を、クロスポイント型の強誘電体メモリにおける上部電極と配線とを電気的に接続するためのコンタクトホールの形成に適用している。以下、上述した実施形態と異なる部分を中心に本実施形態について説明する。なお、上述した実施形態と同じ符号を付した構成は、上述した実施形態と同様の材料及び方法により形成されてよい。
【００５５】
まず、第５実施形態における絶縁層３０８を形成する工程までと同様の工程により（図６並びに図７（ａ）及び（ｂ））、基体３００上に、下部電極３２０、強誘電体層３２２、上部電極として電極３０２、ハードマスク３０４、及び絶縁層３０８を形成する。
【００５６】
次に、絶縁層３０８の一部を除去することにより、ハードマスク３０４を露出させる（図８（ａ）及び（ｂ））。そして、ハードマスク３０４を除去することにより、コンタクトホール３１２を形成する（図８（ｃ）及び（ｄ））。そして、コンタクトホール３１２において電極３０２と接触するように、配線層３１４をコンタクトホール３１２及び絶縁層３０８上に形成した後、配線層３１４を下部電極３２０と交差するように加工する（図８（ｅ）及び（ｆ））。以上の工程により、クロスポイント型の強誘電体メモリを得る。
【００５７】
本実施形態によれば、コンタクトホール３１２を形成するためのマスクを用いなくとも、コンタクトホール３１２を形成することができるため、コンタクトホール３１２を形成する工程を簡略化することができる。また、コンタクトホール３１２において露出される電極３０２の面積を大きくすることができるため、配線層３１４と電極３０２との接触不良を防ぐことができ、また、接触抵抗を低減させることができる。
【００５８】
図９は、本発明の第７実施形態に係るクロスポイント型の強誘電体メモリの製造工程の一部を示す図である。図９（ａ）及び（ｃ）は、強誘電体メモリにおいてキャパシタアレイが形成される領域の一部の上面図である。また、図９（ｂ）及び（ｄ）は、それぞれ図８（ａ）及び（ｃ）におけるＡＡ´断面図である。以下、上述した実施形態と異なる部分を中心に本実施形態について説明する。なお、上述した実施形態と同じ符号を付した構成は、上述した実施形態と同様の材料及び方法により形成されてよい。
【００５９】
まず、第５実施形態におけるレジストマスク３０６を形成する工程までと同様の工程により（図６（ａ）及び（ｂ）参照）、基体３００上に、下部電極３２０、強誘電体層３２２、上部電極３０２、ハードマスク３０４、及びレジストマスク３０６を形成する。そして、レジストマスク３０６をマスクとしてハードマスク３０４をエッチングすることにより、ハードマスク３０４をライン状に形成する。そして、ハードマスク３０４をマスクとして上部電極３０２、強誘電体層３２２、及び下部電極３２０をエッチングすることにより、上部電極３０２、強誘電体層３２２、及び下部電極３２０をライン状に形成する（図９（ａ）及び（ｂ））。
【００６０】
次に、第５実施形態におけるコンタクトホール３１２を形成する工程（図７（ｃ）及び（ｄ）参照）、又は第６実施形態におけるコンタクトホール３１２を形成する工程（図８（ｃ）及び（ｄ）参照）までの工程と同様の工程により、電極３０２上にコンタクトホール３１２を形成する。本実施形態においてコンタクトホール３１２は、電極３０２等と略同じ形状を有するライン状に形成される。
【００６１】
図１０は、第７実施形態に係る強誘電体メモリの製造工程の一部を示す図である。図１０（ａ）、（ｄ）、及び（ｇ）は、強誘電体メモリにおいてキャパシタアレイが形成される領域の一部の上面図である。また、図１０（ｂ）、（ｅ）、及び（ｈ）は、それぞれ図１０（ａ）、（ｄ）、及び（ｇ）におけるＡＡ´断面図である。また、図１０（ｃ）、（ｆ）、及び（ｉ）は、それぞれ図１０（ａ）、（ｄ）、及び（ｇ）におけるＢＢ´断面図である。
【００６２】
電極３０２上にコンタクトホール３１２を形成した後、配線層３１４を形成する（図１０（ａ）、（ｂ）、及び（ｃ））。本実施形態において、配線層３１４は、ライン状に形成された、複数の上部電極３０２、強誘電体層３２２、及び下部電極３２０と略直交するように、ライン状に形成される。
【００６３】
次に、配線層３１４をマスクとして、絶縁層３０８及び電極３０２をエッチングする（図１０（ｄ）、（ｅ）、及び（ｆ））。すなわち、配線層３１４と下部電極３２０とが交差する領域以外の領域における絶縁層３０８及び電極３０２を、配線層３１４をマスクとしてエッチングすることにより除去する。これにより、配線層３１４と下部電極３２０とが交差する領域において、電極３０２、強誘電体層３２２、及び下部電極３２０から構成されるキャパシタが形成され、クロスポイント型の強誘電体メモリを得る。
【００６４】
また、配線層３１４をマスクとして、強誘電体層３２２をさらにエッチングしてもよい（図１０（ｇ）、（ｈ）、及び（ｉ））。すなわち、配線層３１４と下部電極３２０とが交差する領域以外の領域における絶縁層３０８、電極３０２、及び強誘電体層３２２を、配線層３１４をマスクとしてエッチングすることにより、クロスポイント型の強誘電体メモリを形成してもよい。
【００６５】
図１１は、本発明のコンタクトホール形成方法により形成されたコンタクトホール３１２を備えた半導体装置の一例であるメモリ装置１００を示す図である。メモリ装置１００は、電荷を蓄積することによりデータを記憶するキャパシタ２００と、キャパシタ２００を構成する下部電極３２０に電気的に接続され、キャパシタ２００に電圧を印加するか否かを切り替えるトランジスタ１１０と、トランジスタ１１０のゲートに電気的に接続されたワード線１２０と、トランジスタ１１０のソース又はドレインに電気的に接続されたビット線１３０と、キャパシタ２００の電極３０２に電気的に接続されたプレート線１４０とを備える。プレート線１４０と電極３０２とは、プレート線１４０と電極３０２との間に設けられた絶縁層３０８に形成されたコンタクトホール３１２を介して電気的に接続されている。
【００６６】
メモリ装置１００の動作について説明する。キャパシタ２００にデータを書き込む場合、データを書き込むキャパシタ２００に対応するビット線１３０及びプレート線１４０を所定の電圧にチャージする。そして、当該キャパシタ２００に対応するワード線１２０を所定の電圧にチャージしてトランジスタ１１０をオンにすることにより、キャパシタ２００に電荷を蓄積させる。キャパシタ２００は、強誘電体層を備えて構成されているため、当該強誘電体層の残留分極特性により、メモリ装置１００の電源を切った場合であっても、キャパシタ２００は書き込まれたデータを保持することができる。
【００６７】
一方、キャパシタ２００に書き込まれたデータを読み出す場合は、データを読み出すキャパシタ２００に対応するワード線１２０を所定の電圧にチャージしてトランジスタ１１０をオンにすることにより、キャパシタ２００からビット線１３０に流れ出る電荷を、当該ビット線１３０に電気的に接続されたセンスアンプ等により検出し、当該キャパシタ２００に保持されたデータを判定する。
【００６８】
図１２は、本発明のメモリ装置を備えた電子機器の一例であるパーソナルコンピュータ１０００の構成を示す斜視図である。図１２において、パーソナルコンピュータ１０００は、表示パネル１００２と、キーボード１００４を有する本体部１００６とを備える。当該パーソナルコンピュータ１０００の本体部１００６の内蔵基板等において、本発明のメモリ装置が利用されている。
【００６９】
上記発明の実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るコンタクトホール形成方法の途中工程を示す図である。
【図２】第１実施形態に係るコンタクトホール形成方法の途中工程を示す図である。
【図３】本発明の第２実施形態に係るコンタクトホール３１２の形成方法の途中工程を示す図である。
【図４】本発明の第３実施形態に係るコンタクトホール３１２の形成方法の途中工程を示す図である。
【図５】本発明の第５実施形態に係るメモリ装置の一例であるクロスポイント型の強誘電体メモリの製造工程の一部を示す図である。
【図６】第５実施形態に係る強誘電体メモリ製造工程の一部を示す図である。
【図７】本発明の第６実施形態に係るクロスポイント型の強誘電体メモリの製造工程の一部を示す図である。
【図８】本発明の第７実施形態に係るクロスポイント型の強誘電体メモリの製造工程の一部を示す図である。
【図９】第７実施形態に係る強誘電体メモリの製造工程の一部を示す図である。
【図１０】本発明のコンタクトホール形成方法により形成されたコンタクトホール３１２を備えたメモリ装置１００を示す図である。
【図１１】本発明のメモリ装置を備えた電子機器の一例であるパーソナルコンピュータ１０００の構成を示す斜視図である。
【符号の説明】
１００・・メモリ装置、１１０・・トランジスタ、１２０・・ワード線、１３０・・ビット線、１４０・・プレート線、１８０・・形成面、２００・・キャパシタ、３００・・基体、３０２・・電極、３０４・・ハードマスク、３０６・・レジストマスク、３０８・・絶縁層、３０８・・当該絶縁層、３１０・・開口部、３１０・・当該開口部、３１２・・コンタクトホール、３１４・・配線層、３２０・・下部電極、３２２・・強誘電体層、１０００・・パーソナルコンピュータ、１００２・・表示パネル、１００４・・キーボード、１００６・・本体部
【発明の属する技術分野】
本発明は、コンタクトホール形成方法、メモリ装置、及び電子機器に関する。
【０００２】
【背景の技術】
従来のコンタクトホール形成方法として、特開２００２−２９９５７９号公報（特許文献１）に開示されたものがある。上記特許文献１に開示されたコンタクトホールは、キャパシタを構成する上部電極上に形成された絶縁膜をエッチングすることにより形成される。このとき、コンタクトホールは、上部電極に対してアライメントされる。
【０００３】
【特許文献１】
特開２００２−２９９５７９号公報
【発明が解決しようとする課題】
しかし、上記特許文献１に開示された従来のコンタクトホール形成方法では、キャパシタの微細化が進むにつれコンタクトホールの上部電極に対するアライメントマージンが少なくなるため、コンタクトホールのアライメントが上部電極に対してずれた場合に、コンタクトホール形成時のエッチングにより強誘電体層にダメージが入り、キャパシタの特性を劣化させるという問題が生じていた。また、コンタクトホールをオーバーエッチングした場合に、コンタクトホールが下部電極まで到達してしまい、キャパシタが短絡するという問題が生じていた。
【０００４】
よって、本発明は、上記の課題を解決することのできるコンタクトホール形成方法、半導体装置、キャパシタ製造方法、メモリ装置、及び電子機器を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の形態によれば、電極に対するコンタクトホールを形成するコンタクトホール形成方法であって、基体に電極を形成する電極形成工程と、電極上にハードマスクを形成するハードマスク形成工程と、ハードマスクを覆うように、基体上に絶縁層を形成する絶縁層形成工程と、ハードマスクの少なくとも一部が露出するように、絶縁層の一部を除去する絶縁層除去工程と、電極の少なくとも一部が露出するように、ハードマスクの少なくとも一部を絶縁層に対して選択的に除去することにより、コンタクトホールを形成するハードマスク除去工程とを備えたことを特徴とするコンタクトホール形成方法を提供する。これにより、電極とコンタクトホールに形成される導電性部材との接触不良がきわめて少ないコンタクトホールを提供することができる。
【０００６】
また、絶縁層除去工程は、絶縁層の一部を除去することにより、絶縁層に開口部を形成し、ハードマスク除去工程は、開口部において露出したハードマスクを除去することにより、コンタクトホールを形成することが好ましい。これにより、電極の所望の位置において、接触不良がきわめて少ないコンタクトホールを形成することができる。
【０００７】
また、ハードマスク形成工程は、ハードマスクを所定の形状に形成する工程を含み、絶縁層除去工程は、開口部の開口径が、ハードマスクの幅より大きくなるように、絶縁層を除去することが好ましい。これにより、開口部において露出される電極の面積を大きくすることができるため、接触不良及び接触抵抗をさらに低減させることができる。
【０００８】
また、絶縁層形成工程は、第１の材料により絶縁層を形成し、ハードマスク形成工程は、第２の材料によりハードマスクを形成し、絶縁層除去工程は、第１の材料に対するエッチングレートが、第２の材料に対するエッチングレートより速いエッチャントにより絶縁層を除去し、ハードマスク除去工程は、第２の材料に対するエッチングレートが、第１の材料に対するエッチングレートより遅いエッチャントによりハードマスクを除去することが好ましい。これにより、絶縁層及びハードマスクを選択的に除去することができるため、加工精度よくコンタクトホールを形成することができる。
【０００９】
また、絶縁層除去工程は、絶縁層をエッチバックすることにより、ハードマスクを露出させてもよい。また、絶縁層除去工程は、化学的機械研磨により絶縁層を除去することにより、ハードマスクを露出させてもよい。これにより、ハードマスクを露出するためにマスクを用いずに、コンタクトホールを形成することができる。
【００１０】
また、ハードマスク形成工程は、複数のハードマスクを積層して形成してもよい。また、ハードマスク形成工程は、積層された複数のハードマスクのうち、電極と接するハードマスクを、コンタクトホールの深さより厚く形成することが好ましい。これにより、ハードマスクがエッチングにより逆テーパ形状になった場合であっても、コンタクトホールが逆テーパ形状になることを防ぐことができる。
【００１１】
本発明の第２の形態によれば、上記コンタクトホール形成方法により形成されたコンタクトホールを備えたことを特徴とする半導体装置を提供する。半導体装置は、ＭＰＵ、ＤＳＰ等のディジタルデバイス、オペアンプ等のアナログデバイス、ＦＲＡＭ、ＤＲＡＭ、ＥＥＰＲＯＭ等のメモリデバイス、及び上記デバイスを混載した混載デバイスを含む。
【００１２】
本発明の第３の形態によれば、キャパシタを製造するキャパシタ製造方法であって、基体に下部電極を形成する工程と、下部電極上に誘電体層を形成する工程と、誘電体層上に上部電極を形成する工程と、上部電極上にハードマスクを形成するハードマスク形成工程と、ハードマスクを覆うように、基体上に絶縁層を形成する絶縁層形成工程と、ハードマスクの少なくとも一部が露出するように、絶縁層の一部を除去する絶縁層除去工程と、上部電極の少なくとも一部が露出するように、ハードマスクの少なくとも一部を絶縁層に対して選択的に除去することにより、上部電極に対するコンタクトホールを形成するハードマスク除去工程とを備えたことを特徴とするキャパシタ製造方法を提供する。これにより、上部電極とコンタクトホールに形成される配線等の接触不良をきわめて少なくすることができる。また、上部電極と下部電極との短絡を防ぐことができる。
【００１３】
本発明の第４の形態によれば、上記キャパシタ製造方法により製造されたキャパシタを備えたことを特徴とするメモリ装置を提供する。メモリ装置は、上記キャパシタを備えた強誘電体メモリ、並びに上記キャパシタ及びロジック回路を備えた混載デバイスその他の上記キャパシタを備えた半導体装置を含む。
【００１４】
本発明の第５の形態によれば、上記半導体装置又は上記メモリ装置を備えたことを特徴とする電子機器を提供する。電子機器は、パーソナルコンピュータ、ゲーム機、携帯情報端末、携帯通信機器、ＩＣカードその他の上記半導体装置又は上記メモリ装置を備えた機器を含む。
【００１５】
【発明の実施の形態】
以下、図面を参照しつつ、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。
【００１６】
図１は、本発明の第１実施形態に係るコンタクトホール形成方法の途中工程を示す図である。まず、基体３００を用意する（図１（ａ））。基体３００は、例えば金属、半導体等の無機材料やポリイミド等の有機材料からなる基板や、当該基板上にトランジスタ、キャパシタ、及びダイオード等の素子、配線及び電極等の導電層、並びにゲート絶縁膜、層間絶縁膜及びキャパシタ誘電膜等の誘電層が形成されたものを含む。
【００１７】
次に、基体３００上に、電極３０２を形成する（図１（ａ））。電極３０２は、白金（Ｐｔ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、金（Ａｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等の導電性材料を、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、蒸着法等により、基体３００上に堆積することにより形成される。
【００１８】
電極３０２は、電荷を蓄積するキャパシタを構成する上部電極及び下部電極、電子デバイスにおける配線及びパッド等の、他の電極や配線等と電気的に接続され得る導電性部材を含む。本実施形態において、電極３０２は白金（Ｐｔ）により構成されており、白金をスパッタリング法により約２００ｎｍ（ナノメートル）の厚さに堆積することにより形成される。
【００１９】
次に、電極３０２上に、ハードマスク３０４を形成する（図１（ａ））。ハードマスク３０４は、窒化チタン、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）等の絶縁材料や、タングステン等の導電性材料を、スパッタリング法、ＣＶＤ法、蒸着法等により、電極３０２上に堆積することにより形成される。
【００２０】
ハードマスク３０４は、後述する電極３０２を加工する工程（図１（ｃ））において用いられるエッチャントに対するエッチングレートが、電極３０２を構成する材料よりも十分に遅い材料により形成されるのが好ましい。また、ハードマスク３０４は、後述する開口部３１０を形成する工程（図２（ｂ））において用いられるエッチャントに対するエッチングレートが、絶縁層３０８を構成する材料よりも十分に遅い材料により形成されるのが好ましい。ここで、エッチャントは、ドライエッチングにおける反応ガス、ウエットエッチングにおけるエッチング溶液、及び化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）におけるスラリーを含む。本実施形態において、ハードマスク３０４は、窒化チタンを、スパッタリング法により約２００ｎｍの厚さに堆積することにより形成される。
【００２１】
本実施形態においてハードマスク３０４及び絶縁層３０８は、それぞれ異なる材料により形成されるが、ハードマスク３０４及び絶縁層３０８は、異なる方法により堆積した同一の材料により形成されてもよい。例えば、ハードマスク３０４を、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）を原料とした熱ＣＶＤ法を用いた酸化シリコンにより形成し、絶縁層３０８を、ＴＥＯＳを原料としたプラズマＣＶＤ法を用いた酸化シリコンにより形成してもよい。すなわち、ハードマスク３０４及び絶縁層３０８は、絶縁層３０８に対してハードマスク３０４を選択的に除去できればよい。
【００２２】
次に、ハードマスク３０４上に、レジストマスク３０６を形成する（図１（ａ））。レジストマスク３０６は、フォトレジストをハードマスク３０４上に塗布し、ライン形状やパッド形状等の、ハードマスク３０４を加工するための所定のパターンを有するマスクを用いて当該フォトレジストを露光及び現像することにより形成される。
【００２３】
次に、ハードマスク３０４を所定の形状に加工する（図１（ｂ））。具体的には、レジストマスク３０６をマスクとして、所定のエッチャントを用いてハードマスク３０４をドライエッチングすることにより、ハードマスク３０４をレジストマスク３０６が有するパターンと略同じ形状に加工する。
【００２４】
本実施形態においてハードマスク３０４は、エッチャントに塩素ガス（Ｃｌ２）を用いて、ＩＣＰ（Ｉｎｄｕｃｅｄ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチングすることにより加工される。また、ハードマスク３０４は、ウエットエッチングにより所定の形状に加工されてもよい。
【００２５】
次に、レジストマスク３０６を除去した後、電極３０２を所定の形状に加工する（図１（ｃ））。具体的には、ハードマスク３０４をマスクとして、電極３０２をドライエッチングすることにより、ハードマスク３０４が有する形状と略同一の形状に加工する。本実施形態において、白金により構成された電極３０２は、窒化チタンにより構成されたハードマスク３０４をマスクとして、塩素と酸素（Ｏ２）との混合ガスをエッチャントとして、ＩＣＰ等の高密度プラズマドライエッチングにより加工される。これにより、窒化チタンに対して白金を選択的にエッチングすることができる。また、エッチャントとして酸素を４０％以上含むことが好ましく、チャンバ内の圧力は１Ｐａ以下であることが好ましく、チャンバ内にプラズマを形成するためのバイアスは、３００から７００ワット程度であることが好ましい。また、基体３００等を加熱しながらハードマスク３０４をエッチングしてもよい。
【００２６】
本実施形態では、ハードマスク３０４をマスクとして電極３０２を加工しているが、レジストマスク３０６及び／又はハードマスク３０４をマスクとして電極３０２を加工してもよい。また、電極３０２はハードマスク３０４と異なる形状を有するように加工されてもよい。
【００２７】
図２は、第１実施形態に係るコンタクトホール形成方法の途中工程を示す図である。ハードマスク３０４及び電極３０２を所定の形状に加工した後、基体３００に絶縁層３０８を形成する（図２（ａ））。絶縁層３０８は、ＣＶＤ法、スパッタリング法等により、酸化シリコン、窒化シリコン等の絶縁材料や誘電材料を、電極３０２及びハードマスク３０４を覆うように基体３００上に堆積することにより形成される。本実施形態において、絶縁層３０８は、ＴＥＯＳを原料としたプラズマＣＶＤ法により、酸化シリコンを約６００ｎｍの厚さに堆積することにより形成される。
【００２８】
次に、ハードマスク３０４の少なくとも一部が露出するように、絶縁層３０８に開口部３１０を形成する（図２（ｂ））。開口部３１０は、絶縁層３０８の一部を除去することにより形成される。このとき、開口部３１０は、ハードマスク３０４に対して絶縁層３０８を選択的にエッチングすることにより形成されるのが望ましく、また、電極３０２が露出しないように形成されるのが望ましい。本実施形態において開口部３１０は、当該開口部３１０に対応するパターンを有するレジストマスクをマスクとして、ＣＨＦ３／Ｏ２等のフロンガスを含むガスを用いた反応性イオンエッチングにより、絶縁層３０８をエッチングして形成される。
【００２９】
次に、開口部３１０の底部においてハードマスク３０４の少なくとも一部を除去することにより、電極３０２の少なくとも一部を露出させることにより、コンタクトホール３１２を形成する（図２（ｃ））。コンタクトホール３１２は、絶縁層３０８に対してハードマスク３０４を選択的に除去することにより形成される。本実施形態においてハードマスク３０４は、ハードマスク３０４を加工する工程（図１（ｂ））においてハードマスク３０４を加工した方法と同一の方法により除去される。また、ハードマスク３０４を、ウエットエッチングにより、絶縁層３０８に対して選択的に除去してもよい。以上のプロセスにより、電極３０２と他の電極や配線等の導電性部材とを電気的に接続するためのコンタクトホール３１２を形成することができる。
【００３０】
本実施形態によれば、電極３０２上にハードマスク３０４を形成することにより、絶縁層３０８に開口部３１０を形成する工程において、開口部３１０の深さ方向に対するマージンを十分に確保することができる。これにより、電極３０２及び／又はハードマスク３０４に対する、開口部３１０のアライメントがずれた場合であっても、絶縁層３０８のオーバーエッチングによる開口部３１０の基体３００への到達を防ぐことができる。したがって、開口部３１０の開口径を十分に大きくすることができるため、コンタクトホール３１２に形成される他の導電性部材と電極３０２との接触不良を防ぐことができる。また、基体３００に設けられた強誘電体層に対するエッチングダメージや、コンタクトホール３１２に形成される導電性部材と、基体３００に設けられた電極や配線等との短絡を防ぐことができる。
【００３１】
図３は、本発明の第２実施形態に係るコンタクトホール３１２の形成方法の途中工程を示す図である。以下、第１実施形態と異なる部分を中心に本実施形態について説明する。なお、第１実施形態と同じ符号を付した構成は、第１実施形態と同様の材料及び方法により形成されてよい。
【００３２】
まず、第１実施形態における絶縁層３０８を形成する工程までと同様の工程により（図１及び図２（ａ））、基体３００上に、電極３０２、ハードマスク３０４、及び絶縁層３０８を形成する。
【００３３】
次に、絶縁層３０８の一部を除去することにより、絶縁層３０８に開口部３１０を形成する（図３（ａ））。本実施形態では、開口部３１０は、当該開口部３１０の開口径がハードマスク３０４の幅より大きくなるように、絶縁層３０８を除去することにより形成される。すなわち、ハードマスク３０４の幅方向において当該ハードマスク３０４の上面がすべて露出するように、開口部３１０を形成する。このとき、開口部３１０は、ハードマスク３０４が開口部３１０の底面から突出するように形成されてもよい。すなわち、開口部３１０は、当該開口部３１０の底面において、ハードマスク３０４の幅方向における両側面が露出するように形成されてもよい。そして、ハードマスク３０４を除去することにより、コンタクトホール３１２を形成する（図３（ｂ））。
【００３４】
本実施形態によれば、開口部３１０において露出されるハードマスク３０４の面積を大きくすることができる。したがって、ハードマスク３０４を除去することにより、コンタクトホール３１２において露出される電極３０２の面積を大きくすることができるため、コンタクトホール３１２に形成される他の導電性部材と電極３０２との接触不良を防ぐことができ、また、接触抵抗を低減させることができる。
【００３５】
図４は、本発明の第３実施形態に係るコンタクトホール３１２の形成方法の途中工程を示す図である。以下、上述した実施形態と異なる部分を中心に本実施形態について説明する。なお、上述した実施形態と同じ符号を付した構成は、上述した実施形態と同様の材料及び方法により形成されてよい。
【００３６】
まず、第１実施形態における絶縁層３０８を形成する工程までと同様の工程により（図１及び図２（ａ））、基体３００上に、電極３０２、ハードマスク３０４、及び絶縁層３０８を形成する。本実施形態においてハードマスク３０４は、絶縁層３０８に形成されるコンタクトホール３１２の深さより厚く形成されるのが好ましい。
【００３７】
次に、絶縁層３０８の一部を除去することにより、ハードマスク３０４を露出させる（図４（ａ））。本実施形態では、絶縁層３０８を化学的機械研磨により絶縁層３０８を除去してハードマスク３０４を露出させる。このとき、ハードマスク３０４の上面と絶縁層３０８の表面（研磨面）とが略同じ高さになるように、ハードマスク３０４を露出させてもよく、また、ハードマスク３０４の上面が絶縁層３０８の表面より突出するように、ハードマスク３０４を露出させてもよい。
【００３８】
また、絶縁層３０８をエッチバックすることにより、ハードマスク３０４を露出させてもよい。例えば、絶縁層３０８上にレジスト層を形成した後、当該レジスト層及び絶縁層３０８をエッチングするレジストエッチバック法により絶縁層３０８をエッチバックする。また、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）等により絶縁層３０８を、当該絶縁層３０８の表面が平坦になるように形成した後、絶縁層３０８をエッチバックしてもよい。この場合、基体３００の全面において絶縁層３０８をエッチバックしてもよく、また、基体３００における電極３０２が形成された領域において絶縁層３０８をエッチバックしてもよい。そして、ハードマスク３０４を除去することにより、コンタクトホール３１２を形成する（図４（ｂ））。
【００３９】
本実施形態によれば、コンタクトホール３１２を形成するためのマスクを用いなくとも、コンタクトホール３１２を形成することができるため、コンタクトホール３１２を形成する工程を簡略化することができる。また、コンタクトホール３１２において露出される電極３０２の面積を大きくすることができるため、コンタクトホール３１２に形成される他の導電性部材と電極３０２との接触不良を防ぐことができ、また、接触抵抗を低減させることができる。
【００４０】
図５は、本発明の第４実施形態に係るコンタクトホール３１２の形成方法の途中工程を示す図である。本実施形態では、ハードマスク３０４が複数層形成される。以下、上述した実施形態と異なる部分を中心に本実施形態について説明する。なお、上述した実施形態と同じ符号を付した構成は、上述した実施形態と同様の材料及び方法により形成されてよい。
【００４１】
まず、基体３００上に、下部電極３０２、第１ハードマスク３０４−１、及び第２ハードマスク３０４−２を形成した後、第２ハードマスク３０４−２上にレジストマスク３０６を形成する（図５（ａ））。ここで、下部電極３０２に接するハードマスク３０４、すなわち、第１ハードマスク３０４−１は、コンタクトホール３１２の深さより厚く形成されるのが望ましい。また、第１ハードマスク３０４−１及び第２ハードマスク３０４−２は、それぞれ異なる材料により形成されるのが好ましい。
【００４２】
例えば、第１ハードマスク３０４−１は、下部電極３０２との密着性が、第２ハードマスク３０４−２と下部電極３０２との密着性より高い材料により形成される。また、例えば、第２ハードマスク３０４−２は、後述する第１ハードマスク３０４−１及び下部電極３０２をエッチングする工程（図５（ｃ））において、第１ハードマスク３０４−１及び下部電極３０２のエッチングマスクに適した材料により形成され、第１ハードマスク３０４−１は、絶縁層３０８をエッチバック又は化学的機械研磨する工程において、ストッパとなるような材料により形成される。第２ハードマスク３０４−２は、第１ハードマスクに対して選択的に除去可能な材料により形成されるのが好ましい。例えば、第１ハードマスク３０４−１は、窒化チタンにより形成され、第２ハードマスク３０４−２は、酸化シリコンにより形成される。
【００４３】
次に、レジストマスク３０６をマスクとして、第２ハードマスク３０４−２をエッチングし、レジストマスク３０６を除去した後（図５（ｂ））、第２ハードマスク３０４−２をマスクとして、第１ハードマスク３０４−１及び下部電極３０２をエッチングする（図５（ｃ））。次に、第２ハードマスク３０４−２を除去した後、基体３００上に絶縁層３０８を形成し、第３実施形態と同様に絶縁層３０８をエッチバック又は化学的機械研磨することにより第１ハードマスク３０４−１を露出させる。そして、第１ハードマスク３０４−１を除去することにより、コンタクトホール３１２を形成する（図５（ｄ））。
【００４４】
本実施形態によれば、ハードマスク３０４を下部電極３０２上に複数層形成し、下部電極３０２に接するハードマスク３０４と下部電極３０２との密着性を、他のハードマスク３０４と下部電極３０２との密着性より高くすることにより、当該他のハードマスク３０４と下部電極３０２との密着性が悪い場合であっても、当該他のハードマスク３０４をマスクとして下部電極３０２をエッチングすることができる。
【００４５】
また、本実施形態によれば、ハードマスク３０４をマスクとして下部電極３０２をエッチングした後に、ハードマスク３０４が逆テーパ形状になった場合であっても（図５（ｅ）参照）、当該ハードマスク３０４を除去し、他のハードマスク３０４を用いてコンタクトホール３１２を形成することができるため、コンタクトホール３１２が逆テーパ形状になることを防ぐことができる。
【００４６】
図６は、本発明の第５実施形態に係るメモリ装置の一例であるクロスポイント型の強誘電体メモリの製造工程の一部を示す図である。図６（ａ）、（ｃ）、及び（ｅ）は、強誘電体メモリにおいてキャパシタアレイが形成される領域の一部の上面図である。また、図６（ｂ）、（ｄ）、及び（ｆ）は、それぞれ図６（ａ）、（ｃ）、及び（ｅ）におけるＡＡ´断面図である。本実施形態は、第１実施形態に係るコンタクトホール形成方法を、クロスポイント型の強誘電体メモリにおける上部電極と配線とを電気的に接続するためのコンタクトホールの形成に適用している。以下、上述した実施形態と異なる部分を中心に本実施形態について説明する。なお、上述した実施形態と同じ符号を付した構成は、上述した実施形態と同様の材料及び方法により形成されてよい。
【００４７】
まず、基体３００に下部電極３２０及び強誘電体層３２２を形成する。本実施形態において下部電極３２０は、酸化チタン（ＴｉＯ）を約４０ｎｍ、白金を約２００ｎｍの厚さで積層させることにより形成される。また、強誘電体層３２２は、タンタル酸ストロンチウムビスマス（ＳｒＢｉ２Ｔａ２Ｏ９）を、約１８０ｎｍの厚さに堆積させることにより形成される。
【００４８】
次に、強誘電体層３２２上に上部電極として電極３０２を、電極３０２上にハードマスク３０４を、さらに、ハードマスク３０４上にレジストマスク３０６を形成する（図６（ａ）及び（ｂ））。次に、レジストマスク３０６をマスクとしてハードマスク３０４をエッチングした後、ハードマスク３０４をマスクとして電極３０２及び強誘電体層３２２をエッチングする（図６（ｃ）及び（ｄ））。
【００４９】
次に、下部電極３２０をエッチングによりライン状に加工する（図６（ｅ）及び（ｆ））。本実施形態では、下部電極３２０は、上部電極である複数の電極３０２が１つの下部電極３２０を共有するように加工される。
【００５０】
図７は、第５実施形態に係る強誘電体メモリの製造工程の一部を示す図である。図７（ａ）、（ｃ）、及び（ｅ）は、強誘電体メモリにおいてキャパシタアレイが形成される領域の一部の上面図である。また、図７（ｂ）、（ｄ）、及び（ｆ）は、それぞれ図７（ａ）、（ｃ）、及び（ｅ）におけるＡＡ´断面図である。
【００５１】
ハードマスク３０４、電極３０２、強誘電体層３２２、及び下部電極３２０を所定の形状に加工した後、基体３００に絶縁層３０８を形成する。そして、ハードマスク３０４の少なくとも一部が露出するように、絶縁層３０８に開口部３１０を形成する（図７（ａ）及び（ｂ））。ここで、開口部３１０を、第２実施形態において説明した工程（図３（ａ））と同様の工程により形成してもよい。
【００５２】
次に、電極３０２の一部が露出するように、ハードマスク３０４の少なくとも一部を除去することにより、コンタクトホール３１２を形成する（図７（ｃ）及び（ｄ））。そして、コンタクトホール３１２において電極３０２と接触するように、配線層３１４をコンタクトホール３１２及び絶縁層３０８上に形成した後、配線層３１４を下部電極３２０と交差するように加工する（図７（ｅ）及び（ｆ））。以上の工程により、クロスポイント型の強誘電体メモリを得る。
【００５３】
本実施形態によれば、電極３０２上にハードマスク３０４を形成することにより、絶縁層３０８に開口部３１０を形成する工程において、開口部３１０の深さ方向に対するマージンを十分に確保することができる。これにより、開口部３１０の電極３０２及び／又はハードマスク３０４に対するアライメントがずれた場合であっても、オーバーエッチングにより開口部３１０が強誘電体層３２２や下部電極３２０に到達するのを防ぐことができる。したがって、強誘電体層３２２へのエッチングダメージや電極３０２と下部電極３２０との短絡を防ぐことができる。
【００５４】
図８は、本発明の第６実施形態に係るクロスポイント型の強誘電体メモリの製造工程の一部を示す図である。図８（ａ）、（ｃ）、及び（ｅ）は、強誘電体メモリにおいてキャパシタアレイが形成される領域の一部の上面図である。また、図８（ｂ）、（ｄ）、及び（ｆ）は、それぞれ図８（ａ）、（ｃ）、及び（ｅ）におけるＡＡ´断面図である。本実施形態は、第３実施形態に係るコンタクトホール形成方法を、クロスポイント型の強誘電体メモリにおける上部電極と配線とを電気的に接続するためのコンタクトホールの形成に適用している。以下、上述した実施形態と異なる部分を中心に本実施形態について説明する。なお、上述した実施形態と同じ符号を付した構成は、上述した実施形態と同様の材料及び方法により形成されてよい。
【００５５】
まず、第５実施形態における絶縁層３０８を形成する工程までと同様の工程により（図６並びに図７（ａ）及び（ｂ））、基体３００上に、下部電極３２０、強誘電体層３２２、上部電極として電極３０２、ハードマスク３０４、及び絶縁層３０８を形成する。
【００５６】
次に、絶縁層３０８の一部を除去することにより、ハードマスク３０４を露出させる（図８（ａ）及び（ｂ））。そして、ハードマスク３０４を除去することにより、コンタクトホール３１２を形成する（図８（ｃ）及び（ｄ））。そして、コンタクトホール３１２において電極３０２と接触するように、配線層３１４をコンタクトホール３１２及び絶縁層３０８上に形成した後、配線層３１４を下部電極３２０と交差するように加工する（図８（ｅ）及び（ｆ））。以上の工程により、クロスポイント型の強誘電体メモリを得る。
【００５７】
本実施形態によれば、コンタクトホール３１２を形成するためのマスクを用いなくとも、コンタクトホール３１２を形成することができるため、コンタクトホール３１２を形成する工程を簡略化することができる。また、コンタクトホール３１２において露出される電極３０２の面積を大きくすることができるため、配線層３１４と電極３０２との接触不良を防ぐことができ、また、接触抵抗を低減させることができる。
【００５８】
図９は、本発明の第７実施形態に係るクロスポイント型の強誘電体メモリの製造工程の一部を示す図である。図９（ａ）及び（ｃ）は、強誘電体メモリにおいてキャパシタアレイが形成される領域の一部の上面図である。また、図９（ｂ）及び（ｄ）は、それぞれ図８（ａ）及び（ｃ）におけるＡＡ´断面図である。以下、上述した実施形態と異なる部分を中心に本実施形態について説明する。なお、上述した実施形態と同じ符号を付した構成は、上述した実施形態と同様の材料及び方法により形成されてよい。
【００５９】
まず、第５実施形態におけるレジストマスク３０６を形成する工程までと同様の工程により（図６（ａ）及び（ｂ）参照）、基体３００上に、下部電極３２０、強誘電体層３２２、上部電極３０２、ハードマスク３０４、及びレジストマスク３０６を形成する。そして、レジストマスク３０６をマスクとしてハードマスク３０４をエッチングすることにより、ハードマスク３０４をライン状に形成する。そして、ハードマスク３０４をマスクとして上部電極３０２、強誘電体層３２２、及び下部電極３２０をエッチングすることにより、上部電極３０２、強誘電体層３２２、及び下部電極３２０をライン状に形成する（図９（ａ）及び（ｂ））。
【００６０】
次に、第５実施形態におけるコンタクトホール３１２を形成する工程（図７（ｃ）及び（ｄ）参照）、又は第６実施形態におけるコンタクトホール３１２を形成する工程（図８（ｃ）及び（ｄ）参照）までの工程と同様の工程により、電極３０２上にコンタクトホール３１２を形成する。本実施形態においてコンタクトホール３１２は、電極３０２等と略同じ形状を有するライン状に形成される。
【００６１】
図１０は、第７実施形態に係る強誘電体メモリの製造工程の一部を示す図である。図１０（ａ）、（ｄ）、及び（ｇ）は、強誘電体メモリにおいてキャパシタアレイが形成される領域の一部の上面図である。また、図１０（ｂ）、（ｅ）、及び（ｈ）は、それぞれ図１０（ａ）、（ｄ）、及び（ｇ）におけるＡＡ´断面図である。また、図１０（ｃ）、（ｆ）、及び（ｉ）は、それぞれ図１０（ａ）、（ｄ）、及び（ｇ）におけるＢＢ´断面図である。
【００６２】
電極３０２上にコンタクトホール３１２を形成した後、配線層３１４を形成する（図１０（ａ）、（ｂ）、及び（ｃ））。本実施形態において、配線層３１４は、ライン状に形成された、複数の上部電極３０２、強誘電体層３２２、及び下部電極３２０と略直交するように、ライン状に形成される。
【００６３】
次に、配線層３１４をマスクとして、絶縁層３０８及び電極３０２をエッチングする（図１０（ｄ）、（ｅ）、及び（ｆ））。すなわち、配線層３１４と下部電極３２０とが交差する領域以外の領域における絶縁層３０８及び電極３０２を、配線層３１４をマスクとしてエッチングすることにより除去する。これにより、配線層３１４と下部電極３２０とが交差する領域において、電極３０２、強誘電体層３２２、及び下部電極３２０から構成されるキャパシタが形成され、クロスポイント型の強誘電体メモリを得る。
【００６４】
また、配線層３１４をマスクとして、強誘電体層３２２をさらにエッチングしてもよい（図１０（ｇ）、（ｈ）、及び（ｉ））。すなわち、配線層３１４と下部電極３２０とが交差する領域以外の領域における絶縁層３０８、電極３０２、及び強誘電体層３２２を、配線層３１４をマスクとしてエッチングすることにより、クロスポイント型の強誘電体メモリを形成してもよい。
【００６５】
図１１は、本発明のコンタクトホール形成方法により形成されたコンタクトホール３１２を備えた半導体装置の一例であるメモリ装置１００を示す図である。メモリ装置１００は、電荷を蓄積することによりデータを記憶するキャパシタ２００と、キャパシタ２００を構成する下部電極３２０に電気的に接続され、キャパシタ２００に電圧を印加するか否かを切り替えるトランジスタ１１０と、トランジスタ１１０のゲートに電気的に接続されたワード線１２０と、トランジスタ１１０のソース又はドレインに電気的に接続されたビット線１３０と、キャパシタ２００の電極３０２に電気的に接続されたプレート線１４０とを備える。プレート線１４０と電極３０２とは、プレート線１４０と電極３０２との間に設けられた絶縁層３０８に形成されたコンタクトホール３１２を介して電気的に接続されている。
【００６６】
メモリ装置１００の動作について説明する。キャパシタ２００にデータを書き込む場合、データを書き込むキャパシタ２００に対応するビット線１３０及びプレート線１４０を所定の電圧にチャージする。そして、当該キャパシタ２００に対応するワード線１２０を所定の電圧にチャージしてトランジスタ１１０をオンにすることにより、キャパシタ２００に電荷を蓄積させる。キャパシタ２００は、強誘電体層を備えて構成されているため、当該強誘電体層の残留分極特性により、メモリ装置１００の電源を切った場合であっても、キャパシタ２００は書き込まれたデータを保持することができる。
【００６７】
一方、キャパシタ２００に書き込まれたデータを読み出す場合は、データを読み出すキャパシタ２００に対応するワード線１２０を所定の電圧にチャージしてトランジスタ１１０をオンにすることにより、キャパシタ２００からビット線１３０に流れ出る電荷を、当該ビット線１３０に電気的に接続されたセンスアンプ等により検出し、当該キャパシタ２００に保持されたデータを判定する。
【００６８】
図１２は、本発明のメモリ装置を備えた電子機器の一例であるパーソナルコンピュータ１０００の構成を示す斜視図である。図１２において、パーソナルコンピュータ１０００は、表示パネル１００２と、キーボード１００４を有する本体部１００６とを備える。当該パーソナルコンピュータ１０００の本体部１００６の内蔵基板等において、本発明のメモリ装置が利用されている。
【００６９】
上記発明の実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るコンタクトホール形成方法の途中工程を示す図である。
【図２】第１実施形態に係るコンタクトホール形成方法の途中工程を示す図である。
【図３】本発明の第２実施形態に係るコンタクトホール３１２の形成方法の途中工程を示す図である。
【図４】本発明の第３実施形態に係るコンタクトホール３１２の形成方法の途中工程を示す図である。
【図５】本発明の第５実施形態に係るメモリ装置の一例であるクロスポイント型の強誘電体メモリの製造工程の一部を示す図である。
【図６】第５実施形態に係る強誘電体メモリ製造工程の一部を示す図である。
【図７】本発明の第６実施形態に係るクロスポイント型の強誘電体メモリの製造工程の一部を示す図である。
【図８】本発明の第７実施形態に係るクロスポイント型の強誘電体メモリの製造工程の一部を示す図である。
【図９】第７実施形態に係る強誘電体メモリの製造工程の一部を示す図である。
【図１０】本発明のコンタクトホール形成方法により形成されたコンタクトホール３１２を備えたメモリ装置１００を示す図である。
【図１１】本発明のメモリ装置を備えた電子機器の一例であるパーソナルコンピュータ１０００の構成を示す斜視図である。
【符号の説明】
１００・・メモリ装置、１１０・・トランジスタ、１２０・・ワード線、１３０・・ビット線、１４０・・プレート線、１８０・・形成面、２００・・キャパシタ、３００・・基体、３０２・・電極、３０４・・ハードマスク、３０６・・レジストマスク、３０８・・絶縁層、３０８・・当該絶縁層、３１０・・開口部、３１０・・当該開口部、３１２・・コンタクトホール、３１４・・配線層、３２０・・下部電極、３２２・・強誘電体層、１０００・・パーソナルコンピュータ、１００２・・表示パネル、１００４・・キーボード、１００６・・本体部
Claims (13)
- 電極に対するコンタクトホールを形成するコンタクトホール形成方法であって、
基体に前記電極を形成する電極形成工程と、
前記電極上にハードマスクを形成するハードマスク形成工程と、
前記ハードマスクを覆うように、前記基体上に絶縁層を形成する絶縁層形成工程と、
前記ハードマスクの少なくとも一部が露出するように、前記絶縁層の一部を除去する絶縁層除去工程と、
前記電極の少なくとも一部が露出するように、前記ハードマスクの少なくとも一部を前記絶縁層に対して選択的に除去することにより、前記コンタクトホールを形成するハードマスク除去工程と
を備えたことを特徴とするコンタクトホール形成方法。 - 前記絶縁層除去工程は、前記絶縁層の一部を除去することにより、前記絶縁層に開口部を形成し、
前記ハードマスク除去工程は、前記開口部において露出した前記ハードマスクを除去することにより、前記コンタクトホールを形成する
ことを特徴とする請求項１に記載のコンタクトホール形成方法。 - 前記ハードマスク形成工程は、前記ハードマスクを前記所定の形状に形成する工程を含み、
前記絶縁層除去工程は、前記開口部の開口径が、前記ハードマスクの幅より大きくなるように、前記絶縁層を除去する
ことを特徴とする請求項２に記載のコンタクトホール形成方法。 - 前記絶縁層形成工程は、第１の材料により前記絶縁層を形成し、
前記ハードマスク形成工程は、第２の材料により前記ハードマスクを形成し、前記絶縁層除去工程は、前記第１の材料に対するエッチングレートが、前記第２の材料に対するエッチングレートより速いエッチャントにより前記絶縁層を除去し、
前記ハードマスク除去工程は、前記第２の材料に対するエッチングレートが、前記第１の材料に対するエッチングレートより遅いエッチャントにより前記ハードマスクを除去する
ことを特徴とする請求項１に記載のコンタクトホール形成方法。 - 前記絶縁層除去工程は、前記絶縁層をエッチバックすることにより、前記ハードマスクを露出させることを特徴とする請求項１に記載のコンタクトホール形成方法。
- 前記絶縁層除去工程は、化学的機械研磨により前記絶縁層を除去することにより、前記ハードマスクを露出させることを特徴とする請求項１に記載のコンタクトホール形成方法。
- 前記ハードマスク形成工程は、複数の前記ハードマスクを積層して形成することを特徴とする請求項６に記載のコンタクトホール形成方法。
- 前記ハードマスク形成工程は、積層された前記複数のハードマスクのうち、前記電極と接する前記ハードマスクを、前記コンタクトホールの深さより厚く形成することを特徴とする請求項７に記載のコンタクトホール形成方法。
- 請求項１から８のいずれか記載のコンタクトホール形成方法により形成されたコンタクトホールを備えたことを特徴とする半導体装置。
- 請求項９に記載の半導体装置を備えたことを特徴とする電子機器。
- キャパシタを製造するキャパシタ製造方法であって、
基体に下部電極を形成する工程と、
前記下部電極上に誘電体層を形成する工程と、
前記誘電体層上に上部電極を形成する工程と、
前記上部電極上にハードマスクを形成するハードマスク形成工程と、
前記ハードマスクを覆うように、前記基体上に絶縁層を形成する絶縁層形成工程と、
前記ハードマスクの少なくとも一部が露出するように、前記絶縁層の一部を除去する絶縁層除去工程と、
前記上部電極の少なくとも一部が露出するように、前記ハードマスクの少なくとも一部を前記絶縁層に対して選択的に除去することにより、前記上部電極に対するコンタクトホールを形成するハードマスク除去工程と
を備えたことを特徴とするキャパシタ製造方法。 - 請求項１１に記載のキャパシタ製造方法により製造されたキャパシタを備えたことを特徴とするメモリ装置。
- 請求項１２に記載のメモリ装置を備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003086387A JP2004296743A (ja) | 2003-03-26 | 2003-03-26 | コンタクトホール形成方法、半導体装置、キャパシタ製造方法、メモリ装置、及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003086387A JP2004296743A (ja) | 2003-03-26 | 2003-03-26 | コンタクトホール形成方法、半導体装置、キャパシタ製造方法、メモリ装置、及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004296743A true JP2004296743A (ja) | 2004-10-21 |
Family
ID=33401059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003086387A Pending JP2004296743A (ja) | 2003-03-26 | 2003-03-26 | コンタクトホール形成方法、半導体装置、キャパシタ製造方法、メモリ装置、及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004296743A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010380A (ja) * | 2007-06-26 | 2009-01-15 | Dongbu Hitek Co Ltd | 金属絶縁体金属キャパシタの製造方法 |
-
2003
- 2003-03-26 JP JP2003086387A patent/JP2004296743A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009010380A (ja) * | 2007-06-26 | 2009-01-15 | Dongbu Hitek Co Ltd | 金属絶縁体金属キャパシタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990072456A (ko) | 유전체캐패시터및그제조방법,및그를이용하는유전체메모리 | |
| US7105417B2 (en) | Method for fabricating capacitor of semiconductor device | |
| US6828611B2 (en) | Integrated circuit ferroelectric memory devices including plate lines directly on ferroelectric capacitors | |
| US6506643B1 (en) | Method for forming a damascene FeRAM cell structure | |
| US20040021222A1 (en) | Semiconductor memory device and method for manufacturing the same | |
| JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
| JP2005277156A (ja) | 半導体装置及びその製造方法 | |
| JP2001036024A (ja) | 容量及びその製造方法 | |
| JP3226166B2 (ja) | 強誘電体キャパシタおよびその製造方法並びに強誘電体メモリ | |
| JP4853057B2 (ja) | 強誘電体メモリ装置の製造方法 | |
| US20090114899A1 (en) | Resistance memory and method for manufacturing the same | |
| KR100699206B1 (ko) | 강유전성 메모리 셀 제조방법 | |
| JP2004296743A (ja) | コンタクトホール形成方法、半導体装置、キャパシタ製造方法、メモリ装置、及び電子機器 | |
| JP3166747B2 (ja) | キャパシタの製造方法及びキャパシタ | |
| US7038262B2 (en) | Integrated circuit devices including an intaglio pattern | |
| JP2010192631A (ja) | 半導体装置およびその製造方法 | |
| KR100390833B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100728146B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2004363118A (ja) | 半導体装置の製造方法及び成膜方法 | |
| KR100798789B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100722940B1 (ko) | 반도체 장치의 제조 방법 | |
| KR20030054028A (ko) | 반도체 소자의 제조 방법 | |
| KR20020055105A (ko) | 강유전체 메모리 소자의 제조 방법 | |
| WO2003103027A1 (en) | Process for forming a contact for a capacitor | |
| JP2003243622A (ja) | 強誘電体キャパシタを有するメモリセルアレイおよびその製造方法 |