JP2004296599A - 薄膜多結晶シリコン太陽電池及びその製造方法 - Google Patents
薄膜多結晶シリコン太陽電池及びその製造方法 Download PDFInfo
- Publication number
- JP2004296599A JP2004296599A JP2003084538A JP2003084538A JP2004296599A JP 2004296599 A JP2004296599 A JP 2004296599A JP 2003084538 A JP2003084538 A JP 2003084538A JP 2003084538 A JP2003084538 A JP 2003084538A JP 2004296599 A JP2004296599 A JP 2004296599A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- semiconductor layer
- thin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】高効率の薄膜多結晶シリコン太陽電池を提供する。
【解決手段】光入射側の導電型制御不純物を高濃度にドーピングした薄膜多結晶シリコン半導体層の表面抵抗率が５００Ω以下であり、その上に反射防止膜として、ＳｉＮ膜を堆積し，かつ該逆の導電型制御不純物を高濃度にドーピングした薄膜多結晶シリコン半導体層とＳｉＮ膜との接触面近傍の膜中の水素含有量を上記逆の導電型制御不純物高濃度にドーピングした薄膜多結晶シリコン半導体層の他の部分に比べ、大きくする。
【選択図】 図１
【解決手段】光入射側の導電型制御不純物を高濃度にドーピングした薄膜多結晶シリコン半導体層の表面抵抗率が５００Ω以下であり、その上に反射防止膜として、ＳｉＮ膜を堆積し，かつ該逆の導電型制御不純物を高濃度にドーピングした薄膜多結晶シリコン半導体層とＳｉＮ膜との接触面近傍の膜中の水素含有量を上記逆の導電型制御不純物高濃度にドーピングした薄膜多結晶シリコン半導体層の他の部分に比べ、大きくする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜多結晶シリコン太陽電池およびその製造方法に関するものである。
【０００２】
【従来の技術】
薄膜多結晶シリコン太陽電池は、バルクの結晶太陽電池に比べ、製造コストが低く、ａ−シリコン太陽電池に比べ高い光電変換効率が期待され、次世代太陽電池の有力な候補である。従来の薄膜多結晶シリコン太陽電池の代表的な構造は、図７に示すようなＰＮ接合、あるいは図８，図９に示すようなＰＩＮ接合がある。
【０００３】
図７において、８１は支持体を兼ねた基板であり、８２は導電性の金属膜であり、光の反射層としても作用する。８３は第１の導電型の不純物を高濃度にドーピングした第１の多結晶シリコン薄膜半導体層であり、８２の金属膜と８４の半導体層との電気的接触を良好にするためにおかれている。８４は第２の多結晶シリコン薄膜半導体層であり、通常８３と同じ第１の導電型の不純物がわずかにドーピングされている。この層内に８５の層との接触による電位分布が形成されており、光電荷の発生層として作用する。８５は８３および８４とは反対の第２の導電型の不純物を高濃度にドーピングした第３の薄膜半導体層である。８７は光の反射防止層を兼ねた透明電極であり、効率的に光を多結晶シリコン薄膜半導体層８４に取り込むように、また発生した電流を８５の第３の薄膜半導体層から８６の集電電極に流せるように付けられている。８６は電流を取り出すための集電電極である。
【０００４】
また多結晶シリコンに粒径が１００Å程度の膜を用いる場合は、電流をドリフトにより流すために、図８のようなＰＩＮ構造がもちいられる。９１は支持体を兼ねた基板であり、９２は導電性の金属膜であり、光の反射層としても作用する。９３は第１の導電型の不純物をドーピングした第１の多結晶シリコン薄膜半導体層である。９４は真性の第２の多結晶シリコン薄膜半導体層である。９５は９３とは反対の第２の導電型の不純物をドーピングした第３の薄膜半導体層である。９３の層と９５の層とに挟まれた９４の真性半導体層内に電界が形成され、その電界にそって９４の膜内で発生した電荷は流れる。９７は光の反射防止層を兼ねた透明電極であり、効率的に光を９４の第２の多結晶シリコン薄膜半導体層に取り込むように、また発生した電流を９５の第３の薄膜半導体層から９６の集電電極に流せるように付けられている。９６は電流を取り出すための集電電極である。
【０００５】
またガラス等の透明基板を用いる場合は図９のようなＰＩＮ構造が用いられる。図９において、１００１はガラス等の透明基体である。その上に光の反射防止層を兼ねた透明電極１００７が形成されている。その上に第１の導電型のドーピング膜１００５が形成される。更にその上に真性の半導体層１００６が形成され，太陽電池の活性層として機能する。その上に１００５のドーピング層とは逆の第２の導電型を有するドーピング層１００３が形成される。その上に導電性の金属膜が光の反射層を兼ねて，形成されている。
【０００６】
太陽電池の特性を向上させるためには、活性層およびドーピング層の結晶Ｓｉ膜の結晶粒径を大きくさせることが重要である。薄膜Ｓｉ特にプラズマＣＶＤで作製した薄膜結晶Ｓｉ膜の粒径を拡大する方法として、特許文献１がある。ここには支持基板上に、プラズマガス分解法によって１０〜５００Åの径を有する結晶粒を形成せしめ、次に該結晶粒の中で最も耐エッチング特性の大きな結晶面上への成長が支配的となるプラズマガス分解法の反応条件で多結晶成長せしめることが記載されている。しかしながらこの方法では結晶核の密度は制御の記載はなく、後段において、エッチングと結晶の成長が両立する条件で成膜が行なわれている。結晶面の１つのみを成長させ、他はエッチングするような条件をプラズマ法のような不安定なプロセスで常に維持するのは通常極めて難しい。またエッチングが常に共存する条件で成膜するので結晶の成長速度は極めて遅くなる。
【０００７】
またこのような構造の太陽電池はその作製において、バルク結晶シリコンのようにスライシング、ポリシングの工程が不要であるので、製造コストを低く抑えることが可能である。またガラス、金属等の基板に作製することが可能なため、連続的な製造も可能となる。そのため非晶質シリコン太陽電池との積層も可能になり、長波長光の吸収、光電荷発生層として、多結晶シリコン薄膜半導体層は有望な材料である。同じく長波長光の吸収、光電荷発生層として、用いられているａ−ＳｉＧｅ膜はその原料であるＧｅＨ４ガスのコストが高いので、コスト削減効果は大きい。
【０００８】
【特許文献１】
特許第３００５２５３号公報
【０００９】
【発明が解決しようとする課題】
図７、図８あるいは図９の構造の多結晶シリコン太陽電池を作製し、その特性を評価すると、短絡電流、曲線因子はかなり大きくバルクの多結晶シリコン太陽電池に比べ、遜色はない。しかしながら更なる光電変換効率を得るためには、更なる改良を必要とする。従来の多結晶シリコン太陽電池において、反射防止膜には、ＳｎＯ２，Ｉｎ２Ｏ３，ＺｎＯ等の透明導電膜を用いてきた。本来、反射防止膜としては、透明なものが好ましいが，集電効果を上げるために半透明なものを用いている。第２の導電型制御不純物を高濃度にドーピングした薄膜多結晶シリコン半導体層の導電度が十分に高くないため、発生した電荷の集電を担っているのである。そのため反射防止膜中での入射光の吸収は無視できず、４００−８００ｎｍの光波長領域で５％程度の吸収を生じている。反射防止膜と逆の導電型制御不純物を高濃度にドーピングした薄膜多結晶シリコン半導体層との改善を必要としている。
【００１０】
また図９の構造の太陽電池の場合、ＳｎＯ２，Ｉｎ２Ｏ３，ＺｎＯ等の透明導電膜１００７形成後、ドーピングした薄膜多結晶シリコン半導体層１００５を形成する際、形成時のＨ原子によって、これらの酸化膜の一部は還元され金属にもどる。そのため透明度が低下し、真性の半導体層１００４に入射される光の量が減少し、発電電流が低下する。
【００１１】
本発明の目的は光電変換効率の高い薄膜多結晶シリコン太陽電池を提供することにある。すなわち反射防止膜と逆の導電型制御不純物を高濃度にドーピングした薄膜多結晶シリコン半導体層とを改善することにより、反射防止膜中での光吸収を大幅に減少させ、かつ集電効率のよいセル構造を提供することである。
【００１２】
本発明の別の目的は粒径の大きい結晶シリコン膜の高速製造方法を提供することである。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本出願に係る第１の発明は、基板上に、第１の導電型制御不純物を高濃度にドーピングした第１の薄膜多結晶シリコン半導体層を積層させ、その上に第１の導電型の制御不純物を前記第１の薄膜多結晶シリコン半導体層よりも少なくドーピングした第２の薄膜多結晶シリコン半導体層を積層させ、さらにその上に前記第１の導電型とは逆の第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層を積層させることにより、ｎ＋／ｎ−／ｐ＋あるいはｐ＋／ｐ−／ｎ＋の半導体接合を形成し、前述反射防止膜を形成した構造の太陽電池において、上記第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層の表面抵抗率が５００Ω以下であり、その上に反射防止膜として、ＳｉＮ膜を堆積し，かつ該第３の薄膜多結晶シリコン半導体層とＳｉＮ膜との接触面近傍の膜中の水素含有量を上記第３の薄膜多結晶シリコン半導体層の他の部分に比べ、大きくすることを特徴とするものである。
【００１４】
また本出願に係る第２の発明は、基板上に、第１の導電型制御不純物をドーピングした第１の薄膜多結晶シリコン半導体層を積層させ、その上に真性導電型の第２の薄膜多結晶シリコン半導体層を積層させ、さらにその上に前記導電型とは逆の第２の導電型制御不純物をドーピングした第３の薄膜多結晶シリコン半導体層を積層することにより、ｎ／ｉ／ｐあるいはｐ／ｉ／ｎの半導体接合を形成し、その上に反射防止膜を形成した構造の太陽電池において、前記第３の薄膜多結晶シリコン半導体層の表面抵抗率が５００Ω以下であり、前記反射防止膜として、ＳｉＮ膜を堆積し、かつ該第３の薄膜多結晶シリコン半導体層とＳｉＮ膜との接触面近傍の膜中の水素含有量を前記第３の薄膜多結晶シリコン半導体層の他の部分に比べ、大きくすることを特徴とするものである。
【００１５】
また本出願に係る第３の発明は、基板上に、第１の導電型制御不純物を高濃度にドーピングした第１の薄膜多結晶シリコン半導体層を積層させ、その上に第１の導電型の制御不純物を前記第１の薄膜多結晶シリコン半導体層よりも少なくドーピングした第２の薄膜多結晶シリコン半導体層を積層させ、さらにその上に前記不純物とは逆の第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層を積層することにより、ｎ＋／ｎ−／ｐ＋あるいはｐ＋／ｐ−／ｎ＋の半導体接合を形成し、その上に反射防止膜を形成する太陽電池の製造方法において、前記第１の薄膜多結晶シリコン半導体層を次の１から６の工程から作製することを特徴とするものである。
▲１▼．基板の種類に依存しないで結晶質膜が成膜する条件で、１ｎｍから１０ｎｍ程度成膜をする工程。
▲２▼．Ｈラジカルを照射する工程。
▲３▼．結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で１０ｎｍ程度成膜する工程。
▲４▼．Ｈラジカルを照射する工程。
▲５▼．▲３▼と▲４▼とを交互に繰り返し、連続結晶膜を形成する工程。
▲６▼．結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で、所望の厚さまで成膜をする工程。
【００１６】
また本出願に係る第４の発明は、基板上に、第１の導電型制御不純物をドーピングした第１の薄膜多結晶シリコン半導体層を積層させ、その上に真性導電型の第２の薄膜多結晶シリコン半導体層を積層させ、さらにその上に前記導電型とは逆の第２の導電型制御不純物をドーピングした第３の薄膜多結晶シリコン半導体層を積層することにより、ｎ／ｉ／ｐあるいはｐ／ｉ／ｎの半導体接合を形成し、その上に反射防止膜を形成した構造の太陽電池において、前記第１の薄膜多結晶シリコン半導体層を次の１から６の工程から作製することを特徴とするものである。
▲１▼．基板の種類に依存しないで結晶質膜が成膜する条件で、１ｎｍから１０ｎｍ程度成膜をする工程。
▲２▼．Ｈラジカルを照射する工程。
▲３▼．結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で１０ｎｍ程度成膜する。
▲４▼．Ｈラジカルを照射する工程。
▲５▼．▲３▼と▲４▼とを交互に繰り返し、連続結晶膜を形成する工程。
▲６▼．結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で、所望の厚さまで成膜をする工程。
【００１７】
＜作用＞
本発明によれば、反射防止膜にＳｉＮ膜を用いることで，反射防止膜中の光の吸収を大幅に低減できる。逆の第２の導電型制御不純物を高濃度にドーピングした第３の薄膜半導体層に高導電度の層を用いることで，従来透明導電反射膜が担っていた集電機能を担うことができる。そのため発電電流が増加し、光電変換効率を高くすることができる。
【００１８】
また１つの導電型制御不純物を高濃度にドーピングした薄膜多結晶シリコン半導体層を次の１から６の工程から作製することにより、導電度の高い薄膜多結晶シリコン半導体層を作製することができる。
【００１９】
【発明の実施の形態】
図１は本発明の実施の形態である。１は支持体を兼ねた基板であり、２は導電性の金属膜であり、光の反射層としても作用する。３は第１の導電型の不純物を高濃度にドーピングした第１の多結晶シリコン薄膜半導体層である。２の金属膜と４の半導体層との電気的接触を良好にするためにおかれている。４は第２の多結晶シリコン薄膜半導体層であり、通常３と同じ導電型の不純物がわずかにドーピングされている。この層内に５の層との接触による電位分布が形成されており、光電荷の発生層として作用する。５は３および４とは反対の第２の導電型の不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層である。７は光の反射防止層であり、効率的に光を取り込むように付けられている。
【００２０】
６は電流を取り出すための集電電極である。基板１は、通常、金属、ガラスあるいは合成樹脂等が使用され、太陽電池の構成物質の支持体としての役割を担う。基板の表面に金属層２が形成され、電極の役割をする。金属層の形成には、通常の蒸着法、スパッタリング法、印刷法、塗布法等が使用される。基板が金属等の導電材料で形成されている場合は、そのまま基板を電極として兼用しても良い。また、電極の抵抗を低くしたいとき、あるいは、電極で光を反射させ多結晶シリコン半導体層での光の吸収を促進したい場合には、この上に低抵抗率で、高反射率のＡｇ，Ａｌ，Ｃｕ等の金属を単体あるいは合金にして、単層あるいは積層して形成し、電極および反射層としても良い。
【００２１】
３、４、５の多結晶シリコン半導体薄膜の作製方法は、使用する基板によって種々の方法が適宜もちいられる。代表的なものとしては、たとえば、▲１▼原料ガス（ＳｉＨ４，ＳｉＣｌ２Ｈ２，Ｓｉ２Ｈ６，ＳｉＦ２Ｈ２等のガス）を加熱した基板上で分解して多結晶シリコン膜を得るＣＶＤ法；▲２▼ＳｉＨ４，Ｓｉ２Ｈ６，ＳｉＦ４，Ｓｉ２Ｆ６，ＳｉＣｌ２Ｈ２，ＳｉＦ２Ｈ２等の原料ガスを多量のＨ２とともに基板を装着したチャンバー内に流し、ＲＦ，ＬＦ，ＶＨＦ，マイクロ波等の電力を印加した条件下でグロー放電をおこし堆積するプラズマ放電法；▲３▼成膜空間に隣接されたそれぞれ別の空間で生成されたＳｉＦｎ（ｎ＝１〜３）ラジカルとＨラジカルとを、前記成膜空間に導入し、ＳｉＦｎラジカルとＨラジカルとを気相中で衝突、反応させることにより、膜成膜用ラジカルＳｉＦｌＨｍ（ｌ＋ｍ≦３）を生成させ、前記成膜空間にある基板に多結晶シリコン膜を形成する堆積法（ＨＲＣＶＤ法）；▲４▼▲１▼のＣＶＤ法の変形であるホットワイヤーＣＶＤ、あるいは触媒ＣＶＤとして知られる加熱したＷ、Ｐｄ、Ｐｔ等の金属に原料ガスを接触させ分解する方法が挙げられる。特に６００℃以下の温度で、結晶粒径が１０００Å以上の多結晶膜を作製するには▲３▼のＨＲＣＶＤ法が優れている。特に成膜過程とＨプラズマ照射過程とを時間的に分離して繰り返すことで、結晶粒の成長が見られ，大粒径の多結晶が作製される。以下その手順を示す。
【００２２】
ＳｉＦ４とＨ２とを原料ガスとしてＶＨＦあるいはマイクロ波プラズマ等の空間的に局所に強いプラズマを起こすことのできるプラズマをもちいて成膜する。すなわち基板上にはプラズマからのイオン照射がなく、プラズマは基板とはなれた空間で生起され、成膜に寄与する活性種は基板上に輸送され、成膜を行なう。このような成膜法（ＨＲＣＶＤ）において、ＳｉＦｎラジカルとＨラジカルとの比（他の条件を同じにすればＳｉＦ４とＨ２との流量比になる。）により、成膜された膜は大きく異なる。
【００２３】
ｉ）Ｈラジカルが多い条件で成膜すると基板の状態にはあまり依存せず、粒径の小さい微結晶膜が堆積する。基板がガラス等の非晶質であろうが、シリコンウエハーであろうが膜の構造はあまりかわらない。
【００２４】
即ち、結晶基板、ガラス基板を問わず、基板の種類に依存しないで結晶質膜が成膜する条件となる。
【００２５】
これはＳｉＨ４をＨ２の大量希釈で形成する微結晶膜とほぼ同じである。細かい結晶粒が気相中で形成され、それがそのまま基板に付着するし、付着後小規模の再配列を行なうことで、微結晶の膜が得られる。膜の構造のほとんどは気相中できまってしまう。
【００２６】
ｉｉ）一方ＳｉＦラジカルとＨラジカルとの比を適当な範囲内にすることにより、成膜した膜の構造は基板に強く依存する。基板温度がある温度範囲にあれば、ガラス等の非晶質基板上には粒径の大きい結晶粒からなる結晶部と非晶質部とからなる混合相の膜になり、シリコン結晶基板上には結晶基板の構造を反映した構造の結晶膜になる。エピ成長がみられる。一方温度が範囲外にあると、非晶質の膜になる。このように一つの堆積条件では、全面的に小粒径の結晶膜、また異なる条件を選択すると基板上の結晶膜を成長する条件にすることができる。即ち、結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件となる。
【００２７】
また成長した膜にＨラジカル照射をおこなうと膜のエッチングが起こる。ただし非晶質膜のエッチング速度は結晶質膜のエッチング速度にくらべ、極めて速いため、Ｈラジカル照射の時間を限れば非晶質膜のみの選択エッチングが可能になる。
【００２８】
以上の実験事実をもとに、金属あるいはガラス等の異種の基板上に大粒径のシリコン結晶膜を作製する手順をのべる。これらの基板上にはｉ）の成膜条件では、粒径の小さい微結晶膜が堆積する。ｉｉ）の成膜条件では、粒径の大きい結晶粒からなる結晶部と非晶質部とからなる混合相の膜になる。
【００２９】
▲１▼基板の種類に依存しないで結晶質膜が成膜する条件で、１ｎｍから１０ｎｍ程度成膜をする工程。
【００３０】
上のｉ）の条件。
【００３１】
▲２▼Ｈラジカルを照射する工程。
【００３２】
▲３▼結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で１０ｎｍ程度成膜する工程。上のｉｉ）の条件。
【００３３】
▲４▼Ｈラジカルを照射する工程。
【００３４】
▲５▼▲３▼と▲４▼とを交互に繰り返し、連続結晶膜を形成する工程。
【００３５】
▲６▼結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で、所望の厚さまで成膜をする工程。
【００３６】
尚、以上の工程において▲２▼、▲４▼のＨラジカルによるエッチングの終了および▲５▼の連続結晶膜の確認はエリプソメトリーのその場観察にて確認することができる。
【００３７】
上記の▲１▼から▲６▼の工程を経て、薄膜シリコン膜の成長をおこなうことにより、従来にない大粒径の結晶シリコン膜が６００℃以下の低温で高速に形成できる。
【００３８】
すなわち▲１▼の工程で基板上に極めて小さな結晶シリコン（結晶核）と非晶質シリコンとからなる膜が形成される。膜厚を制御することにより、形成される結晶核の密度が制御される。
【００３９】
▲２▼の工程で、非晶質部分をＨラジカルでエッチングすることで、結晶核を表面に露出される。またＨラジカル照射で結晶核の周りの非晶質部分が結晶核を中心に再配列することがエリプソメトリーの測定結果をシミュレーションによる計算結果と比較することよりわかる。いずれにしても結晶核が表面に露出した形になる。
【００４０】
ここで▲１▼と▲２▼の工程は必要以上に繰り返さない方が良い。必要以上に繰り返すと結晶核の密度が大きくなり、その後の結晶の成長、特に横方向の拡大に支障を及ぼす。本発明においては好ましくは１回、多くとも５回以内で処理を行うことにより良好な結晶を得ることができる。
【００４１】
▲３▼の工程で結晶核の成長拡大を行なう。
【００４２】
▲４▼の工程で結晶核以外に堆積した非晶質シリコン膜を除去する。▲２▼の工程と同様にＨラジカル照射で結晶核の周りの非晶質部分が結晶核を中心に再配列することがエリプソメトリーの測定結果をシミュレーションによる計算結果と比較することよりわかる。
【００４３】
▲５▼の工程（▲３▼と▲４▼の工程を繰り返すこと）で、結晶粒の成長がみられ、成長表面全体が結晶粒で覆われるようになる。結晶シリコン膜の成長速度は非晶質シリコン膜の堆積速度に比べて早く、またＨラジカル照射による結晶シリコン膜のエッチング速度は非晶質シリコン膜のエッチング速度に比べ格段に遅いため、▲５▼の工程（▲３▼と▲４▼の工程を繰り返すこと）で、結晶シリコン膜は横方向に拡がっていく。その結果、成長表面全体が結晶粒で覆われるようになる。この際、この状態の確認はエリプソメトリーの測定で確認しながら行なうことが好ましい。
【００４４】
▲６▼の工程で、基板表面が結晶シリコン膜で覆われた状態を確認した後、Ｈラジカルの照射を中止し、▲３▼の成膜条件で基板表面の結晶シリコン膜を所定の膜厚になるまで成長を行なう。
【００４５】
本発明においてＨラジカルの照射工程の時間は結晶核の状態、或いは膜の成長状態に応じて適宜最適な時間を設定することができるが、好ましくは１〜１２０秒、より好ましくは１０〜６０秒、最適には１０〜３０秒である。
【００４６】
本明細書では本発明をＨＲＣＶＤ法をもとに説明しているが、特にＨＲＣＶＤ法に限定するものではなく、熱ＣＶＤ法、ＲＦ、ＤＣあるいはＶＨＦ電源を用いたプラズマＣＶＤ法、あるいはＷ，Ｐｄ，Ｐｔ等の金属に原料ガスを接触させ、分解するホットワイヤー法等にも適用できる。またこれらの組み合わせでも良い。特にＨラジカルの照射工程では、多量のＨラジカルが発生できる点でホットワイヤー法の適応は効率が良い。
【００４７】
この方法では従来例に挙げた特許第３００５２５３号とは異なり、結晶膜の成長は結晶がエピ成長する条件で行なっており、エッチング条件と共存するような微妙な条件下でおこなっていない。そのため多少のプラズマ条件の変動にも左右されず、また高速な成長が可能になる。また初期の結晶核密度を制御しているため大粒径の結晶膜シリコン膜を作製することが可能になる。
【００４８】
導電型制御用不純物の導入方法としては、イオン打ち込み法、ラジカル打ち込み法、拡散法等、堆積後の多結晶シリコン層に導入する方法、成膜時に原料ガスに混合させ、堆積とともに不純物を導入する方法があり、適宜用いることができる。第１の導電型の第１の不純物を高濃度にドーピングした第１の多結晶シリコン薄膜半導体層３は、第２の多結晶シリコン半導体層４と金属層２との電気的接触良好な状態にするために導入される。その結果第２の多結晶シリコン半導体層４と金属層２との間に電気的な障壁が形成されず、オーミック接触が得られている。
【００４９】
第２の多結晶シリコン半導体層４は、光を吸収し、電荷を発生させ、発電を行なう層である。第２の多結晶シリコン半導体層４の厚さとしては、入射した光を吸収するのに十分な厚さが必要である。しかし、あまり厚いと電荷の走行距離が増大するため外部へ取り出される電流が減少する。また、コストを考えた場合、層が厚くなると生産時間が長くなりまた材料の使用量が増える分不利である。
【００５０】
第２の多結晶シリコン半導体層４は、金属層２との組み合わせにより、入射した光を効率よく吸収させることが可能となり、その結果、膜厚を薄くすることができる。好ましい膜厚は１μｍ以上５０μｍ以下である。また層３とは反対の導電型の第２の不純物を高濃度にドーピングした第３の薄膜半導体層５と良好なｐｎ接合を形成するため導電型制御用の不純物をわずかに混入させてある。すなわち、第２の多結晶シリコン半導体層４は第３の薄膜多結晶シリコン半導体層５とは反対の導電型とし、第１の半導体層３とは接合を形成せずオーミック接触が得られるように同じ導電型にする必要がある。
【００５１】
不純物量は、ｐｎ接合を形成したとき空乏層が第２の多結晶シリコン層４全体に拡げるためには、多過ぎても良くない。しかし少な過ぎると、直列抵抗成分が大きくなるため、外部へ取り出すときに損失になってしまう。そのため、一般的には第２の多結晶シリコン層４の抵抗率が０．５Ω・ｃｍ〜１０Ω・ｃｍの範囲になるように不純物の混入量は調整される。第２の多結晶シリコン半導体層４の結晶は第１の多結晶シリコン半導体層３と結晶的に連続していることが好ましい。そのため第１の多結晶シリコン半導体層３上にエピ成長が行なわれる成長条件で成長させることが好ましい。たとえば第１の多結晶シリコン半導体層３の作製時の▲６▼の工程の作製条件で不純物量を変え、必要な層厚が得られる時間成長を行なう。
【００５２】
第３の薄膜多結晶シリコン半導体層５は、第２の多結晶シリコン層４とｐｎ接合を形成するための層である。第２の多結晶シリコン層４とｐｎ接合を形成したときに、第２の多結晶シリコン層４で光が十分に吸収され、電荷が発生できるためには、第３の薄膜多結晶シリコン半導体層５の厚さは薄くするのが望ましい。望ましい厚さは１μｍ以下である。また第２の多結晶シリコン層４と開放電圧の大きいｐｎ接合を作るためには、価電制御用の不純物が多量に導入する必要がある。また導入した不純物により、自由電子あるいはホールが効率よく作られ、フェルミレベルが伝導帯側、あるいは価電子帯側に十分に動かされることが重要である。また第２の多結晶シリコン層４に光を照射して発生させる。半導体層５に移動させた電荷を効率よく集電電極６に集めるためには、第３の薄膜多結晶シリコン半導体層５の表面抵抗率は５００Ω以下でなければならない。そのためには、第３の薄膜多結晶シリコン半導体層の厚さはある程度厚くならざるを得ない。そこでの電荷の再結合を防ぐために、また、第３の薄膜多結晶シリコン半導体層の抵抗率も十分に低くするために、すなわち導入した導電性制御不純物が有効に膜の抵抗率低下に寄与するために、第３の薄膜多結晶シリコン半導体層は、膜内の欠陥が少ない、あるいは十分にパッシベーションされていること、また膜中の結晶粒径が必要な大きさがあることが要求される。一般には、抵抗率が０．０１Ω・ｃｍ以下になるように、第３の薄膜多結晶シリコン半導体層の作製条件、および導電制御不純物の添加量は選ばれる。
【００５３】
第３の薄膜多結晶シリコン半導体層としては、通常は非晶質シリコン、非晶質シリコンカーバイド、多結晶シリコン、多結晶シリコンカーバイドが用いられているが、膜中の抵抗率を低くするためには、結晶質の膜が適している。
【００５４】
第３の薄膜多結晶シリコン半導体層５の結晶は第１の多結晶シリコン半導体層３および第２の多結晶シリコン半導体層４と結晶的に連続していることが好ましい。そのため第２の多結晶シリコン半導体層４上にエピ成長が行なわれる成長条件で成長させることが好ましい。たとえば第１の多結晶シリコン半導体層３の作製時の▲６▼の工程の作製条件で不純物の種類および量を変え、必要な層厚が得られる時間成長を行なう。
【００５５】
集電電極６は、半導体層５に集められた電荷を外部回路に流すために用いられる。集電電極は、蒸着法、ペースト塗布法等により、導電率の高いＡｇ，Ａｌ，Ｃｕ等の金属をグリッド状あるいはくし形状に形成する、あるいは、ワイヤー状の金属を半導体層５の上に張り付けることにより形成される。
【００５６】
集電電極の巾はできる限り細く間隔は広い方が、多結晶シリコン層４に入射する光量が多くなり望ましいが、逆にあまり巾を細く、間隔を広くすると直列抵抗が高くなり、外部回路へ効率よく発生電荷を取り出せなくなる。従って、通常は巾０．０２〜１ｍｍで間隔１ｍｍ〜５ｃｍに選ばれる。実際の集電電荷の巾、間隔は半導体層５の表面抵抗率の値によって、適宜決められる。
【００５７】
反射防止層７は、太陽電池セルに入射した光が効率より、多結晶シリコン層４の中へ入射するように、半導体層５の上に設けられる。通常、金属酸化物、例えばＩｎ２Ｏ３，ＳｎＯ２，ＴｉＯ２，ＺｎＯ，ＺｒＯ、ＳｉＮ等が用いられる。しかしながら導電性の膜は本質的に光吸収があるため、多結晶シリコン層４へ入射する光量を減少させ，発電電流を減少させる。そのためＴｉＯ２，ＳｉＮ等の絶縁性の膜が適している。特にＳｉＮ膜はその成膜過程において、基板に原子状水素を照射する。そのため半導体層５の表面欠陥および半導体層５と多結晶シリコン層４の欠陥、特に粒界欠陥のパッシベーション効果が期待される。
【００５８】
反射防止層の膜厚は、材料の屈折率を考慮して、多結晶シリコン層４の最大吸収波長において、反射が最も小さくなるような厚さに設定される。
【００５９】
ｐ−の単結晶シリコンウエハー上に基板温度のみを変え、他の条件は同じでＳｉＮ膜を成膜し，その後７５０℃で熱処理をした試料のライフタイムを光プローブマイクロ波減衰法で測定した。結果を下表１に示す。
【００６０】
【表１】
【００６１】
ＳｉＮを成膜しない単結晶シリコンウエハーのライフタイムは５μｓ程度であった。
【００６２】
２００℃および３５０℃で成膜したＳｉＮ膜中のＨ量を赤外吸収から求めたところ、Ｎ−Ｈ基の数は同じであったが、ＳｉＨ２基の数は２００℃の方が多かった。すなわち２００℃で成膜したＳｉＮ膜の方が３５０℃成膜のＳｉＮ膜よりもＨを多量に含んでいることがわかる。パッシベーション効果と堆積したＳｉＮ膜のＨ含有量とは結びつかない。表１の結果は次のように説明した方が合理的である。基板温度のみをかえたので、プラズマ中の状態は同じで成膜をおこなった。したがってプラズマ中のＨ量は一定であると考えられる。基板温度が高い場合は原子状水素の取り込み量が大きいと思われる。ただしあまり高くなると基板に一度取り込んだ原子状水素が再び基板外に出てしまうのではないかと考えられる。最適な基板温度は３５０℃近傍であった。パッシベーションで重要なのはＳｉＮ成膜時であって、結果として作製されたＳｉＮ中の含有水素量はパッシベーションには有効に働かないと思われる。したがってＳｉＮの成膜時に原子状水素の多い条件で、かつ成膜速度の遅い条件で成膜することがパッシベーションの観点からは効率がよい。
【００６３】
図２に、本発明の太陽電池の他の構成例を示す。図１の太陽電池と異なる点は、第１の導電型制御用不純物を多量に混入した非晶シリコン層２８を、反射金属膜２２と、第１の導電型の制御用不純物を多量に混入した多結晶シリコン層２３との間に挿入したことである。
【００６４】
本構成は、非晶質シリコン層２８を熱的歪みの緩衝層として挿入している。基板２１と、多結晶シリコン層３３、および３４との熱膨張係数の違いによって、成膜後冷却した時に、多結晶シリコン層３３および３４に生じる熱的に歪みによる欠陥の導入を防止する機能を有する。図２の２１，２２，２６，２７はそれぞれ図１の１，２，６，７に対応する。
【００６５】
図３に、本発明の太陽電池の他の構成例を示す。図１と異なる点は多結晶シリコン層３３および３４と半導体層３５とで、ＰＩＮ接合を形成している点にある。多結晶シリコン半導体層３４には、導電型制御用の不純物は混入されていない。したがって、フェルミ準位はバンドギャップの中央付近にある、真性の伝導を示す。
【００６６】
この構成は、多結晶シリコン層において、少数電荷の拡散長が短く、有効に光を吸収する程度に多結晶シリコン層を厚くすると、拡散電流が十分にとれなくなる場合に一般に用いられる。即ち、内部電界によるドリフトによって電流をとろうとする方法である。
【００６７】
図２の構成と同様に、第１の導電型制御用不純物を多量に混入した非晶質シリコン層３８を熱的歪みの緩衝層として、反射金属膜３２と第１の導電型の不純物を混入した多結晶シリコン層３３との間に挿入しても良い。図３の３１，３２，３４ａ，３６，３７はそれぞれ図１の１，２，４ａ，６，７に対応する。
【００６８】
図４に、本発明のＰＩＮ接合太陽電池の他の構成例を示す。図３との違いは基板４０１に透明な基板を用いている点で、光の照射は基板裏面よりおこなう。そのため、その上にＳｉＮ膜４０７、第１の導電型の不純物をドーピングした第１の多結晶シリコン半導体層４０５、ドーピングしていない第２の多結晶シリコン層４０４、第１の導電型とは反対の導電型の第２の導電型不純物をドーピングした第３の多結晶シリコン層４０３および金属膜４０２の順で堆積されている。この構成の場合、ＳｉＮ作製時に第１の多結晶シリコン半導体層４０５、ドーピングしていない第２の多結晶シリコン層４０４をパッシベーションすることはできない。そのためドーピングした第３の多結晶シリコン層４０３の作製時および第１の多結晶シリコン半導体層４０５、ドーピングしていない第２の多結晶シリコン層４０４、ドーピングした第３の多結晶シリコン層４０３の各層の成膜終了時に水素プラズマ処理をおこなうことで、各層の表面ならびに粒界をパッシベーションすることが特性を上げる意味で有効である。
【００６９】
【実施例】
本発明の実施例をさらに具体的に説明する。
【００７０】
（実施例１）
図１の構成の太陽電池を下記の手順で作製する。
【００７１】
厚さ１ｍｍ、面積５ｃｍ×５ｃｍのステンレス基板をアセトン、イソプロピルアルコールで洗浄し、十分乾燥した後、電子ビーム蒸着装置に装着する。装置内の真空度を１．３３×１０−４Ｐａ以下にした後、Ａｇを約５００Å成膜し、反射層２を基板１の上に形成する。
【００７２】
基板１を取り出し、図５に示したＣＶＤ成膜装置に装着した。
【００７３】
以下では、図５を参照して、成膜装置の詳細に関して説明する。
【００７４】
５０１は成膜用の真空チャンバーである。５０２は真空チャンバー１の排気管で、ガスの流れを均一にするため２本の管よりなっており、最終的に１本に連結され真空排気装置５０４に接続されている。排気管５０２の途中には、圧力調整用の電動バタフライバルブ５０３が接続されており、圧力計５０５の信号をもとに圧力調整器５０６により所望の圧力になるように開閉度が調整される。
【００７５】
５０７は基板支持台で、その表面に成膜用の基板５０８が置かれている。基板支持台５０７にはヒーター５１０をうめこんだヒーターブロック５０９が設置されており、基板５０８を所望の温度に加熱するため使用される。５１１はヒーターブロック５０９の上にとりつけられた熱電対で、ヒーターブロック５０９の温度を測定している。基板５０８の表面温度を所望の温度にするため、温度コントローラー５１２が、ヒーターブロック５０９の温度をあらかじめ校正された所定値になるように制御している。
【００７６】
５１３はベロース管で、基板支持台５０７の位置が図５の上下方向に動けるように取り付けてある。基板支持台５０７は電気的に真空チャンバー５０１に接続されている。
【００７７】
５１５はマイクロ波空洞であり、ガス導入管５１６から導入されるＨ２ガスをアルミナ製のマイクロ波導入窓５１４を通して導入し、マイクロ波電力により励起し、プラズマグロー放電を生起することで、Ｈラジカルを生成する。
【００７８】
５１７は水素ガス流量を制御するための流量制御器であり、バルブ５１８を介してガス管５１９により水素ガス用の圧力調整器（不図示）及び水素ガスボンベ（不図示）に接続されている。
【００７９】
生成されたＨラジカルは、ＳｉＦｎラジカル導入管５２０より導入されるＳｉＦｎラジカルと衝突、反応することにより、膜の堆積能を有するＳｉＦｌＨｍラジカルを生成する。
【００８０】
５２１はＳｉＦｎラジカルを生成するためのマイクロ波空間であり、ＳｉＦｎラジカル導入管５２０に連続しているＳｉＦｎラジカルを生成するための反応管内を流れるフッ化硅素ガスをマイクロ波プラズマ励起し、該フッ化硅素ガスを分離することによりＳｉＦｎラジカルを生成している。５２２はフッ化硅素ガスの流量制御器であり、バルブ５２３を介してガス管５２４により、フッ化硅素ガス用の圧力調整器（不図示）及びボンベ（不図示）に接続されている。
【００８１】
５２５はドーパントラジカル導入管であり、ドーピングガスを分解することにより生成されたラジカルが導入される。導入されたドーパントラジカルは、その反応性が高い場合にはそのままの状態で、その反応性が低い場合にはＨラジカルと衝突することにより還元され、反応性が高められた状態で、多結晶シリコン薄膜の格子に注入される。５２６はドーパントガスを分解するためのマイクロ波空間である。５２７はドーパントガスの流量制御器、５２８はバルブである。５２９はドーパントガスの導入用のガス管であり、ドーパントガス用の圧力計（不図示）及びボンベ（不図示）に接続されている。
【００８２】
５０３は、入射波電力及び反射波電力をモニターにするための導波管である。５３１は入射波電力検出器であり、メーター５３２により入射波電力がモニターされる。５３３は反射波電力検出器であり、メーター５３４より反射波電力がモニターされる。５３６は導波管であり、５３７は、反射波電力がマイクロ波電源５３８に入るのを防止するためのアイソレータである。５３８は、Ｈラジカル生成のために用いるマイクロ波電源である。
【００８３】
なお、ＳｉＦｎラジカル導入管５２０及びドーパンドラジカル導入管５２５は、ラジカルの導入を基板表面に均一にするため、すなわち、膜厚を均一にするため、左右対称の位置に設置してある。
【００８４】
５３９はテーパ状の導波管で、マイクロ波導入窓５１４と通常の角型導波管との接続のために用いている。５３５はマイクロ波電源系と負荷との整合をとるための整合器で、３本のスタブより構成されている。
【００８５】
５４０は、シャッターで、不用な成膜が基板におこなわれないようにする。５４１は、シャッター開閉棒である。
【００８６】
図１の高濃度にドープしたシリコン層３の作製方法を記す。
【００８７】
成膜工程は、次の▲１▼〜▲６▼の工程からなる。
【００８８】
図５の装置において、基板温度を５５０℃に設定し、シャッター５４０を閉じた状態でＨ２ガスをガス導入管５１６より、流量制御装置５１７を介して２００ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。
【００８９】
チャンバー５０１間の圧力が５３Ｐａに安定したところでマイクロ波電力を４００Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起した。放電が安定したところで、シャッターを開けて成膜工程に移った。
【００９０】
▲１▼基板の種類に依存しないで結晶質膜が成膜する条件で２ｎｍ程度シリコン膜の成膜をおこなう。たとえば原料ガスとして、ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１５ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ１００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを１０秒間導入し、多結晶シリコン薄膜を堆積する。その後ＳｉＦ４ガスの導入およびマイクロ波空間５２１および５２１‘へのマイクロ波の導入をとめる。
【００９１】
▲２▼ドーピングガスとして、Ｈ２ガスで２％に希釈したＰＦ５ガス（流量：５２９および５２９’のガス導入館より各５ｓｃｃｍ）を、ドーパントラジカル導入管５２５および５２５’内に導入し、マイクロ波電力をそれぞれ５０Ｗを印加し、チャンバー５０１の室内にＨラジカルと共にドーパントラジカルを１０秒間導入し、堆積膜にＰ（リン）をドーピングする（ＳｉＦ４ガスの導入は停止）。
【００９２】
▲３▼ドーパントラジカルのチャンバー５０１の室内への導入を停止し、チャンバー５０１の室内にＨラジカルのみを６０秒間導入し、Ｈラジカルにより堆積膜の表面処理を行う。
【００９３】
▲４▼結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する条件で１０ｎｍ程度製膜を行なう。たとえばＨ２ガスをガス導入管５１６より、流量制御装置５１７を介して６０ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。マイクロ波電力を１５０Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起する。ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１５０ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ４００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを１０秒間導入し、多結晶シリコン薄膜を堆積する。また同時にＨ２ガスで２％に希釈したＰＦ５ガス（流量：５２９および５２９’のガス導入館より各５ｓｃｃｍ）を、ドーパントラジカル導入管５２５および５２５’内に導入し、マイクロ波電力をそれぞれ５０Ｗを印加し、チャンバー５０１の室内に導入する。この状態を１０秒間続ける。
【００９４】
▲５▼次にＨラジカルを長時間照射する。たとえばＳｉＦｎラジカルおよびドーパントラジカルのチャンバー５０１室内への導入を停止し、Ｈ２流量を２００ｓｃｃｍ、Ｈ２プラズマのマイクロ波電力を４００Ｗにする。Ｈラジカル照射を６０秒間行なう。
【００９５】
工程▲４▼と▲５▼とを膜が連続膜になるまで繰り返す。連続膜の確認はエリプソメトリーのその場観察で確認する。
【００９６】
▲６▼連続膜になったところで、▲４▼の工程の結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する成膜条件で時間を必要な厚さ（たとえば１００ｎｍ。）が得られるまで成膜する。
【００９７】
このようにして、高濃度にドーピングした第１の薄膜多結晶シリコン層３が得られる。
【００９８】
次にこの上に３と同じ導電型でわずかにドーピングした第２の薄膜多結晶シリコン層４を成膜する。
【００９９】
上の工程の▲６▼の成膜条件で、ただし、ＰＦ３の導入ガスをＨ２ガスで２％に希釈したものからＨ２ガスで１０ｐｐｍに希釈したものに代え、成膜時間を所望の膜厚（たとえば１５μｍが得られるまでおこなうことでも、制御不純物をわずかにドーピングした第２の薄膜多結晶シリコン半導体層４が形成できる。
【０１００】
次に試料を別のチャンバーに移す。チャンバーの構造は図５に示すものと同じである。移動のときに真空を破らずに移動できる機構を有する装置の使用が好ましい。
【０１０１】
Ｐ＋ドーピング層作製用のチャンバーに移動後、基板をふたたび５５０℃に加熱する。
【０１０２】
その後結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する条件で１０ｎｍ程度製膜を行なう。たとえばＨ２ガスをガス導入管５１６より、流量制御装置５１７を介して６０ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。マイクロ波電力を１５０Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起する。ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１５０ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ４００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを導入し、多結晶シリコン薄膜を堆積する。また同時にＨ２ガスで２％に希釈したＢＦ３ガス（流量：５２９および５２９’のガス導入館より各５ｓｃｃｍ）を、ドーパントラジカル導入管５２５および５２５’内に導入し、マイクロ波電力をそれぞれ５０Ｗ印加し、チャンバー５０１の室内に導入する。この状態を必要な膜厚（たとえば３００ｎｍ）が得られる時間行なう。このようにして第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層５が形成される。５の層の厚さは５の層の抵抗率により異なる。
【０１０３】
このようにして、ステンレス基板１上に、Ａｇよりなる反射金属層２、高濃度にＰをドープした第１の多結晶シリコン層３、少量Ｐをドープした第２の多結晶シリコン層４、Ｂを多量にドープした第３の薄膜多結晶シリコン半導体層５よりなるｎ＋／ｎ−／ｐ構造のｐｎ接合が形成される。
【０１０４】
次に、多結晶シリコンのｐｎ接合を形成した基板をプラズマ成膜装置より取り出し、電子ビーム蒸着機に装着した。マスクを基板の表面に装着し、Ｃｒ／Ａｇ／Ｃｒの三層構造で巾０．１ｍｍ、間隔５ｍｍのくし型集電電極を形成した。
【０１０５】
次に上記基板を図６に示すプラズマ装置に取り付け、ＳｉＮ膜を集電電極６の上に厚さ８５０Å反射防止層を堆積する。以下本実施例で用いたプラズマ成膜装置について記す。図６において、４１は真空チャンバー、４２は真空排気管で、不図示のターボポンプ及びロータリーポンプに接続され、真空チャンバー内を真空に排気する。４３は原料ガスの吹き出し口で、原料ガスの供給管４４を通じて原料ガスが供給される。原料ガスの供給管の途中には、圧縮空気で動作するバルブ４５が取り付けられており、ポンプの停止等の非常時に原料ガスがチャンバー内に導入されるのを防止している。
【０１０６】
原料ガスの供給管４４には、それぞれのガスのマスフローコントローラー４６〜５０が接続され、それぞれのガスが必要な流量でチャンバーに供給される。また、本実施例で用いたマスフローコントローラーは、圧電材料を流量制御用バルブに用いたもので、応答速度は０．２ｓｅｃ程度である。４６はＳｉＨ４ガスのマスフローで、５１の供給管より不図示のガスボンベからＳｉＨ４ガスが供給されている。同様に４７，４８，４９，５０はそれぞれＮＨ３ガス、Ｈ２ガス、Ｎ２ガス、Ａｒガスのマスフローコントローラーである。５２，５３，５４，５５はそれぞれのガスのマスフローコントローラーへのガス供給管で、不図示のそれぞれのガスボンベと接続されている。
【０１０７】
５６はプラズマを生起するための電極であり、マッチングボックス５８を介して１３．５６ＭＨｚの高周波電波５９と接続されている。５７は基板ホルダーで、アースに接続されている。原料ガスを流し、高周波電波５９より高周波を印加すると、電極５６と基板ホルダー５７との間でプラズマ放電が起こる。基板ホルダー５７の表面には基板１が取り付けられ、内部には加熱用ヒーター６０と熱電対６１が挿入されている。加熱ヒーター６０と熱電対６１のそれぞれのリード線は、温度コントローラー６２に接続され、基板ホルダー５７は設定した温度に保たれる。６３はチャンバー内の圧力を測定するための圧力計で、６４はチャンバー内の圧力をコントロールするための圧力コントロールバルブである。６５は圧力をコントロールするための制御系であり、これにより原料ガスの流量が変化しても、チャンバー内の圧力は設定された一定値に保たれる。
【０１０８】
基板１を基板ホルダー５７に設置した後、チャンバー内を１×１０−４Ｐａ以下に排気する。その後、基板の温度が３５０℃になるように、温度コントローラー６２を設定し、基板ホルダー５７を加熱用ヒーター６０で加熱する。基板が３５０℃なった後、ＳｉＨ４ガスを３６ｓｃｃｍ、ＮＨ３ガスを８０ｓｃｃｍ、Ｎ２ガスを４１４ｓｃｃｍ流す。チャンバー内の圧力を７３Ｐａになるように圧力コントローラーで調整する。圧力が安定したら、高周波電力を５０Ｗカソードに印加する。成膜時間２５５秒程度で８３ｎｍのＳｉＮ膜が形成できる。
【０１０９】
このあと集電電極上のＳｉＮ膜をエッチングで取り除く。集電電極の上にＡｇペーストをスクリーン印刷で形成し、近赤外炉で９５０℃で焼成する。ファイヤースルータイプのＡｇペーストを用いることにより、ＳｉＮ膜エッチングの工程を省略することができる。
【０１１０】
このようにして、図１に示す構造の太陽電池を作製する。
【０１１１】
上記実施例において、ドーピングラジカルをいれかえて、すなわち第１の導電型制御不純物を高濃度にドーピングした第１の薄膜多結晶シリコン層３およびわずかにドーピングした第２の薄膜多結晶シリコン層４のドーピング原料ガスとしてＢＦ３ガスを、前記第１の導電型とは逆の第２の導電型制御不純物を高濃度にドーピングした第３の薄膜シリコン半導体５のドーピング原料ガスとして，ＰＦ５ガスを、用いることにより、Ｐ＋／Ｐ−／Ｎ＋構造の太陽電池が形成できる。
【０１１２】
（実施例２）
図２の構成ｎ＋（非晶質）／ｎ＋（結晶質）／ｎ−／ｐ＋構造の太陽電池の作製手順を記載する。図２で、図１と異なる点は、第１の導電型制御用不純物を多量にドーピングした非晶質シリコン層２８が、反射金属膜２２と、第１の導電型の制御用不純物を多量に混入した第１の多結晶シリコン層２３との間に挿入されていることである。
【０１１３】
図２の２１，２２，２３，２５，２６，２７は実施例１にしめした図１の１，２，３，５，６，７とそれぞれ同じ作製方法で行なう。
【０１１４】
導電型制御用不純物を多量にドーピングした非晶質シリコン層２８の作製法について述べる。
【０１１５】
金属膜２１を形成後、図５に示す装置に装着する。成膜条件は実施例１で述べた結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する条件よりも更に結晶化する条件から遠ざかった条件が採用される。たとえば、基板温度３００℃にして、Ｈ２ガスをガス導入管５１６より、流量制御装置５１７を介して４０ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。マイクロ波電力を７５Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起する。ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１３０ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ４００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを導入し、多結晶シリコン薄膜を堆積する。また同時にＨ２ガスで２％に希釈したＰＦ５ガス（流量：５２９および５２９’のガス導入館より各５ｓｃｃｍ）を、ドーパントラジカル導入管５２５および５２５’内に導入し、マイクロ波電力をそれぞれ５０Ｗを印加し、チャンバー５０１の室内に導入する。この状態を必要な膜厚が得られるまで続ける。必要膜厚は応力の緩和層として寄与する膜厚であるから１０−５０ｎｍ程度あればよい。
【０１１６】
この上に実施例１に記載したように他の層を形成する。
【０１１７】
（実施例３）
図３の構造のｎ／ｉ／ｐ接合の太陽電池を作製する手順を記載する。図３の３１，３２，３３，３５，３６，３７は実施例１にしめした図１の１，２，３，５，６，７とそれぞれ同じ作製方法で行なう。
【０１１８】
異なる点は、３４の作製方法で、３３作製後、図５と同じ構造のただしドーピングラジカルの作製部分のない別のチャンバーに移す。基板の移動時は真空中で行なえる機構を有する装置の使用が好ましい。移動後、基板をふたたび５５０℃に加熱する。
【０１１９】
その後結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する条件で１０ｎｍ程度製膜を行なう。たとえばＨ２ガスをガス導入管５１６より、流量制御装置５１７を介して６０ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。マイクロ波電力を１５０Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起する。ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１５０ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ４００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを導入し、多結晶シリコン薄膜を堆積する。この状態を必要な膜厚（たとえば１０μｍ）が得られる時間成膜を行なう。
【０１２０】
他の部分の作製は実施例１によって行なえる。
【０１２１】
またドーピングラジカルをいれかえて、すなわち高濃度にドーピングしたシリコン層３のドーピング原料ガスとしてＢＦ３ガスを、逆の導電型制御不純物を高濃度にドーピングした薄膜シリコン半導体５のドーピング原料ガスとして，ＰＦ５ガスを、用いることも可能である。
【０１２２】
また実施例２に示したように金属反射層３２と高濃度にドーピングした第１の薄膜多結晶シリコン層３３との間に応力緩和層としての高濃度にドーピングした非晶質シリコン層３８を装入することも可能である。
【０１２３】
（実施例４）
図４の構成の太陽電池を下記の手順で作製する。
【０１２４】
厚さ１ｍｍ、面積５ｃｍ×５ｃｍのガラス基板をアセトン、イソプロピルアルコールで洗浄し、十分乾燥した後、図４に示すプラズマＣＶＤ装置に装着する。実施例１に示した手順および処方で８３ｎｍのＳｉＮ膜を形成する。
【０１２５】
ＳｉＮ膜を形成した基板１を図５に示したＣＶＤ成膜装置に装着した。
【０１２６】
以下第１の導電型の不純物をドーピングした多結晶シリコン半導体層４０５の作製方法について述べる。
【０１２７】
成膜工程は、次の▲１▼〜▲６▼の工程からなる。
【０１２８】
図５の装置において、基板温度を５５０℃に設定し、シャッター５４０を閉じた状態でＨ２ガスをガス導入管５１６より、流量制御装置５１７を介して２００ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。
【０１２９】
チャンバー５０１間の圧力が５３Ｐａに安定したところでマイクロ波電力を４００Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起した。放電が安定したところで、シャッターを開けて成膜工程に移った。
【０１３０】
▲１▼基板の種類に依存しないで結晶質膜が成膜する条件で２ｎｍ程度シリコン膜の成膜をおこなう。たとえば原料ガスとして、ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１５ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ１００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを１０秒間導入し、多結晶シリコン薄膜を堆積する。その後ＳｉＦ４ガスの導入およびマイクロ波空間５２１および５２１‘へのマイクロ波の印加を停止し、ＳｉＦｎラジカルの導入をとめる。
【０１３１】
▲２▼ドーピングガスとして、Ｈ２ガスで２％に希釈したＢＦ３ガス（流量：５２９および５２９’のガス導入館より各５ｓｃｃｍ）を、ドーパントラジカル導入管５２５および５２５’内に導入し、マイクロ波電力をそれぞれ５０Ｗを印加し、チャンバー５０１の室内にＨラジカルと共にドーパントラジカルを１０秒間導入し、堆積膜にＢ（ボロン）をドーピングする（ＳｉＦ４ガスの導入は停止）。
【０１３２】
▲３▼ＳｉＦｎラジカルおよびドーパントラジカルのチャンバー５０１の室内への導入を停止し、チャンバー５０１の室内にＨラジカルのみを６０秒間導入し、Ｈラジカルにより堆積膜の表面処理を行う。
【０１３３】
▲４▼結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する条件で１０ｎｍ程度製膜を行なう。たとえばＨ２ガスをガス導入管５１６より、流量制御装置５１７を介して６０ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。マイクロ波電力を１５０Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起する。ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１５０ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ４００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを１０秒間導入し、多結晶シリコン薄膜を堆積する。また同時にＨ２ガスで２％に希釈したＢＦ３ガス（流量：５２９および５２９’のガス導入館より各５ｓｃｃｍ）を、ドーパントラジカル導入管５２５および５２５’内に導入し、マイクロ波電力をそれぞれ５０Ｗを印加し、チャンバー５０１の室内に導入する。この状態を１０秒間続ける。
【０１３４】
▲５▼次にＨラジカルを長時間照射する。たとえばＳｉＦｎラジカルおよびドーパントラジカルのチャンバー５０１室内への導入を停止し、Ｈ２流量を２００ｓｃｃｍ、Ｈ２プラズマのマイクロ波電力を４００Ｗにする。Ｈラジカル照射を６０秒間行なう。
【０１３５】
工程▲４▼と▲５▼とを膜が連続膜になるまで繰り返す。連続膜の確認はエリプソメトリーのその場観察で確認する。
【０１３６】
▲６▼連続膜になったところで、▲４▼の工程の結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する成膜条件で時間を必要な厚さ（たとえば３００ｎｍ。）が得られるまで成膜する。
【０１３７】
このようにして、第１の導電型の不純物をドーピングした第１の薄膜多結晶シリコン半導体層４０５が得られる。４０５の層の厚さは４０５の層の抵抗率により異なる。
【０１３８】
次にこの上にドーピングしていない第１の薄膜多結晶シリコン層４０４を成膜する。
【０１３９】
試料を別のチャンバーに移す。チャンバーの構造は図５と同じ構造のただしドーピングラジカルの作製部分のない別のチャンバーに移す。移動のときに真空を破らずに移動できる機構を有する装置の使用が好ましい。
【０１４０】
ノンドーピング層作製用のチャンバーに移動後、基板をふたたび５５０℃に加熱する。
【０１４１】
その後結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する条件で１０ｎｍ程度製膜を行なう。たとえばＨ２ガスをガス導入管５１６より、流量制御装置５１７を介して６０ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。マイクロ波電力を１５０Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起する。ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１５０ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ４００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを導入し、多結晶シリコン薄膜４０４を堆積する。
【０１４２】
次に第２の導電型の不純物をドーピングした第３の多結晶シリコン半導体層４０５の作製方法について述べる。
【０１４３】
試料を別のチャンバーに移す。チャンバーの構造は図５に示すものと同じである。移動のときに真空を破らずに移動できる機構を有する装置の使用が好ましい。
【０１４４】
Ｎ＋ドーピング層作製用のチャンバーに移動後、基板をふたたび５５０℃に加熱する。
【０１４５】
その後結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する条件で１０ｎｍ程度製膜を行なう。たとえばＨ２ガスをガス導入管５１６より、流量制御装置５１７を介して６０ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。マイクロ波電力を１５０Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起する。ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１５０ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ４００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを導入し、多結晶シリコン薄膜を堆積する。また同時にＨ２ガスで２％に希釈したＰＦ５ガス（流量：５２９および５２９’のガス導入館より各５ｓｃｃｍ）を、ドーパントラジカル導入管５２５および５２５’内に導入し、マイクロ波電力をそれぞれ５０Ｗ印加し、チャンバー５０１の室内に導入する。この状態を必要な膜厚（たとえば３００ｎｍ）が得られる時間行なう。このようにして第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層４０３が形成される。
【０１４６】
第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層４０３形成後、ＳｉＦｎラジカルおよびドーピングラジカルのチャンバー５０２内への導入をやめ、Ｈ２流量を２００ｓｃｃｍ、圧力５３Ｐａでマイクロ波５０Ｗを導入する。６０分間この状態を保った。
【０１４７】
このようにしてガラス基板４０１上に、ＳｉＮよりなる反射防止層４０７、高濃度にＢをドープした多結晶シリコン層４０５、ノンドープの多結晶シリコン層４０４、Ｐを多量にドープした半導体層４０３よりなるｐ＋／ｉ／ｎ＋構造のｐｉｎ接合が形成される。
【０１４８】
次に、多結晶シリコンのｐｉｎ接合を形成した基板をプラズマ成膜装置より取り出し、Ｐを多量にドープした半導体層４０３の上にＡｇペーストを全面的に塗り、近赤外ベルト炉で９５０℃程度の温度で焼成することで、裏面電極４０２を形成する。
【０１４９】
またドーピングラジカルをいれかえて、すなわち高濃度にドーピングしたシリコン層３のドーピング原料ガスとしてＢＦ３ガスを、逆の導電型制御不純物を高濃度にドーピングした薄膜シリコン半導体５のドーピング原料ガスとして，ＰＦ５ガスを、用いることも可能である。
【０１５０】
【発明の効果】
以上説明したように、薄膜多結晶シリコン太陽電池において、光入射側の第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層の表面抵抗率が５００Ω以下であり、その上に反射防止膜として、ＳｉＮ膜を堆積し，かつ該第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層とＳｉＮ膜との接触面近傍の膜中の水素含有量を前記第２の導電型制御不純物高濃度にドーピングした第３の薄膜多結晶シリコン半導体層の他の部分に比べ、大きくすることによって、太陽電池の発電電流を増加させることが可能となる。
【０１５１】
また薄膜多結晶シリコン半導体層を次の１から６の工程から作製することを特徴とするものである。
【０１５２】
▲１▼．基板の種類に依存しないで結晶質膜が成膜する条件で、１ｎｍから１０ｎｍ程度成膜をする工程。
【０１５３】
▲２▼．Ｈラジカルを照射する工程。
【０１５４】
▲３▼．結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で１０ｎｍ程度成膜する工程。
【０１５５】
▲４▼．Ｈラジカルを照射する工程。
【０１５６】
▲５▼．▲３▼と▲４▼とを交互に繰り返し、連続結晶膜を形成する工程。
【０１５７】
▲６▼．結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で、所望の厚さまで成膜をする工程。
【０１５８】
従って、本発明により、光電変換効率の優れた薄膜多結晶シリコン太陽電池の提供が可能となる。
【図面の簡単な説明】
【図１】本発明の太陽電池の一構成例を示す概念図である。
【図２】本発明の太陽電池の構成例を示す概念図である。
【図３】本発明の太陽電池の他の構成例を示す概念図である。
【図４】本発明の太陽電池の他の構成例を示す概念図である。
【図５】本発明の実施例で用いた多結晶シリコン膜を作製するためのＨＲＣＶＤ成膜装置の該略図である。
【図６】本発明の実施例で用いたＳｉＮ膜を作製するためのプラズマＣＶＤ成膜装置の概念図である。
【図７】従来の太陽電池の一構成例を示す概念図である。
【図８】従来の太陽電池の他の構成例を示す概念図である。
【図９】従来の太陽電池の他の構成例を示す概念図である。
【符号の説明】
１、２１、３１、８１、９１ 基板
２、２２、３２、８２、９２ 金属反射膜
２８、３８ 非晶質シリコン膜（ｎ＋またはＰ＋型）
３、２３、８３ 第１の薄膜多結晶シリコン膜（ｎ＋またはＰ＋型）
４、２４、８４ 第２の薄膜多結晶シリコン膜（ｎ−またはＰ−型）
５、２５、３５、８５、９５ 第３の薄膜多結晶シリコン膜（Ｐまたはｎ型）
３３、９３ 第１の薄膜多結晶シリコン膜（ｎまたはＰ型）
３４、９４ 第２の薄膜多結晶シリコン膜（真性導電型）
６、２６、３６、８６、９６ 集電電極
７、２７、３７、８７、９７ 反射防止膜
４１ プラズマＣＶＤ成膜用真空チャンバー
４２ 真空排気管
４３ 原料ガスの吹き出し管
４４ 原料ガスの供給管
４５ 真空バルブ
４６〜５０ マスフローコントローラー
５１〜５５ ガス供給管
５６ 電極
５７ 基板ホルダー
５８ マッチングボックス
５９ 高周波電源
６０ ヒーター
６１ 熱電対
６２ 温度コントローラー
６３ 圧力計
６４ 圧力コントロールバルブ
６５ 圧力コントローラー
５０１ 真空チャンバー
５０２ 排気管
５０３ 伝導バタフライバルブ
５０４ 真空排気装置
５０５ 圧力計
５０６ 圧力調整器
５０７ 基板支持台
５０８ 基板
５０９ ヒーターブロック
５１０ ヒーター
５１１ 熱電対
５１２ 温度コントローラー
５１３ ベロース管
５１４ マイクロ波導入窓
５１５ マイクロ波空洞
５１６ ガス導入管
５１７ 水素ガス流量を制御するための流量制御器
５１８ バルブ
５１９ 水素ガス導入用のガス管
５２０ ＳｉＦｎラジカル導入管
５２１ ＳｉＦｎラジカルを生成するためのマイクロ波空間
５２２ フッ化硅素ガスの流量制御器
５２３ バルブ
５２４ フッ化硅素ガス導入用のガス管
５２５ ドーパントラジカル導入管
５２６ トーパントガスを分解するためのマイクロ波空間
５２７ ドーパントガスの流量制御器
５２８ バルブ
５２９ ドーパントガス導入用のガス管
５３０ 入射波電力及び反射波電力をモニターするための導波管
５３１ 入射波電力検出器
５３２ 入射波電力モニター用のメーター
５３３ 反射波電力検出器
５３４ 反射波電力モニター用のメーター
５３５ ３本のスタブより構成された、マイクロ波電源系と負荷との整合をとるための整合器
５３６ 導波管
５３７ アイソレータ
５３８ マイクロ波電源
５３９ テーパ状の導波管
【発明の属する技術分野】
本発明は薄膜多結晶シリコン太陽電池およびその製造方法に関するものである。
【０００２】
【従来の技術】
薄膜多結晶シリコン太陽電池は、バルクの結晶太陽電池に比べ、製造コストが低く、ａ−シリコン太陽電池に比べ高い光電変換効率が期待され、次世代太陽電池の有力な候補である。従来の薄膜多結晶シリコン太陽電池の代表的な構造は、図７に示すようなＰＮ接合、あるいは図８，図９に示すようなＰＩＮ接合がある。
【０００３】
図７において、８１は支持体を兼ねた基板であり、８２は導電性の金属膜であり、光の反射層としても作用する。８３は第１の導電型の不純物を高濃度にドーピングした第１の多結晶シリコン薄膜半導体層であり、８２の金属膜と８４の半導体層との電気的接触を良好にするためにおかれている。８４は第２の多結晶シリコン薄膜半導体層であり、通常８３と同じ第１の導電型の不純物がわずかにドーピングされている。この層内に８５の層との接触による電位分布が形成されており、光電荷の発生層として作用する。８５は８３および８４とは反対の第２の導電型の不純物を高濃度にドーピングした第３の薄膜半導体層である。８７は光の反射防止層を兼ねた透明電極であり、効率的に光を多結晶シリコン薄膜半導体層８４に取り込むように、また発生した電流を８５の第３の薄膜半導体層から８６の集電電極に流せるように付けられている。８６は電流を取り出すための集電電極である。
【０００４】
また多結晶シリコンに粒径が１００Å程度の膜を用いる場合は、電流をドリフトにより流すために、図８のようなＰＩＮ構造がもちいられる。９１は支持体を兼ねた基板であり、９２は導電性の金属膜であり、光の反射層としても作用する。９３は第１の導電型の不純物をドーピングした第１の多結晶シリコン薄膜半導体層である。９４は真性の第２の多結晶シリコン薄膜半導体層である。９５は９３とは反対の第２の導電型の不純物をドーピングした第３の薄膜半導体層である。９３の層と９５の層とに挟まれた９４の真性半導体層内に電界が形成され、その電界にそって９４の膜内で発生した電荷は流れる。９７は光の反射防止層を兼ねた透明電極であり、効率的に光を９４の第２の多結晶シリコン薄膜半導体層に取り込むように、また発生した電流を９５の第３の薄膜半導体層から９６の集電電極に流せるように付けられている。９６は電流を取り出すための集電電極である。
【０００５】
またガラス等の透明基板を用いる場合は図９のようなＰＩＮ構造が用いられる。図９において、１００１はガラス等の透明基体である。その上に光の反射防止層を兼ねた透明電極１００７が形成されている。その上に第１の導電型のドーピング膜１００５が形成される。更にその上に真性の半導体層１００６が形成され，太陽電池の活性層として機能する。その上に１００５のドーピング層とは逆の第２の導電型を有するドーピング層１００３が形成される。その上に導電性の金属膜が光の反射層を兼ねて，形成されている。
【０００６】
太陽電池の特性を向上させるためには、活性層およびドーピング層の結晶Ｓｉ膜の結晶粒径を大きくさせることが重要である。薄膜Ｓｉ特にプラズマＣＶＤで作製した薄膜結晶Ｓｉ膜の粒径を拡大する方法として、特許文献１がある。ここには支持基板上に、プラズマガス分解法によって１０〜５００Åの径を有する結晶粒を形成せしめ、次に該結晶粒の中で最も耐エッチング特性の大きな結晶面上への成長が支配的となるプラズマガス分解法の反応条件で多結晶成長せしめることが記載されている。しかしながらこの方法では結晶核の密度は制御の記載はなく、後段において、エッチングと結晶の成長が両立する条件で成膜が行なわれている。結晶面の１つのみを成長させ、他はエッチングするような条件をプラズマ法のような不安定なプロセスで常に維持するのは通常極めて難しい。またエッチングが常に共存する条件で成膜するので結晶の成長速度は極めて遅くなる。
【０００７】
またこのような構造の太陽電池はその作製において、バルク結晶シリコンのようにスライシング、ポリシングの工程が不要であるので、製造コストを低く抑えることが可能である。またガラス、金属等の基板に作製することが可能なため、連続的な製造も可能となる。そのため非晶質シリコン太陽電池との積層も可能になり、長波長光の吸収、光電荷発生層として、多結晶シリコン薄膜半導体層は有望な材料である。同じく長波長光の吸収、光電荷発生層として、用いられているａ−ＳｉＧｅ膜はその原料であるＧｅＨ４ガスのコストが高いので、コスト削減効果は大きい。
【０００８】
【特許文献１】
特許第３００５２５３号公報
【０００９】
【発明が解決しようとする課題】
図７、図８あるいは図９の構造の多結晶シリコン太陽電池を作製し、その特性を評価すると、短絡電流、曲線因子はかなり大きくバルクの多結晶シリコン太陽電池に比べ、遜色はない。しかしながら更なる光電変換効率を得るためには、更なる改良を必要とする。従来の多結晶シリコン太陽電池において、反射防止膜には、ＳｎＯ２，Ｉｎ２Ｏ３，ＺｎＯ等の透明導電膜を用いてきた。本来、反射防止膜としては、透明なものが好ましいが，集電効果を上げるために半透明なものを用いている。第２の導電型制御不純物を高濃度にドーピングした薄膜多結晶シリコン半導体層の導電度が十分に高くないため、発生した電荷の集電を担っているのである。そのため反射防止膜中での入射光の吸収は無視できず、４００−８００ｎｍの光波長領域で５％程度の吸収を生じている。反射防止膜と逆の導電型制御不純物を高濃度にドーピングした薄膜多結晶シリコン半導体層との改善を必要としている。
【００１０】
また図９の構造の太陽電池の場合、ＳｎＯ２，Ｉｎ２Ｏ３，ＺｎＯ等の透明導電膜１００７形成後、ドーピングした薄膜多結晶シリコン半導体層１００５を形成する際、形成時のＨ原子によって、これらの酸化膜の一部は還元され金属にもどる。そのため透明度が低下し、真性の半導体層１００４に入射される光の量が減少し、発電電流が低下する。
【００１１】
本発明の目的は光電変換効率の高い薄膜多結晶シリコン太陽電池を提供することにある。すなわち反射防止膜と逆の導電型制御不純物を高濃度にドーピングした薄膜多結晶シリコン半導体層とを改善することにより、反射防止膜中での光吸収を大幅に減少させ、かつ集電効率のよいセル構造を提供することである。
【００１２】
本発明の別の目的は粒径の大きい結晶シリコン膜の高速製造方法を提供することである。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本出願に係る第１の発明は、基板上に、第１の導電型制御不純物を高濃度にドーピングした第１の薄膜多結晶シリコン半導体層を積層させ、その上に第１の導電型の制御不純物を前記第１の薄膜多結晶シリコン半導体層よりも少なくドーピングした第２の薄膜多結晶シリコン半導体層を積層させ、さらにその上に前記第１の導電型とは逆の第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層を積層させることにより、ｎ＋／ｎ−／ｐ＋あるいはｐ＋／ｐ−／ｎ＋の半導体接合を形成し、前述反射防止膜を形成した構造の太陽電池において、上記第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層の表面抵抗率が５００Ω以下であり、その上に反射防止膜として、ＳｉＮ膜を堆積し，かつ該第３の薄膜多結晶シリコン半導体層とＳｉＮ膜との接触面近傍の膜中の水素含有量を上記第３の薄膜多結晶シリコン半導体層の他の部分に比べ、大きくすることを特徴とするものである。
【００１４】
また本出願に係る第２の発明は、基板上に、第１の導電型制御不純物をドーピングした第１の薄膜多結晶シリコン半導体層を積層させ、その上に真性導電型の第２の薄膜多結晶シリコン半導体層を積層させ、さらにその上に前記導電型とは逆の第２の導電型制御不純物をドーピングした第３の薄膜多結晶シリコン半導体層を積層することにより、ｎ／ｉ／ｐあるいはｐ／ｉ／ｎの半導体接合を形成し、その上に反射防止膜を形成した構造の太陽電池において、前記第３の薄膜多結晶シリコン半導体層の表面抵抗率が５００Ω以下であり、前記反射防止膜として、ＳｉＮ膜を堆積し、かつ該第３の薄膜多結晶シリコン半導体層とＳｉＮ膜との接触面近傍の膜中の水素含有量を前記第３の薄膜多結晶シリコン半導体層の他の部分に比べ、大きくすることを特徴とするものである。
【００１５】
また本出願に係る第３の発明は、基板上に、第１の導電型制御不純物を高濃度にドーピングした第１の薄膜多結晶シリコン半導体層を積層させ、その上に第１の導電型の制御不純物を前記第１の薄膜多結晶シリコン半導体層よりも少なくドーピングした第２の薄膜多結晶シリコン半導体層を積層させ、さらにその上に前記不純物とは逆の第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層を積層することにより、ｎ＋／ｎ−／ｐ＋あるいはｐ＋／ｐ−／ｎ＋の半導体接合を形成し、その上に反射防止膜を形成する太陽電池の製造方法において、前記第１の薄膜多結晶シリコン半導体層を次の１から６の工程から作製することを特徴とするものである。
▲１▼．基板の種類に依存しないで結晶質膜が成膜する条件で、１ｎｍから１０ｎｍ程度成膜をする工程。
▲２▼．Ｈラジカルを照射する工程。
▲３▼．結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で１０ｎｍ程度成膜する工程。
▲４▼．Ｈラジカルを照射する工程。
▲５▼．▲３▼と▲４▼とを交互に繰り返し、連続結晶膜を形成する工程。
▲６▼．結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で、所望の厚さまで成膜をする工程。
【００１６】
また本出願に係る第４の発明は、基板上に、第１の導電型制御不純物をドーピングした第１の薄膜多結晶シリコン半導体層を積層させ、その上に真性導電型の第２の薄膜多結晶シリコン半導体層を積層させ、さらにその上に前記導電型とは逆の第２の導電型制御不純物をドーピングした第３の薄膜多結晶シリコン半導体層を積層することにより、ｎ／ｉ／ｐあるいはｐ／ｉ／ｎの半導体接合を形成し、その上に反射防止膜を形成した構造の太陽電池において、前記第１の薄膜多結晶シリコン半導体層を次の１から６の工程から作製することを特徴とするものである。
▲１▼．基板の種類に依存しないで結晶質膜が成膜する条件で、１ｎｍから１０ｎｍ程度成膜をする工程。
▲２▼．Ｈラジカルを照射する工程。
▲３▼．結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で１０ｎｍ程度成膜する。
▲４▼．Ｈラジカルを照射する工程。
▲５▼．▲３▼と▲４▼とを交互に繰り返し、連続結晶膜を形成する工程。
▲６▼．結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で、所望の厚さまで成膜をする工程。
【００１７】
＜作用＞
本発明によれば、反射防止膜にＳｉＮ膜を用いることで，反射防止膜中の光の吸収を大幅に低減できる。逆の第２の導電型制御不純物を高濃度にドーピングした第３の薄膜半導体層に高導電度の層を用いることで，従来透明導電反射膜が担っていた集電機能を担うことができる。そのため発電電流が増加し、光電変換効率を高くすることができる。
【００１８】
また１つの導電型制御不純物を高濃度にドーピングした薄膜多結晶シリコン半導体層を次の１から６の工程から作製することにより、導電度の高い薄膜多結晶シリコン半導体層を作製することができる。
【００１９】
【発明の実施の形態】
図１は本発明の実施の形態である。１は支持体を兼ねた基板であり、２は導電性の金属膜であり、光の反射層としても作用する。３は第１の導電型の不純物を高濃度にドーピングした第１の多結晶シリコン薄膜半導体層である。２の金属膜と４の半導体層との電気的接触を良好にするためにおかれている。４は第２の多結晶シリコン薄膜半導体層であり、通常３と同じ導電型の不純物がわずかにドーピングされている。この層内に５の層との接触による電位分布が形成されており、光電荷の発生層として作用する。５は３および４とは反対の第２の導電型の不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層である。７は光の反射防止層であり、効率的に光を取り込むように付けられている。
【００２０】
６は電流を取り出すための集電電極である。基板１は、通常、金属、ガラスあるいは合成樹脂等が使用され、太陽電池の構成物質の支持体としての役割を担う。基板の表面に金属層２が形成され、電極の役割をする。金属層の形成には、通常の蒸着法、スパッタリング法、印刷法、塗布法等が使用される。基板が金属等の導電材料で形成されている場合は、そのまま基板を電極として兼用しても良い。また、電極の抵抗を低くしたいとき、あるいは、電極で光を反射させ多結晶シリコン半導体層での光の吸収を促進したい場合には、この上に低抵抗率で、高反射率のＡｇ，Ａｌ，Ｃｕ等の金属を単体あるいは合金にして、単層あるいは積層して形成し、電極および反射層としても良い。
【００２１】
３、４、５の多結晶シリコン半導体薄膜の作製方法は、使用する基板によって種々の方法が適宜もちいられる。代表的なものとしては、たとえば、▲１▼原料ガス（ＳｉＨ４，ＳｉＣｌ２Ｈ２，Ｓｉ２Ｈ６，ＳｉＦ２Ｈ２等のガス）を加熱した基板上で分解して多結晶シリコン膜を得るＣＶＤ法；▲２▼ＳｉＨ４，Ｓｉ２Ｈ６，ＳｉＦ４，Ｓｉ２Ｆ６，ＳｉＣｌ２Ｈ２，ＳｉＦ２Ｈ２等の原料ガスを多量のＨ２とともに基板を装着したチャンバー内に流し、ＲＦ，ＬＦ，ＶＨＦ，マイクロ波等の電力を印加した条件下でグロー放電をおこし堆積するプラズマ放電法；▲３▼成膜空間に隣接されたそれぞれ別の空間で生成されたＳｉＦｎ（ｎ＝１〜３）ラジカルとＨラジカルとを、前記成膜空間に導入し、ＳｉＦｎラジカルとＨラジカルとを気相中で衝突、反応させることにより、膜成膜用ラジカルＳｉＦｌＨｍ（ｌ＋ｍ≦３）を生成させ、前記成膜空間にある基板に多結晶シリコン膜を形成する堆積法（ＨＲＣＶＤ法）；▲４▼▲１▼のＣＶＤ法の変形であるホットワイヤーＣＶＤ、あるいは触媒ＣＶＤとして知られる加熱したＷ、Ｐｄ、Ｐｔ等の金属に原料ガスを接触させ分解する方法が挙げられる。特に６００℃以下の温度で、結晶粒径が１０００Å以上の多結晶膜を作製するには▲３▼のＨＲＣＶＤ法が優れている。特に成膜過程とＨプラズマ照射過程とを時間的に分離して繰り返すことで、結晶粒の成長が見られ，大粒径の多結晶が作製される。以下その手順を示す。
【００２２】
ＳｉＦ４とＨ２とを原料ガスとしてＶＨＦあるいはマイクロ波プラズマ等の空間的に局所に強いプラズマを起こすことのできるプラズマをもちいて成膜する。すなわち基板上にはプラズマからのイオン照射がなく、プラズマは基板とはなれた空間で生起され、成膜に寄与する活性種は基板上に輸送され、成膜を行なう。このような成膜法（ＨＲＣＶＤ）において、ＳｉＦｎラジカルとＨラジカルとの比（他の条件を同じにすればＳｉＦ４とＨ２との流量比になる。）により、成膜された膜は大きく異なる。
【００２３】
ｉ）Ｈラジカルが多い条件で成膜すると基板の状態にはあまり依存せず、粒径の小さい微結晶膜が堆積する。基板がガラス等の非晶質であろうが、シリコンウエハーであろうが膜の構造はあまりかわらない。
【００２４】
即ち、結晶基板、ガラス基板を問わず、基板の種類に依存しないで結晶質膜が成膜する条件となる。
【００２５】
これはＳｉＨ４をＨ２の大量希釈で形成する微結晶膜とほぼ同じである。細かい結晶粒が気相中で形成され、それがそのまま基板に付着するし、付着後小規模の再配列を行なうことで、微結晶の膜が得られる。膜の構造のほとんどは気相中できまってしまう。
【００２６】
ｉｉ）一方ＳｉＦラジカルとＨラジカルとの比を適当な範囲内にすることにより、成膜した膜の構造は基板に強く依存する。基板温度がある温度範囲にあれば、ガラス等の非晶質基板上には粒径の大きい結晶粒からなる結晶部と非晶質部とからなる混合相の膜になり、シリコン結晶基板上には結晶基板の構造を反映した構造の結晶膜になる。エピ成長がみられる。一方温度が範囲外にあると、非晶質の膜になる。このように一つの堆積条件では、全面的に小粒径の結晶膜、また異なる条件を選択すると基板上の結晶膜を成長する条件にすることができる。即ち、結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件となる。
【００２７】
また成長した膜にＨラジカル照射をおこなうと膜のエッチングが起こる。ただし非晶質膜のエッチング速度は結晶質膜のエッチング速度にくらべ、極めて速いため、Ｈラジカル照射の時間を限れば非晶質膜のみの選択エッチングが可能になる。
【００２８】
以上の実験事実をもとに、金属あるいはガラス等の異種の基板上に大粒径のシリコン結晶膜を作製する手順をのべる。これらの基板上にはｉ）の成膜条件では、粒径の小さい微結晶膜が堆積する。ｉｉ）の成膜条件では、粒径の大きい結晶粒からなる結晶部と非晶質部とからなる混合相の膜になる。
【００２９】
▲１▼基板の種類に依存しないで結晶質膜が成膜する条件で、１ｎｍから１０ｎｍ程度成膜をする工程。
【００３０】
上のｉ）の条件。
【００３１】
▲２▼Ｈラジカルを照射する工程。
【００３２】
▲３▼結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で１０ｎｍ程度成膜する工程。上のｉｉ）の条件。
【００３３】
▲４▼Ｈラジカルを照射する工程。
【００３４】
▲５▼▲３▼と▲４▼とを交互に繰り返し、連続結晶膜を形成する工程。
【００３５】
▲６▼結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で、所望の厚さまで成膜をする工程。
【００３６】
尚、以上の工程において▲２▼、▲４▼のＨラジカルによるエッチングの終了および▲５▼の連続結晶膜の確認はエリプソメトリーのその場観察にて確認することができる。
【００３７】
上記の▲１▼から▲６▼の工程を経て、薄膜シリコン膜の成長をおこなうことにより、従来にない大粒径の結晶シリコン膜が６００℃以下の低温で高速に形成できる。
【００３８】
すなわち▲１▼の工程で基板上に極めて小さな結晶シリコン（結晶核）と非晶質シリコンとからなる膜が形成される。膜厚を制御することにより、形成される結晶核の密度が制御される。
【００３９】
▲２▼の工程で、非晶質部分をＨラジカルでエッチングすることで、結晶核を表面に露出される。またＨラジカル照射で結晶核の周りの非晶質部分が結晶核を中心に再配列することがエリプソメトリーの測定結果をシミュレーションによる計算結果と比較することよりわかる。いずれにしても結晶核が表面に露出した形になる。
【００４０】
ここで▲１▼と▲２▼の工程は必要以上に繰り返さない方が良い。必要以上に繰り返すと結晶核の密度が大きくなり、その後の結晶の成長、特に横方向の拡大に支障を及ぼす。本発明においては好ましくは１回、多くとも５回以内で処理を行うことにより良好な結晶を得ることができる。
【００４１】
▲３▼の工程で結晶核の成長拡大を行なう。
【００４２】
▲４▼の工程で結晶核以外に堆積した非晶質シリコン膜を除去する。▲２▼の工程と同様にＨラジカル照射で結晶核の周りの非晶質部分が結晶核を中心に再配列することがエリプソメトリーの測定結果をシミュレーションによる計算結果と比較することよりわかる。
【００４３】
▲５▼の工程（▲３▼と▲４▼の工程を繰り返すこと）で、結晶粒の成長がみられ、成長表面全体が結晶粒で覆われるようになる。結晶シリコン膜の成長速度は非晶質シリコン膜の堆積速度に比べて早く、またＨラジカル照射による結晶シリコン膜のエッチング速度は非晶質シリコン膜のエッチング速度に比べ格段に遅いため、▲５▼の工程（▲３▼と▲４▼の工程を繰り返すこと）で、結晶シリコン膜は横方向に拡がっていく。その結果、成長表面全体が結晶粒で覆われるようになる。この際、この状態の確認はエリプソメトリーの測定で確認しながら行なうことが好ましい。
【００４４】
▲６▼の工程で、基板表面が結晶シリコン膜で覆われた状態を確認した後、Ｈラジカルの照射を中止し、▲３▼の成膜条件で基板表面の結晶シリコン膜を所定の膜厚になるまで成長を行なう。
【００４５】
本発明においてＨラジカルの照射工程の時間は結晶核の状態、或いは膜の成長状態に応じて適宜最適な時間を設定することができるが、好ましくは１〜１２０秒、より好ましくは１０〜６０秒、最適には１０〜３０秒である。
【００４６】
本明細書では本発明をＨＲＣＶＤ法をもとに説明しているが、特にＨＲＣＶＤ法に限定するものではなく、熱ＣＶＤ法、ＲＦ、ＤＣあるいはＶＨＦ電源を用いたプラズマＣＶＤ法、あるいはＷ，Ｐｄ，Ｐｔ等の金属に原料ガスを接触させ、分解するホットワイヤー法等にも適用できる。またこれらの組み合わせでも良い。特にＨラジカルの照射工程では、多量のＨラジカルが発生できる点でホットワイヤー法の適応は効率が良い。
【００４７】
この方法では従来例に挙げた特許第３００５２５３号とは異なり、結晶膜の成長は結晶がエピ成長する条件で行なっており、エッチング条件と共存するような微妙な条件下でおこなっていない。そのため多少のプラズマ条件の変動にも左右されず、また高速な成長が可能になる。また初期の結晶核密度を制御しているため大粒径の結晶膜シリコン膜を作製することが可能になる。
【００４８】
導電型制御用不純物の導入方法としては、イオン打ち込み法、ラジカル打ち込み法、拡散法等、堆積後の多結晶シリコン層に導入する方法、成膜時に原料ガスに混合させ、堆積とともに不純物を導入する方法があり、適宜用いることができる。第１の導電型の第１の不純物を高濃度にドーピングした第１の多結晶シリコン薄膜半導体層３は、第２の多結晶シリコン半導体層４と金属層２との電気的接触良好な状態にするために導入される。その結果第２の多結晶シリコン半導体層４と金属層２との間に電気的な障壁が形成されず、オーミック接触が得られている。
【００４９】
第２の多結晶シリコン半導体層４は、光を吸収し、電荷を発生させ、発電を行なう層である。第２の多結晶シリコン半導体層４の厚さとしては、入射した光を吸収するのに十分な厚さが必要である。しかし、あまり厚いと電荷の走行距離が増大するため外部へ取り出される電流が減少する。また、コストを考えた場合、層が厚くなると生産時間が長くなりまた材料の使用量が増える分不利である。
【００５０】
第２の多結晶シリコン半導体層４は、金属層２との組み合わせにより、入射した光を効率よく吸収させることが可能となり、その結果、膜厚を薄くすることができる。好ましい膜厚は１μｍ以上５０μｍ以下である。また層３とは反対の導電型の第２の不純物を高濃度にドーピングした第３の薄膜半導体層５と良好なｐｎ接合を形成するため導電型制御用の不純物をわずかに混入させてある。すなわち、第２の多結晶シリコン半導体層４は第３の薄膜多結晶シリコン半導体層５とは反対の導電型とし、第１の半導体層３とは接合を形成せずオーミック接触が得られるように同じ導電型にする必要がある。
【００５１】
不純物量は、ｐｎ接合を形成したとき空乏層が第２の多結晶シリコン層４全体に拡げるためには、多過ぎても良くない。しかし少な過ぎると、直列抵抗成分が大きくなるため、外部へ取り出すときに損失になってしまう。そのため、一般的には第２の多結晶シリコン層４の抵抗率が０．５Ω・ｃｍ〜１０Ω・ｃｍの範囲になるように不純物の混入量は調整される。第２の多結晶シリコン半導体層４の結晶は第１の多結晶シリコン半導体層３と結晶的に連続していることが好ましい。そのため第１の多結晶シリコン半導体層３上にエピ成長が行なわれる成長条件で成長させることが好ましい。たとえば第１の多結晶シリコン半導体層３の作製時の▲６▼の工程の作製条件で不純物量を変え、必要な層厚が得られる時間成長を行なう。
【００５２】
第３の薄膜多結晶シリコン半導体層５は、第２の多結晶シリコン層４とｐｎ接合を形成するための層である。第２の多結晶シリコン層４とｐｎ接合を形成したときに、第２の多結晶シリコン層４で光が十分に吸収され、電荷が発生できるためには、第３の薄膜多結晶シリコン半導体層５の厚さは薄くするのが望ましい。望ましい厚さは１μｍ以下である。また第２の多結晶シリコン層４と開放電圧の大きいｐｎ接合を作るためには、価電制御用の不純物が多量に導入する必要がある。また導入した不純物により、自由電子あるいはホールが効率よく作られ、フェルミレベルが伝導帯側、あるいは価電子帯側に十分に動かされることが重要である。また第２の多結晶シリコン層４に光を照射して発生させる。半導体層５に移動させた電荷を効率よく集電電極６に集めるためには、第３の薄膜多結晶シリコン半導体層５の表面抵抗率は５００Ω以下でなければならない。そのためには、第３の薄膜多結晶シリコン半導体層の厚さはある程度厚くならざるを得ない。そこでの電荷の再結合を防ぐために、また、第３の薄膜多結晶シリコン半導体層の抵抗率も十分に低くするために、すなわち導入した導電性制御不純物が有効に膜の抵抗率低下に寄与するために、第３の薄膜多結晶シリコン半導体層は、膜内の欠陥が少ない、あるいは十分にパッシベーションされていること、また膜中の結晶粒径が必要な大きさがあることが要求される。一般には、抵抗率が０．０１Ω・ｃｍ以下になるように、第３の薄膜多結晶シリコン半導体層の作製条件、および導電制御不純物の添加量は選ばれる。
【００５３】
第３の薄膜多結晶シリコン半導体層としては、通常は非晶質シリコン、非晶質シリコンカーバイド、多結晶シリコン、多結晶シリコンカーバイドが用いられているが、膜中の抵抗率を低くするためには、結晶質の膜が適している。
【００５４】
第３の薄膜多結晶シリコン半導体層５の結晶は第１の多結晶シリコン半導体層３および第２の多結晶シリコン半導体層４と結晶的に連続していることが好ましい。そのため第２の多結晶シリコン半導体層４上にエピ成長が行なわれる成長条件で成長させることが好ましい。たとえば第１の多結晶シリコン半導体層３の作製時の▲６▼の工程の作製条件で不純物の種類および量を変え、必要な層厚が得られる時間成長を行なう。
【００５５】
集電電極６は、半導体層５に集められた電荷を外部回路に流すために用いられる。集電電極は、蒸着法、ペースト塗布法等により、導電率の高いＡｇ，Ａｌ，Ｃｕ等の金属をグリッド状あるいはくし形状に形成する、あるいは、ワイヤー状の金属を半導体層５の上に張り付けることにより形成される。
【００５６】
集電電極の巾はできる限り細く間隔は広い方が、多結晶シリコン層４に入射する光量が多くなり望ましいが、逆にあまり巾を細く、間隔を広くすると直列抵抗が高くなり、外部回路へ効率よく発生電荷を取り出せなくなる。従って、通常は巾０．０２〜１ｍｍで間隔１ｍｍ〜５ｃｍに選ばれる。実際の集電電荷の巾、間隔は半導体層５の表面抵抗率の値によって、適宜決められる。
【００５７】
反射防止層７は、太陽電池セルに入射した光が効率より、多結晶シリコン層４の中へ入射するように、半導体層５の上に設けられる。通常、金属酸化物、例えばＩｎ２Ｏ３，ＳｎＯ２，ＴｉＯ２，ＺｎＯ，ＺｒＯ、ＳｉＮ等が用いられる。しかしながら導電性の膜は本質的に光吸収があるため、多結晶シリコン層４へ入射する光量を減少させ，発電電流を減少させる。そのためＴｉＯ２，ＳｉＮ等の絶縁性の膜が適している。特にＳｉＮ膜はその成膜過程において、基板に原子状水素を照射する。そのため半導体層５の表面欠陥および半導体層５と多結晶シリコン層４の欠陥、特に粒界欠陥のパッシベーション効果が期待される。
【００５８】
反射防止層の膜厚は、材料の屈折率を考慮して、多結晶シリコン層４の最大吸収波長において、反射が最も小さくなるような厚さに設定される。
【００５９】
ｐ−の単結晶シリコンウエハー上に基板温度のみを変え、他の条件は同じでＳｉＮ膜を成膜し，その後７５０℃で熱処理をした試料のライフタイムを光プローブマイクロ波減衰法で測定した。結果を下表１に示す。
【００６０】
【表１】
ＳｉＮを成膜しない単結晶シリコンウエハーのライフタイムは５μｓ程度であった。
【００６２】
２００℃および３５０℃で成膜したＳｉＮ膜中のＨ量を赤外吸収から求めたところ、Ｎ−Ｈ基の数は同じであったが、ＳｉＨ２基の数は２００℃の方が多かった。すなわち２００℃で成膜したＳｉＮ膜の方が３５０℃成膜のＳｉＮ膜よりもＨを多量に含んでいることがわかる。パッシベーション効果と堆積したＳｉＮ膜のＨ含有量とは結びつかない。表１の結果は次のように説明した方が合理的である。基板温度のみをかえたので、プラズマ中の状態は同じで成膜をおこなった。したがってプラズマ中のＨ量は一定であると考えられる。基板温度が高い場合は原子状水素の取り込み量が大きいと思われる。ただしあまり高くなると基板に一度取り込んだ原子状水素が再び基板外に出てしまうのではないかと考えられる。最適な基板温度は３５０℃近傍であった。パッシベーションで重要なのはＳｉＮ成膜時であって、結果として作製されたＳｉＮ中の含有水素量はパッシベーションには有効に働かないと思われる。したがってＳｉＮの成膜時に原子状水素の多い条件で、かつ成膜速度の遅い条件で成膜することがパッシベーションの観点からは効率がよい。
【００６３】
図２に、本発明の太陽電池の他の構成例を示す。図１の太陽電池と異なる点は、第１の導電型制御用不純物を多量に混入した非晶シリコン層２８を、反射金属膜２２と、第１の導電型の制御用不純物を多量に混入した多結晶シリコン層２３との間に挿入したことである。
【００６４】
本構成は、非晶質シリコン層２８を熱的歪みの緩衝層として挿入している。基板２１と、多結晶シリコン層３３、および３４との熱膨張係数の違いによって、成膜後冷却した時に、多結晶シリコン層３３および３４に生じる熱的に歪みによる欠陥の導入を防止する機能を有する。図２の２１，２２，２６，２７はそれぞれ図１の１，２，６，７に対応する。
【００６５】
図３に、本発明の太陽電池の他の構成例を示す。図１と異なる点は多結晶シリコン層３３および３４と半導体層３５とで、ＰＩＮ接合を形成している点にある。多結晶シリコン半導体層３４には、導電型制御用の不純物は混入されていない。したがって、フェルミ準位はバンドギャップの中央付近にある、真性の伝導を示す。
【００６６】
この構成は、多結晶シリコン層において、少数電荷の拡散長が短く、有効に光を吸収する程度に多結晶シリコン層を厚くすると、拡散電流が十分にとれなくなる場合に一般に用いられる。即ち、内部電界によるドリフトによって電流をとろうとする方法である。
【００６７】
図２の構成と同様に、第１の導電型制御用不純物を多量に混入した非晶質シリコン層３８を熱的歪みの緩衝層として、反射金属膜３２と第１の導電型の不純物を混入した多結晶シリコン層３３との間に挿入しても良い。図３の３１，３２，３４ａ，３６，３７はそれぞれ図１の１，２，４ａ，６，７に対応する。
【００６８】
図４に、本発明のＰＩＮ接合太陽電池の他の構成例を示す。図３との違いは基板４０１に透明な基板を用いている点で、光の照射は基板裏面よりおこなう。そのため、その上にＳｉＮ膜４０７、第１の導電型の不純物をドーピングした第１の多結晶シリコン半導体層４０５、ドーピングしていない第２の多結晶シリコン層４０４、第１の導電型とは反対の導電型の第２の導電型不純物をドーピングした第３の多結晶シリコン層４０３および金属膜４０２の順で堆積されている。この構成の場合、ＳｉＮ作製時に第１の多結晶シリコン半導体層４０５、ドーピングしていない第２の多結晶シリコン層４０４をパッシベーションすることはできない。そのためドーピングした第３の多結晶シリコン層４０３の作製時および第１の多結晶シリコン半導体層４０５、ドーピングしていない第２の多結晶シリコン層４０４、ドーピングした第３の多結晶シリコン層４０３の各層の成膜終了時に水素プラズマ処理をおこなうことで、各層の表面ならびに粒界をパッシベーションすることが特性を上げる意味で有効である。
【００６９】
【実施例】
本発明の実施例をさらに具体的に説明する。
【００７０】
（実施例１）
図１の構成の太陽電池を下記の手順で作製する。
【００７１】
厚さ１ｍｍ、面積５ｃｍ×５ｃｍのステンレス基板をアセトン、イソプロピルアルコールで洗浄し、十分乾燥した後、電子ビーム蒸着装置に装着する。装置内の真空度を１．３３×１０−４Ｐａ以下にした後、Ａｇを約５００Å成膜し、反射層２を基板１の上に形成する。
【００７２】
基板１を取り出し、図５に示したＣＶＤ成膜装置に装着した。
【００７３】
以下では、図５を参照して、成膜装置の詳細に関して説明する。
【００７４】
５０１は成膜用の真空チャンバーである。５０２は真空チャンバー１の排気管で、ガスの流れを均一にするため２本の管よりなっており、最終的に１本に連結され真空排気装置５０４に接続されている。排気管５０２の途中には、圧力調整用の電動バタフライバルブ５０３が接続されており、圧力計５０５の信号をもとに圧力調整器５０６により所望の圧力になるように開閉度が調整される。
【００７５】
５０７は基板支持台で、その表面に成膜用の基板５０８が置かれている。基板支持台５０７にはヒーター５１０をうめこんだヒーターブロック５０９が設置されており、基板５０８を所望の温度に加熱するため使用される。５１１はヒーターブロック５０９の上にとりつけられた熱電対で、ヒーターブロック５０９の温度を測定している。基板５０８の表面温度を所望の温度にするため、温度コントローラー５１２が、ヒーターブロック５０９の温度をあらかじめ校正された所定値になるように制御している。
【００７６】
５１３はベロース管で、基板支持台５０７の位置が図５の上下方向に動けるように取り付けてある。基板支持台５０７は電気的に真空チャンバー５０１に接続されている。
【００７７】
５１５はマイクロ波空洞であり、ガス導入管５１６から導入されるＨ２ガスをアルミナ製のマイクロ波導入窓５１４を通して導入し、マイクロ波電力により励起し、プラズマグロー放電を生起することで、Ｈラジカルを生成する。
【００７８】
５１７は水素ガス流量を制御するための流量制御器であり、バルブ５１８を介してガス管５１９により水素ガス用の圧力調整器（不図示）及び水素ガスボンベ（不図示）に接続されている。
【００７９】
生成されたＨラジカルは、ＳｉＦｎラジカル導入管５２０より導入されるＳｉＦｎラジカルと衝突、反応することにより、膜の堆積能を有するＳｉＦｌＨｍラジカルを生成する。
【００８０】
５２１はＳｉＦｎラジカルを生成するためのマイクロ波空間であり、ＳｉＦｎラジカル導入管５２０に連続しているＳｉＦｎラジカルを生成するための反応管内を流れるフッ化硅素ガスをマイクロ波プラズマ励起し、該フッ化硅素ガスを分離することによりＳｉＦｎラジカルを生成している。５２２はフッ化硅素ガスの流量制御器であり、バルブ５２３を介してガス管５２４により、フッ化硅素ガス用の圧力調整器（不図示）及びボンベ（不図示）に接続されている。
【００８１】
５２５はドーパントラジカル導入管であり、ドーピングガスを分解することにより生成されたラジカルが導入される。導入されたドーパントラジカルは、その反応性が高い場合にはそのままの状態で、その反応性が低い場合にはＨラジカルと衝突することにより還元され、反応性が高められた状態で、多結晶シリコン薄膜の格子に注入される。５２６はドーパントガスを分解するためのマイクロ波空間である。５２７はドーパントガスの流量制御器、５２８はバルブである。５２９はドーパントガスの導入用のガス管であり、ドーパントガス用の圧力計（不図示）及びボンベ（不図示）に接続されている。
【００８２】
５０３は、入射波電力及び反射波電力をモニターにするための導波管である。５３１は入射波電力検出器であり、メーター５３２により入射波電力がモニターされる。５３３は反射波電力検出器であり、メーター５３４より反射波電力がモニターされる。５３６は導波管であり、５３７は、反射波電力がマイクロ波電源５３８に入るのを防止するためのアイソレータである。５３８は、Ｈラジカル生成のために用いるマイクロ波電源である。
【００８３】
なお、ＳｉＦｎラジカル導入管５２０及びドーパンドラジカル導入管５２５は、ラジカルの導入を基板表面に均一にするため、すなわち、膜厚を均一にするため、左右対称の位置に設置してある。
【００８４】
５３９はテーパ状の導波管で、マイクロ波導入窓５１４と通常の角型導波管との接続のために用いている。５３５はマイクロ波電源系と負荷との整合をとるための整合器で、３本のスタブより構成されている。
【００８５】
５４０は、シャッターで、不用な成膜が基板におこなわれないようにする。５４１は、シャッター開閉棒である。
【００８６】
図１の高濃度にドープしたシリコン層３の作製方法を記す。
【００８７】
成膜工程は、次の▲１▼〜▲６▼の工程からなる。
【００８８】
図５の装置において、基板温度を５５０℃に設定し、シャッター５４０を閉じた状態でＨ２ガスをガス導入管５１６より、流量制御装置５１７を介して２００ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。
【００８９】
チャンバー５０１間の圧力が５３Ｐａに安定したところでマイクロ波電力を４００Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起した。放電が安定したところで、シャッターを開けて成膜工程に移った。
【００９０】
▲１▼基板の種類に依存しないで結晶質膜が成膜する条件で２ｎｍ程度シリコン膜の成膜をおこなう。たとえば原料ガスとして、ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１５ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ１００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを１０秒間導入し、多結晶シリコン薄膜を堆積する。その後ＳｉＦ４ガスの導入およびマイクロ波空間５２１および５２１‘へのマイクロ波の導入をとめる。
【００９１】
▲２▼ドーピングガスとして、Ｈ２ガスで２％に希釈したＰＦ５ガス（流量：５２９および５２９’のガス導入館より各５ｓｃｃｍ）を、ドーパントラジカル導入管５２５および５２５’内に導入し、マイクロ波電力をそれぞれ５０Ｗを印加し、チャンバー５０１の室内にＨラジカルと共にドーパントラジカルを１０秒間導入し、堆積膜にＰ（リン）をドーピングする（ＳｉＦ４ガスの導入は停止）。
【００９２】
▲３▼ドーパントラジカルのチャンバー５０１の室内への導入を停止し、チャンバー５０１の室内にＨラジカルのみを６０秒間導入し、Ｈラジカルにより堆積膜の表面処理を行う。
【００９３】
▲４▼結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する条件で１０ｎｍ程度製膜を行なう。たとえばＨ２ガスをガス導入管５１６より、流量制御装置５１７を介して６０ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。マイクロ波電力を１５０Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起する。ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１５０ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ４００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを１０秒間導入し、多結晶シリコン薄膜を堆積する。また同時にＨ２ガスで２％に希釈したＰＦ５ガス（流量：５２９および５２９’のガス導入館より各５ｓｃｃｍ）を、ドーパントラジカル導入管５２５および５２５’内に導入し、マイクロ波電力をそれぞれ５０Ｗを印加し、チャンバー５０１の室内に導入する。この状態を１０秒間続ける。
【００９４】
▲５▼次にＨラジカルを長時間照射する。たとえばＳｉＦｎラジカルおよびドーパントラジカルのチャンバー５０１室内への導入を停止し、Ｈ２流量を２００ｓｃｃｍ、Ｈ２プラズマのマイクロ波電力を４００Ｗにする。Ｈラジカル照射を６０秒間行なう。
【００９５】
工程▲４▼と▲５▼とを膜が連続膜になるまで繰り返す。連続膜の確認はエリプソメトリーのその場観察で確認する。
【００９６】
▲６▼連続膜になったところで、▲４▼の工程の結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する成膜条件で時間を必要な厚さ（たとえば１００ｎｍ。）が得られるまで成膜する。
【００９７】
このようにして、高濃度にドーピングした第１の薄膜多結晶シリコン層３が得られる。
【００９８】
次にこの上に３と同じ導電型でわずかにドーピングした第２の薄膜多結晶シリコン層４を成膜する。
【００９９】
上の工程の▲６▼の成膜条件で、ただし、ＰＦ３の導入ガスをＨ２ガスで２％に希釈したものからＨ２ガスで１０ｐｐｍに希釈したものに代え、成膜時間を所望の膜厚（たとえば１５μｍが得られるまでおこなうことでも、制御不純物をわずかにドーピングした第２の薄膜多結晶シリコン半導体層４が形成できる。
【０１００】
次に試料を別のチャンバーに移す。チャンバーの構造は図５に示すものと同じである。移動のときに真空を破らずに移動できる機構を有する装置の使用が好ましい。
【０１０１】
Ｐ＋ドーピング層作製用のチャンバーに移動後、基板をふたたび５５０℃に加熱する。
【０１０２】
その後結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する条件で１０ｎｍ程度製膜を行なう。たとえばＨ２ガスをガス導入管５１６より、流量制御装置５１７を介して６０ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。マイクロ波電力を１５０Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起する。ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１５０ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ４００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを導入し、多結晶シリコン薄膜を堆積する。また同時にＨ２ガスで２％に希釈したＢＦ３ガス（流量：５２９および５２９’のガス導入館より各５ｓｃｃｍ）を、ドーパントラジカル導入管５２５および５２５’内に導入し、マイクロ波電力をそれぞれ５０Ｗ印加し、チャンバー５０１の室内に導入する。この状態を必要な膜厚（たとえば３００ｎｍ）が得られる時間行なう。このようにして第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層５が形成される。５の層の厚さは５の層の抵抗率により異なる。
【０１０３】
このようにして、ステンレス基板１上に、Ａｇよりなる反射金属層２、高濃度にＰをドープした第１の多結晶シリコン層３、少量Ｐをドープした第２の多結晶シリコン層４、Ｂを多量にドープした第３の薄膜多結晶シリコン半導体層５よりなるｎ＋／ｎ−／ｐ構造のｐｎ接合が形成される。
【０１０４】
次に、多結晶シリコンのｐｎ接合を形成した基板をプラズマ成膜装置より取り出し、電子ビーム蒸着機に装着した。マスクを基板の表面に装着し、Ｃｒ／Ａｇ／Ｃｒの三層構造で巾０．１ｍｍ、間隔５ｍｍのくし型集電電極を形成した。
【０１０５】
次に上記基板を図６に示すプラズマ装置に取り付け、ＳｉＮ膜を集電電極６の上に厚さ８５０Å反射防止層を堆積する。以下本実施例で用いたプラズマ成膜装置について記す。図６において、４１は真空チャンバー、４２は真空排気管で、不図示のターボポンプ及びロータリーポンプに接続され、真空チャンバー内を真空に排気する。４３は原料ガスの吹き出し口で、原料ガスの供給管４４を通じて原料ガスが供給される。原料ガスの供給管の途中には、圧縮空気で動作するバルブ４５が取り付けられており、ポンプの停止等の非常時に原料ガスがチャンバー内に導入されるのを防止している。
【０１０６】
原料ガスの供給管４４には、それぞれのガスのマスフローコントローラー４６〜５０が接続され、それぞれのガスが必要な流量でチャンバーに供給される。また、本実施例で用いたマスフローコントローラーは、圧電材料を流量制御用バルブに用いたもので、応答速度は０．２ｓｅｃ程度である。４６はＳｉＨ４ガスのマスフローで、５１の供給管より不図示のガスボンベからＳｉＨ４ガスが供給されている。同様に４７，４８，４９，５０はそれぞれＮＨ３ガス、Ｈ２ガス、Ｎ２ガス、Ａｒガスのマスフローコントローラーである。５２，５３，５４，５５はそれぞれのガスのマスフローコントローラーへのガス供給管で、不図示のそれぞれのガスボンベと接続されている。
【０１０７】
５６はプラズマを生起するための電極であり、マッチングボックス５８を介して１３．５６ＭＨｚの高周波電波５９と接続されている。５７は基板ホルダーで、アースに接続されている。原料ガスを流し、高周波電波５９より高周波を印加すると、電極５６と基板ホルダー５７との間でプラズマ放電が起こる。基板ホルダー５７の表面には基板１が取り付けられ、内部には加熱用ヒーター６０と熱電対６１が挿入されている。加熱ヒーター６０と熱電対６１のそれぞれのリード線は、温度コントローラー６２に接続され、基板ホルダー５７は設定した温度に保たれる。６３はチャンバー内の圧力を測定するための圧力計で、６４はチャンバー内の圧力をコントロールするための圧力コントロールバルブである。６５は圧力をコントロールするための制御系であり、これにより原料ガスの流量が変化しても、チャンバー内の圧力は設定された一定値に保たれる。
【０１０８】
基板１を基板ホルダー５７に設置した後、チャンバー内を１×１０−４Ｐａ以下に排気する。その後、基板の温度が３５０℃になるように、温度コントローラー６２を設定し、基板ホルダー５７を加熱用ヒーター６０で加熱する。基板が３５０℃なった後、ＳｉＨ４ガスを３６ｓｃｃｍ、ＮＨ３ガスを８０ｓｃｃｍ、Ｎ２ガスを４１４ｓｃｃｍ流す。チャンバー内の圧力を７３Ｐａになるように圧力コントローラーで調整する。圧力が安定したら、高周波電力を５０Ｗカソードに印加する。成膜時間２５５秒程度で８３ｎｍのＳｉＮ膜が形成できる。
【０１０９】
このあと集電電極上のＳｉＮ膜をエッチングで取り除く。集電電極の上にＡｇペーストをスクリーン印刷で形成し、近赤外炉で９５０℃で焼成する。ファイヤースルータイプのＡｇペーストを用いることにより、ＳｉＮ膜エッチングの工程を省略することができる。
【０１１０】
このようにして、図１に示す構造の太陽電池を作製する。
【０１１１】
上記実施例において、ドーピングラジカルをいれかえて、すなわち第１の導電型制御不純物を高濃度にドーピングした第１の薄膜多結晶シリコン層３およびわずかにドーピングした第２の薄膜多結晶シリコン層４のドーピング原料ガスとしてＢＦ３ガスを、前記第１の導電型とは逆の第２の導電型制御不純物を高濃度にドーピングした第３の薄膜シリコン半導体５のドーピング原料ガスとして，ＰＦ５ガスを、用いることにより、Ｐ＋／Ｐ−／Ｎ＋構造の太陽電池が形成できる。
【０１１２】
（実施例２）
図２の構成ｎ＋（非晶質）／ｎ＋（結晶質）／ｎ−／ｐ＋構造の太陽電池の作製手順を記載する。図２で、図１と異なる点は、第１の導電型制御用不純物を多量にドーピングした非晶質シリコン層２８が、反射金属膜２２と、第１の導電型の制御用不純物を多量に混入した第１の多結晶シリコン層２３との間に挿入されていることである。
【０１１３】
図２の２１，２２，２３，２５，２６，２７は実施例１にしめした図１の１，２，３，５，６，７とそれぞれ同じ作製方法で行なう。
【０１１４】
導電型制御用不純物を多量にドーピングした非晶質シリコン層２８の作製法について述べる。
【０１１５】
金属膜２１を形成後、図５に示す装置に装着する。成膜条件は実施例１で述べた結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する条件よりも更に結晶化する条件から遠ざかった条件が採用される。たとえば、基板温度３００℃にして、Ｈ２ガスをガス導入管５１６より、流量制御装置５１７を介して４０ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。マイクロ波電力を７５Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起する。ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１３０ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ４００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを導入し、多結晶シリコン薄膜を堆積する。また同時にＨ２ガスで２％に希釈したＰＦ５ガス（流量：５２９および５２９’のガス導入館より各５ｓｃｃｍ）を、ドーパントラジカル導入管５２５および５２５’内に導入し、マイクロ波電力をそれぞれ５０Ｗを印加し、チャンバー５０１の室内に導入する。この状態を必要な膜厚が得られるまで続ける。必要膜厚は応力の緩和層として寄与する膜厚であるから１０−５０ｎｍ程度あればよい。
【０１１６】
この上に実施例１に記載したように他の層を形成する。
【０１１７】
（実施例３）
図３の構造のｎ／ｉ／ｐ接合の太陽電池を作製する手順を記載する。図３の３１，３２，３３，３５，３６，３７は実施例１にしめした図１の１，２，３，５，６，７とそれぞれ同じ作製方法で行なう。
【０１１８】
異なる点は、３４の作製方法で、３３作製後、図５と同じ構造のただしドーピングラジカルの作製部分のない別のチャンバーに移す。基板の移動時は真空中で行なえる機構を有する装置の使用が好ましい。移動後、基板をふたたび５５０℃に加熱する。
【０１１９】
その後結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する条件で１０ｎｍ程度製膜を行なう。たとえばＨ２ガスをガス導入管５１６より、流量制御装置５１７を介して６０ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。マイクロ波電力を１５０Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起する。ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１５０ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ４００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを導入し、多結晶シリコン薄膜を堆積する。この状態を必要な膜厚（たとえば１０μｍ）が得られる時間成膜を行なう。
【０１２０】
他の部分の作製は実施例１によって行なえる。
【０１２１】
またドーピングラジカルをいれかえて、すなわち高濃度にドーピングしたシリコン層３のドーピング原料ガスとしてＢＦ３ガスを、逆の導電型制御不純物を高濃度にドーピングした薄膜シリコン半導体５のドーピング原料ガスとして，ＰＦ５ガスを、用いることも可能である。
【０１２２】
また実施例２に示したように金属反射層３２と高濃度にドーピングした第１の薄膜多結晶シリコン層３３との間に応力緩和層としての高濃度にドーピングした非晶質シリコン層３８を装入することも可能である。
【０１２３】
（実施例４）
図４の構成の太陽電池を下記の手順で作製する。
【０１２４】
厚さ１ｍｍ、面積５ｃｍ×５ｃｍのガラス基板をアセトン、イソプロピルアルコールで洗浄し、十分乾燥した後、図４に示すプラズマＣＶＤ装置に装着する。実施例１に示した手順および処方で８３ｎｍのＳｉＮ膜を形成する。
【０１２５】
ＳｉＮ膜を形成した基板１を図５に示したＣＶＤ成膜装置に装着した。
【０１２６】
以下第１の導電型の不純物をドーピングした多結晶シリコン半導体層４０５の作製方法について述べる。
【０１２７】
成膜工程は、次の▲１▼〜▲６▼の工程からなる。
【０１２８】
図５の装置において、基板温度を５５０℃に設定し、シャッター５４０を閉じた状態でＨ２ガスをガス導入管５１６より、流量制御装置５１７を介して２００ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。
【０１２９】
チャンバー５０１間の圧力が５３Ｐａに安定したところでマイクロ波電力を４００Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起した。放電が安定したところで、シャッターを開けて成膜工程に移った。
【０１３０】
▲１▼基板の種類に依存しないで結晶質膜が成膜する条件で２ｎｍ程度シリコン膜の成膜をおこなう。たとえば原料ガスとして、ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１５ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ１００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを１０秒間導入し、多結晶シリコン薄膜を堆積する。その後ＳｉＦ４ガスの導入およびマイクロ波空間５２１および５２１‘へのマイクロ波の印加を停止し、ＳｉＦｎラジカルの導入をとめる。
【０１３１】
▲２▼ドーピングガスとして、Ｈ２ガスで２％に希釈したＢＦ３ガス（流量：５２９および５２９’のガス導入館より各５ｓｃｃｍ）を、ドーパントラジカル導入管５２５および５２５’内に導入し、マイクロ波電力をそれぞれ５０Ｗを印加し、チャンバー５０１の室内にＨラジカルと共にドーパントラジカルを１０秒間導入し、堆積膜にＢ（ボロン）をドーピングする（ＳｉＦ４ガスの導入は停止）。
【０１３２】
▲３▼ＳｉＦｎラジカルおよびドーパントラジカルのチャンバー５０１の室内への導入を停止し、チャンバー５０１の室内にＨラジカルのみを６０秒間導入し、Ｈラジカルにより堆積膜の表面処理を行う。
【０１３３】
▲４▼結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する条件で１０ｎｍ程度製膜を行なう。たとえばＨ２ガスをガス導入管５１６より、流量制御装置５１７を介して６０ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。マイクロ波電力を１５０Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起する。ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１５０ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ４００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを１０秒間導入し、多結晶シリコン薄膜を堆積する。また同時にＨ２ガスで２％に希釈したＢＦ３ガス（流量：５２９および５２９’のガス導入館より各５ｓｃｃｍ）を、ドーパントラジカル導入管５２５および５２５’内に導入し、マイクロ波電力をそれぞれ５０Ｗを印加し、チャンバー５０１の室内に導入する。この状態を１０秒間続ける。
【０１３４】
▲５▼次にＨラジカルを長時間照射する。たとえばＳｉＦｎラジカルおよびドーパントラジカルのチャンバー５０１室内への導入を停止し、Ｈ２流量を２００ｓｃｃｍ、Ｈ２プラズマのマイクロ波電力を４００Ｗにする。Ｈラジカル照射を６０秒間行なう。
【０１３５】
工程▲４▼と▲５▼とを膜が連続膜になるまで繰り返す。連続膜の確認はエリプソメトリーのその場観察で確認する。
【０１３６】
▲６▼連続膜になったところで、▲４▼の工程の結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する成膜条件で時間を必要な厚さ（たとえば３００ｎｍ。）が得られるまで成膜する。
【０１３７】
このようにして、第１の導電型の不純物をドーピングした第１の薄膜多結晶シリコン半導体層４０５が得られる。４０５の層の厚さは４０５の層の抵抗率により異なる。
【０１３８】
次にこの上にドーピングしていない第１の薄膜多結晶シリコン層４０４を成膜する。
【０１３９】
試料を別のチャンバーに移す。チャンバーの構造は図５と同じ構造のただしドーピングラジカルの作製部分のない別のチャンバーに移す。移動のときに真空を破らずに移動できる機構を有する装置の使用が好ましい。
【０１４０】
ノンドーピング層作製用のチャンバーに移動後、基板をふたたび５５０℃に加熱する。
【０１４１】
その後結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する条件で１０ｎｍ程度製膜を行なう。たとえばＨ２ガスをガス導入管５１６より、流量制御装置５１７を介して６０ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。マイクロ波電力を１５０Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起する。ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１５０ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ４００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを導入し、多結晶シリコン薄膜４０４を堆積する。
【０１４２】
次に第２の導電型の不純物をドーピングした第３の多結晶シリコン半導体層４０５の作製方法について述べる。
【０１４３】
試料を別のチャンバーに移す。チャンバーの構造は図５に示すものと同じである。移動のときに真空を破らずに移動できる機構を有する装置の使用が好ましい。
【０１４４】
Ｎ＋ドーピング層作製用のチャンバーに移動後、基板をふたたび５５０℃に加熱する。
【０１４５】
その後結晶シリコン基板上にはエピ成長し，かつ結晶シリコン基板以外の異種の基板（たとえば金属基板、ガラス基板あるいは非晶質シリコンが成膜した基板）上には非晶質シリコン膜が堆積する条件で１０ｎｍ程度製膜を行なう。たとえばＨ２ガスをガス導入管５１６より、流量制御装置５１７を介して６０ｓｃｃｍ流す。圧力コントローラー（不図示）を用いて、チャンバー５０１内の圧力を５３Ｐａに設定する。マイクロ波電力を１５０Ｗ印加し、水素ガスによるグロー放電プラズマをマイクロ波空洞５１５内に生起する。ＳｉＦ４ガス（流量：５２４および５２４’のガス導入館より各１５０ｓｃｃｍ）を、ＳｉＦｎラジカル導入管５２０内に導入し、マイクロ波電力をそれぞれ４００Ｗ印加し、チャンバー５０１の室内にＳｉＦｎラジカルを導入し、多結晶シリコン薄膜を堆積する。また同時にＨ２ガスで２％に希釈したＰＦ５ガス（流量：５２９および５２９’のガス導入館より各５ｓｃｃｍ）を、ドーパントラジカル導入管５２５および５２５’内に導入し、マイクロ波電力をそれぞれ５０Ｗ印加し、チャンバー５０１の室内に導入する。この状態を必要な膜厚（たとえば３００ｎｍ）が得られる時間行なう。このようにして第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層４０３が形成される。
【０１４６】
第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層４０３形成後、ＳｉＦｎラジカルおよびドーピングラジカルのチャンバー５０２内への導入をやめ、Ｈ２流量を２００ｓｃｃｍ、圧力５３Ｐａでマイクロ波５０Ｗを導入する。６０分間この状態を保った。
【０１４７】
このようにしてガラス基板４０１上に、ＳｉＮよりなる反射防止層４０７、高濃度にＢをドープした多結晶シリコン層４０５、ノンドープの多結晶シリコン層４０４、Ｐを多量にドープした半導体層４０３よりなるｐ＋／ｉ／ｎ＋構造のｐｉｎ接合が形成される。
【０１４８】
次に、多結晶シリコンのｐｉｎ接合を形成した基板をプラズマ成膜装置より取り出し、Ｐを多量にドープした半導体層４０３の上にＡｇペーストを全面的に塗り、近赤外ベルト炉で９５０℃程度の温度で焼成することで、裏面電極４０２を形成する。
【０１４９】
またドーピングラジカルをいれかえて、すなわち高濃度にドーピングしたシリコン層３のドーピング原料ガスとしてＢＦ３ガスを、逆の導電型制御不純物を高濃度にドーピングした薄膜シリコン半導体５のドーピング原料ガスとして，ＰＦ５ガスを、用いることも可能である。
【０１５０】
【発明の効果】
以上説明したように、薄膜多結晶シリコン太陽電池において、光入射側の第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層の表面抵抗率が５００Ω以下であり、その上に反射防止膜として、ＳｉＮ膜を堆積し，かつ該第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層とＳｉＮ膜との接触面近傍の膜中の水素含有量を前記第２の導電型制御不純物高濃度にドーピングした第３の薄膜多結晶シリコン半導体層の他の部分に比べ、大きくすることによって、太陽電池の発電電流を増加させることが可能となる。
【０１５１】
また薄膜多結晶シリコン半導体層を次の１から６の工程から作製することを特徴とするものである。
【０１５２】
▲１▼．基板の種類に依存しないで結晶質膜が成膜する条件で、１ｎｍから１０ｎｍ程度成膜をする工程。
【０１５３】
▲２▼．Ｈラジカルを照射する工程。
【０１５４】
▲３▼．結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で１０ｎｍ程度成膜する工程。
【０１５５】
▲４▼．Ｈラジカルを照射する工程。
【０１５６】
▲５▼．▲３▼と▲４▼とを交互に繰り返し、連続結晶膜を形成する工程。
【０１５７】
▲６▼．結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で、所望の厚さまで成膜をする工程。
【０１５８】
従って、本発明により、光電変換効率の優れた薄膜多結晶シリコン太陽電池の提供が可能となる。
【図面の簡単な説明】
【図１】本発明の太陽電池の一構成例を示す概念図である。
【図２】本発明の太陽電池の構成例を示す概念図である。
【図３】本発明の太陽電池の他の構成例を示す概念図である。
【図４】本発明の太陽電池の他の構成例を示す概念図である。
【図５】本発明の実施例で用いた多結晶シリコン膜を作製するためのＨＲＣＶＤ成膜装置の該略図である。
【図６】本発明の実施例で用いたＳｉＮ膜を作製するためのプラズマＣＶＤ成膜装置の概念図である。
【図７】従来の太陽電池の一構成例を示す概念図である。
【図８】従来の太陽電池の他の構成例を示す概念図である。
【図９】従来の太陽電池の他の構成例を示す概念図である。
【符号の説明】
１、２１、３１、８１、９１ 基板
２、２２、３２、８２、９２ 金属反射膜
２８、３８ 非晶質シリコン膜（ｎ＋またはＰ＋型）
３、２３、８３ 第１の薄膜多結晶シリコン膜（ｎ＋またはＰ＋型）
４、２４、８４ 第２の薄膜多結晶シリコン膜（ｎ−またはＰ−型）
５、２５、３５、８５、９５ 第３の薄膜多結晶シリコン膜（Ｐまたはｎ型）
３３、９３ 第１の薄膜多結晶シリコン膜（ｎまたはＰ型）
３４、９４ 第２の薄膜多結晶シリコン膜（真性導電型）
６、２６、３６、８６、９６ 集電電極
７、２７、３７、８７、９７ 反射防止膜
４１ プラズマＣＶＤ成膜用真空チャンバー
４２ 真空排気管
４３ 原料ガスの吹き出し管
４４ 原料ガスの供給管
４５ 真空バルブ
４６〜５０ マスフローコントローラー
５１〜５５ ガス供給管
５６ 電極
５７ 基板ホルダー
５８ マッチングボックス
５９ 高周波電源
６０ ヒーター
６１ 熱電対
６２ 温度コントローラー
６３ 圧力計
６４ 圧力コントロールバルブ
６５ 圧力コントローラー
５０１ 真空チャンバー
５０２ 排気管
５０３ 伝導バタフライバルブ
５０４ 真空排気装置
５０５ 圧力計
５０６ 圧力調整器
５０７ 基板支持台
５０８ 基板
５０９ ヒーターブロック
５１０ ヒーター
５１１ 熱電対
５１２ 温度コントローラー
５１３ ベロース管
５１４ マイクロ波導入窓
５１５ マイクロ波空洞
５１６ ガス導入管
５１７ 水素ガス流量を制御するための流量制御器
５１８ バルブ
５１９ 水素ガス導入用のガス管
５２０ ＳｉＦｎラジカル導入管
５２１ ＳｉＦｎラジカルを生成するためのマイクロ波空間
５２２ フッ化硅素ガスの流量制御器
５２３ バルブ
５２４ フッ化硅素ガス導入用のガス管
５２５ ドーパントラジカル導入管
５２６ トーパントガスを分解するためのマイクロ波空間
５２７ ドーパントガスの流量制御器
５２８ バルブ
５２９ ドーパントガス導入用のガス管
５３０ 入射波電力及び反射波電力をモニターするための導波管
５３１ 入射波電力検出器
５３２ 入射波電力モニター用のメーター
５３３ 反射波電力検出器
５３４ 反射波電力モニター用のメーター
５３５ ３本のスタブより構成された、マイクロ波電源系と負荷との整合をとるための整合器
５３６ 導波管
５３７ アイソレータ
５３８ マイクロ波電源
５３９ テーパ状の導波管
Claims (4)
- 基板上に、第１の導電型制御不純物を高濃度にドーピングした第１の薄膜多結晶シリコン半導体層を積層させ、その上に第１の導電型の制御不純物を前記第１の薄膜多結晶シリコン半導体層よりも少なくドーピングした第２の薄膜多結晶シリコン半導体層を積層させ、さらにその上に前記第１の導電型とは逆の第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層を積層させることにより、ｎ＋／ｎ−／ｐ＋あるいはｐ＋／ｐ−／ｎ＋の半導体接合を形成し、前述反射防止膜を形成した構造の太陽電池において、上記第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層の表面抵抗率が５００Ω以下であり、その上に反射防止膜として、ＳｉＮ膜を堆積し，かつ該第３の薄膜多結晶シリコン半導体層とＳｉＮ膜との接触面近傍の膜中の水素含有量を上記第３の薄膜多結晶シリコン半導体層の他の部分に比べ、大きくすることを特徴とする薄膜多結晶シリコン太陽電池。
- 基板上に、第１の導電型制御不純物をドーピングした第１の薄膜多結晶シリコン半導体層を積層させ、その上に真性導電型の第２の薄膜多結晶シリコン半導体層を積層させ、さらにその上に前記導電型とは逆の第２の導電型制御不純物をドーピングした第３の薄膜多結晶シリコン半導体層を積層することにより、ｎ／ｉ／ｐあるいはｐ／ｉ／ｎの半導体接合を形成し、その上に反射防止膜を形成した構造の太陽電池において、前記第３の薄膜多結晶シリコン半導体層の表面抵抗率が５００Ω以下であり、前記反射防止膜として、ＳｉＮ膜を堆積し、かつ該第３の薄膜多結晶シリコン半導体層とＳｉＮ膜との接触面近傍の膜中の水素含有量を前記第３の薄膜多結晶シリコン半導体層の他の部分に比べ、大きくすることを特徴とする薄膜多結晶シリコン太陽電池。
- 基板上に、第１の導電型制御不純物を高濃度にドーピングした第１の薄膜多結晶シリコン半導体層を積層させ、その上に第１の導電型の制御不純物を前記第１の薄膜多結晶シリコン半導体層よりも少なくドーピングした第２の薄膜多結晶シリコン半導体層を積層させ、さらにその上に前記不純物とは逆の第２の導電型制御不純物を高濃度にドーピングした第３の薄膜多結晶シリコン半導体層を積層することにより、ｎ＋／ｎ−／ｐ＋あるいはｐ＋／ｐ−／ｎ＋の半導体接合を形成し、その上に反射防止膜を形成する太陽電池の製造方法において、前記第１の薄膜多結晶シリコン半導体層を次の１から６の工程から作製することを特徴とする薄膜多結晶シリコン太陽電池の製造方法。
▲１▼．基板の種類に依存しないで結晶質膜が成膜する条件で、１ｎｍから１０ｎｍ程度成膜をする工程。
▲２▼．Ｈラジカルを照射する工程。
▲３▼．結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で１０ｎｍ程度成膜する工程。
▲４▼．Ｈラジカルを照射する工程。
▲５▼．▲３▼と▲４▼とを交互に繰り返し、連続結晶膜を形成する工程。
▲６▼．結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で、所望の厚さまで成膜をする工程。 - 基板上に、第１の導電型制御不純物をドーピングした第１の薄膜多結晶シリコン半導体層を積層させ、その上に真性導電型の第２の薄膜多結晶シリコン半導体層を積層させ、さらにその上に前記導電型とは逆の第２の導電型制御不純物をドーピングした第３の薄膜多結晶シリコン半導体層を積層することにより、ｎ／ｉ／ｐあるいはｐ／ｉ／ｎの半導体接合を形成し、その上に反射防止膜を形成した構造の太陽電池において、前記第１の薄膜多結晶シリコン半導体層を次の１から６の工程から作製することを特徴とする薄膜多結晶シリコン太陽電池の製造方法。
▲１▼．基板の種類に依存しないで結晶質膜が成膜する条件で、１ｎｍから１０ｎｍ程度成膜をする工程。
▲２▼．Ｈラジカルを照射する工程。
▲３▼．結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で１０ｎｍ程度成膜する。
▲４▼．Ｈラジカルを照射する工程。
▲５▼．▲３▼と▲４▼とを交互に繰り返し、連続結晶膜を形成する工程。
▲６▼．結晶基板でエピ成長、ガラス基板で非晶質膜が成膜する条件で、所望の厚さまで成膜をする工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003084538A JP2004296599A (ja) | 2003-03-26 | 2003-03-26 | 薄膜多結晶シリコン太陽電池及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003084538A JP2004296599A (ja) | 2003-03-26 | 2003-03-26 | 薄膜多結晶シリコン太陽電池及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004296599A true JP2004296599A (ja) | 2004-10-21 |
Family
ID=33399688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003084538A Pending JP2004296599A (ja) | 2003-03-26 | 2003-03-26 | 薄膜多結晶シリコン太陽電池及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004296599A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007150143A (ja) * | 2005-11-30 | 2007-06-14 | Shimadzu Corp | 太陽電池の反射防止膜成膜方法、太陽電池および成膜装置 |
| JP2008277805A (ja) * | 2007-04-06 | 2008-11-13 | Semiconductor Energy Lab Co Ltd | 光起電力装置及びその製造方法 |
| WO2010050363A1 (ja) * | 2008-10-28 | 2010-05-06 | 三菱電機株式会社 | プラズマｃｖｄ装置、半導体膜の製造方法、薄膜太陽電池の製造方法およびプラズマｃｖｄ装置のクリーニング方法 |
| CN106972067A (zh) * | 2017-05-09 | 2017-07-21 | 无锡赛晶太阳能有限公司 | 一种多晶硅太阳能电池 |
-
2003
- 2003-03-26 JP JP2003084538A patent/JP2004296599A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007150143A (ja) * | 2005-11-30 | 2007-06-14 | Shimadzu Corp | 太陽電池の反射防止膜成膜方法、太陽電池および成膜装置 |
| JP4715474B2 (ja) * | 2005-11-30 | 2011-07-06 | 株式会社島津製作所 | 太陽電池の反射防止膜成膜方法、および太陽電池反射防止膜成膜装置 |
| JP2008277805A (ja) * | 2007-04-06 | 2008-11-13 | Semiconductor Energy Lab Co Ltd | 光起電力装置及びその製造方法 |
| US8828789B2 (en) | 2007-04-06 | 2014-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Photovoltaic device and method for manufacturing the same |
| TWI485864B (zh) * | 2007-04-06 | 2015-05-21 | Semiconductor Energy Lab | 光電伏打裝置及其製造方法 |
| WO2010050363A1 (ja) * | 2008-10-28 | 2010-05-06 | 三菱電機株式会社 | プラズマｃｖｄ装置、半導体膜の製造方法、薄膜太陽電池の製造方法およびプラズマｃｖｄ装置のクリーニング方法 |
| US8631762B2 (en) | 2008-10-28 | 2014-01-21 | Mitsubishi Electric Corporation | Plasma CVD apparatus, method for manufacturing semiconductor film, method for manufacturing thin-film solar cell, and method for cleaning plasma CVD apparatus |
| CN106972067A (zh) * | 2017-05-09 | 2017-07-21 | 无锡赛晶太阳能有限公司 | 一种多晶硅太阳能电池 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3152328B2 (ja) | 多結晶シリコンデバイス | |
| JP2002343993A (ja) | 薄膜多結晶太陽電池及びその形成方法 | |
| JP2002343993A5 (ja) | ||
| EP1271661B1 (en) | Photovoltaic device | |
| JP2829653B2 (ja) | 光起電力素子 | |
| EP1041646A1 (en) | Method of producing silicon thin-film photoelectric transducer and plasma cvd apparatus used for the method | |
| JPH11162857A (ja) | 微結晶シリコン膜形成方法および光起電力素子の製造方法 | |
| JPH11243218A (ja) | 積層型光起電力素子 | |
| JP2008535210A (ja) | 薄膜シリコンに基づいた光電池の製造方法 | |
| JPH0253941B2 (ja) | ||
| CN106887483A (zh) | 硅基异质接面太阳能电池及其制备方法 | |
| KR100844505B1 (ko) | 질화-산화알루미늄 박막 내의 음성 고정전하를 이용한 박판실리콘 태양전지의 제조방법 | |
| JP2004296599A (ja) | 薄膜多結晶シリコン太陽電池及びその製造方法 | |
| JP3491977B2 (ja) | 多結晶シリコン太陽電池 | |
| JPH07263731A (ja) | 多結晶シリコンデバイス | |
| JP2918814B2 (ja) | 光起電力素子及びその製造方法 | |
| JP3201540B2 (ja) | 太陽電池及びその製造方法 | |
| JPH04266067A (ja) | 光起電力素子 | |
| JPH11214717A (ja) | 薄膜多結晶Ｓｉ太陽電池 | |
| JP2004111551A (ja) | シリコン光起電力素子及びその製造方法 | |
| JP3672750B2 (ja) | シリコン系薄膜光電変換装置の製造方法 | |
| JP2757896B2 (ja) | 光起電力装置 | |
| JP2000058889A (ja) | シリコン系薄膜およびシリコン系薄膜光電変換装置 | |
| JPH06184755A (ja) | 堆積膜形成方法および堆積膜形成装置 | |
| JP2004087933A (ja) | プラズマｃｖｄ装置並びに光起電力素子の製造方法及び光起電力素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100223 |