JP2004281547A - 積層型圧電素子及びその製造方法 - Google Patents
積層型圧電素子及びその製造方法 Download PDFInfo
- Publication number
- JP2004281547A JP2004281547A JP2003068362A JP2003068362A JP2004281547A JP 2004281547 A JP2004281547 A JP 2004281547A JP 2003068362 A JP2003068362 A JP 2003068362A JP 2003068362 A JP2003068362 A JP 2003068362A JP 2004281547 A JP2004281547 A JP 2004281547A
- Authority
- JP
- Japan
- Prior art keywords
- bonding material
- piezoelectric element
- material layer
- unit
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/03—Assembling devices that include piezoelectric or electrostrictive parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
- H10N30/073—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
Abstract
【課題】複数の素子ユニットを積層してなり，長期間に渡って優れた性能を維持し得る積層型圧電素子及びその製造方法を提供すること。
【解決手段】積層型圧電素子１０は，セラミック層と，内部電極を構成する電極部を含む電極配設層とを交互に積層してなるユニット積層体１１を，接合材層１９を介設して複数積層してなる素子である。そして，積層型圧電素子１０の両端部は，ユニット積層体１１により構成してある。この積層型圧電素子１０では，接合材層１９の厚さＬ２及び積層方向に略直交する断面積Ｓ２を，数式１及び数式２を満たすように設定してある。
【選択図】 図３
【解決手段】積層型圧電素子１０は，セラミック層と，内部電極を構成する電極部を含む電極配設層とを交互に積層してなるユニット積層体１１を，接合材層１９を介設して複数積層してなる素子である。そして，積層型圧電素子１０の両端部は，ユニット積層体１１により構成してある。この積層型圧電素子１０では，接合材層１９の厚さＬ２及び積層方向に略直交する断面積Ｓ２を，数式１及び数式２を満たすように設定してある。
【選択図】 図３
Description
【０００１】
【技術分野】
本発明は，セラミック層と電極配設層とを交互に積層してなるユニット積層体を，接合材を介設して複数，積層してなる積層型圧電素子及びその製造方法に関する。
【０００２】
【従来技術】
セラミック層と電極配設層とを交互に積層した積層型圧電素子について，その圧電効果により軸方向に大きな変位量を得るためには，セラミック層の積層枚数を増やす必要がある。
しかし，積層枚数の多い積層型圧電素子を精度良く作製するのは，容易でなく製造効率を維持することが難しい。
【０００３】
そこで，まず，積層枚数の少ないサブユニットとしての素子ユニットを複数個作製しておき，これら素子ユニットを，接合材を介設して相互に積層することにより，全体として所望の積層枚数を有する積層型圧電素子を作製する場合がある。
【０００４】
【特許文献１】
特開平４−１６７５８０号公報（第３−５頁，第１図）
【０００５】
【解決しようとする課題】
しかしながら，上記従来の積層型圧電素子では次のような問題がある。すなわち，接合材の硬さが適切でないと，上記積層型圧電素子の圧電効率が低下したり，接合材自体の疲労寿命が短くなるという問題がある。
上記接合材が軟らかすぎる場合には，上記積層型圧電素子を構成する上記各素子ユニットの圧電効果が，接合材層の圧縮変形として吸収されてしまい圧電効率が低下するおそれがある。
一方，上記接合材が硬すぎる場合には，上記各素子ユニットの変位に伴う応力歪み等により接合材自体が疲労破壊を生じやすく，素子ユニット間に剥離を生じるおそれがある。
【０００６】
本発明は，かかる従来の問題点に鑑みてなされたもので，複数の素子ユニットを積層してなり，長期間に渡って優れた性能を維持し得る積層型圧電素子及びその製造方法を提供しようとするものである。
【０００７】
【課題の解決手段】
第１の発明は，セラミック層と，内部電極を構成する電極部を含む電極配設層とを交互に積層してなるユニット積層体を，接合材層を介設して複数積層してなり，かつ，積層方向の両端部を上記ユニット積層体により構成した積層型圧電素子において，
上記接合材層の厚さＬ２及び積層方向に直交する断面積Ｓ２を，次の数式１及び数式２を満たすように設定してあることを特徴とする積層型圧電素子にある（請求項１）。
【０００８】
（Ｎ１×Ｌ１）／（Ｓ１×Ｙ１）≧
（Ｎ２×Ｌ２）／（Ｓ２×（（２０００−１０８００×Ｌ２）×Ｙ２））・・・数式１
Ｓ２≦Ｓ１ ・・・数式２
Ｌ１：ユニット積層体の積層方向の高さ（ｍｍ）
Ｓ１：ユニット積層体の積層方向に直交する断面積（平方ｍｍ）
Ｙ１：ユニット積層体の積層方向のヤング率（ＭＰａ）
Ｎ１：ユニット積層体の積層数
Ｌ２：接合材層の積層方向の高さ（ｍｍ）
Ｓ２：接合材層の積層方向に直交する断面積（平方ｍｍ）
Ｙ２：接合材層を構成する材料のヤング率（ＭＰａ）
Ｎ２：接合材層の数
【０００９】
上記第１の発明の積層型圧電素子は，数式１及び数式２の関係式を満たす接合材層を介設して，上記ユニット積層体を複数積層したものである。
上記数式１及び数式２によって形状を定めた上記接合材層は，ヤング率Ｙ２と断面積Ｓ２と積層方向の高さＬ２とのバランスが良好であるため，上記接合材層全体として適切な硬さを呈するものである。
【００１０】
すなわち，上記接合材層を介設して上記素子ユニットを複数，積層してなる上記積層型圧電素子では，上記接合材層が適度な硬さを備えている。そのため，各素子ユニットが奏する圧電効果による変位が，上記接合材層の変形により吸収されてしまうおそれが少ない。
したがって，上記の積層型圧電素子は，圧電効果によって大きな変位を発生することができる圧電効果の高い優れた性能を有するものとなる。
【００１１】
また，上記積層型圧電素子では，上記接合材層が適度な柔軟性を備えている。そのため，各素子ユニットの圧電効果によって生じるおそれがある応力歪み等によって，上記接合材層が疲労破壊するおそれが少ない。
したがって，上記の積層型圧電素子は，長期間の使用に渡って，その優れた性能を維持することができる。
【００１２】
第２の発明は，セラミック層と，内部電極を構成する電極部を含む電極配設層とを交互に積層してなるユニット積層体を，接合材層を介設して複数積層してなり，かつ，積層方向の両端部及び積層方向の中間部のうち，少なくともいずれか一カ所に不活性層をなす保持部材を配設してなる積層型圧電素子において，
上記接合材層の厚さＬ２及び積層方向に直交する断面積Ｓ２を，次の数式３及び数式４を満たすように設定してあることを特徴とする積層型圧電素子にある（請求項２）。
（Ｎ１×Ｌ１）／（Ｓ１×Ｙ１）＋（Ｎ３×Ｌ３）／（Ｓ３×Ｙ３）≧
（Ｎ２×Ｌ２）／（Ｓ２×（（２０００−１０８００×Ｌ２）×Ｙ２））・・・数式３
Ｓ２≦Ｓ１ ・・・数式４
Ｌ１：ユニット積層体の積層方向の高さ（ｍｍ）
Ｓ１：ユニット積層体の積層方向に直交する断面積（平方ｍｍ）
Ｙ１：ユニット積層体の積層方向のヤング率（ＭＰａ）
Ｎ１：ユニット積層体の積層数
Ｌ２：接合材層の積層方向の高さ（ｍｍ）
Ｓ２：接合材層の積層方向に直交する断面積（平方ｍｍ）
Ｙ２：接合材層を構成する材料のヤング率（ＭＰａ）
Ｎ２：接合材層の数
Ｌ３：保持部材の積層方向の高さ（ｍｍ）
Ｓ３：保持部材の積層方向に直交する断面積（平方ｍｍ）
Ｙ３：保持部材の積層方向のヤング率（ＭＰａ）
Ｎ３：保持部材の積層数
【００１３】
上記第２の発明の積層型圧電素子は，数式３及び数式４の関係式を満たす接合材層を介設して，複数の上記ユニット積層体と上記保持部材とを積層したものである。
上記数式３及び数式４によって形状を定めた上記接合材層は，ヤング率Ｙ２と断面積Ｓ２と積層方向の高さＬ２とのバランスが良好であるため，上記接合材層全体として適切な硬さを呈するものである。
すなわち，上記接合材層を介設して上記素子ユニットを複数，積層してなる上記積層型圧電素子では，上記接合材層が適度な硬さを備えている。そのため，各素子ユニットが奏する圧電効果による変位が，上記接合材層の変形により吸収されてしまうおそれが少ない。
したがって，上記の積層型圧電素子は，圧電効果によって大きな変位を発生することができる圧電効果の高い優れた性能を有するものとなる。
【００１４】
また，上記積層型圧電素子では，上記接合材層が適度な柔軟性を備えている。そのため，各素子ユニットの圧電効果によって生じるおそれがある応力歪み等によって，上記接合材層が疲労破壊するおそれが少ない。
したがって，上記の積層型圧電素子は，長期間の使用に渡って，その優れた性能を維持することができる。
さらに，上記数式３は，上記積層型圧電素子の両端部に上記保持部材を接合するか，一方の端部にのみ上記保持部材を接合するかを，変数Ｎ３の変更により柔軟に対応できるように構成してある。
【００１５】
第３の発明は，セラミック層と電極配設層とを交互に積層してなるユニット積層体を，接合材層を介設して複数積層してなる請求項７の発明にかかる積層型圧電素子を製造する製造方法において，
上記セラミック層と電極配設層とを交互に積層してなるユニット積層体を作製するユニット製作工程と，
上記ユニット積層体の端面に配設した接合材を介設して，上記ユニット積層体を積層する積層工程と，
隣り合う上記ユニット積層体の間隙と，上記接合材の外周面によって形成されたユニット隙間に硬化材を配設して，該硬化材と上記接合材とからなる上記接合材層を形成する硬化材配設工程とを含むことを特徴とする積層型圧電素子の製造方法にある（請求項９）。
【００１６】
上記第３の発明の積層型圧電素子の製造方法では，上記積層工程により上記ユニット積層体を相互に接合した後，上記硬化材配設工程を実施する。
そして，該硬化材配設工程では，隣り合う上記ユニット積層体の間隙と上記積層工程で配設した上記接合材の外周面によって形成された隙間に硬化材を配設して，該硬化材と上記接合材とからなる上記接合材層を形成する。
【００１７】
上記製造方法によれば，上記接合材層のうち上記接合材の硬さが十分でない場合であっても，上記硬化材配設工程において上記隙間に硬化材を配設することで，上記接合材層全体としては適切な硬さを維持することができる。
すなわち，上記製造方法で製造した上記積層型圧電素子は，上記接合材と上記硬化材との組み合わせによりなる上記接合材層の硬さが適切であり，優れた圧電性能と，長期間に渡る製品寿命とを両立することができる。
【００１８】
【発明の実施の形態】
上記第１又は上記第２の発明における上記接合材層は，シリコーン樹脂、エポキシ樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミドイミド樹脂等の接合材等の接合材より形成することができる。
上記第１の発明においては，上記積層型圧電素子は，８０℃以上２００℃以下の動作温度域において，上記数式１及び上記数式２を満たしていることが好ましい（請求項３）。
この場合には，上記積層型圧電素子の動作温度が，８０℃以上２００℃以下となった場合に起こるおそれのある上記接合材層のトラブルを生じるおそれが少ない。
【００１９】
上記第２の発明においては，上記積層型圧電素子は，８０℃以上２００℃以下の動作温度域において，上記数式３及び上記数式４を満たしていることが好ましい（請求項４）。
この場合には，上記積層型圧電素子の動作温度が，８０℃以上２００℃以下となった場合に起こるおそれのある上記接合材層のトラブルを生じるおそれが少ない。
【００２０】
上記第１の発明又は上記第２の発明においては，上記電極配設層は，導電性を有する電極部と，該電極部が上記電極配設層の端部から内方に後退した領域である控え部とからなり，上記ユニット積層体の積層方向の端面における上記接合材層を形成した領域は，上記各電極配設層において上記電極部が積層方向に重合して存在する領域に包含される領域であることが好ましい（請求項５）。
この場合には，部分電極構造を呈する上記積層型圧電素子において，積層方向に上記電極部が重合せず，圧電効果を生じない不活性な領域を避けて上記接合材層を配置することができる。
【００２１】
そのため，上記ユニット積層体の圧電効果による応力を上記接合材層の積層方向の端面に略均等に作用させることができ，該接合材層の内部において歪み等を生じるおそれが少ない。
したがって，上記接合材層であれば，上記積層型圧電素子の伸縮に伴う疲労破壊や接合面の剥離等のトラブルを生じるおそれが少ない。
【００２２】
また，上記接合材層は，上記接合材からなる領域と，硬化材からなる領域とを組み合わせて構成してあることが好ましい（請求項６）。
この場合には，上記接合材と上記硬化材との組み合わせにより，上記接合材層全体としての所望の特性を得ることができる。
【００２３】
そのため，上記硬化材との組み合わせによれば，上記接合材として適用し得る材料の選択範囲を拡大することができる。
なお，上記硬化材としては，シリコーン樹脂、エポキシ樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミドイミド樹脂等を適用することができる。
【００２４】
また，上記接合材層を形成する接合材は，エポキシ樹脂，シリコーン樹脂，ウレタン樹脂又はポリアミドイミド樹脂よりなる材料であることが好ましい（請求項７）。
この場合には，接合力と硬さとのバランスに優れたエポキシ樹脂，シリコーン樹脂，ウレタン樹脂又はポリアミドイミド樹脂よりなる接合材により，適度な硬さを有すると共に，耐久性に優れた上記接合材層を形成することができる。
【００２５】
また，上記接合材層の厚さは，０．０００１ｍｍ以上０．０１ｍｍ以下であることが好ましい（請求項８）。
この場合には，接合材層の層厚が薄いため，上記第１の発明及び上記第２の発明による作用効果が特に有効となる。
【００２６】
一方，上記接合材層の厚さが０．０００１ｍｍ未満であると，上記ユニット積層体を十分強固に接合できないおそれがある。
また，上記接合材層の厚さが０．０１ｍｍを超えると，上記積層型圧電素子全体として，その圧電効率を十分高く維持できないおそれがある。
【００２７】
上記第３の発明においては，上記硬化材配設工程は，真空法，毛細管現象を利用した方法又は液体射出成形法を利用して，上記ユニット隙間に上記硬化材を充填する工程であることが好ましい（請求項１０）。
この場合には，上記のような各方法により，上記隙間内に上記硬化材を効率良く充填，配置することができる。
【００２８】
【実施例】
（実施例１）
本例の積層型圧電素子１０について，図１〜図７を用いて説明する。
本例の積層型圧電素子１０は，図３に示すごとく，セラミック層１１１と，内部電極を構成する電極部５０３を含む電極配設層１１２とを交互に積層してなるユニット積層体１１を複数積層してなる素子である。ここで，この積層型圧電素子１０は，積層方向の両端部をユニット積層体１１により構成した素子である。
そして，この積層型圧電素子１０では，接合材層１９の厚さＬ２及び積層方向に略直交する断面積Ｓ２を，数式１及び数式２を満たすように設定してある。
（Ｎ１×Ｌ１）／（Ｓ１×Ｙ１）≧
（Ｎ２×Ｌ２）／（Ｓ２×（（２０００−１０８００×Ｌ２）×Ｙ２））・・・数式１
Ｓ２≦Ｓ１ ・・・数式２
Ｌ１：ユニット積層体の積層方向の高さ（ｍｍ）
Ｓ１：ユニット積層体の積層方向に直交する断面積（平方ｍｍ）
Ｙ１：ユニット積層体の積層方向のヤング率（ＭＰａ）
Ｎ１：ユニット積層体の積層数
Ｌ２：接合材層の積層方向の高さ（ｍｍ）
Ｓ２：接合材層の積層方向に直交する断面積（平方ｍｍ）
Ｙ２：接合材層を構成する材料のヤング率（ＭＰａ）
Ｎ２：接合材層の数
以下に，この内容について詳しく説明する。
【００２９】
まず，本例の積層型圧電素子１０の構造について説明する。
この積層型圧電素子１０は，図３に示すごとく，接合材層１９を介設して，２５基のユニット積層体１１を積層してなり，全体として５００層の活性セラミック層を備えた素子である。
そして，本例の積層型圧電素子１０は，積層方向に直交して略正方形状を呈する断面形状を呈しており，その対向する側面１１５には１対の側面電極１１６を接合してある。
【００３０】
本例のユニット積層体１１は，図３に示すごとく，０．０８ｍｍ厚のセラミック層１１１と，０．００３ｍｍ厚の電極配設層１１２とを交互に積層してなり，２２層のセラミック層１１１と２１層の電極配設層１１２とからなる部分電極構造の積層体である。
このユニット積層体１１の積層方向の高さは１．８ｍｍであり，積層方向に直交する断面積は４６平方ｍｍである。また，該ユニット積層体１１の実測ヤング率は，５７０００ＭＰａである。
【００３１】
上記電極配設層１１２は，図２に示すごとく，導電性を有する導電材料よりなる電極部５０３と，導電材料を形成してない控え部５０４とからなる。
各電極配設層１１２では，上記側面電極１１６（図３）を接合する２箇所の側面１１５のうち，いずれか一方の側面に面して控え部５０４を形成してあり，一方の側面に面して控え部５０４を露出する電極配設層１１２では，他方の側面に電極部５０３を露出するように構成してある。そして，各側面１１５では，電極配設層１１２として控え部５０４と電極部５０３とが，積層方向に交互に現れるように構成してある。
【００３２】
本例の積層型圧電素子１０は，図３に示すごとく，シリコーン樹脂よりなる接合材を硬化させてなる接合材層１９を介設して各ユニット積層体１１を相互に接合して積層してある。
特に，本例の積層型圧電素子１０では，接合材層１９をなす接合材のヤング率Ｙ２と，積層方向の高さＬ２と，積層方向に直交する断面積Ｓ２とを，上記数式１及び上記数式２を満たすように設定してある。
【００３３】
なお，本例の上記接合材のヤング率Ｙ２は，１．２ＭＰａである。ここで，このヤング率Ｙ２は，接合材層１０を構成する接合材を，ブロック形状に成形して，乾燥硬化してなる試料片について測定されるヤング率である。
そして，本例の積層型圧電素子１０では，ヤング率Ｙ２＝１．２ＭＰａについて上記数式１が満足されるように，接合材層の高さＬ２を０．００１ｍｍとし，図４に示すごとく，軸方向に直交する断面積Ｓ２を７平方ｍｍに設定してある。
【００３４】
ここで，数式１及び数式２の適用により，接合材層１９を最適設計できる根拠について説明する。
本例の積層型圧電素子１０（図３参照。）を積層方向に圧縮する方向に荷重を作用させると，ユニット積層体１１自体及びユニット積層体１１を接合する接合材層１９に圧縮変形を生じる。
そして，全てのユニット積層体１１の圧縮変形量の総和に対して，全ての接合材層１９の圧縮変形量の総和が大きくなると積層型圧電素子１０全体での圧電効率が著しく低下するおそれがある。
【００３５】
一般的には，圧電性能の良い積層型圧電素子を実現するためには，参考式１に示すごとく，接合材層の圧縮変形量を，ユニット積層体の圧縮変形量以下に抑制する必要がある。
（Ｎ１×Ｌ１）／（Ｓ１×Ｙ１）≧（Ｎ２×Ｌ２）／（Ｓ２×Ｙ２）・・・参考式１
【００３６】
ここで，発明者らは，ユニット積層体を積層してなる積層型圧電素子について，鋭意，実施した研究及び実証実験を通じて，実際の積層型圧電素子において上記参考式１が適切でない場合があるという知見を見出している。
そして，発明者らは，さらに各種実験を実施して，積層型圧電素子の接合材層について実測したヤング率（実効ヤング率）が，図５及び図６に示すごとく，接合材層１９の積層方向の厚みに依存する傾向にあることを見出し，この事実に注目した。
なお，図５及び図６では，縦軸に実効ヤング率／ヤング率Ｙ２比を，横軸に接合材層１９の厚さを示している。
【００３７】
また，発明者らは，図５に示すごとく，接合材層１９の薄い領域において上記の依存傾向が顕在化しており，特に，層厚５００μｍ以下の領域で接合材層１９について実測した実効ヤング率が急激に上昇することを各種研究を通じて実証した。
一方，層厚１０００μｍ以上の領域では，実効ヤング率が安定しており，その値はヤング率Ｙ２に略一致していることを確認した。
【００３８】
さらに，発明者らは，接合材の材質や，接合材層１９の配置形状等を変更して実施した各種の追試験を通じて，以下の知見を見出した。
▲１▼層厚５００μｍ以下の領域における上記実効ヤング率／ヤング率Ｙ２比は，層厚との間に高い相関を有している。
▲２▼層厚５００μｍ以下の領域における上記実効ヤング率／ヤング率Ｙ２比は，接合材層１９の配置形状との関連性が低く，専ら，接合材層１９の厚さ及び断面積に依存している。
▲３▼層厚５００μｍ以下の領域における上記実効ヤング率／ヤング率Ｙ２比は，接合材層１９をなす接合材の種類との関連性は低い。
【００３９】
またさらに，発明者らは，上記▲１▼の実効ヤング率／ヤング率Ｙ２比と，接合材層１９の層厚との関係について，精度良く一次近似できることを見出した。すなわち，実効ヤング率は，次の数式５に示すように，ヤング率Ｙ２に基づいて精度良く近似することができる。
（実効ヤング率）＝（２０００−１０８００×Ｌ２）×Ｙ２ ・・・数式５
【００４０】
そして，上記の数式１は，上記参考式１のＹ２として，数式５に基づく実効ヤング率を代入したものである。
すなわち，上記一般的な参考式１は，接合材層の層厚とヤング率との依存関係を全く考慮していない式であるのに対して，上記数式１は，接合材層の厚さが薄い場合を考慮に含めてある。
それ故，数式１及び数式１を適用すれば，接合材層の層厚が薄い領域に至るまで，接合材層１９の最適設計が可能となるのである。
【００４１】
本例の積層型圧電素子１０は，図３に示すごとく，各ユニット積層体１１の側面１１５に，導電性接着剤により側面電極１１６を接合したものである。
ここで，各ユニット積層体１１の各側面１１５では，積層方向に１層おきの電極配設層１１２として電極部５０３が露出している。したがって，積層型圧電素子１０の側面１１５に接合した上記一対の側面電極１１６のうち一方は，一層おきの電極配設層１１２の電極部５０３と電気的に接続され，他方の側面電極１１６は，上記一方の側面電極１１６と電気的に絶縁された一層おきの電極配設層１１２の電極部５０３と電気的に接続されることになる。
そして，上記積層型圧電素子１０は，一対の側面電極１１６間に電圧を印加することにより，各ユニット積層体１１の各セラミック層１１１に圧電効果を生じさせることができるよう構成してある。
【００４２】
次に，本例の積層型圧電素子１を製造する方法について説明する。
ここでは，まず，上記のユニット積層体を作製する方法について説明する。
このユニット積層体１１を製造するに当たっては，予め，圧電素子材料であるグリーンシート用のスラリーからグリーンシート（図示略。）を作製する。
【００４３】
このスラリーは，チタン酸ジルコン酸鉛（ＰＺＴ）などの圧電セラミックスになるセラミック原料にバインダーと微量の可塑剤及び消泡剤を添加した後，有機溶媒中に分散させたものである。
本例では，上記のスラリーを，ドクターブレード法によって図示しないキャリアフィルム上に塗布し，所定の厚さのグリーンシートを生成した。なお，スラリーからグリーンシートを生成する方法としてはドクターブレード法の他，押出成形法その他種々の方法を採ることができる。
【００４４】
次に，図１に示すごとく，グリーンシート片５２１の積層面に，導電材料であるＡｇ−Ｐｄペーストをスクリーン印刷により塗布する。ここで，積層面の外周部に当たる１辺部を残してＡｇ−Ｐｄペーストを塗布することにより，上記の控え部５０４となる領域を積層面上に形成することができる。
そしてその後，導電材料を塗布した積層面全面に，接着材としての上記スラリーを塗布する。
【００４５】
次に，図１に示すごとく，グリーンシート片５２１を，順次，積層する。ここでは，同図に示すごとく，控え部５０４の配置が交互に反転するようにグリーンシート片５２１を積層して中間積層体（図示略）を作製した。
【００４６】
次に，図２に示すごとく，この中間積層体を焼成してユニット積層体１１を作製する。本例では，１２００℃雰囲気中に２時間保持して中間積層体を焼成した後，炉冷を実施した。
そうすると，上記グリーンシート片５２１の積層面に塗布した導電材料は，層状をなす電極部５０３を形成することとなる。そして，上記ユニット積層体１１においては，各電極配設層１１２は，対向する側面１１５において１層おきに電極部５０３を露出させており，かつ，一方の側面１１５に電極部５０３を露出する電極配設層１１２は，他方の側面１１５では電極部５０３を露出しないように構成される。
【００４７】
次に，上記のごとく製造した２５基のユニット積層体１１を，接合材層１９を介設して相互に接合して積層する。
ここでは，まず，上記の数式１で算出した断面積Ｓ２＝７平方ｍｍと積層方向高さＬ２＝０．００１ｍｍに基づいて，必要な接合材の容量を算出する。そして，算出した所定の容量の接合材を，各ユニット積層体１１の接合面に塗布した。
【００４８】
本例で形成した接合材層１９の軸方向に直交する断面形状は，図４に示すごとく，略円形状を呈するものである。
そこで，本例では，上記接合材を各ユニット積層体１１の接合面に塗布するに当たっては，接合面の中心部に略円形状を呈するように所定の容量の接合材を塗布した。
【００４９】
なお，接合材層をなす接合材の配置及び断面形状は，単一の略円形状に限定されるものではなく，図７（ａ），（ｂ）に示すごとく，様々な配置，断面形状とすることができる。この場合には，接合材層をなす接合材の配置及び断面形状に合わせて接合材を塗布すれば良い。
【００５０】
次に，各ユニット積層体１１を接合するに当たっては，まず，接合材を塗布した各ユニット積層体１１を積層し，上記積層型圧電素子１０を仮組立する。
その後，積層方向高さＬ１＝１．８ｍｍを呈する２５基のユニット積層体１１と，積層方向高さＬ２＝０．００１ｍｍを呈する２４箇所の接合材層１９とを組み合わせてなる設計上の積層高さが得られるように，上記仮組した積層型圧電素子１０を積層方向に圧縮する。さらに，積層型圧電素子１０を，上記設計上の積層高さを維持したまま保持して接合材を乾燥させ，所定形状の接合材層１９を形成する。
【００５１】
上記のごとく，積層型圧電素子１０が上記設計上の積層高さをなすように，各ユニット積層体１１を積層して接合すれば，上記所定の容量の接合材から断面積Ｓ２及び積層方向高さＬ２を呈する接合材層１９を形成することができる。
そして，本例の積層型圧電素子１０は，該積層型圧電素子１０の側面１１５に，導電性接着剤により上記一対の側面電極１１６を接合してなる。
この積層型圧電素子１０は，上記一対の側面電極１１６間に所定の電圧を印加することにより，各セラミック層１１１に圧電効果を発生させて，上記積層型圧電素子１０全体として大きな変位量を実現することができるように構成してある。
【００５２】
以上のごとく，数式１及び数式２に基づいて設計した本例の積層型圧電素子１０では，上記接合材層１９について，上記基準ヤング率Ｙ２に対する断面積Ｓ２と積層方向の高さＬ２とのバランスが良好である。
そのため，上記接合材層１９を介設して上記複数の素子ユニット１１を積層してなる上記積層型圧電素子１０では，上記接合材層１９が適度な硬さを備えている。それ故，各素子ユニット１１が奏する圧電効果による変位が，上記接合材層１９の変形により吸収されてしまうおそれが少ない。
したがって，上記の積層型圧電素子１０は，圧電効果によって大きな変位を奏する優れた性能を有するものである。
【００５３】
また，上記積層型圧電素子１０では，上記接合材層１９が適度な柔軟性を備えている。そのため，各素子ユニット１１の圧電効果によって生じるおそれがある応力歪み等によって，上記接合材層１９が疲労破壊するおそれが少ない。
したがって，上記の積層型圧電素子１０は，長期間の使用に渡って，その優れた性能を維持することができる。
【００５４】
（実施例２）
本例は，実施例１の積層型圧電素子の両端に，さらに保持部材１８を積層した例である。
本例の両端に保持部材１８を接合してなる積層型圧電素子１０について，図８を用いて説明する。
【００５５】
この積層型圧電素子１０では，両端に配置したユニット積層体１１の端面と保持部材１８の端面とを，ユニット積層体１１間の接合材１９層と同様の接合材層１９を介設して接合してある。
アルミナよりなる保持部材１８は，積層方向の高さＬ３が２ｍｍ，積層方向に直交する断面積が４６平方ｍｍであり，ヤング率の実測値Ｙ３として３８００００ＭＰａを呈するものである。
【００５６】
そして，本例の接合材層１９は，接合材の基準ヤング率Ｙ２と，積層方向の高さＬ２と，積層方向に直交する断面積Ｓ２とを，次に示す数式３及び数式４を満たすように設定してある。
（Ｎ１×Ｌ１）／（Ｓ１×Ｙ１）＋（Ｎ３×Ｌ３）／（Ｓ３×Ｙ３）≧
（Ｎ２×Ｌ２）／（Ｓ２×（（２０００−１０８００×Ｌ２）×Ｙ２））・・・数式３
Ｓ２≦Ｓ１ ・・・数式４
Ｌ１：ユニット積層体の積層方向の高さ（ｍｍ）
Ｓ１：ユニット積層体の積層方向に直交する断面積（平方ｍｍ）
Ｙ１：ユニット積層体の積層方向のヤング率（ＭＰａ）
Ｎ１：ユニット積層体の積層数
Ｌ２：接合材層の積層方向の高さ（ｍｍ）
Ｓ２：接合材層の積層方向に直交する断面積（平方ｍｍ）
Ｙ２：接合材層を構成する材料のヤング率（ＭＰａ）
Ｎ２：接合材層の数
Ｌ３：保持部材の積層方向の高さ（ｍｍ）
Ｓ３：保持部材の積層方向に直交する断面積（平方ｍｍ）
Ｙ３：保持部材の積層方向のヤング率（ＭＰａ）
Ｎ３：保持部材の積層数
【００５７】
ここで，本例では，積層型圧電素子の両端部に，それぞれ保持部材１８を積層してあるため，同式における保持部材１８の積層数Ｎ３は２個となる。
このように本例では，上記積層型圧電素子１０の両端部に上記保持部材１８を接合してあるため，実施例１の数式１及び数式２に代えて，数式３及び数式４を適用した。
これらの式によれば，上記積層型圧電素子１０の両端部に上記保持部材１８を接合してなる積層型圧電素子１０について，常に，適切な上記接合材層１９の積層方向高さＬ２及び断面積Ｓ２を算出することができる。
【００５８】
なお，本例では，上記積層型圧電素子１０の両端部に保持部材１８を積層してある。これに代えて，上記積層型圧電素子１０の一方の端部にのみ，保持部材１８を積層することもできる。この場合には，数式２における保持部材１８の積層数Ｎ３を変更するのみで足りる。
さらに、保持部材１８を端部ではなく、積層方向の中間部の少なくとも一カ所に積層することもできる。この場合にも数式２を適用できる。
さらになお，その他の構成及び作用効果については実施例１と同様である。
【００５９】
（実施例３）
本例は，実施例１の積層型圧電素子を基にして，接合材層の構成を変更した例である。
本例の積層型圧電素子１０は，図９に示すごとく，接合材１９１からなる領域と，硬化材１９２からなる領域とからなる接合材層１９を有している。
そして，接合材層１９全体として，上記数式１を満たすように構成してある。
【００６０】
また，上記の積層型圧電素子１０を製造するに当たっては，実施例１のごとく，隣接するユニット積層体１１を接合材１９１により接合した後，ユニット積層体１１間の隙間に，毛細管現象を利用した方法により，エポキシ樹脂よりなる硬化材１９２を充填した。
なお，本例で用いた毛細管現象を利用した方法のほか，真空法，液体射出成形法等により硬化材１９２を充填することもできる。
【００６１】
本例では，図示しないディスペンサ装置を用いて硬化材１９２の充填を実施した。
このディスペンサ装置は，位置制御されたディスペンスノズルから，一定量の液状の絶縁材料を吐出できるよう構成されている。本例では，このディスペンサ装置を用いて，隣接するユニット積層体１１の間隙に硬化材１９２を充填し，接合材１９１と硬化材１９２とからなる接合材層１９を形成した。
【００６２】
以上のように，本例の積層型圧電素子１０によれば，接合材１９１としては柔軟な材料を採用しながら，上記接合材層１９の一部を硬化材１９２によって形成することにより，接合材層１９全体としては十分な硬度を実現することができる。
すなわち，接合材１９１の外周側に硬化材１９２を配設することにより，接合材層１９全体のヤング率を適正に確保することができる。
そのため，この積層型圧電素子１０においては，接合材１９１の選択範囲や，接合材層１９の形状のとり得る範囲等を拡大して，その設計自由度を高くすることができる。
なお，その他の構成及び作用効果については実施例１と同様である。
【図面の簡単な説明】
【図１】実施例１における，セラミック積層体の積層手順を示す説明図。
【図２】実施例１における，セラミック積層体の積層構造を示す断面図。
【図３】実施例１における，積層型圧電素子の断面構造を示す断面図。
【図４】実施例１における，接合材層の断面形状を示す断面図。
【図５】実施例１における，接合材層の厚さ（０〜５０００μｍの範囲）とヤング率との関係を示すグラフ。
【図６】実施例１における，図６のグラフ中，接合材層の厚さ０〜１００μｍの領域を拡大したグラフ。
【図７】実施例１における，その他の接合材層の断面形状を示す断面図。
【図８】実施例２における，積層型圧電素子の断面構造を示す断面図。
【図９】実施例３における，積層型圧電素子の断面構造を示す断面図。
【符号の説明】
１０．．．積層型圧電素子，
１１．．．ユニット積層体，
１１１．．．セラミック層，
１１２．．．電極配設層，
１１５．．．側面，
１１６．．．側面電極，
１８．．．保持部材，
１９．．．接合材層，
１９１．．．接合材，
１９２．．．硬化材，
５０３．．．電極部，
５０４．．．控え部，
【技術分野】
本発明は，セラミック層と電極配設層とを交互に積層してなるユニット積層体を，接合材を介設して複数，積層してなる積層型圧電素子及びその製造方法に関する。
【０００２】
【従来技術】
セラミック層と電極配設層とを交互に積層した積層型圧電素子について，その圧電効果により軸方向に大きな変位量を得るためには，セラミック層の積層枚数を増やす必要がある。
しかし，積層枚数の多い積層型圧電素子を精度良く作製するのは，容易でなく製造効率を維持することが難しい。
【０００３】
そこで，まず，積層枚数の少ないサブユニットとしての素子ユニットを複数個作製しておき，これら素子ユニットを，接合材を介設して相互に積層することにより，全体として所望の積層枚数を有する積層型圧電素子を作製する場合がある。
【０００４】
【特許文献１】
特開平４−１６７５８０号公報（第３−５頁，第１図）
【０００５】
【解決しようとする課題】
しかしながら，上記従来の積層型圧電素子では次のような問題がある。すなわち，接合材の硬さが適切でないと，上記積層型圧電素子の圧電効率が低下したり，接合材自体の疲労寿命が短くなるという問題がある。
上記接合材が軟らかすぎる場合には，上記積層型圧電素子を構成する上記各素子ユニットの圧電効果が，接合材層の圧縮変形として吸収されてしまい圧電効率が低下するおそれがある。
一方，上記接合材が硬すぎる場合には，上記各素子ユニットの変位に伴う応力歪み等により接合材自体が疲労破壊を生じやすく，素子ユニット間に剥離を生じるおそれがある。
【０００６】
本発明は，かかる従来の問題点に鑑みてなされたもので，複数の素子ユニットを積層してなり，長期間に渡って優れた性能を維持し得る積層型圧電素子及びその製造方法を提供しようとするものである。
【０００７】
【課題の解決手段】
第１の発明は，セラミック層と，内部電極を構成する電極部を含む電極配設層とを交互に積層してなるユニット積層体を，接合材層を介設して複数積層してなり，かつ，積層方向の両端部を上記ユニット積層体により構成した積層型圧電素子において，
上記接合材層の厚さＬ２及び積層方向に直交する断面積Ｓ２を，次の数式１及び数式２を満たすように設定してあることを特徴とする積層型圧電素子にある（請求項１）。
【０００８】
（Ｎ１×Ｌ１）／（Ｓ１×Ｙ１）≧
（Ｎ２×Ｌ２）／（Ｓ２×（（２０００−１０８００×Ｌ２）×Ｙ２））・・・数式１
Ｓ２≦Ｓ１ ・・・数式２
Ｌ１：ユニット積層体の積層方向の高さ（ｍｍ）
Ｓ１：ユニット積層体の積層方向に直交する断面積（平方ｍｍ）
Ｙ１：ユニット積層体の積層方向のヤング率（ＭＰａ）
Ｎ１：ユニット積層体の積層数
Ｌ２：接合材層の積層方向の高さ（ｍｍ）
Ｓ２：接合材層の積層方向に直交する断面積（平方ｍｍ）
Ｙ２：接合材層を構成する材料のヤング率（ＭＰａ）
Ｎ２：接合材層の数
【０００９】
上記第１の発明の積層型圧電素子は，数式１及び数式２の関係式を満たす接合材層を介設して，上記ユニット積層体を複数積層したものである。
上記数式１及び数式２によって形状を定めた上記接合材層は，ヤング率Ｙ２と断面積Ｓ２と積層方向の高さＬ２とのバランスが良好であるため，上記接合材層全体として適切な硬さを呈するものである。
【００１０】
すなわち，上記接合材層を介設して上記素子ユニットを複数，積層してなる上記積層型圧電素子では，上記接合材層が適度な硬さを備えている。そのため，各素子ユニットが奏する圧電効果による変位が，上記接合材層の変形により吸収されてしまうおそれが少ない。
したがって，上記の積層型圧電素子は，圧電効果によって大きな変位を発生することができる圧電効果の高い優れた性能を有するものとなる。
【００１１】
また，上記積層型圧電素子では，上記接合材層が適度な柔軟性を備えている。そのため，各素子ユニットの圧電効果によって生じるおそれがある応力歪み等によって，上記接合材層が疲労破壊するおそれが少ない。
したがって，上記の積層型圧電素子は，長期間の使用に渡って，その優れた性能を維持することができる。
【００１２】
第２の発明は，セラミック層と，内部電極を構成する電極部を含む電極配設層とを交互に積層してなるユニット積層体を，接合材層を介設して複数積層してなり，かつ，積層方向の両端部及び積層方向の中間部のうち，少なくともいずれか一カ所に不活性層をなす保持部材を配設してなる積層型圧電素子において，
上記接合材層の厚さＬ２及び積層方向に直交する断面積Ｓ２を，次の数式３及び数式４を満たすように設定してあることを特徴とする積層型圧電素子にある（請求項２）。
（Ｎ１×Ｌ１）／（Ｓ１×Ｙ１）＋（Ｎ３×Ｌ３）／（Ｓ３×Ｙ３）≧
（Ｎ２×Ｌ２）／（Ｓ２×（（２０００−１０８００×Ｌ２）×Ｙ２））・・・数式３
Ｓ２≦Ｓ１ ・・・数式４
Ｌ１：ユニット積層体の積層方向の高さ（ｍｍ）
Ｓ１：ユニット積層体の積層方向に直交する断面積（平方ｍｍ）
Ｙ１：ユニット積層体の積層方向のヤング率（ＭＰａ）
Ｎ１：ユニット積層体の積層数
Ｌ２：接合材層の積層方向の高さ（ｍｍ）
Ｓ２：接合材層の積層方向に直交する断面積（平方ｍｍ）
Ｙ２：接合材層を構成する材料のヤング率（ＭＰａ）
Ｎ２：接合材層の数
Ｌ３：保持部材の積層方向の高さ（ｍｍ）
Ｓ３：保持部材の積層方向に直交する断面積（平方ｍｍ）
Ｙ３：保持部材の積層方向のヤング率（ＭＰａ）
Ｎ３：保持部材の積層数
【００１３】
上記第２の発明の積層型圧電素子は，数式３及び数式４の関係式を満たす接合材層を介設して，複数の上記ユニット積層体と上記保持部材とを積層したものである。
上記数式３及び数式４によって形状を定めた上記接合材層は，ヤング率Ｙ２と断面積Ｓ２と積層方向の高さＬ２とのバランスが良好であるため，上記接合材層全体として適切な硬さを呈するものである。
すなわち，上記接合材層を介設して上記素子ユニットを複数，積層してなる上記積層型圧電素子では，上記接合材層が適度な硬さを備えている。そのため，各素子ユニットが奏する圧電効果による変位が，上記接合材層の変形により吸収されてしまうおそれが少ない。
したがって，上記の積層型圧電素子は，圧電効果によって大きな変位を発生することができる圧電効果の高い優れた性能を有するものとなる。
【００１４】
また，上記積層型圧電素子では，上記接合材層が適度な柔軟性を備えている。そのため，各素子ユニットの圧電効果によって生じるおそれがある応力歪み等によって，上記接合材層が疲労破壊するおそれが少ない。
したがって，上記の積層型圧電素子は，長期間の使用に渡って，その優れた性能を維持することができる。
さらに，上記数式３は，上記積層型圧電素子の両端部に上記保持部材を接合するか，一方の端部にのみ上記保持部材を接合するかを，変数Ｎ３の変更により柔軟に対応できるように構成してある。
【００１５】
第３の発明は，セラミック層と電極配設層とを交互に積層してなるユニット積層体を，接合材層を介設して複数積層してなる請求項７の発明にかかる積層型圧電素子を製造する製造方法において，
上記セラミック層と電極配設層とを交互に積層してなるユニット積層体を作製するユニット製作工程と，
上記ユニット積層体の端面に配設した接合材を介設して，上記ユニット積層体を積層する積層工程と，
隣り合う上記ユニット積層体の間隙と，上記接合材の外周面によって形成されたユニット隙間に硬化材を配設して，該硬化材と上記接合材とからなる上記接合材層を形成する硬化材配設工程とを含むことを特徴とする積層型圧電素子の製造方法にある（請求項９）。
【００１６】
上記第３の発明の積層型圧電素子の製造方法では，上記積層工程により上記ユニット積層体を相互に接合した後，上記硬化材配設工程を実施する。
そして，該硬化材配設工程では，隣り合う上記ユニット積層体の間隙と上記積層工程で配設した上記接合材の外周面によって形成された隙間に硬化材を配設して，該硬化材と上記接合材とからなる上記接合材層を形成する。
【００１７】
上記製造方法によれば，上記接合材層のうち上記接合材の硬さが十分でない場合であっても，上記硬化材配設工程において上記隙間に硬化材を配設することで，上記接合材層全体としては適切な硬さを維持することができる。
すなわち，上記製造方法で製造した上記積層型圧電素子は，上記接合材と上記硬化材との組み合わせによりなる上記接合材層の硬さが適切であり，優れた圧電性能と，長期間に渡る製品寿命とを両立することができる。
【００１８】
【発明の実施の形態】
上記第１又は上記第２の発明における上記接合材層は，シリコーン樹脂、エポキシ樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミドイミド樹脂等の接合材等の接合材より形成することができる。
上記第１の発明においては，上記積層型圧電素子は，８０℃以上２００℃以下の動作温度域において，上記数式１及び上記数式２を満たしていることが好ましい（請求項３）。
この場合には，上記積層型圧電素子の動作温度が，８０℃以上２００℃以下となった場合に起こるおそれのある上記接合材層のトラブルを生じるおそれが少ない。
【００１９】
上記第２の発明においては，上記積層型圧電素子は，８０℃以上２００℃以下の動作温度域において，上記数式３及び上記数式４を満たしていることが好ましい（請求項４）。
この場合には，上記積層型圧電素子の動作温度が，８０℃以上２００℃以下となった場合に起こるおそれのある上記接合材層のトラブルを生じるおそれが少ない。
【００２０】
上記第１の発明又は上記第２の発明においては，上記電極配設層は，導電性を有する電極部と，該電極部が上記電極配設層の端部から内方に後退した領域である控え部とからなり，上記ユニット積層体の積層方向の端面における上記接合材層を形成した領域は，上記各電極配設層において上記電極部が積層方向に重合して存在する領域に包含される領域であることが好ましい（請求項５）。
この場合には，部分電極構造を呈する上記積層型圧電素子において，積層方向に上記電極部が重合せず，圧電効果を生じない不活性な領域を避けて上記接合材層を配置することができる。
【００２１】
そのため，上記ユニット積層体の圧電効果による応力を上記接合材層の積層方向の端面に略均等に作用させることができ，該接合材層の内部において歪み等を生じるおそれが少ない。
したがって，上記接合材層であれば，上記積層型圧電素子の伸縮に伴う疲労破壊や接合面の剥離等のトラブルを生じるおそれが少ない。
【００２２】
また，上記接合材層は，上記接合材からなる領域と，硬化材からなる領域とを組み合わせて構成してあることが好ましい（請求項６）。
この場合には，上記接合材と上記硬化材との組み合わせにより，上記接合材層全体としての所望の特性を得ることができる。
【００２３】
そのため，上記硬化材との組み合わせによれば，上記接合材として適用し得る材料の選択範囲を拡大することができる。
なお，上記硬化材としては，シリコーン樹脂、エポキシ樹脂、ウレタン樹脂、ポリイミド樹脂、ポリアミドイミド樹脂等を適用することができる。
【００２４】
また，上記接合材層を形成する接合材は，エポキシ樹脂，シリコーン樹脂，ウレタン樹脂又はポリアミドイミド樹脂よりなる材料であることが好ましい（請求項７）。
この場合には，接合力と硬さとのバランスに優れたエポキシ樹脂，シリコーン樹脂，ウレタン樹脂又はポリアミドイミド樹脂よりなる接合材により，適度な硬さを有すると共に，耐久性に優れた上記接合材層を形成することができる。
【００２５】
また，上記接合材層の厚さは，０．０００１ｍｍ以上０．０１ｍｍ以下であることが好ましい（請求項８）。
この場合には，接合材層の層厚が薄いため，上記第１の発明及び上記第２の発明による作用効果が特に有効となる。
【００２６】
一方，上記接合材層の厚さが０．０００１ｍｍ未満であると，上記ユニット積層体を十分強固に接合できないおそれがある。
また，上記接合材層の厚さが０．０１ｍｍを超えると，上記積層型圧電素子全体として，その圧電効率を十分高く維持できないおそれがある。
【００２７】
上記第３の発明においては，上記硬化材配設工程は，真空法，毛細管現象を利用した方法又は液体射出成形法を利用して，上記ユニット隙間に上記硬化材を充填する工程であることが好ましい（請求項１０）。
この場合には，上記のような各方法により，上記隙間内に上記硬化材を効率良く充填，配置することができる。
【００２８】
【実施例】
（実施例１）
本例の積層型圧電素子１０について，図１〜図７を用いて説明する。
本例の積層型圧電素子１０は，図３に示すごとく，セラミック層１１１と，内部電極を構成する電極部５０３を含む電極配設層１１２とを交互に積層してなるユニット積層体１１を複数積層してなる素子である。ここで，この積層型圧電素子１０は，積層方向の両端部をユニット積層体１１により構成した素子である。
そして，この積層型圧電素子１０では，接合材層１９の厚さＬ２及び積層方向に略直交する断面積Ｓ２を，数式１及び数式２を満たすように設定してある。
（Ｎ１×Ｌ１）／（Ｓ１×Ｙ１）≧
（Ｎ２×Ｌ２）／（Ｓ２×（（２０００−１０８００×Ｌ２）×Ｙ２））・・・数式１
Ｓ２≦Ｓ１ ・・・数式２
Ｌ１：ユニット積層体の積層方向の高さ（ｍｍ）
Ｓ１：ユニット積層体の積層方向に直交する断面積（平方ｍｍ）
Ｙ１：ユニット積層体の積層方向のヤング率（ＭＰａ）
Ｎ１：ユニット積層体の積層数
Ｌ２：接合材層の積層方向の高さ（ｍｍ）
Ｓ２：接合材層の積層方向に直交する断面積（平方ｍｍ）
Ｙ２：接合材層を構成する材料のヤング率（ＭＰａ）
Ｎ２：接合材層の数
以下に，この内容について詳しく説明する。
【００２９】
まず，本例の積層型圧電素子１０の構造について説明する。
この積層型圧電素子１０は，図３に示すごとく，接合材層１９を介設して，２５基のユニット積層体１１を積層してなり，全体として５００層の活性セラミック層を備えた素子である。
そして，本例の積層型圧電素子１０は，積層方向に直交して略正方形状を呈する断面形状を呈しており，その対向する側面１１５には１対の側面電極１１６を接合してある。
【００３０】
本例のユニット積層体１１は，図３に示すごとく，０．０８ｍｍ厚のセラミック層１１１と，０．００３ｍｍ厚の電極配設層１１２とを交互に積層してなり，２２層のセラミック層１１１と２１層の電極配設層１１２とからなる部分電極構造の積層体である。
このユニット積層体１１の積層方向の高さは１．８ｍｍであり，積層方向に直交する断面積は４６平方ｍｍである。また，該ユニット積層体１１の実測ヤング率は，５７０００ＭＰａである。
【００３１】
上記電極配設層１１２は，図２に示すごとく，導電性を有する導電材料よりなる電極部５０３と，導電材料を形成してない控え部５０４とからなる。
各電極配設層１１２では，上記側面電極１１６（図３）を接合する２箇所の側面１１５のうち，いずれか一方の側面に面して控え部５０４を形成してあり，一方の側面に面して控え部５０４を露出する電極配設層１１２では，他方の側面に電極部５０３を露出するように構成してある。そして，各側面１１５では，電極配設層１１２として控え部５０４と電極部５０３とが，積層方向に交互に現れるように構成してある。
【００３２】
本例の積層型圧電素子１０は，図３に示すごとく，シリコーン樹脂よりなる接合材を硬化させてなる接合材層１９を介設して各ユニット積層体１１を相互に接合して積層してある。
特に，本例の積層型圧電素子１０では，接合材層１９をなす接合材のヤング率Ｙ２と，積層方向の高さＬ２と，積層方向に直交する断面積Ｓ２とを，上記数式１及び上記数式２を満たすように設定してある。
【００３３】
なお，本例の上記接合材のヤング率Ｙ２は，１．２ＭＰａである。ここで，このヤング率Ｙ２は，接合材層１０を構成する接合材を，ブロック形状に成形して，乾燥硬化してなる試料片について測定されるヤング率である。
そして，本例の積層型圧電素子１０では，ヤング率Ｙ２＝１．２ＭＰａについて上記数式１が満足されるように，接合材層の高さＬ２を０．００１ｍｍとし，図４に示すごとく，軸方向に直交する断面積Ｓ２を７平方ｍｍに設定してある。
【００３４】
ここで，数式１及び数式２の適用により，接合材層１９を最適設計できる根拠について説明する。
本例の積層型圧電素子１０（図３参照。）を積層方向に圧縮する方向に荷重を作用させると，ユニット積層体１１自体及びユニット積層体１１を接合する接合材層１９に圧縮変形を生じる。
そして，全てのユニット積層体１１の圧縮変形量の総和に対して，全ての接合材層１９の圧縮変形量の総和が大きくなると積層型圧電素子１０全体での圧電効率が著しく低下するおそれがある。
【００３５】
一般的には，圧電性能の良い積層型圧電素子を実現するためには，参考式１に示すごとく，接合材層の圧縮変形量を，ユニット積層体の圧縮変形量以下に抑制する必要がある。
（Ｎ１×Ｌ１）／（Ｓ１×Ｙ１）≧（Ｎ２×Ｌ２）／（Ｓ２×Ｙ２）・・・参考式１
【００３６】
ここで，発明者らは，ユニット積層体を積層してなる積層型圧電素子について，鋭意，実施した研究及び実証実験を通じて，実際の積層型圧電素子において上記参考式１が適切でない場合があるという知見を見出している。
そして，発明者らは，さらに各種実験を実施して，積層型圧電素子の接合材層について実測したヤング率（実効ヤング率）が，図５及び図６に示すごとく，接合材層１９の積層方向の厚みに依存する傾向にあることを見出し，この事実に注目した。
なお，図５及び図６では，縦軸に実効ヤング率／ヤング率Ｙ２比を，横軸に接合材層１９の厚さを示している。
【００３７】
また，発明者らは，図５に示すごとく，接合材層１９の薄い領域において上記の依存傾向が顕在化しており，特に，層厚５００μｍ以下の領域で接合材層１９について実測した実効ヤング率が急激に上昇することを各種研究を通じて実証した。
一方，層厚１０００μｍ以上の領域では，実効ヤング率が安定しており，その値はヤング率Ｙ２に略一致していることを確認した。
【００３８】
さらに，発明者らは，接合材の材質や，接合材層１９の配置形状等を変更して実施した各種の追試験を通じて，以下の知見を見出した。
▲１▼層厚５００μｍ以下の領域における上記実効ヤング率／ヤング率Ｙ２比は，層厚との間に高い相関を有している。
▲２▼層厚５００μｍ以下の領域における上記実効ヤング率／ヤング率Ｙ２比は，接合材層１９の配置形状との関連性が低く，専ら，接合材層１９の厚さ及び断面積に依存している。
▲３▼層厚５００μｍ以下の領域における上記実効ヤング率／ヤング率Ｙ２比は，接合材層１９をなす接合材の種類との関連性は低い。
【００３９】
またさらに，発明者らは，上記▲１▼の実効ヤング率／ヤング率Ｙ２比と，接合材層１９の層厚との関係について，精度良く一次近似できることを見出した。すなわち，実効ヤング率は，次の数式５に示すように，ヤング率Ｙ２に基づいて精度良く近似することができる。
（実効ヤング率）＝（２０００−１０８００×Ｌ２）×Ｙ２ ・・・数式５
【００４０】
そして，上記の数式１は，上記参考式１のＹ２として，数式５に基づく実効ヤング率を代入したものである。
すなわち，上記一般的な参考式１は，接合材層の層厚とヤング率との依存関係を全く考慮していない式であるのに対して，上記数式１は，接合材層の厚さが薄い場合を考慮に含めてある。
それ故，数式１及び数式１を適用すれば，接合材層の層厚が薄い領域に至るまで，接合材層１９の最適設計が可能となるのである。
【００４１】
本例の積層型圧電素子１０は，図３に示すごとく，各ユニット積層体１１の側面１１５に，導電性接着剤により側面電極１１６を接合したものである。
ここで，各ユニット積層体１１の各側面１１５では，積層方向に１層おきの電極配設層１１２として電極部５０３が露出している。したがって，積層型圧電素子１０の側面１１５に接合した上記一対の側面電極１１６のうち一方は，一層おきの電極配設層１１２の電極部５０３と電気的に接続され，他方の側面電極１１６は，上記一方の側面電極１１６と電気的に絶縁された一層おきの電極配設層１１２の電極部５０３と電気的に接続されることになる。
そして，上記積層型圧電素子１０は，一対の側面電極１１６間に電圧を印加することにより，各ユニット積層体１１の各セラミック層１１１に圧電効果を生じさせることができるよう構成してある。
【００４２】
次に，本例の積層型圧電素子１を製造する方法について説明する。
ここでは，まず，上記のユニット積層体を作製する方法について説明する。
このユニット積層体１１を製造するに当たっては，予め，圧電素子材料であるグリーンシート用のスラリーからグリーンシート（図示略。）を作製する。
【００４３】
このスラリーは，チタン酸ジルコン酸鉛（ＰＺＴ）などの圧電セラミックスになるセラミック原料にバインダーと微量の可塑剤及び消泡剤を添加した後，有機溶媒中に分散させたものである。
本例では，上記のスラリーを，ドクターブレード法によって図示しないキャリアフィルム上に塗布し，所定の厚さのグリーンシートを生成した。なお，スラリーからグリーンシートを生成する方法としてはドクターブレード法の他，押出成形法その他種々の方法を採ることができる。
【００４４】
次に，図１に示すごとく，グリーンシート片５２１の積層面に，導電材料であるＡｇ−Ｐｄペーストをスクリーン印刷により塗布する。ここで，積層面の外周部に当たる１辺部を残してＡｇ−Ｐｄペーストを塗布することにより，上記の控え部５０４となる領域を積層面上に形成することができる。
そしてその後，導電材料を塗布した積層面全面に，接着材としての上記スラリーを塗布する。
【００４５】
次に，図１に示すごとく，グリーンシート片５２１を，順次，積層する。ここでは，同図に示すごとく，控え部５０４の配置が交互に反転するようにグリーンシート片５２１を積層して中間積層体（図示略）を作製した。
【００４６】
次に，図２に示すごとく，この中間積層体を焼成してユニット積層体１１を作製する。本例では，１２００℃雰囲気中に２時間保持して中間積層体を焼成した後，炉冷を実施した。
そうすると，上記グリーンシート片５２１の積層面に塗布した導電材料は，層状をなす電極部５０３を形成することとなる。そして，上記ユニット積層体１１においては，各電極配設層１１２は，対向する側面１１５において１層おきに電極部５０３を露出させており，かつ，一方の側面１１５に電極部５０３を露出する電極配設層１１２は，他方の側面１１５では電極部５０３を露出しないように構成される。
【００４７】
次に，上記のごとく製造した２５基のユニット積層体１１を，接合材層１９を介設して相互に接合して積層する。
ここでは，まず，上記の数式１で算出した断面積Ｓ２＝７平方ｍｍと積層方向高さＬ２＝０．００１ｍｍに基づいて，必要な接合材の容量を算出する。そして，算出した所定の容量の接合材を，各ユニット積層体１１の接合面に塗布した。
【００４８】
本例で形成した接合材層１９の軸方向に直交する断面形状は，図４に示すごとく，略円形状を呈するものである。
そこで，本例では，上記接合材を各ユニット積層体１１の接合面に塗布するに当たっては，接合面の中心部に略円形状を呈するように所定の容量の接合材を塗布した。
【００４９】
なお，接合材層をなす接合材の配置及び断面形状は，単一の略円形状に限定されるものではなく，図７（ａ），（ｂ）に示すごとく，様々な配置，断面形状とすることができる。この場合には，接合材層をなす接合材の配置及び断面形状に合わせて接合材を塗布すれば良い。
【００５０】
次に，各ユニット積層体１１を接合するに当たっては，まず，接合材を塗布した各ユニット積層体１１を積層し，上記積層型圧電素子１０を仮組立する。
その後，積層方向高さＬ１＝１．８ｍｍを呈する２５基のユニット積層体１１と，積層方向高さＬ２＝０．００１ｍｍを呈する２４箇所の接合材層１９とを組み合わせてなる設計上の積層高さが得られるように，上記仮組した積層型圧電素子１０を積層方向に圧縮する。さらに，積層型圧電素子１０を，上記設計上の積層高さを維持したまま保持して接合材を乾燥させ，所定形状の接合材層１９を形成する。
【００５１】
上記のごとく，積層型圧電素子１０が上記設計上の積層高さをなすように，各ユニット積層体１１を積層して接合すれば，上記所定の容量の接合材から断面積Ｓ２及び積層方向高さＬ２を呈する接合材層１９を形成することができる。
そして，本例の積層型圧電素子１０は，該積層型圧電素子１０の側面１１５に，導電性接着剤により上記一対の側面電極１１６を接合してなる。
この積層型圧電素子１０は，上記一対の側面電極１１６間に所定の電圧を印加することにより，各セラミック層１１１に圧電効果を発生させて，上記積層型圧電素子１０全体として大きな変位量を実現することができるように構成してある。
【００５２】
以上のごとく，数式１及び数式２に基づいて設計した本例の積層型圧電素子１０では，上記接合材層１９について，上記基準ヤング率Ｙ２に対する断面積Ｓ２と積層方向の高さＬ２とのバランスが良好である。
そのため，上記接合材層１９を介設して上記複数の素子ユニット１１を積層してなる上記積層型圧電素子１０では，上記接合材層１９が適度な硬さを備えている。それ故，各素子ユニット１１が奏する圧電効果による変位が，上記接合材層１９の変形により吸収されてしまうおそれが少ない。
したがって，上記の積層型圧電素子１０は，圧電効果によって大きな変位を奏する優れた性能を有するものである。
【００５３】
また，上記積層型圧電素子１０では，上記接合材層１９が適度な柔軟性を備えている。そのため，各素子ユニット１１の圧電効果によって生じるおそれがある応力歪み等によって，上記接合材層１９が疲労破壊するおそれが少ない。
したがって，上記の積層型圧電素子１０は，長期間の使用に渡って，その優れた性能を維持することができる。
【００５４】
（実施例２）
本例は，実施例１の積層型圧電素子の両端に，さらに保持部材１８を積層した例である。
本例の両端に保持部材１８を接合してなる積層型圧電素子１０について，図８を用いて説明する。
【００５５】
この積層型圧電素子１０では，両端に配置したユニット積層体１１の端面と保持部材１８の端面とを，ユニット積層体１１間の接合材１９層と同様の接合材層１９を介設して接合してある。
アルミナよりなる保持部材１８は，積層方向の高さＬ３が２ｍｍ，積層方向に直交する断面積が４６平方ｍｍであり，ヤング率の実測値Ｙ３として３８００００ＭＰａを呈するものである。
【００５６】
そして，本例の接合材層１９は，接合材の基準ヤング率Ｙ２と，積層方向の高さＬ２と，積層方向に直交する断面積Ｓ２とを，次に示す数式３及び数式４を満たすように設定してある。
（Ｎ１×Ｌ１）／（Ｓ１×Ｙ１）＋（Ｎ３×Ｌ３）／（Ｓ３×Ｙ３）≧
（Ｎ２×Ｌ２）／（Ｓ２×（（２０００−１０８００×Ｌ２）×Ｙ２））・・・数式３
Ｓ２≦Ｓ１ ・・・数式４
Ｌ１：ユニット積層体の積層方向の高さ（ｍｍ）
Ｓ１：ユニット積層体の積層方向に直交する断面積（平方ｍｍ）
Ｙ１：ユニット積層体の積層方向のヤング率（ＭＰａ）
Ｎ１：ユニット積層体の積層数
Ｌ２：接合材層の積層方向の高さ（ｍｍ）
Ｓ２：接合材層の積層方向に直交する断面積（平方ｍｍ）
Ｙ２：接合材層を構成する材料のヤング率（ＭＰａ）
Ｎ２：接合材層の数
Ｌ３：保持部材の積層方向の高さ（ｍｍ）
Ｓ３：保持部材の積層方向に直交する断面積（平方ｍｍ）
Ｙ３：保持部材の積層方向のヤング率（ＭＰａ）
Ｎ３：保持部材の積層数
【００５７】
ここで，本例では，積層型圧電素子の両端部に，それぞれ保持部材１８を積層してあるため，同式における保持部材１８の積層数Ｎ３は２個となる。
このように本例では，上記積層型圧電素子１０の両端部に上記保持部材１８を接合してあるため，実施例１の数式１及び数式２に代えて，数式３及び数式４を適用した。
これらの式によれば，上記積層型圧電素子１０の両端部に上記保持部材１８を接合してなる積層型圧電素子１０について，常に，適切な上記接合材層１９の積層方向高さＬ２及び断面積Ｓ２を算出することができる。
【００５８】
なお，本例では，上記積層型圧電素子１０の両端部に保持部材１８を積層してある。これに代えて，上記積層型圧電素子１０の一方の端部にのみ，保持部材１８を積層することもできる。この場合には，数式２における保持部材１８の積層数Ｎ３を変更するのみで足りる。
さらに、保持部材１８を端部ではなく、積層方向の中間部の少なくとも一カ所に積層することもできる。この場合にも数式２を適用できる。
さらになお，その他の構成及び作用効果については実施例１と同様である。
【００５９】
（実施例３）
本例は，実施例１の積層型圧電素子を基にして，接合材層の構成を変更した例である。
本例の積層型圧電素子１０は，図９に示すごとく，接合材１９１からなる領域と，硬化材１９２からなる領域とからなる接合材層１９を有している。
そして，接合材層１９全体として，上記数式１を満たすように構成してある。
【００６０】
また，上記の積層型圧電素子１０を製造するに当たっては，実施例１のごとく，隣接するユニット積層体１１を接合材１９１により接合した後，ユニット積層体１１間の隙間に，毛細管現象を利用した方法により，エポキシ樹脂よりなる硬化材１９２を充填した。
なお，本例で用いた毛細管現象を利用した方法のほか，真空法，液体射出成形法等により硬化材１９２を充填することもできる。
【００６１】
本例では，図示しないディスペンサ装置を用いて硬化材１９２の充填を実施した。
このディスペンサ装置は，位置制御されたディスペンスノズルから，一定量の液状の絶縁材料を吐出できるよう構成されている。本例では，このディスペンサ装置を用いて，隣接するユニット積層体１１の間隙に硬化材１９２を充填し，接合材１９１と硬化材１９２とからなる接合材層１９を形成した。
【００６２】
以上のように，本例の積層型圧電素子１０によれば，接合材１９１としては柔軟な材料を採用しながら，上記接合材層１９の一部を硬化材１９２によって形成することにより，接合材層１９全体としては十分な硬度を実現することができる。
すなわち，接合材１９１の外周側に硬化材１９２を配設することにより，接合材層１９全体のヤング率を適正に確保することができる。
そのため，この積層型圧電素子１０においては，接合材１９１の選択範囲や，接合材層１９の形状のとり得る範囲等を拡大して，その設計自由度を高くすることができる。
なお，その他の構成及び作用効果については実施例１と同様である。
【図面の簡単な説明】
【図１】実施例１における，セラミック積層体の積層手順を示す説明図。
【図２】実施例１における，セラミック積層体の積層構造を示す断面図。
【図３】実施例１における，積層型圧電素子の断面構造を示す断面図。
【図４】実施例１における，接合材層の断面形状を示す断面図。
【図５】実施例１における，接合材層の厚さ（０〜５０００μｍの範囲）とヤング率との関係を示すグラフ。
【図６】実施例１における，図６のグラフ中，接合材層の厚さ０〜１００μｍの領域を拡大したグラフ。
【図７】実施例１における，その他の接合材層の断面形状を示す断面図。
【図８】実施例２における，積層型圧電素子の断面構造を示す断面図。
【図９】実施例３における，積層型圧電素子の断面構造を示す断面図。
【符号の説明】
１０．．．積層型圧電素子，
１１．．．ユニット積層体，
１１１．．．セラミック層，
１１２．．．電極配設層，
１１５．．．側面，
１１６．．．側面電極，
１８．．．保持部材，
１９．．．接合材層，
１９１．．．接合材，
１９２．．．硬化材，
５０３．．．電極部，
５０４．．．控え部，
Claims (10)
- セラミック層と，内部電極を構成する電極部を含む電極配設層とを交互に積層してなるユニット積層体を，接合材層を介設して複数積層してなり，かつ，積層方向の両端部を上記ユニット積層体により構成した積層型圧電素子において，
上記接合材層の厚さＬ２及び積層方向に直交する断面積Ｓ２を，次の数式１及び数式２を満たすように設定してあることを特徴とする積層型圧電素子。
（Ｎ１×Ｌ１）／（Ｓ１×Ｙ１）≧
（Ｎ２×Ｌ２）／（Ｓ２×（（２０００−１０８００×Ｌ２）×Ｙ２））・・・数式１
Ｓ２≦Ｓ１ ・・・数式２
Ｌ１：ユニット積層体の積層方向の高さ（ｍｍ）
Ｓ１：ユニット積層体の積層方向に直交する断面積（平方ｍｍ）
Ｙ１：ユニット積層体の積層方向のヤング率（ＭＰａ）
Ｎ１：ユニット積層体の積層数
Ｌ２：接合材層の積層方向の高さ（ｍｍ）
Ｓ２：接合材層の積層方向に直交する断面積（平方ｍｍ）
Ｙ２：接合材層を構成する材料のヤング率（ＭＰａ）
Ｎ２：接合材層の数 - セラミック層と，内部電極を構成する電極部を含む電極配設層とを交互に積層してなるユニット積層体を，接合材層を介設して複数積層してなり，かつ，積層方向の両端部及び積層方向の中間部のうち，少なくともいずれか一カ所に不活性層をなす保持部材を配設してなる積層型圧電素子において，
上記接合材層の厚さＬ２及び積層方向に直交する断面積Ｓ２を，次の数式３及び数式４を満たすように設定してあることを特徴とする積層型圧電素子。
（Ｎ１×Ｌ１）／（Ｓ１×Ｙ１）＋（Ｎ３×Ｌ３）／（Ｓ３×Ｙ３）≧
（Ｎ２×Ｌ２）／（Ｓ２×（（２０００−１０８００×Ｌ２）×Ｙ２））・・・数式３
Ｓ２≦Ｓ１ ・・・数式４
Ｌ１：ユニット積層体の積層方向の高さ（ｍｍ）
Ｓ１：ユニット積層体の積層方向に直交する断面積（平方ｍｍ）
Ｙ１：ユニット積層体の積層方向のヤング率（ＭＰａ）
Ｎ１：ユニット積層体の積層数
Ｌ２：接合材層の積層方向の高さ（ｍｍ）
Ｓ２：接合材層の積層方向に直交する断面積（平方ｍｍ）
Ｙ２：接合材層を構成する材料のヤング率（ＭＰａ）
Ｎ２：接合材層の数
Ｌ３：保持部材の積層方向の高さ（ｍｍ）
Ｓ３：保持部材の積層方向に直交する断面積（平方ｍｍ）
Ｙ３：保持部材の積層方向のヤング率（ＭＰａ）
Ｎ３：保持部材の積層数 - 請求項１において，上記積層型圧電素子は，８０℃以上２００℃以下の動作温度域において，上記数式１及び上記数式２を満たしていることを特徴とする積層型圧電素子。
- 請求項２において，上記積層型圧電素子は，８０℃以上２００℃以下の動作温度域において，上記数式３及び上記数式４を満たしていることを特徴とする積層型圧電素子。
- 請求項１〜４のいずれか１項において，上記電極配設層は，導電性を有する電極部と，該電極部が上記電極配設層の端部から内方に後退した領域である控え部とからなり，上記ユニット積層体の積層方向の端面における上記接合材層を形成した領域は，上記各電極配設層において上記電極部が積層方向に重合して存在する領域に包含される領域であることを特徴とする積層型圧電素子。
- 請求項１〜５のいずれか１項において，上記接合材層は，上記接合材からなる領域と，硬化材からなる領域とを組み合わせて構成してあることを特徴とする積層型圧電素子。
- 請求項１〜６のいずれか１項において，上記接合材層を形成する接合材は，エポキシ樹脂，シリコーン樹脂，ウレタン樹脂又はポリアミドイミド樹脂よりなる材料であることを特徴とする積層型圧電素子。
- 請求項１〜７のいずれか１項において，上記接合材層の厚さは，０．０００１ｍｍ以上０．０１ｍｍ以下であることを特徴とする積層型圧電素子。
- セラミック層と電極配設層とを交互に積層してなるユニット積層体を，接合材層を介設して複数積層してなる請求項７の発明にかかる積層型圧電素子を製造する製造方法において，
上記セラミック層と電極配設層とを交互に積層してなるユニット積層体を作製するユニット製作工程と，
上記ユニット積層体の端面に配設した接合材を介設して，上記ユニット積層体を積層する積層工程と，
隣り合う上記ユニット積層体の間隙と，上記接合材の外周面によって形成されたユニット隙間に硬化材を配設して，該硬化材と上記接合材とからなる上記接合材層を形成する硬化材配設工程とを含むことを特徴とする積層型圧電素子の製造方法。 - 請求項８において，上記硬化材配設工程は，真空法，毛細管現象を利用した方法又は液体射出成形法を利用して，上記ユニット隙間に上記硬化材を充填する工程であることを特徴とする積層型圧電素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003068362A JP4258238B2 (ja) | 2003-03-13 | 2003-03-13 | 積層型圧電素子及びその製造方法 |
| DE200410012282 DE102004012282B4 (de) | 2003-03-13 | 2004-03-12 | Piezoelektrisches Schichtelement und Herstellungsverfahren dafür |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003068362A JP4258238B2 (ja) | 2003-03-13 | 2003-03-13 | 積層型圧電素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004281547A true JP2004281547A (ja) | 2004-10-07 |
| JP4258238B2 JP4258238B2 (ja) | 2009-04-30 |
Family
ID=33094818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003068362A Expired - Fee Related JP4258238B2 (ja) | 2003-03-13 | 2003-03-13 | 積層型圧電素子及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4258238B2 (ja) |
| DE (1) | DE102004012282B4 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054711A (ja) * | 2007-08-24 | 2009-03-12 | Denso Corp | 積層型圧電素子 |
| JP2014072302A (ja) * | 2012-09-28 | 2014-04-21 | Taiheiyo Cement Corp | 多連化素子およびその製造方法 |
| JP2017098383A (ja) * | 2015-11-20 | 2017-06-01 | 日本特殊陶業株式会社 | 圧電アクチュエータ |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005063652B3 (de) | 2005-06-09 | 2020-06-04 | Tdk Electronics Ag | Piezoelektrisches Vielschichtbauelement |
| DE102005026717B4 (de) * | 2005-06-09 | 2016-09-15 | Epcos Ag | Piezoelektrisches Vielschichtbauelement |
| US20080203853A1 (en) * | 2005-07-26 | 2008-08-28 | Carsten Schuh | Method For Producing a Monolithic Piezo Actuator With Stack Elements, Monilithic Piezo Actuator With Stack Elements, and Use of the Piezo Actuator |
| DE102019201650A1 (de) * | 2019-02-08 | 2020-08-13 | Pi Ceramic Gmbh | Verfahren zur Herstellung eines piezoelektrischen Stapelaktors und piezoelektrischer Stapelaktor, vorzugsweise hergestellt nach dem Verfahren |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5089739A (en) * | 1990-03-19 | 1992-02-18 | Brother Kogyo Kabushiki Kaisha | Laminate type piezoelectric actuator element |
| JPH05110155A (ja) * | 1991-10-21 | 1993-04-30 | Nec Corp | 電歪効果素子 |
| JPH05218519A (ja) * | 1992-02-03 | 1993-08-27 | Nec Corp | 電歪効果素子 |
| JP4325161B2 (ja) * | 2001-11-22 | 2009-09-02 | 株式会社デンソー | 積層型圧電体素子及びその製造方法，並びにインジェクタ |
-
2003
- 2003-03-13 JP JP2003068362A patent/JP4258238B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-12 DE DE200410012282 patent/DE102004012282B4/de not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054711A (ja) * | 2007-08-24 | 2009-03-12 | Denso Corp | 積層型圧電素子 |
| JP2014072302A (ja) * | 2012-09-28 | 2014-04-21 | Taiheiyo Cement Corp | 多連化素子およびその製造方法 |
| JP2017098383A (ja) * | 2015-11-20 | 2017-06-01 | 日本特殊陶業株式会社 | 圧電アクチュエータ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102004012282B4 (de) | 2014-02-13 |
| DE102004012282A1 (de) | 2004-10-28 |
| JP4258238B2 (ja) | 2009-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4470504B2 (ja) | 積層型圧電素子及びその製造方法 | |
| JP5665522B2 (ja) | 振動体及び振動型駆動装置 | |
| JP4258238B2 (ja) | 積層型圧電素子及びその製造方法 | |
| JP2007019420A (ja) | 積層型圧電素子 | |
| JP2002291253A (ja) | 圧電トランス駆動装置 | |
| JP2005223014A (ja) | 積層型圧電素子及びその製造方法 | |
| JPS60121784A (ja) | 積層型圧電体 | |
| JP2015122438A (ja) | 圧電素子、圧電アクチュエータおよび圧電素子の製造方法 | |
| JP4737799B2 (ja) | 積層型圧電アクチュエータおよび噴射装置 | |
| JP4063301B2 (ja) | 電歪ポリマーアクチュエータの製造方法 | |
| JP5472218B2 (ja) | 圧電素子 | |
| JP2004531094A (ja) | 圧電式曲げ変換器 | |
| JP5444593B2 (ja) | 積層型圧電素子 | |
| JP2003324223A (ja) | 積層型圧電体素子 | |
| JP3506596B2 (ja) | 積層型圧電アクチュエータ | |
| JP2008300430A (ja) | 積層型圧電素子ならびにその製造方法 | |
| JP5147300B2 (ja) | 積層型圧電素子 | |
| JP2005045086A (ja) | インジェクタ装置用積層型圧電素子 | |
| JP2009130151A (ja) | 積層型圧電アクチュエータ | |
| JPS62133777A (ja) | 積層型圧電素子およびその製造方法 | |
| JPH02206185A (ja) | 圧電アクチュエータ | |
| JPH09148640A (ja) | 積層型圧電アクチュエータ | |
| JPH07135349A (ja) | 積層型圧電体素子及びその製造方法 | |
| JP4940550B2 (ja) | 圧電素子 | |
| CN114695640A (zh) | 压电元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4258238 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |